JPH09148431A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH09148431A JPH09148431A JP7302752A JP30275295A JPH09148431A JP H09148431 A JPH09148431 A JP H09148431A JP 7302752 A JP7302752 A JP 7302752A JP 30275295 A JP30275295 A JP 30275295A JP H09148431 A JPH09148431 A JP H09148431A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- interlayer insulating
- insulating film
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 導電性膜をアルミナ等の研磨性粒子及び過酸
化水素水等のエッチャントを含有する研磨剤を用いて研
磨する際に、導電性膜上に保護膜を形成し、化学的エッ
チングを抑制する。 【解決手段】 能動素子を有する半導体基板１上にＣＶ
Ｄ法により第１の層間絶縁膜２を形成し、次に第１の金
属配線３を形成する。続いて第２の層間絶縁膜４を成膜
し、化学的機械的研磨法により平坦化を行った後、ビア
ホール５を開口する。次にバリア膜７としてチタン／窒
化チタン膜を各々スパッタし、続いてＣＶＤ法によりタ
ングステン膜８をビアホールの最小径の１／３の厚さで
成膜する。続いて、保護膜として窒化チタン膜１０を成
膜する。次に、Ａｌ2 Ｏ3 研磨粒子及び水とＨ2 Ｏ2 と
の塩基性混合物からなる研磨剤を用いて化学的機械的研
磨を行う。これによりビアホール以外の部分の保護膜が
研磨され、ビアホール内にタングステン膜が充填され
る。
化水素水等のエッチャントを含有する研磨剤を用いて研
磨する際に、導電性膜上に保護膜を形成し、化学的エッ
チングを抑制する。 【解決手段】 能動素子を有する半導体基板１上にＣＶ
Ｄ法により第１の層間絶縁膜２を形成し、次に第１の金
属配線３を形成する。続いて第２の層間絶縁膜４を成膜
し、化学的機械的研磨法により平坦化を行った後、ビア
ホール５を開口する。次にバリア膜７としてチタン／窒
化チタン膜を各々スパッタし、続いてＣＶＤ法によりタ
ングステン膜８をビアホールの最小径の１／３の厚さで
成膜する。続いて、保護膜として窒化チタン膜１０を成
膜する。次に、Ａｌ2 Ｏ3 研磨粒子及び水とＨ2 Ｏ2 と
の塩基性混合物からなる研磨剤を用いて化学的機械的研
磨を行う。これによりビアホール以外の部分の保護膜が
研磨され、ビアホール内にタングステン膜が充填され
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、特に半導体集積回路における微細配線の形
成方法に関する。
方法に関し、特に半導体集積回路における微細配線の形
成方法に関する。
【０００２】
【従来の技術】従来の半導体装置の製造方法として、特
開平４−１６７４４８号公報および特開平５−２７５３
６６号公報の内容について図４を用いて説明する。
開平４−１６７４４８号公報および特開平５−２７５３
６６号公報の内容について図４を用いて説明する。
【０００３】図４（ａ）に示すように、能動素子を有し
た半導体基板１に第１の層間絶縁膜２と第１の金属配線
３を形成し、次にプラズマ化学気相成長法（以下ＣＶＤ
法と称す）により第２の層間絶縁膜４のシリコン酸化膜
を成長し、レジストを用いた公知の方法でコンタクトホ
ール２２を開口する。その後、減圧ＣＶＤ法により選択
的に選択ＣＶＤ法ブランケットタングステン膜（以下
「タングステン膜」ということがある。）２１でコンタ
クトホール２２を埋める。続いて化学的機械的研磨によ
り膜表面の平坦化を図る。
た半導体基板１に第１の層間絶縁膜２と第１の金属配線
３を形成し、次にプラズマ化学気相成長法（以下ＣＶＤ
法と称す）により第２の層間絶縁膜４のシリコン酸化膜
を成長し、レジストを用いた公知の方法でコンタクトホ
ール２２を開口する。その後、減圧ＣＶＤ法により選択
的に選択ＣＶＤ法ブランケットタングステン膜（以下
「タングステン膜」ということがある。）２１でコンタ
クトホール２２を埋める。続いて化学的機械的研磨によ
り膜表面の平坦化を図る。
【０００４】タングステン膜を化学的機械的研磨する方
法は、アルミナ等の研磨性粒子、および過酸化水素水等
のエッチャントを含有する研磨剤を用いて研磨を行う。
法は、アルミナ等の研磨性粒子、および過酸化水素水等
のエッチャントを含有する研磨剤を用いて研磨を行う。
【０００５】
【発明が解決しようとする課題】第１の問題は、研磨が
終了したときにコンタクトホール内には大きな穴２３が
形成されることである。あるいは、配線形成用溝内のタ
ングステン膜厚が薄くなることである。
終了したときにコンタクトホール内には大きな穴２３が
形成されることである。あるいは、配線形成用溝内のタ
ングステン膜厚が薄くなることである。
【０００６】その理由は、前記タングステン膜の研磨に
過酸化水素水等のエッチャントを含有する研磨剤を用い
ることから、タングステン膜表面がエッチングされる。
コンタクトホール内のタングステン膜にボイドが生じる
と、過酸化水素水等のエッチャント成分によってコンタ
クトホール内あるいは配線形成用溝内のタングステン膜
がエッチングされるためである。（図４（ｂ）） 第２の問題は、このタングステンの埋め込み方法を用い
た半導体集積回路の歩留まりや信頼性が著しく低下する
ことである。
過酸化水素水等のエッチャントを含有する研磨剤を用い
ることから、タングステン膜表面がエッチングされる。
コンタクトホール内のタングステン膜にボイドが生じる
と、過酸化水素水等のエッチャント成分によってコンタ
クトホール内あるいは配線形成用溝内のタングステン膜
がエッチングされるためである。（図４（ｂ）） 第２の問題は、このタングステンの埋め込み方法を用い
た半導体集積回路の歩留まりや信頼性が著しく低下する
ことである。
【０００７】本発明は、導電性膜（タングステン膜等）
をアルミナ等の研磨性粒子、および過酸化水素水等のエ
ッチャントを含有する研磨剤を用いて研磨する際に、導
電性膜上に保護膜を形成し、導電性膜の化学的エッチン
グを抑制することを目的とする。
をアルミナ等の研磨性粒子、および過酸化水素水等のエ
ッチャントを含有する研磨剤を用いて研磨する際に、導
電性膜上に保護膜を形成し、導電性膜の化学的エッチン
グを抑制することを目的とする。
【０００８】
【課題を解決するための手段】本発明は、前記課題を解
決するため、次の手段を採用する。 （１）能動素子を有する半導体基板上に第１の層間絶縁
膜を形成する工程と、前記第１の層間絶縁膜上に第１の
金属配線を形成する工程と、前記第１の層間絶縁膜及び
前記第１の金属配線上に第２の層間絶縁膜を形成する工
程と、前記第２の層間絶縁膜にスルーホール又は配線形
成用溝を形成する工程と、続いて前記第２の層間絶縁膜
上に導電性膜を形成する工程と、前記導電性膜上に保護
膜を形成する工程と、化学的機械的研磨法によって前記
保護膜及び前記導電性膜を同時に研磨し、前記スルーホ
ール又は前記配線形成用溝内に導電性膜を充填させる工
程とを含む半導体装置の製造方法。 （２）能動素子を有する半導体基板上に第１の層間絶縁
膜を形成する工程と、前記第１の層間絶縁膜上に第１の
金属配線を形成する工程と、前記第１の層間絶縁膜及び
前記第１の金属配線上に第２の層間絶縁膜を形成する工
程と、前記第２の層間絶縁膜にスルーホールを形成する
工程と、続いて前記第２の層間絶縁膜上に導電性膜を形
成する工程と、前記導電性膜上に保護膜を形成する工程
と、化学的機械的研磨法によって前記保護膜及び前記導
電性膜を同時に研磨し、前記スルーホール内に導電性膜
を充填させる工程と、前記スルーホール上に第２の金属
配線を形成する工程とを含む半導体装置の製造方法。 （３）前記導電性膜は、タングステン膜、アルミニウム
膜、アルミ合金膜、銅膜のうち１つ以上からなり、前記
導電性膜の成膜法は、化学気相成長法、化学蒸着法、ス
パッタ法のうち１つ以上からなる前記（１）又は（２）
記載の半導体装置の製造方法。 （４）前記保護膜は、窒化チタン膜、チタン膜、シリコ
ン膜、プラズマ化学気相成長法シリコン酸化膜、プラズ
マ化学気相成長法シリコン窒化膜、プラズマ化学気相成
長法シリコンオキシナイトライド膜のうち１つ以上から
なる前記（１）又は（２）記載の半導体装置の製造方
法。 （５）前記化学的機械的研磨法は、研磨性材料と酸化剤
成分を含有する研磨剤を用い、前記研磨性材料は、シリ
カ系粒子、アルミナ系粒子、セリウム系粒子のうち１つ
以上からなる前記（１）又は（２）記載の半導体装置の
製造方法。
決するため、次の手段を採用する。 （１）能動素子を有する半導体基板上に第１の層間絶縁
膜を形成する工程と、前記第１の層間絶縁膜上に第１の
金属配線を形成する工程と、前記第１の層間絶縁膜及び
前記第１の金属配線上に第２の層間絶縁膜を形成する工
程と、前記第２の層間絶縁膜にスルーホール又は配線形
成用溝を形成する工程と、続いて前記第２の層間絶縁膜
上に導電性膜を形成する工程と、前記導電性膜上に保護
膜を形成する工程と、化学的機械的研磨法によって前記
保護膜及び前記導電性膜を同時に研磨し、前記スルーホ
ール又は前記配線形成用溝内に導電性膜を充填させる工
程とを含む半導体装置の製造方法。 （２）能動素子を有する半導体基板上に第１の層間絶縁
膜を形成する工程と、前記第１の層間絶縁膜上に第１の
金属配線を形成する工程と、前記第１の層間絶縁膜及び
前記第１の金属配線上に第２の層間絶縁膜を形成する工
程と、前記第２の層間絶縁膜にスルーホールを形成する
工程と、続いて前記第２の層間絶縁膜上に導電性膜を形
成する工程と、前記導電性膜上に保護膜を形成する工程
と、化学的機械的研磨法によって前記保護膜及び前記導
電性膜を同時に研磨し、前記スルーホール内に導電性膜
を充填させる工程と、前記スルーホール上に第２の金属
配線を形成する工程とを含む半導体装置の製造方法。 （３）前記導電性膜は、タングステン膜、アルミニウム
膜、アルミ合金膜、銅膜のうち１つ以上からなり、前記
導電性膜の成膜法は、化学気相成長法、化学蒸着法、ス
パッタ法のうち１つ以上からなる前記（１）又は（２）
記載の半導体装置の製造方法。 （４）前記保護膜は、窒化チタン膜、チタン膜、シリコ
ン膜、プラズマ化学気相成長法シリコン酸化膜、プラズ
マ化学気相成長法シリコン窒化膜、プラズマ化学気相成
長法シリコンオキシナイトライド膜のうち１つ以上から
なる前記（１）又は（２）記載の半導体装置の製造方
法。 （５）前記化学的機械的研磨法は、研磨性材料と酸化剤
成分を含有する研磨剤を用い、前記研磨性材料は、シリ
カ系粒子、アルミナ系粒子、セリウム系粒子のうち１つ
以上からなる前記（１）又は（２）記載の半導体装置の
製造方法。
【０００９】
【作用】導電性膜（タングステン膜等）をアルミナ等の
研磨性粒子、および過酸化水素水等のエッチャントを含
有する研磨剤を用いて研磨する際に、導電性膜上に保護
膜を形成することにより、導電性膜の化学的エッチング
を抑制することが可能で、ビアホール内の導電性膜がエ
ッチングされることがない。そのためこの導電性膜の埋
め込み方法を用いた半導体集積回路の歩留まりや信頼性
が著しく向上する。
研磨性粒子、および過酸化水素水等のエッチャントを含
有する研磨剤を用いて研磨する際に、導電性膜上に保護
膜を形成することにより、導電性膜の化学的エッチング
を抑制することが可能で、ビアホール内の導電性膜がエ
ッチングされることがない。そのためこの導電性膜の埋
め込み方法を用いた半導体集積回路の歩留まりや信頼性
が著しく向上する。
【００１０】
【発明の実施の形態】本発明の実施の形態について図１
〜図３を参照して説明する。詳細は、実施例の項で述べ
ることとする。
〜図３を参照して説明する。詳細は、実施例の項で述べ
ることとする。
【００１１】
（実施例１）本発明の実施例１について図１（ａ）〜
（ｄ）を参照して説明する。
（ｄ）を参照して説明する。
【００１２】はじめに図１（ａ）に示すように、能動素
子を有する半導体基板１上にＣＶＤ法により第１の層間
絶縁膜２を形成し、次に厚さ０．５μｍの第１の金属配
線３を形成する。続いてＣＶＤ法により厚さ０．８μｍ
の第２の層間絶縁膜４を成膜し、化学的機械的研磨法に
より平坦化を行った後、レジストを用いた公知の方法に
よりビアホール５を開口する。次にバリア膜７としてチ
タン／窒化チタン膜を各々０．１μｍ／０．０６μｍの
膜厚でスパッタし、続いてＣＶＤ法により第１のＣＶＤ
法ブランケットタングステン膜（以下「タングステン
膜」ということがある。）８をビアホールの最小径の１
／３の厚さで成膜する。続いて、保護膜として厚さ０．
１μｍの第１の窒化チタン膜１０を成膜する（図１
（ｂ））。次に、Ａｌ2 Ｏ3 研磨粒子および水とＨ2 Ｏ
2 との塩基性混合物からなる研磨剤を用いて化学的機械
的研磨を行う。Ａｌ2 Ｏ3 研磨粒子の固形分濃度は１２
％、水とＨ2 Ｏ2 の割合は１：１である。化学的機械的
研磨を行うことによりビアホール以外の部分の保護膜の
窒化チタン膜、タングステン膜、バリア膜の窒化チタン
膜／チタン膜が研磨され、ビアホール内のみにタングス
テン膜が残る。ビアホール内のタングステン膜は保護膜
の窒化チタン膜によって保護され、ボイドの発生は見ら
れない（図１（ｃ））。次に、厚さ０．８μｍのＡｌ−
Ｓｉ−Ｃｕ膜をスパッタ、パターニングし、第２の金属
配線１６を形成する（図１（ｄ））。この方法を繰り返
すことにより多層配線が形成することが出来る。
子を有する半導体基板１上にＣＶＤ法により第１の層間
絶縁膜２を形成し、次に厚さ０．５μｍの第１の金属配
線３を形成する。続いてＣＶＤ法により厚さ０．８μｍ
の第２の層間絶縁膜４を成膜し、化学的機械的研磨法に
より平坦化を行った後、レジストを用いた公知の方法に
よりビアホール５を開口する。次にバリア膜７としてチ
タン／窒化チタン膜を各々０．１μｍ／０．０６μｍの
膜厚でスパッタし、続いてＣＶＤ法により第１のＣＶＤ
法ブランケットタングステン膜（以下「タングステン
膜」ということがある。）８をビアホールの最小径の１
／３の厚さで成膜する。続いて、保護膜として厚さ０．
１μｍの第１の窒化チタン膜１０を成膜する（図１
（ｂ））。次に、Ａｌ2 Ｏ3 研磨粒子および水とＨ2 Ｏ
2 との塩基性混合物からなる研磨剤を用いて化学的機械
的研磨を行う。Ａｌ2 Ｏ3 研磨粒子の固形分濃度は１２
％、水とＨ2 Ｏ2 の割合は１：１である。化学的機械的
研磨を行うことによりビアホール以外の部分の保護膜の
窒化チタン膜、タングステン膜、バリア膜の窒化チタン
膜／チタン膜が研磨され、ビアホール内のみにタングス
テン膜が残る。ビアホール内のタングステン膜は保護膜
の窒化チタン膜によって保護され、ボイドの発生は見ら
れない（図１（ｃ））。次に、厚さ０．８μｍのＡｌ−
Ｓｉ−Ｃｕ膜をスパッタ、パターニングし、第２の金属
配線１６を形成する（図１（ｄ））。この方法を繰り返
すことにより多層配線が形成することが出来る。
【００１３】本実施例では、保護膜として窒化チタン膜
を用いたが、チタン膜、シリコン膜、プラズマ酸化膜、
プラズマ窒化膜、プラズマオキシナイトライド膜のうち
少なくとも１つ以上の膜を用いても同様の結果を得るこ
とが出来る。
を用いたが、チタン膜、シリコン膜、プラズマ酸化膜、
プラズマ窒化膜、プラズマオキシナイトライド膜のうち
少なくとも１つ以上の膜を用いても同様の結果を得るこ
とが出来る。
【００１４】本実施例ではＣＶＤ法タングステン膜をビ
アホール最小径の１／３の厚さで成膜を行ったが、１／
５〜２／５の範囲であれば良い。
アホール最小径の１／３の厚さで成膜を行ったが、１／
５〜２／５の範囲であれば良い。
【００１５】本実施例では保護膜として厚さ０．１μｍ
の窒化チタン膜を用いたが、０．０５μｍ〜０．２μｍ
の範囲であれば良い。
の窒化チタン膜を用いたが、０．０５μｍ〜０．２μｍ
の範囲であれば良い。
【００１６】本実施例では研磨剤のＡｌ2 Ｏ3 研磨粒子
の固形分濃度は１２％を用いたが、５％〜３３％の範囲
であれば良く、水とＨ2 Ｏ2 の割合は１：１を用いた
が、１：０．１〜１：２の範囲であれば良い。
の固形分濃度は１２％を用いたが、５％〜３３％の範囲
であれば良く、水とＨ2 Ｏ2 の割合は１：１を用いた
が、１：０．１〜１：２の範囲であれば良い。
【００１７】本実施例では保護膜として厚さ０．１μｍ
の窒化チタン膜を用いたが、０．０５μｍ〜０．２μｍ
の範囲であれば良い。
の窒化チタン膜を用いたが、０．０５μｍ〜０．２μｍ
の範囲であれば良い。
【００１８】本実施例では研磨剤のＡｌ2 Ｏ3 研磨粒子
の固形分濃度は１２％を用いたが、５％〜３３％の範囲
であれば良く、水とＨ2 Ｏ2 の割合は１：１を用いた
が、１：０．１〜１：２の範囲であれば良い。
の固形分濃度は１２％を用いたが、５％〜３３％の範囲
であれば良く、水とＨ2 Ｏ2 の割合は１：１を用いた
が、１：０．１〜１：２の範囲であれば良い。
【００１９】本実施例では研磨剤の酸化剤成分としてＨ
2 Ｏ2 を用いたが、Ｋ3 Ｆｅ（ＣＮ）6 等のシアン化物
を用いても同様な結果を得ることが出来る。
2 Ｏ2 を用いたが、Ｋ3 Ｆｅ（ＣＮ）6 等のシアン化物
を用いても同様な結果を得ることが出来る。
【００２０】本実施例では第１の金属配線として厚さ
０．５μｍを用いたが、０．３μｍ〜１．０μｍの範囲
であれば良い。
０．５μｍを用いたが、０．３μｍ〜１．０μｍの範囲
であれば良い。
【００２１】本実施例では第２の層間絶縁膜として厚さ
０．８μｍを用いたが、０．５μｍ〜１．０μｍの範囲
であれば良い。
０．８μｍを用いたが、０．５μｍ〜１．０μｍの範囲
であれば良い。
【００２２】本実施例ではバリア膜として厚さ０．１μ
ｍ・０．０６μｍの窒化チタン膜・チタン膜を用いた
が、窒化チタン膜は０．０５μｍ〜０．１５μｍの範囲
であれば良く、チタン膜は０．０２μｍ〜０．０８μｍ
の範囲であれば良い。
ｍ・０．０６μｍの窒化チタン膜・チタン膜を用いた
が、窒化チタン膜は０．０５μｍ〜０．１５μｍの範囲
であれば良く、チタン膜は０．０２μｍ〜０．０８μｍ
の範囲であれば良い。
【００２３】本実施例では第２の金属配線として厚さ
０．８μｍのＡｌ−Ｓｉ−Ｃｕ配線を形成したが、０．
５μｍ〜１．０μｍの範囲であれば良い。
０．８μｍのＡｌ−Ｓｉ−Ｃｕ配線を形成したが、０．
５μｍ〜１．０μｍの範囲であれば良い。
【００２４】（実施例２）本発明の実施例２について図
２（ａ）〜（ｅ）を参照して説明する。
２（ａ）〜（ｅ）を参照して説明する。
【００２５】本実施例は、ビアホール径の最小径と最大
径が２倍以上差がある場合について記載する。
径が２倍以上差がある場合について記載する。
【００２６】はじめに図２（ａ）に示すように、能動素
子を有する半導体基板１上にＣＶＤ法により第１の層間
絶縁膜２を形成し、次に厚さ０．５μｍの第１の金属配
線３を形成する。続いてＣＶＤ法により厚さ０．８μｍ
の第２の層間絶縁膜４を成膜し、レジストを用いた公知
の方法によりビアホール５を開口する。次にバリア膜７
としてチタン／窒化チタン膜を各々０．１μｍ／０．０
６μｍの膜厚でスパッタし、続いて第１のＣＶＤ法ブラ
ンケットタングステン膜８をビアホールの最小径の１／
３の厚さで成膜する。続いて、第１の保護膜として厚さ
０．１μｍの第１の窒化チタン膜１０を成膜する（図２
（ｂ））。次に、ビアホール最大径の２／５の厚さにな
るまで再び第２のＣＶＤ法ブランケットタングステン膜
１２を成膜し、続いて、第２の保護膜として厚さ０．１
μｍの第２の窒化チタン膜１４を形成する（図２
（ｃ））。次に、Ａｌ2 Ｏ3 研磨粒子および水とＨ2 Ｏ
2 との塩基性混合物からなる研磨剤を用いて化学的機械
的研磨を行う。Ａｌ2 Ｏ3 研磨粒子の固形分濃度は１２
％、水とＨ2 Ｏ2 の割合は１：１である。化学的機械的
研磨を行うことによりビアホール以外の部分の保護膜の
窒化チタン膜、タングステン膜、バリア膜の窒化チタン
膜・チタン膜が研磨され、ビアホール内にタングステン
膜が充填される。ビアホール内のタングステン膜は、第
１および２の保護膜の窒化チタン膜によって保護され、
ボイドの発生は見られない。次に、厚さ０．８μｍのＡ
ｌ−Ｓｉ−Ｃｕ膜をスパッタ、パターニングし、第２の
金属配線１６を形成する。この方法を繰り返すことによ
り多層配線が形成することが出来る。
子を有する半導体基板１上にＣＶＤ法により第１の層間
絶縁膜２を形成し、次に厚さ０．５μｍの第１の金属配
線３を形成する。続いてＣＶＤ法により厚さ０．８μｍ
の第２の層間絶縁膜４を成膜し、レジストを用いた公知
の方法によりビアホール５を開口する。次にバリア膜７
としてチタン／窒化チタン膜を各々０．１μｍ／０．０
６μｍの膜厚でスパッタし、続いて第１のＣＶＤ法ブラ
ンケットタングステン膜８をビアホールの最小径の１／
３の厚さで成膜する。続いて、第１の保護膜として厚さ
０．１μｍの第１の窒化チタン膜１０を成膜する（図２
（ｂ））。次に、ビアホール最大径の２／５の厚さにな
るまで再び第２のＣＶＤ法ブランケットタングステン膜
１２を成膜し、続いて、第２の保護膜として厚さ０．１
μｍの第２の窒化チタン膜１４を形成する（図２
（ｃ））。次に、Ａｌ2 Ｏ3 研磨粒子および水とＨ2 Ｏ
2 との塩基性混合物からなる研磨剤を用いて化学的機械
的研磨を行う。Ａｌ2 Ｏ3 研磨粒子の固形分濃度は１２
％、水とＨ2 Ｏ2 の割合は１：１である。化学的機械的
研磨を行うことによりビアホール以外の部分の保護膜の
窒化チタン膜、タングステン膜、バリア膜の窒化チタン
膜・チタン膜が研磨され、ビアホール内にタングステン
膜が充填される。ビアホール内のタングステン膜は、第
１および２の保護膜の窒化チタン膜によって保護され、
ボイドの発生は見られない。次に、厚さ０．８μｍのＡ
ｌ−Ｓｉ−Ｃｕ膜をスパッタ、パターニングし、第２の
金属配線１６を形成する。この方法を繰り返すことによ
り多層配線が形成することが出来る。
【００２７】本実施例では第１の保護膜として窒化チタ
ン膜を用いたが、チタン膜を用いても同様の結果を得る
ことが出来る。
ン膜を用いたが、チタン膜を用いても同様の結果を得る
ことが出来る。
【００２８】本実施例では第２の保護膜として窒化チタ
ン膜を用いたが、チタン膜、シリコン膜、プラズマ窒化
膜、プラズマ窒化酸化膜、プラズマ酸化膜、のうち少な
くとも１つ以上の膜を用いても同様の結果を得ることが
出来る。
ン膜を用いたが、チタン膜、シリコン膜、プラズマ窒化
膜、プラズマ窒化酸化膜、プラズマ酸化膜、のうち少な
くとも１つ以上の膜を用いても同様の結果を得ることが
出来る。
【００２９】本実施例では第１のＣＶＤ法ブランケット
タングステン膜をビアホール最小径の１／３の厚さで成
膜を行ったが、１／５〜２／５の範囲であれば良い。
タングステン膜をビアホール最小径の１／３の厚さで成
膜を行ったが、１／５〜２／５の範囲であれば良い。
【００３０】本実施例では第１の保護膜として厚さ０．
１μｍの窒化チタン膜を用いたが、０．０５μｍ〜０．
２μｍの範囲であれば良い。
１μｍの窒化チタン膜を用いたが、０．０５μｍ〜０．
２μｍの範囲であれば良い。
【００３１】本実施例では第２のＣＶＤ法ブランケット
タングステン膜をビアホール最大径の２／５の厚さで成
膜を行ったが、１／５〜９／２０の範囲であれば良い。
タングステン膜をビアホール最大径の２／５の厚さで成
膜を行ったが、１／５〜９／２０の範囲であれば良い。
【００３２】本実施例では第２の保護膜として厚さ０．
１μｍの窒化チタン膜を用いたが、０．０５μｍ〜０．
２μｍの範囲であれば良い。
１μｍの窒化チタン膜を用いたが、０．０５μｍ〜０．
２μｍの範囲であれば良い。
【００３３】本実施例では研磨剤のＡｌ2 Ｏ3 研磨粒子
の固形分濃度は１２％を用いたが、５％〜３３％の範囲
であれば良く、水とＨ2 Ｏ2 の割合は１：１を用いた
が、１：０．１〜１：２の範囲であれば良い。
の固形分濃度は１２％を用いたが、５％〜３３％の範囲
であれば良く、水とＨ2 Ｏ2 の割合は１：１を用いた
が、１：０．１〜１：２の範囲であれば良い。
【００３４】本実施例では研磨剤の酸化剤成分としてＨ
2 Ｏ2 を用いたが、Ｋ3 Ｆｅ（ＣＮ）6 等のシアン化物
を用いても同様な結果を得ることが出来る。
2 Ｏ2 を用いたが、Ｋ3 Ｆｅ（ＣＮ）6 等のシアン化物
を用いても同様な結果を得ることが出来る。
【００３５】本実施例では第１の金属配線として厚さ
０．５μｍを用いたが、０．３μｍ〜１．０μｍの範囲
であれば良い。
０．５μｍを用いたが、０．３μｍ〜１．０μｍの範囲
であれば良い。
【００３６】本実施例では第２の層間絶縁膜として厚さ
０．８μｍを用いたが、０．５μｍ〜１．０μｍの範囲
であれば良い。
０．８μｍを用いたが、０．５μｍ〜１．０μｍの範囲
であれば良い。
【００３７】本実施例ではバリア膜として厚さ０．１μ
ｍ・０．０６μｍの窒化チタン膜・チタン膜を用いた
が、窒化チタン膜は０．０５μｍ〜０．１５μｍの範囲
であれば良く、チタン膜は０．０２μｍ〜０．０８μｍ
の範囲であれば良い。
ｍ・０．０６μｍの窒化チタン膜・チタン膜を用いた
が、窒化チタン膜は０．０５μｍ〜０．１５μｍの範囲
であれば良く、チタン膜は０．０２μｍ〜０．０８μｍ
の範囲であれば良い。
【００３８】本実施例では第２の金属配線として厚さ
０．８μｍのＡｌ−Ｓｉ−Ｃｕ配線を形成したが、０．
５μｍ〜１．０μｍの範囲であれば良い。
０．８μｍのＡｌ−Ｓｉ−Ｃｕ配線を形成したが、０．
５μｍ〜１．０μｍの範囲であれば良い。
【００３９】（実施例３）本発明の実施例３について図
３（ａ）〜（ｄ）を参照して説明する。
３（ａ）〜（ｄ）を参照して説明する。
【００４０】はじめに図３（ａ）に示すように、能動素
子を有する半導体基板１上にＣＶＤ法により第１の層間
絶縁膜２を形成し、次に厚さ０．５μｍの第１の金属配
線３を形成する。続いてＣＶＤ法により厚さ０．８μｍ
の第２の層間絶縁膜４を成膜し、レジストを用いた公知
の方法によりビアホール５と配線形成用溝６を開口す
る。次にバリア膜７としてチタン／窒化チタン膜を各々
０．１μｍ／０．０６μｍの膜厚でスパッタし、続いて
ＣＶＤ法により第１の銅配線９をビアホールの最小径の
１／３の厚さで成膜する。続いて、第１の保護膜として
厚さ０．１μｍの第１のチタン膜１１を成膜する（図３
（ｃ））。次に、配線形成用溝の最大幅の１／３の厚さ
になるまで再びＣＶＤ法で第２の銅配線１３を成膜し、
続いて、第２の保護膜として厚さ０．１μｍの第２のチ
タン膜１５を形成する。次に、Ａｌ2 Ｏ3 研磨粒子およ
び水とＨ2 Ｏ2 との塩基性混合物からなる研磨剤を用い
て化学的機械的研磨を行う。Ａｌ2 Ｏ3 研磨粒子の固形
分濃度は、１２％、水とＨ2Ｏ2 の割合は１：１であ
る。化学的機械的研磨を行うことにより、ビアホール・
配線形成用溝以外の部分の第２の保護膜のチタン膜、銅
膜、第１の保護膜のチタン膜、銅膜、バリア膜の窒化チ
タン膜・チタン膜が研磨され、ビアホール・配線形成用
溝内に銅膜が充填される。ビアホール・配線形成用溝内
の銅膜は、保護膜の窒化チタン膜によって保護され、ボ
イドの発生は見られない。この方法を繰り返すことによ
り多層配線が形成することが出来る。
子を有する半導体基板１上にＣＶＤ法により第１の層間
絶縁膜２を形成し、次に厚さ０．５μｍの第１の金属配
線３を形成する。続いてＣＶＤ法により厚さ０．８μｍ
の第２の層間絶縁膜４を成膜し、レジストを用いた公知
の方法によりビアホール５と配線形成用溝６を開口す
る。次にバリア膜７としてチタン／窒化チタン膜を各々
０．１μｍ／０．０６μｍの膜厚でスパッタし、続いて
ＣＶＤ法により第１の銅配線９をビアホールの最小径の
１／３の厚さで成膜する。続いて、第１の保護膜として
厚さ０．１μｍの第１のチタン膜１１を成膜する（図３
（ｃ））。次に、配線形成用溝の最大幅の１／３の厚さ
になるまで再びＣＶＤ法で第２の銅配線１３を成膜し、
続いて、第２の保護膜として厚さ０．１μｍの第２のチ
タン膜１５を形成する。次に、Ａｌ2 Ｏ3 研磨粒子およ
び水とＨ2 Ｏ2 との塩基性混合物からなる研磨剤を用い
て化学的機械的研磨を行う。Ａｌ2 Ｏ3 研磨粒子の固形
分濃度は、１２％、水とＨ2Ｏ2 の割合は１：１であ
る。化学的機械的研磨を行うことにより、ビアホール・
配線形成用溝以外の部分の第２の保護膜のチタン膜、銅
膜、第１の保護膜のチタン膜、銅膜、バリア膜の窒化チ
タン膜・チタン膜が研磨され、ビアホール・配線形成用
溝内に銅膜が充填される。ビアホール・配線形成用溝内
の銅膜は、保護膜の窒化チタン膜によって保護され、ボ
イドの発生は見られない。この方法を繰り返すことによ
り多層配線が形成することが出来る。
【００４１】本実施例では埋め込み配線材料として銅膜
を用いたが、アルミニウム膜、アルミニウム合金、タン
グステン膜のうちいずれか１つを用いれば良く、その成
膜法もＣＶＤ法、スパッタ法、蒸着法のいずれかのうち
１つを用いれば良い。
を用いたが、アルミニウム膜、アルミニウム合金、タン
グステン膜のうちいずれか１つを用いれば良く、その成
膜法もＣＶＤ法、スパッタ法、蒸着法のいずれかのうち
１つを用いれば良い。
【００４２】本実施例では第１の保護膜としてチタン膜
を用いたが、窒化チタン膜を用いても同様の結果を得る
ことが出来る。
を用いたが、窒化チタン膜を用いても同様の結果を得る
ことが出来る。
【００４３】本実施例では第２の保護膜としてチタン膜
を用いたが、窒化チタン膜を用いても同様の結果を得る
ことが出来る。
を用いたが、窒化チタン膜を用いても同様の結果を得る
ことが出来る。
【００４４】本実施例では第１のＣＶＤ法銅配線をビア
ホール最小径の１／３の厚さで成膜を行ったが、１／５
〜２／５の範囲であれば良い。
ホール最小径の１／３の厚さで成膜を行ったが、１／５
〜２／５の範囲であれば良い。
【００４５】本実施例では第１の保護膜として厚さ０．
１μｍのチタンを用いたが、０．０５μｍ〜０．２μｍ
の範囲であれば良い。
１μｍのチタンを用いたが、０．０５μｍ〜０．２μｍ
の範囲であれば良い。
【００４６】本実施例では第２のＣＶＤ法銅配線を溝配
線の最大幅の１／３の厚さで成膜を行ったが、１／５〜
９／２０の範囲であれば良い。
線の最大幅の１／３の厚さで成膜を行ったが、１／５〜
９／２０の範囲であれば良い。
【００４７】本実施例では第２の保護膜として厚さ０．
１μｍのチタン膜を用いたが、０．０５μｍ〜０．２μ
ｍの範囲であれば良い。
１μｍのチタン膜を用いたが、０．０５μｍ〜０．２μ
ｍの範囲であれば良い。
【００４８】本実施例では研磨剤のＡｌ2 Ｏ3 研磨粒子
の固形分濃度は１２％を用いたが、５％〜３３％の範囲
であれば良く、水とＨ2 Ｏ2 の割合は１：１を用いた
が、１：０．１〜１：２の範囲であれば良い。
の固形分濃度は１２％を用いたが、５％〜３３％の範囲
であれば良く、水とＨ2 Ｏ2 の割合は１：１を用いた
が、１：０．１〜１：２の範囲であれば良い。
【００４９】本実施例では研磨剤の酸化剤成分としてＨ
2 Ｏ2 を用いたが、Ｋ3 Ｆｅ（ＣＮ）6 等のシアン化物
を用いても同様な結果を得ることが出来る。
2 Ｏ2 を用いたが、Ｋ3 Ｆｅ（ＣＮ）6 等のシアン化物
を用いても同様な結果を得ることが出来る。
【００５０】本実施例では第１の金属配線として厚さ
０．５μｍを用いたが、０．３μｍ〜１．０μｍの範囲
であれば良い。
０．５μｍを用いたが、０．３μｍ〜１．０μｍの範囲
であれば良い。
【００５１】本実施例では第２の層間絶縁膜として厚さ
０．８μｍを用いたが、０．５μｍ〜１．０μｍの範囲
であれば良い。
０．８μｍを用いたが、０．５μｍ〜１．０μｍの範囲
であれば良い。
【００５２】本実施例ではバリア膜として厚さ０．１μ
ｍ・０．０６μｍの窒化チタン膜・チタン膜を用いた
が、窒化チタン膜は０．０５μｍ〜０．１５μｍの範囲
であれば良く、チタン膜は０．０２μｍ〜０．０８μｍ
の範囲であれば良い。
ｍ・０．０６μｍの窒化チタン膜・チタン膜を用いた
が、窒化チタン膜は０．０５μｍ〜０．１５μｍの範囲
であれば良く、チタン膜は０．０２μｍ〜０．０８μｍ
の範囲であれば良い。
【００５３】
【発明の効果】ビアホール・配線形成用溝上にタングス
テン膜を成膜し、続いてタングステン膜上に保護膜とし
て窒化チタン膜を成膜する。次に、Ａｌ2 Ｏ3 研磨粒子
および水とＨ2 Ｏ2 との塩基性混合物からなる研磨剤を
用いて化学的機械的研磨を行う。その結果、ビアホール
・配線形成用溝内部にボイドが発生されずタングステン
膜を充填することができ、半導体集積回路の歩留まりや
信頼性が著しく向上する。
テン膜を成膜し、続いてタングステン膜上に保護膜とし
て窒化チタン膜を成膜する。次に、Ａｌ2 Ｏ3 研磨粒子
および水とＨ2 Ｏ2 との塩基性混合物からなる研磨剤を
用いて化学的機械的研磨を行う。その結果、ビアホール
・配線形成用溝内部にボイドが発生されずタングステン
膜を充填することができ、半導体集積回路の歩留まりや
信頼性が著しく向上する。
【図１】本発明の実施例１の工程断面図である。
【図２】本発明の実施例２の工程断面図である。
【図３】本発明の実施例３の工程断面図である。
【図４】従来の半導体装置の製造方法の工程断面図であ
る。
る。
１ 半導体基板 ２ 第１の層間絶縁膜 ３ 第１の金属配線 ４ 第２の層間絶縁膜 ５ ビアホール ６ 配線形成用溝 ７ バリア膜 ８ 第１のＣＶＤ法ブランケットタングステン膜 ９ 第１の銅配線 １０ 第１の窒化チタン膜 １１ 第１のチタン膜 １２ 第２のＣＶＤ法ブランケットタングステン膜 １３ 第２の銅配線 １４ 第２の窒化チタン膜 １５ 第２のチタン膜 １６ 第２の金属配線 ２１ 選択ＣＶＤ法ブランケットタングステン膜 ２２ コンタクトホール ２３ 大きな穴
Claims (5)
- 【請求項１】 能動素子を有する半導体基板上に第１の
層間絶縁膜を形成する工程と、前記第１の層間絶縁膜上
に第１の金属配線を形成する工程と、前記第１の層間絶
縁膜及び前記第１の金属配線上に第２の層間絶縁膜を形
成する工程と、前記第２の層間絶縁膜にスルーホール又
は配線形成用溝を形成する工程と、続いて前記第２の層
間絶縁膜上に導電性膜を形成する工程と、前記導電性膜
上に保護膜を形成する工程と、化学的機械的研磨法によ
って前記保護膜及び前記導電性膜を同時に研磨し、前記
スルーホール又は前記配線形成用溝内に導電性膜を充填
させる工程とを含むことを特徴とする半導体装置の製造
方法。 - 【請求項２】 能動素子を有する半導体基板上に第１の
層間絶縁膜を形成する工程と、前記第１の層間絶縁膜上
に第１の金属配線を形成する工程と、前記第１の層間絶
縁膜及び前記第１の金属配線上に第２の層間絶縁膜を形
成する工程と、前記第２の層間絶縁膜にスルーホールを
形成する工程と、続いて前記第２の層間絶縁膜上に導電
性膜を形成する工程と、前記導電性膜上に保護膜を形成
する工程と、化学的機械的研磨法によって前記保護膜及
び前記導電性膜を同時に研磨し、前記スルーホール内に
導電性膜を充填させる工程と、前記スルーホール上に第
２の金属配線を形成する工程とを含むことを特徴とする
半導体装置の製造方法。 - 【請求項３】 前記導電性膜は、タングステン膜、アル
ミニウム膜、アルミ合金膜、銅膜のうち１つ以上からな
り、前記導電性膜の成膜法は、化学気相成長法、化学蒸
着法、スパッタ法のうち１つ以上からなる請求項１又は
２記載の半導体装置の製造方法。 - 【請求項４】 前記保護膜は、窒化チタン膜、チタン
膜、シリコン膜、プラズマ化学気相成長法シリコン酸化
膜、プラズマ化学気相成長法シリコン窒化膜、プラズマ
化学気相成長法シリコンオキシナイトライド膜のうち１
つ以上からなる請求項１又は２記載の半導体装置の製造
方法。 - 【請求項５】 前記化学的機械的研磨法は、研磨性材料
と酸化剤成分を含有する研磨剤を用い、前記研磨性材料
は、シリカ系粒子、アルミナ系粒子、セリウム系粒子の
うち１つ以上からなる請求項１又は２記載の半導体装置
の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7302752A JPH09148431A (ja) | 1995-11-21 | 1995-11-21 | 半導体装置の製造方法 |
| KR1019960055886A KR100329093B1 (ko) | 1995-11-21 | 1996-11-21 | 반도체장치의제조방법 |
| CN96120691A CN1062680C (zh) | 1995-11-21 | 1996-11-21 | 半导体器件的制造方法 |
| US08/754,327 US6054383A (en) | 1995-11-21 | 1996-11-21 | Fabrication method of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7302752A JPH09148431A (ja) | 1995-11-21 | 1995-11-21 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148431A true JPH09148431A (ja) | 1997-06-06 |
Family
ID=17912730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7302752A Pending JPH09148431A (ja) | 1995-11-21 | 1995-11-21 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6054383A (ja) |
| JP (1) | JPH09148431A (ja) |
| KR (1) | KR100329093B1 (ja) |
| CN (1) | CN1062680C (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6096632A (en) * | 1997-04-11 | 2000-08-01 | Nec Corporation | Fabrication method of semiconductor device using CMP process |
| KR20010003207A (ko) * | 1999-06-22 | 2001-01-15 | 김영환 | 반도체 소자의 금속배선 형성방법 |
| US6235071B1 (en) | 1998-02-26 | 2001-05-22 | Nec Corporation | Chemical mechanical polishing method for highly accurate in-plane uniformity in polishing rate over position |
| WO2001047011A1 (en) * | 1999-12-22 | 2001-06-28 | Infineon Technologies North America Corp. | A cvd/pvd/cvd/pvd fill process |
| KR100315849B1 (ko) * | 1999-05-11 | 2001-12-12 | 황인길 | 다층 배선의 콘택 형성 방법 |
| JP2002050689A (ja) * | 2000-08-07 | 2002-02-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7052620B2 (en) | 2002-03-08 | 2006-05-30 | Kabushiki Kaisha Toshiba | Polishing slurry for aluminum-based metal, and method of manufacturing semiconductor device |
| JP2006289965A (ja) * | 2005-03-15 | 2006-10-26 | Fuji Xerox Co Ltd | 電気接続基板、液滴吐出ヘッド及び液滴吐出装置 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6417087B1 (en) * | 1999-12-16 | 2002-07-09 | Agere Systems Guardian Corp. | Process for forming a dual damascene bond pad structure over active circuitry |
| US6838769B1 (en) | 1999-12-16 | 2005-01-04 | Agere Systems Inc. | Dual damascene bond pad structure for lowering stress and allowing circuitry under pads |
| US7372160B2 (en) * | 2001-05-31 | 2008-05-13 | Stmicroelectronics, Inc. | Barrier film deposition over metal for reduction in metal dishing after CMP |
| JP5069109B2 (ja) | 2005-06-29 | 2012-11-07 | スパンション エルエルシー | 半導体装置およびその製造方法 |
| CN101996927B (zh) * | 2009-08-14 | 2012-10-03 | 中芯国际集成电路制造(上海)有限公司 | 多层互连结构及其形成方法 |
| CN102412195A (zh) * | 2011-08-08 | 2012-04-11 | 上海华虹Nec电子有限公司 | 硅通孔填充方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0465129A (ja) * | 1990-07-05 | 1992-03-02 | Oki Electric Ind Co Ltd | 半導体素子のコンタクト構造 |
| JPH04264728A (ja) * | 1991-02-19 | 1992-09-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH05347270A (ja) * | 1992-04-14 | 1993-12-27 | Sony Corp | 金属プラグの形成方法及びこれに用いるウェハ処理装置 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02177427A (ja) * | 1988-12-28 | 1990-07-10 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5244534A (en) * | 1992-01-24 | 1993-09-14 | Micron Technology, Inc. | Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs |
| US5618381A (en) * | 1992-01-24 | 1997-04-08 | Micron Technology, Inc. | Multiple step method of chemical-mechanical polishing which minimizes dishing |
| US5300813A (en) * | 1992-02-26 | 1994-04-05 | International Business Machines Corporation | Refractory metal capped low resistivity metal conductor lines and vias |
| EP0571691B1 (en) * | 1992-05-27 | 1996-09-18 | STMicroelectronics S.r.l. | Metallization over tungsten plugs |
| US5658830A (en) * | 1996-07-12 | 1997-08-19 | Vanguard International Semiconductor Corporation | Method for fabricating interconnecting lines and contacts using conformal deposition |
-
1995
- 1995-11-21 JP JP7302752A patent/JPH09148431A/ja active Pending
-
1996
- 1996-11-21 KR KR1019960055886A patent/KR100329093B1/ko not_active IP Right Cessation
- 1996-11-21 CN CN96120691A patent/CN1062680C/zh not_active Expired - Fee Related
- 1996-11-21 US US08/754,327 patent/US6054383A/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0465129A (ja) * | 1990-07-05 | 1992-03-02 | Oki Electric Ind Co Ltd | 半導体素子のコンタクト構造 |
| JPH04264728A (ja) * | 1991-02-19 | 1992-09-21 | Oki Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| JPH05347270A (ja) * | 1992-04-14 | 1993-12-27 | Sony Corp | 金属プラグの形成方法及びこれに用いるウェハ処理装置 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6096632A (en) * | 1997-04-11 | 2000-08-01 | Nec Corporation | Fabrication method of semiconductor device using CMP process |
| US6235071B1 (en) | 1998-02-26 | 2001-05-22 | Nec Corporation | Chemical mechanical polishing method for highly accurate in-plane uniformity in polishing rate over position |
| KR100315849B1 (ko) * | 1999-05-11 | 2001-12-12 | 황인길 | 다층 배선의 콘택 형성 방법 |
| KR20010003207A (ko) * | 1999-06-22 | 2001-01-15 | 김영환 | 반도체 소자의 금속배선 형성방법 |
| WO2001047011A1 (en) * | 1999-12-22 | 2001-06-28 | Infineon Technologies North America Corp. | A cvd/pvd/cvd/pvd fill process |
| JP2002050689A (ja) * | 2000-08-07 | 2002-02-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| US7052620B2 (en) | 2002-03-08 | 2006-05-30 | Kabushiki Kaisha Toshiba | Polishing slurry for aluminum-based metal, and method of manufacturing semiconductor device |
| JP2006289965A (ja) * | 2005-03-15 | 2006-10-26 | Fuji Xerox Co Ltd | 電気接続基板、液滴吐出ヘッド及び液滴吐出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1062680C (zh) | 2001-02-28 |
| CN1157487A (zh) | 1997-08-20 |
| US6054383A (en) | 2000-04-25 |
| KR100329093B1 (ko) | 2002-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6245663B1 (en) | IC interconnect structures and methods for making same | |
| JP2516307B2 (ja) | 耐熱金属でキャップした低抵抗率の導体構造およびその形成方法 | |
| TW423140B (en) | High-performance dual-damascene interconnect structures | |
| JP3309717B2 (ja) | 集積回路の配線の製造方法 | |
| US6017803A (en) | Method to prevent dishing in chemical mechanical polishing | |
| WO2000039849A1 (en) | Dual-damascene interconnect structures and methods of fabricating same | |
| JP2003017496A (ja) | 半導体装置及びその製造方法 | |
| JPH09148431A (ja) | 半導体装置の製造方法 | |
| US8647984B2 (en) | Method of manufacturing semiconductor device | |
| KR100331906B1 (ko) | 반도체 장치의 제조 방법 | |
| US6313025B1 (en) | Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit | |
| US5399235A (en) | Method of manufacturing a semiconductor device in which a surface of a semiconductor body is provided with mutually-insulated aluminum tracks | |
| US6657305B1 (en) | Semiconductor recessed mask interconnect technology | |
| US5773890A (en) | Semiconductor device that prevents peeling of a titanium nitride film | |
| US7098537B2 (en) | Interconnect structure diffusion barrier with high nitrogen content | |
| JPH09167768A (ja) | 半導体装置の製造方法 | |
| JP3521200B2 (ja) | 配線構造およびその形成方法 | |
| JP2001284355A (ja) | 半導体装置およびその製造方法 | |
| JP3374901B2 (ja) | 半導体装置 | |
| US7041592B2 (en) | Method for forming a metal interconnection layer of a semiconductor device using a modified dual damascene process | |
| JPH05102152A (ja) | 半導体装置 | |
| JPH10294314A (ja) | 半導体装置およびその製造方法 | |
| JPH11220025A (ja) | 半導体装置およびその製造方法 | |
| JPH1154507A (ja) | 半導体装置の製造方法 | |
| JPH05326722A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980318 |