CN101996927B - 多层互连结构及其形成方法 - Google Patents
多层互连结构及其形成方法 Download PDFInfo
- Publication number
- CN101996927B CN101996927B CN200910056519A CN200910056519A CN101996927B CN 101996927 B CN101996927 B CN 101996927B CN 200910056519 A CN200910056519 A CN 200910056519A CN 200910056519 A CN200910056519 A CN 200910056519A CN 101996927 B CN101996927 B CN 101996927B
- Authority
- CN
- China
- Prior art keywords
- protective layer
- per minute
- layer
- interconnect structure
- cubic centimeters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种多层互连结构及其形成方法，其中多层互连结构的形成方法包括：提供带有金属布线层的半导体衬底；在金属布线层上形成阻挡层、层间绝缘层、第一保护层和第二保护层；在阻挡层、层间绝缘层、第一保护层和第二保护层内形成暴露金属布线层的双镶嵌空间；形成填充所述双镶嵌空间且位于第二保护层表面的金属层；去除部分金属层和1/4至1/2厚度的第二保护层，形成金属插塞。本发明能够避免层间绝缘层在后续的工艺中被污染，在层间绝缘层内形成缺陷，使得器件漏电失效。
Description
技术领域
本发明涉及半导体制造领域，特别涉及多层互连结构及其形成方法。
背景技术
随着半导体器件制作技术的飞速发展，半导体器件已经具有深亚微米结构。由于集成电路中所含器件的数量不断增加，器件的尺寸也因集成度的提升而不断地缩小，器件之间的高性能、高密度连接不仅在单个互连层中进行，而且要在多层之间进行互连。因此，通常提供多层互连结构，其中多个互连层互相堆叠，并且层间绝缘膜置于其间，用于连接半导体器件。特别是利用双镶嵌(dual-damascene)工艺形成的多层互连结构，其预先在层间绝缘膜中形成沟槽(trench)和接触孔(via)，然后用导电材料填充所述沟槽和接触孔。例如申请号为02106882.8的中国专利申请文件提供的多层互连结构制作工艺，因为双镶嵌结构能避免重叠误差以及解决习知金属工艺的限制，多层互连结构便被广泛地应用在半导体制作过程中而提升器件可靠度。因此，多层互连结构已成为现今金属导线连接技术的主流。
现有制作多层互连结构的方法参考图1至图6。
如图1所示，提供半导体衬底100，在半导体衬底100上形成有金属布线层102；在金属布线层102上形成厚度为600埃至800埃的覆盖层104；在覆盖层104上形成层间绝缘层106(inter-layer dielectrics；ILD)，所述层间绝缘层106的材料是未掺杂的硅玻璃(Un-doped Silicate Glass；USG)或低介电常数材料等。所述覆盖层104可防止金属布线层102扩散到层间绝缘层102中，亦可防止刻蚀过程中金属布线层102被刻蚀。
之后，在层间绝缘层106上形成保护层108，所述保护层108的作用在于保护层间绝缘层106，所述保护层108材料选自SiO2，随后，在保护层108上形成第一光刻胶层110，经过曝光显影工艺，在第一光刻胶层110上形成开口，开口位置对应后续需要形成双镶嵌结构中的接触孔；随后以第一光刻胶层110为掩膜，刻蚀保护层108、层间绝缘层106直至暴露出覆盖层104，形成接触孔112。
参考附图2所示，灰化法去除第一光刻胶层110，其中灰化温度为250℃；在保护层108上以及接触孔112中形成覆盖层间绝缘层106的底部抗反射层(Bottom Anti-Reflective Coating，BARC)114。用回蚀法刻蚀底部抗反射层114，直至完全去除保护层108上的底部抗反射层114，并保留接触孔112内的部分底部抗反射层114，其中留在接触孔112内的底部抗反射层114的厚度应该保证在随后刻蚀形成双镶嵌结构的工艺过程中避免覆盖层104被刻蚀穿。
如图3所示，在保护层108上形成第二光刻胶层116，并通过曝光、显影在第二光刻胶层116上形成与后续沟槽对应的开口，开口的宽度大于接触孔112的宽度。以第二光刻胶层116为掩膜，刻蚀保护层108以及层间绝缘层106，形成沟槽118。
如图4所示，灰化法去除第二光刻胶层116和接触孔112内的底部抗反射层114，其中灰化温度为250℃；然后再用湿法刻蚀法去除残留的第二光刻胶层116；沿接触孔112刻蚀覆盖层104，直至暴露出金属布线层102，形成双镶嵌结构。
参考图5，在保护层108表面形成填充接触孔112的金属层120。
参考图6，用化学机械抛光去除一部分金属层120和保护层108，直至形成金属插塞121。
随着集成电路集成度的进一步发展，所述层间绝缘层106的材料是通常采用低介电常数材料，现有形成多层互连结构的工艺中层间绝缘层会暴露出来，而所述选用低介电常数材料的层间绝缘层106会比较疏松，容易吸收外界的水，并且暴露的层间绝缘层106在后续的工艺中也容易被污染，在层间绝缘层106内形成缺陷，使得器件漏电失效。
发明内容
本发明解决的问题是避免层间绝缘层在后续的工艺中被污染。
为解决上述问题，本发明提供了一种多层互连结构的形成方法，包括：提供带有金属布线层的半导体衬底；在金属布线层上形成阻挡层、层间绝缘层、第一保护层和第二保护层；在阻挡层、层间绝缘层、第一保护层和第二保护层内形成暴露金属布线层的双镶嵌空间；形成填充所述双镶嵌空间且位于第二保护层表面的金属层；去除部分金属层和1/4至1/2厚度的第二保护层，形成金属插塞。
本发明还提供了一种多层互连结构，包括：半导体衬底；位于半导体衬底上的金属布线层；位于金属布线层上的阻挡层；位于阻挡层上的层间绝缘层；位于层间绝缘层上的第一保护层；位于第一保护层上的第二保护层；双镶嵌空间，贯穿第二保护层、第一保护层、层间绝缘层及阻挡层至暴露出金属布线层；填充于双镶嵌空间的金属插塞。
本发明还提供了一种多层互连结构的形成方法，包括：提供带有金属布线层的半导体衬底；在金属布线层上形成阻挡层、层间绝缘层、第一保护层和第二保护层；在阻挡层、层间绝缘层、第一保护层和第二保护层内形成暴露金属布线层的接触孔；形成填充所述接触孔且位于第二保护层表面的金属层；去除部分金属层和1/4至1/2厚度的第二保护层，形成金属插塞。
本发明还提供了一种多层互连结构，包括：半导体衬底；位于半导体衬底上的金属布线层；位于金属布线层上的阻挡层；位于阻挡层上的层间绝缘层；位于层间绝缘层上的第一保护层；位于第一保护层上的第二保护层；接触孔，贯穿第二保护层、第一保护层、层间绝缘层及阻挡层至暴露出金属布线层；填充于接触孔的金属插塞。
与现有技术相比，本发明在层间绝缘层表面形成第一保护层和第二保护层，第一保护层材料选自氮掺杂的碳化硅，其中Si元素质量百分比为50％至60％，C元素质量百分比为10％至20％，N元素质量百分比为25％至30％，所述第一保护层氮元素含量比较高，使得所述第一保护层340致密性好，能够与层间绝缘层形成更好的界面，并且能够防止漏电现象出现；所述第二保护层材料选自氮掺杂的碳化硅，其中Si元素质量百分比为40％至50％，C元素质量百分比为40％至50％，N元素质量百分比为5％至15％，所述第二保护层碳元素含量比较高，降低了第二保护层的介电常数和传输延迟，并且形成的多层互连结构结构保留了第一保护层和第二保护层，不会直接把层间绝缘层暴露出来，避免了层间绝缘层在后续的工艺中也容易被污染，在层间绝缘层内形成缺陷，使得器件漏电失效。
附图说明
通过附图中所示的本发明的优选实施例的更具体说明，本发明的上述及其它目的、特征和优势将更加清晰。在全部附图中相同的附图标记指示相同的部分。并未刻意按实际尺寸等比例缩放绘制附图，重点在于示出本发明的主旨。
图1至图6是现有多层互连结构的的形成方法的过程示意图；
图7是本发明提供的多层互连结构的形成方法的流程示意图；
图8至图22是本发明提供的多层互连结构的形成方法的过程示意图；
图23是本发明提供的另一中多层互连结构的形成方法的流程示意图；
图24至图30是本发明提供的另一中多层互连结构的形成方法的过程示意图。
具体实施方式
在下面的描述中阐述了很多具体细节以便于充分理解本发明。但是本发明能够以很多不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施的限制。
其次，本发明利用示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是实例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
现有形成多层互连结构的工艺会用化学机械抛光去除一部分金属层和保护层，暴露出层间绝缘层，而所述选用低介电常数材料的层间绝缘层会比较疏松，容易吸收外界的水，并且暴露的层间绝缘层在后续的工艺中也容易被污染，在层间绝缘层内形成缺陷，使得器件漏电失效。
为此，本发明提供了一种多层互连结构的形成方法，图7是本发明的多层互连结构的形成方法的流程示意图，具体包括如下步骤：
步骤S101，提供带有金属布线层的半导体衬底；
步骤S102，在金属布线层上形成阻挡层、层间绝缘层、第一保护层和第二保护层；
步骤S103，在阻挡层、层间绝缘层、第一保护层和第二保护层内形成暴露金属布线层的双镶嵌空间；
步骤S104，形成填充双镶嵌空间且位于第二保护层表面的金属层；
步骤S105，用化学机械抛光去除部分金属层和1/4至1/2厚度的第二保护层，形成金属插塞。
下面结合附图，对本发明的半导体结构的形成方法进行详细说明。
参考图8，提供半导体衬底200。
所述半导体衬底200可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
参考图9，在所述半导体衬底200上形成金属布线层210。
所述金属布线层210材料为铝、银、铬、钼、镍、钯、铂、钛、钽、铜中的一种或者几种，所述金属布线层210厚度为2000埃至3000埃。
需要特别指出的是，由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，所述金属布线层210材料较优选用铜，但是需要特别说明的是，选用其他导电物质形成的金属布线层210在工艺节点高于130纳米技术中仍然可以工作，只是传输延迟比较大，在此特地说明，不应过分限制本发明的保护范围。
所述金属布线层210的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺，需特别指出的是，上述金属布线层210的形成工艺需根据金属布线层210选用的材料不同而采用不同的工艺，调整不同的工艺参数。
参考图10，在金属布线层210上形成阻挡层220。
所述阻挡层220材料选自掺碳的氮化硅(NDC)，所述阻挡层220厚度为400埃至500埃。
所述阻挡层220用于维护金属布线层210的稳定性，并且所述掺碳的氮化硅的阻挡层220具有吸水性比较低，介电常数低与后续形成的层间绝缘层匹配的优点。
所述阻挡层220的形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成400埃至500埃厚度的阻挡层220。
参考图11，在所述阻挡层220上形成层间绝缘层230。
所述层间绝缘层230材料选自碳掺杂的氧化硅(Black Diamond，BD)，所述层间绝缘层230厚度为3500埃至4500埃。
所述层间绝缘层230用于层间介质隔离，所述碳掺杂的氧化硅的层间绝缘层230除了具有介电常数低，传输延迟小的优点，还具备与阻挡层220选择刻蚀比高的优点。
所述层间绝缘层230形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为4托至6托，反应间距为5毫米至9毫米，功率为400瓦至600瓦，氧气流量为每分钟100标准立方厘米至每分钟300标准立方厘米，氦气流量为每分钟800标准立方厘米至每分钟1200标准立方厘米，八甲基环化四硅氧烷流量为每分钟2000标准立方厘米至每分钟4000标准立方厘米，直至形成3500埃至4500埃的层间绝缘层230。
现有技术会在形成层间绝缘层230后，在层间绝缘层230表面形成材料选自SiO2的保护层，用于保护层间绝缘层230在后续的工艺中不被污染，直至形成双镶嵌结构，在双镶嵌结构内填充金属，之后，采用化学机械抛光去除保护层，使得层间绝缘层230暴露出来，层间绝缘层230比较疏松，容易吸收外界的水，并且暴露的层间绝缘层230在后续的工艺中也容易被污染，在层间绝缘层230内形成缺陷，使得器件漏电失效。
为此，本发明的发明人经过大量的实验，提出一种改进工艺，参考图12，在所述层间绝缘层230上形成第一保护层240。
所述第一保护层240材料选自氮掺杂的碳化硅，其中Si元素质量百分比为50％至60％，C元素质量百分比为10％至20％，N元素质量百分比为25％至30％，所述第一保护层240厚度为150埃至300埃。
所述第一保护层240氮元素含量比较高，使得所述第一保护层240致密性好，能够与层间绝缘层230形成更好的界面，并且能够防止漏电现象出现。
所述第一保护层240形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成150埃至300埃厚度的第一保护层240。
参考图13，在第一保护层240上形成第二保护层250。
所述第二保护层250材料选自氮掺杂的碳化硅，其中Si元素质量百分比为40％至50％，C元素质量百分比为40％至50％，N元素质量百分比为5％至15％，所述第二保护层250厚度为200埃至300埃。
所述第二保护层250碳元素含量比较高，降低了第二保护层250的介电常数和传输延迟。
所述第二保护层250形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为5托至6托，反应间距为7至9毫米，功率为222瓦至333瓦，四乙氧基硅烷流量为每分钟200标准立方厘米至每分钟350标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，氦气流量为每分钟1100标准立方厘米至每分钟1300标准立方厘米，CH4流量为每分钟550标准立方厘米至每分钟650标准立方厘米，直至形成200埃至300埃厚度的第二保护层250。
参考图14，在所述第二保护层250表面形成第一光刻胶图形260。
所述第一光刻胶图形260用于定义双镶嵌结构中的接触孔图形。
在所述第二保护层250表面旋涂光刻胶，接着通过曝光将掩膜版上的与接触孔相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成第一光刻胶图形260。
参考图15，以所述第一光刻胶图形260为掩膜，依次刻蚀第二保护层260、第一保护层250、层间绝缘层240和阻挡层230，直至暴露出金属布线层210。
所述刻蚀工艺可以为公知的等离子体刻蚀或者化学试剂刻蚀，在本实施例中，以等离子体刻蚀为示范性说明。
所述刻蚀工艺选用等离子体刻蚀设备，具体工艺参数为：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，依次刻蚀第二保护层260、第一保护层250、层间绝缘层240和阻挡层230，直至暴露出金属布线层210，形成接触孔211。
参考图16，去除第一光刻胶图形260。
去除光刻胶图形工艺可以为公知的光刻胶去除工艺，包括光刻胶去除溶液去除、等离子轰击去除等等。
在本实施例中，采用等离子轰击去除工艺去除第一光刻胶图形260，所述等离子体轰击去除工艺具体参数包括：刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米，以上述刻蚀条件去除第一光刻胶图形260。
参考图17，在第二保护层250表面形成填充接触孔211的底部抗反射层270。
所述形成底部抗反射层270的工艺可以为旋涂工艺，在这里不做赘述。
参考图18，在所述底部抗反射层270表面形成第二光刻胶图形280，所述第二光刻胶图形280用于定义双镶嵌结构中的沟槽图形。
在所述底部抗反射层270表面旋涂光刻胶，接着通过曝光将掩膜版上的与沟槽相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成第二光刻胶图形280。
参考图19，以所述第二光刻胶图形280为掩膜，刻蚀底部抗反射层270、第二保护层260、第一保护层250、层间绝缘层240形成沟槽212。
所述刻蚀工艺可以为公知的等离子体刻蚀或者化学试剂刻蚀，在本实施例中，以等离子体刻蚀为示范性说明。
所述刻蚀工艺选用等离子体刻蚀设备，具体工艺参数为：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，在底部抗反射层270、第二保护层260、第一保护层250、层间绝缘层240中形成沟槽212。
参考图20，去除第二光刻胶图形280和剩余的底部抗反射层270。
去除第二光刻胶图形280和剩余的底部抗反射层270工艺可以为公知的光刻胶去除工艺，包括光刻胶去除溶液去除、等离子轰击去除等等。
在本实施例中，采用等离子轰击去除工艺去除第二光刻胶图形280和剩余的底部抗反射层270，所述等离子体轰击去除工艺具体参数包括：刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米，以上述刻蚀条件去除第二光刻胶图形280和剩余的底部抗反射层270。
上述实施例中，通过刻蚀形成的沟槽212和接触孔211形成了双镶嵌空间213。
参考图21，形成填充双镶嵌空间213且位于第二保护层260表面的金属层290。
所述金属层290材料选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜，或者选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜的合金，所述金属层290厚度为2000埃至3000埃。
所述金属层290为层间电极，在本实施例中，由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，优选用铜做示范性说明，但是需要特别说明的是，选用其他导电物质形成的金属层290在工艺节点高于130纳米技术中仍然可以工作，只是传输延迟比较大，在此特地说明，不应过分限制本发明的保护范围。
所述金属层290的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺，需特别指出的是，上述金属层290的形成工艺需根据金属层290选用的材料不同而采用不同的工艺，调整不同的工艺参数。
现有技术会在形成金属层290后，采用化学机械抛光去除部分金属层290和保护层，暴露出层间绝缘层230，层间绝缘层230比较疏松，容易吸收外界的水，并且暴露的层间绝缘层230在后续的工艺中也容易被污染，在层间绝缘层230内形成缺陷，使得器件漏电失效。
本发明的发明人提出改进工艺，参考图22，用化学机械抛光去除部分金属层290和1/4至1/2厚度第二保护层250，形成金属插塞214。
所述化学机械抛光工艺参数为：选用SiO2抛光液，抛光液的PH值为10至11.5，抛光液的流量为120毫升每分钟至170毫升每分钟，抛光工艺中研磨垫的转速为65转每分钟至80转每分钟，研磨头的转速为55转每分钟至70转每分钟，抛光工艺的压力为200帕至350帕，去除部分金属层290和1/4至1/2厚度第二保护层250，形成金属插塞214。
基于上述实施工艺形成的多层互连结构，包括：半导体衬底200；位于半导体衬底200上的金属布线层210；位于金属布线层210上的阻挡层220；位于阻挡层220上的层间绝缘层230；位于层间绝缘层230上的第一保护层240；位于第一保护层240上的第二保护层250；双镶嵌空间213，贯穿第二保护层250、第一保护层240、层间绝缘层230及阻挡层220至暴露出金属布线层210；填充于双镶嵌空间213的金属插塞214。
本发明还提供了一种多层互连结构的形成方法，图23是本发明的多层互连结构的形成方法的流程示意图，具体包括如下步骤：
步骤S201，提供带有金属布线层的半导体衬底；
步骤S202，在金属布线层上形成阻挡层、层间绝缘层、第一保护层和第二保护层；
步骤S203，在阻挡层、层间绝缘层、第一保护层和第二保护层内形成暴露金属布线层的接触孔；
步骤S204，形成填充接触孔且位于第二保护层表面的金属层；
步骤S205，用化学机械抛光去除部分金属层和1/4至1/2厚度的第二保护层，形成金属插塞。
下面结合附图，对本发明的半导体结构的形成方法进行详细说明。
参考图24，提供带有金属布线层310的半导体衬底300。
所述半导体衬底300可以为多层基片(例如，具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)、图案化或未被图案化的基片。
所述金属布线层310材料为铝、银、铬、钼、镍、钯、铂、钛、钽、铜中的一种或者几种，所述金属布线层210厚度为2000埃至3000埃。
需要特别指出的是，由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，所述金属布线层310材料较优选用铜，但是需要特别说明的是，选用其他导电物质形成的金属布线层310在工艺节点高于130纳米技术中仍然可以工作，只是传输延迟比较大，在此特地说明，不应过分限制本发明的保护范围。
所述金属布线层310的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺，需特别指出的是，上述金属布线层310的形成工艺需根据金属布线层310选用的材料不同而采用不同的工艺，调整不同的工艺参数。
参考图25，在金属布线层310上形成阻挡层320、层间绝缘层330、第一保护层340和第二保护层350。
所述阻挡层320材料选自掺碳的氮化硅(NDC)，所述阻挡层320厚度为400埃至500埃。
所述阻挡层320用于维护金属布线层310的稳定性，并且所述掺碳的氮化硅的阻挡层320具有吸水性比较低，介电常数低与后续形成的层间绝缘层匹配的优点。
所述阻挡层320的形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成400埃至500埃厚度的阻挡层320。
所述层间绝缘层330材料选自碳掺杂的氧化硅(Black Diamond，BD)，所述层间绝缘层330厚度为3500埃至4500埃。
所述层间绝缘层330用于层间介质隔离，所述碳掺杂的氧化硅的层间绝缘层330除了具有介电常数低，传输延迟小的优点，还具备与阻挡层320选择刻蚀比高的优点。
所述层间绝缘层330形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为4托至6托，反应间距为5毫米至9毫米，功率为400瓦至600瓦，氧气流量为每分钟100标准立方厘米至每分钟300标准立方厘米，氦气流量为每分钟800标准立方厘米至每分钟1200标准立方厘米，八甲基环化四硅氧烷流量为每分钟2000标准立方厘米至每分钟4000标准立方厘米，直至形成3500埃至4500埃的层间绝缘层330。
现有技术会在形成层间绝缘层330后，在层间绝缘层330表面形成材料选自SiO2的保护层，用于保护层间绝缘层330在后续的工艺中不被污染，直至形成双镶嵌结构，在双镶嵌结构内填充金属，之后，采用化学机械抛光去除保护层，使得层间绝缘层330暴露出来，层间绝缘层330比较疏松，容易吸收外界的水，并且暴露的层间绝缘层330在后续的工艺中也容易被污染，在层间绝缘层330内形成缺陷，使得器件漏电失效。
为此，本发明的发明人经过大量的实验，提出一种改进工艺，在所述层间绝缘层330上形成第一保护层340。
所述第一保护层340材料选自氮掺杂的碳化硅，其中Si元素质量百分比为50％至60％，C元素质量百分比为10％至20％，N元素质量百分比为25％至30％，所述第一保护层240厚度为150埃至300埃。
所述第一保护层340氮元素含量比较高，使得所述第一保护层340致密性好，能够与层间绝缘层330形成更好的界面，并且能够防止漏电现象出现。
所述第一保护层340形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，直至形成150埃至300埃厚度的第一保护层340。
在第一保护层340上形成第二保护层350。
所述第二保护层350材料选自氮掺杂的碳化硅，其中Si元素质量百分比为40％至50％，C元素质量百分比为40％至50％，N元素质量百分比为5％至15％，所述第二保护层350厚度为200埃至300埃
所述第二保护层350碳元素含量比较高，降低了第二保护层350的介电常数和传输延迟。
所述第二保护层350形成工艺可以选用介质化学气相沉积设备，具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为5托至6托，反应间距为7至9毫米，功率为222瓦至333瓦，四乙氧基硅烷流量为每分钟200标准立方厘米至每分钟350标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，氦气流量为每分钟1100标准立方厘米至每分钟1300标准立方厘米，CH4流量为每分钟550标准立方厘米至每分钟650标准立方厘米，直至形成200埃至300埃厚度的第二保护层350。
参考图26，在所述第二保护层350表面形成光刻胶图形360。
所述光刻胶图形360用于定义后续形成的接触孔图形。
在所述第二保护层350表面旋涂光刻胶，接着通过曝光将掩膜版上的与接触孔相对应的图形转移到光刻胶上，然后利用显影液将相应部位的光刻胶去除，以形成光刻胶图形360。
参考图27，以所述光刻胶图形360为掩膜，依次刻蚀第二保护层350、第一保护层340、层间绝缘层330和阻挡层320，直至暴露出金属布线层310。
所述刻蚀工艺可以为公知的等离子体刻蚀或者化学试剂刻蚀，在本实施例中，以等离子体刻蚀为示范性说明。
所述刻蚀工艺选用等离子体刻蚀设备，具体工艺参数为：刻蚀设备腔体压力为10毫托至50毫托，顶部射频功率为200瓦至500瓦，底部射频功率为150瓦至300瓦，C4F8流量为每分钟10标准立方厘米至每分钟50标准立方厘米，CO流量为每分钟100标准立方厘米至每分钟200标准立方厘米，Ar流量为每分钟300标准立方厘米至每分钟600标准立方厘米，O2流量为每分钟10标准立方厘米至每分钟50标准立方厘米，依次刻蚀第二保护层350、第一保护层340、层间绝缘层330和阻挡层320，直至暴露出金属布线层310，形成接触孔311。
参考图28，去除所述光刻胶图形360。
去除光刻胶图形360工艺可以为公知的光刻胶去除工艺，包括光刻胶去除溶液去除、等离子轰击去除等等。
在本实施例中，采用等离子轰击去除工艺去除光刻胶图形360，所述等离子体轰击去除工艺具体参数包括：刻蚀设备腔体压力为50毫托至100毫托，射频功率为300瓦至500瓦，O2流量为每分钟50标准立方厘米至每分钟250标准立方厘米，N2流量为每分钟20标准立方厘米至每分钟40标准立方厘米，CO流量为每分钟50标准立方厘米至每分钟90标准立方厘米，以上述刻蚀条件去除光刻胶图形360。
参考图29，形成填充接触孔313且位于第二保护层350表面的金属层370。
所述金属层370材料选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜，或者选自铝、银、铬、钼、镍、钯、铂、钛、钽或者铜的合金，所述金属层400厚度为2000埃至3000埃。
所述金属层370为层间电极，在本实施例中，由于金属铜具有高熔点、低电阻系数及高抗电子迁移的能力，优选用铜做示范性说明，但是需要特别说明的是，选用其他导电物质形成的金属层290在工艺节点高于130纳米技术中仍然可以工作，只是传输延迟比较大，在此特地说明，不应过分限制本发明的保护范围。
所述金属层370的形成工艺可以选用公知的物理气相沉积工艺或者电镀工艺，需特别指出的是，上述金属层370的形成工艺需根据金属层370选用的材料不同而采用不同的工艺，调整不同的工艺参数。
现有技术会在形成金属层370后，采用化学机械抛光去除部分金属层370和保护层，暴露出层间绝缘层330，层间绝缘层330比较疏松，容易吸收外界的水，并且暴露的层间绝缘层330在后续的工艺中也容易被污染，在层间绝缘层330内形成缺陷，使得器件漏电失效。
本发明的发明人提出改进工艺，参考图30，用化学机械抛光去除部分金属层370和1/4至1/2厚度第二保护层350，形成金属插塞314。
所述化学机械抛光工艺参数为：选用SiO2抛光液，抛光液的PH值为10至11.5，抛光液的流量为120毫升每分钟至170毫升每分钟，抛光工艺中研磨垫的转速为65转每分钟至80转每分钟，研磨头的转速为55转每分钟至70转每分钟，抛光工艺的压力为200帕至350帕，去除部分金属层370和1/4至1/2厚度第二保护层350，形成金属插塞314。
基于上述实施工艺形成的多层互连结构，包括：半导体衬底300；位于半导体衬底300上的金属布线层310；位于金属布线层310上的阻挡层320；位于阻挡层320上的层间绝缘层330；位于层间绝缘层330上的第一保护层340；位于第一保护层340上的第二保护层350；接触孔311，贯穿第二保护层350、第一保护层340、层间绝缘层330及阻挡层320至暴露出金属布线层310；填充于接触孔311的金属插塞314。
本发明在层间绝缘层表面形成第一保护层和第二保护层，第一保护层材料选自氮掺杂的碳化硅，其中Si元素质量百分比为50％至60％，C元素质量百分比为10％至20％，N元素质量百分比为25％至30％，所述第一保护层氮元素含量比较高，使得所述第一保护层340致密性好，能够与层间绝缘层形成更好的界面，并且能够防止漏电现象出现；所述第二保护层材料选自氮掺杂的碳化硅，其中Si元素质量百分比为40％至50％，C元素质量百分比为40％至50％，N元素质量百分比为5％至15％，所述第二保护层碳元素含量比较高，降低了第二保护层的介电常数和传输延迟，并且形成的多层互连结构结构保留了第一保护层和第二保护层，不会直接把层间绝缘层暴露出来，避免了层间绝缘层在后续的工艺中也容易被污染，在层间绝缘层内形成缺陷，使得器件漏电失效。
虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (32)
1.一种多层互连结构的形成方法，其特征在于，包括：
提供带有金属布线层的半导体衬底；
在金属布线层上形成阻挡层、层间绝缘层、第一保护层和第二保护层，所述第一保护层材料选自氮掺杂的碳化硅，其中Si元素质量百分比为50%至60%，C元素质量百分比为10%至20%，N元素质量百分比为25%至30%；
在阻挡层、层间绝缘层、第一保护层和第二保护层内形成暴露金属布线层的双镶嵌空间；
形成填充所述双镶嵌空间且位于第二保护层表面的金属层；
去除部分金属层和1/4至1/2厚度的第二保护层，形成金属插塞。
2.如权利要求1所述的多层互连结构的形成方法，其特征在于，所述第一保护层厚度为150埃至300埃。
3.如权利要求1所述的多层互连结构的形成方法，其特征在于，所述第一保护层的形成工艺为介质化学气相沉积工艺。
4.如权利要求3所述的多层互连结构的形成方法，其特征在于，形成所述第一保护层的具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米。
5.如权利要求1所述的多层互连结构的形成方法，其特征在于，所述第二保护层材料选自氮掺杂的碳化硅，其中Si元素质量百分比为40%至50%，C元素质量百分比为40%至50%，N元素质量百分比为5%至15%。
6.如权利要求1所述的多层互连结构的形成方法，其特征在于，所述第二保护层厚度为200埃至300埃。
7.如权利要求1所述的多层互连结构的形成方法，其特征在于，所述第二保护层的形成工艺为介质化学气相沉积工艺。
8.如权利要求1所述的多层互连结构的形成方法，其特征在于，形成所述第二保护层的具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为5托至6托，反应间距为7至9毫米，功率为222瓦至333瓦，四乙氧基硅烷流量为每分钟200标准立方厘米至每分钟350标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，氦气流量为每分钟1100标准立方厘米至每分钟1300标准立方厘米，CH4流量为每分钟550标准立方厘米至每分钟650标准立方厘米。
9.如权利要求1所述的多层互连结构的形成方法，其特征在于，所述金属层材料选自铜。
10.如权利要求1所述的多层互连结构的形成方法，其特征在于，所述去除部分金属层和1/4至1/2厚度的第二保护层的工艺为化学机械抛光工艺。
11.如权利要求10所述的多层互连结构的形成方法，其特征在于，所述化学机械抛光工艺具体参数为：选用SiO2抛光液，抛光液的PH值为10至11.5，抛光液的流量为120毫升每分钟至170毫升每分钟，抛光工艺中研磨垫的转速为65转每分钟至80转每分钟，研磨头的转速为55转每分钟至70转每分钟，抛光工艺的压力为200帕至350帕。
12.一种多层互连结构，其特征在于，包括：
半导体衬底；
位于半导体衬底上的金属布线层；
位于金属布线层上的阻挡层；
位于阻挡层上的层间绝缘层；
位于层间绝缘层上的第一保护层，所述第一保护层材料选自氮掺杂的碳化硅，其中Si元素质量百分比为50%至60%，C元素质量百分比为10%至20%，N元素质量百分比为25%至30%；
位于第一保护层上的第二保护层；
双镶嵌空间，贯穿第二保护层、第一保护层、层间绝缘层及阻挡层至暴露出金属布线层；
填充于双镶嵌空间的金属插塞。
13.如权利要求12所述的多层互连结构，其特征在于，所述第一保护层厚度为150埃至300埃。
14.如权利要求12所述的多层互连结构，其特征在于，所述第二保护层材料选自氮掺杂的碳化硅，其中Si元素质量百分比为40%至50%，C元素质量百分比为40%至50%，N元素质量百分比为5%至15%。
15.如权利要求12所述的多层互连结构，其特征在于，所述第二保护层厚度为200埃至300埃。
16.如权利要求12所述的多层互连结构，其特征在于，所述金属插塞的材料选自铜。
17.一种多层互连结构的形成方法，其特征在于，包括：
提供带有金属布线层的半导体衬底；
在金属布线层上形成阻挡层、层间绝缘层、第一保护层和第二保护层，所述第一保护层材料选自氮掺杂的碳化硅，其中Si元素质量百分比为50%至60%，C元素质量百分比为10%至20%，N元素质量百分比为25%至30%；
在阻挡层、层间绝缘层、第一保护层和第二保护层内形成暴露金属布线层的接触孔；
形成填充所述接触孔且位于第二保护层表面的金属层；
去除部分金属层和1/4至1/2厚度的第二保护层，形成金属插塞。
18.如权利要求17所述的多层互连结构的形成方法，其特征在于，所述第一保护层厚度为150埃至300埃。
19.如权利要求17所述的多层互连结构的形成方法，其特征在于，所述第一保护层的形成工艺为介质化学气相沉积工艺。
20.如权利要求19所述的多层互连结构的形成方法，其特征在于，形成所述第一保护层的具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为3.7托至4.2托，反应间距为5毫米至8毫米，功率为200瓦至240瓦，四乙氧基硅烷流量为每分钟300标准立方厘米至每分钟400标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米。
21.如权利要求17所述的多层互连结构的形成方法，其特征在于，所述第二保护层材料选自氮掺杂的碳化硅，其中Si元素质量百分比为40%至50%，C元素质量百分比为40%至50%，N元素质量百分比为5%至15%。
22.如权利要求17所述的多层互连结构的形成方法，其特征在于，所述第二保护层厚度为200埃至300埃。
23.如权利要求17所述的多层互连结构的形成方法，其特征在于，所述第二保护层的形成工艺为介质化学气相沉积工艺。
24.如权利要求17所述的多层互连结构的形成方法，其特征在于，形成所述第二保护层的具体工艺参数为：反应温度为300摄氏度至400摄氏度，腔室压力为5托至6托，反应间距为7至9毫米，功率为222瓦至333瓦，四乙氧基硅烷流量为每分钟200标准立方厘米至每分钟350标准立方厘米，氨气流量为每分钟650标准立方厘米至每分钟750标准立方厘米，氦气流量为每分钟1100标准立方厘米至每分钟1300标准立方厘米，CH4流量为每分钟550标准立方厘米至每分钟650标准立方厘米。
25.如权利要求17所述的多层互连结构的形成方法，其特征在于，所述金属层材料选自铜。
26.如权利要求17所述的多层互连结构的形成方法，其特征在于，所述去除部分金属层和1/4至1/2厚度的第二保护层的工艺为化学机械抛光工艺。
27.如权利要求26所述的多层互连结构的形成方法，其特征在于，所述化学机械抛光工艺具体参数为：选用SiO2抛光液，抛光液的PH值为10至11.5，抛光液的流量为120毫升每分钟至170毫升每分钟，抛光工艺中研磨垫的转速为65转每分钟至80转每分钟，研磨头的转速为55转每分钟至70转每分钟，抛光工艺的压力为200帕至350帕。
28.一种多层互连结构，其特征在于，包括：
半导体衬底；
位于半导体衬底上的金属布线层；
位于金属布线层上的阻挡层；
位于阻挡层上的层间绝缘层；
位于层间绝缘层上的第一保护层，所述第一保护层材料选自氮掺杂的碳化硅，其中Si元素质量百分比为50%至60%，C元素质量百分比为10%至20%，N元素质量百分比为25%至30%；
位于第一保护层上的第二保护层；
接触孔，贯穿第二保护层、第一保护层、层间绝缘层及阻挡层至暴露出金属布线层；
填充于接触孔的金属插塞。
29.如权利要求28所述的多层互连结构，其特征在于，所述第一保护层厚度为150埃至300埃。
30.如权利要求28所述的多层互连结构，其特征在于，所述第二保护层材料选自氮掺杂的碳化硅，其中Si元素质量百分比为40%至50%，C元素质量百分比为40%至50%，N元素质量百分比为5%至15%。
31.如权利要求28所述的多层互连结构，其特征在于，所述第二保护层厚度为200埃至300埃。
32.如权利要求28所述的多层互连结构，其特征在于，所述金属插塞的材料选自铜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910056519A CN101996927B (zh) | 2009-08-14 | 2009-08-14 | 多层互连结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN200910056519A CN101996927B (zh) | 2009-08-14 | 2009-08-14 | 多层互连结构及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101996927A CN101996927A (zh) | 2011-03-30 |
| CN101996927B true CN101996927B (zh) | 2012-10-03 |
Family
ID=43786863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN200910056519A Expired - Fee Related CN101996927B (zh) | 2009-08-14 | 2009-08-14 | 多层互连结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101996927B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446824B (zh) * | 2011-09-15 | 2014-02-05 | 上海华力微电子有限公司 | 一种大马士革的集成方法 |
| CN102324401B (zh) * | 2011-09-28 | 2013-10-23 | 上海华力微电子有限公司 | 铜互连结构的制作方法 |
| CN103105736A (zh) * | 2011-11-11 | 2013-05-15 | 中芯国际集成电路制造(上海)有限公司 | 光刻方法、刻蚀方法 |
| CN102790010B (zh) * | 2012-08-16 | 2014-08-27 | 上海华力微电子有限公司 | 改善可靠性的铜互连层制备方法及半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1157487A (zh) * | 1995-11-21 | 1997-08-20 | 日本电气株式会社 | 半导体器件的制造方法 |
| CN1624897A (zh) * | 2003-12-03 | 2005-06-08 | 三星电子株式会社 | 采用牺牲金属氧化物层形成双镶嵌金属互连的方法 |
| US7214594B2 (en) * | 2002-03-26 | 2007-05-08 | Intel Corporation | Method of making semiconductor device using a novel interconnect cladding layer |
-
2009
- 2009-08-14 CN CN200910056519A patent/CN101996927B/zh not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1157487A (zh) * | 1995-11-21 | 1997-08-20 | 日本电气株式会社 | 半导体器件的制造方法 |
| US7214594B2 (en) * | 2002-03-26 | 2007-05-08 | Intel Corporation | Method of making semiconductor device using a novel interconnect cladding layer |
| CN1624897A (zh) * | 2003-12-03 | 2005-06-08 | 三星电子株式会社 | 采用牺牲金属氧化物层形成双镶嵌金属互连的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101996927A (zh) | 2011-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100564064B1 (ko) | 선택적으로배치된낮은-k유전격리를갖는이중인레이드집적회로구조및형성방법 | |
| US7545045B2 (en) | Dummy via for reducing proximity effect and method of using the same | |
| US20050191851A1 (en) | Barrier metal cap structure on copper lines and vias | |
| TWI536563B (zh) | 集成電路結構及其製造方法 | |
| CN102044475A (zh) | 互连结构及其形成方法 | |
| US6495448B1 (en) | Dual damascene process | |
| CN102054761B (zh) | 双镶嵌结构的形成方法、半导体结构 | |
| CN101996927B (zh) | 多层互连结构及其形成方法 | |
| CN102054762B (zh) | 双镶嵌结构的形成方法、半导体结构 | |
| JP2004179588A (ja) | 半導体装置の製造方法 | |
| JP2008047582A (ja) | 半導体装置の製造方法及び半導体装置 | |
| US7282436B2 (en) | Plasma treatment for silicon-based dielectrics | |
| CN102034733A (zh) | 互连结构及其形成方法 | |
| CN104851835B (zh) | 金属互连结构及其形成方法 | |
| CN101625992A (zh) | 双镶嵌结构的制作方法 | |
| US20040157392A1 (en) | Capacitor in an interconnect system and method of manufacturing thereof | |
| CN102044471B (zh) | 互连结构及其形成方法 | |
| KR100268809B1 (ko) | 반도체소자의비아콘택형성방법 | |
| US7112537B2 (en) | Method of fabricating interconnection structure of semiconductor device | |
| JP4472286B2 (ja) | 変形されたデュアルダマシン工程を利用した半導体素子の金属配線形成方法 | |
| JP2003338539A (ja) | 半導体素子の金属配線形成方法 | |
| CN102005407B (zh) | 接触插塞及接触插塞的形成方法 | |
| KR20030002265A (ko) | 반도체소자의 콘택플러그 형성방법 | |
| CN101740474B (zh) | 半导体器件、双镶嵌结构的制作方法 | |
| JPH11186274A (ja) | デュアル・ダマスク技術 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| ASS | Succession or assignment of patent right |
Owner name: SEMICONDUCTOR MANUFACTURING INTERNATIONAL (BEIJING Effective date: 20121115 |
|
| C41 | Transfer of patent application or patent right or utility model | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20121115 Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation Patentee after: Semiconductor Manufacturing International (Beijing) Corporation Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18 Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation |
|
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20121003 Termination date: 20200814 |