CN102324401B

CN102324401B - 铜互连结构的制作方法

Info

Publication number: CN102324401B
Application number: CN 201110301126
Authority: CN
Inventors: 陈玉文; 黄晓橹; 谢欣云
Original assignee: Shanghai Huali Microelectronics Corp
Current assignee: Shanghai Huali Microelectronics Corp
Priority date: 2011-09-28
Filing date: 2011-09-28
Publication date: 2013-10-23
Anticipated expiration: 2031-09-28
Also published as: CN102324401A

Abstract

本发明提供了一种铜互连结构的制作方法，包括：在半导体衬底上依次形成刻蚀停止层、超低K介质层、低介电常数保护层；进行光刻、刻蚀工艺，形成贯穿所述刻蚀停止层、超低K介质层和低介电常数保护层的通孔和/或沟槽；在所述通孔和/或沟槽内沉积铜层；进行化学机械研磨工艺，去除部分铜层和部分低介电常数保护层，剩余的低介电常数保护层的厚度范围为50～150埃。本发明减少了化学机械研磨中产生的缺陷，增强了低介电常数保护层与上层的刻蚀停止层之间的粘附力，避免在后续封装中的诱导应力引起热机械失效，同时改善了可靠性。

Description

铜互连结构的制作方法

技术领域

本发明涉及半导体技术，特别涉及一种铜互连结构的制作方法。

背景技术

随着超大规模集成电路工艺技术的不断进步，半导体器件的特征尺寸不断缩小，芯片面积持续增大，互连引线的延迟时间已经可以与器件门延迟时间相比较。人们面临着如何克服由于连接长度的急速增长而带来的RC(R指电阻，C指电容)延迟显著增加的问题。特别是由于金属布线线间电容的影响日益严重，造成器件性能大幅度下降，已经成为半导体工业进一步发展的关键制约因素。为了减小互连造成的RC延迟，现已采用了多种措施。

互连之间的寄生电容和互连电阻造成了信号的传输延迟。由于铜具有较低的电阻率，优越的抗电迁移特性和高的可靠性，能够降低金属的互连电阻，进而减小总的互连延迟效应，现已由常规的铝互连改变为低电阻的铜互连。同时降低互连之间的电容同样可以减小延迟，而寄生电容C正比于电路层绝缘介质的相对介电常数k，因此使用低k材料作为不同电路层的绝缘介质代替传统的SiO₂介质已成为满足高速芯片的发展的需要。

为了减小金属互连层之间的寄生电容，现有技术有使用低介电常数(low-k)材料甚至超低介电常数(untra-low-k)材料，而为了降低介电常数，低介电常数材料和超低介电常数材料一般被做成多孔、疏松的结构。然而多孔、疏松结构的超低介电常数材料不足之处在于：易碎、易被杂质污染导致在后续的制作过程中与其它层结合困难，同时互连层的外形、损伤、可靠性不容易控制；由于超低K介质层的硬度、模数小于传统用等离子化学气相沉积的SiO₂介质，超低K介质层在化学机械研磨后存在很多缺陷，例如金属、研磨液滤渣残留，表面擦伤；由于超低K介质层的疏水性，导致在超低K介质层清洗过程中清洗效果不理想；多孔的超低K介质层与上层的刻蚀停止层之间的粘附力不够，超低K介质层与刻蚀停止层之间容易发生介质层分层，造成电路断路；同时在后续封装中的诱导应力易引起热机械失效。

发明内容

本发明解决的问题是提供了一种铜互连结构的制作方法，以减少在化学机械研磨中产生的缺陷，增强了低介电常数保护层与上层的刻蚀停止层之间的粘附力，避免在后续封装中的诱导应力引起热机械失效，同时改善了可靠性。

为解决上述问题，本发明提供一种铜互连结构的制作方法包括：

在半导体衬底上依次形成刻蚀停止层、超低K介质层、低介电常数保护层；

进行光刻、刻蚀工艺，形成贯穿所述刻蚀停止层、超低K介质层和低介电常数保护层的通孔和/或沟槽；

在所述通孔和/或沟槽内沉积铜层；

进行化学机械研磨工艺，去除部分铜层和部分低介电常数保护层，剩余的低介电常数保护层的厚度范围为50～150埃。

可选地，所述通孔和沟槽的制作方法包括：

在所述低介电常数保护层上形成硬掩膜层，在所述硬掩膜层上形成第一底部抗反射层，在所述第一底部抗反射层上形成光刻胶层并通过光刻工艺形成第一刻蚀窗口，刻蚀所述第一刻蚀窗口内的第一底部抗反射层和硬掩膜层，该刻蚀停留在所述低介电常数保护层上，去除所述第一光刻胶层和第一底部抗反射层，在所述硬掩膜层内形成第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀沟槽的窗口；

在上述结构表面沉积第二底部抗反射涂层，在第二底部抗反射涂层上涂覆光刻胶层并通过光刻形成第三刻蚀窗口，所述第三刻蚀窗口用于在后续步骤中作为刻蚀通孔的窗口，所述第三刻蚀窗口与第二刻蚀窗口位置对应且第三刻蚀窗口大小等于或小于第二刻蚀窗口；

刻蚀第三刻蚀窗口内的第二底部抗反射涂层上、低介电常数保护层和部分超低K介质层，形成底部尚未开通的通孔，去除光刻胶层和第二底部抗反射涂层上，暴露出第二刻蚀窗口；

刻蚀第二刻蚀窗口内的低介电常数保护层和部分超低K介质层形成沟槽，在该刻蚀过程中，同步刻蚀底部尚未开通的通孔下方的超低K介质层和刻蚀停止层，形成通孔。

可选地，所述通孔或沟槽的制作方法包括：

在低介电常数保护层上沉积硬掩膜层，在所述硬掩膜层上沉积底部抗反射涂层，在底部抗反射涂层上涂覆光刻胶并通过光刻形成第一刻蚀窗口；

在第一刻蚀窗口内刻蚀所述底部抗反射涂层和硬掩膜层，刻蚀停止在低介电常数保护层上，再去除光刻胶和底部抗反射涂层，在所述硬掩膜层中形成第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀通孔或沟槽的窗口；

刻蚀第二刻蚀窗口内的低介电常数保护层、超低K介质层和刻蚀停止层，形成通孔或沟槽。

可选地，所述刻蚀停止层的材料为SiN或SiC或SiOC或SiOCN或SiCN。

可选地，所述低介电常数保护层材料为有机硅、聚合体、苯二氮、聚四氧乙烯、聚对二甲苯、聚醚、聚酰亚胺、聚酰胺、碳掺杂介质材料、碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化硅中的至少一种。

可选地，所述超低K介质层的介电常数为2.2～2.8。

可选地，所述低介电常数保护层的厚度为500～2500埃。

可选地，所述低介电常数保护层的K值为4.5～5.5。

可选地，所述超低K介质层采用有机聚合物旋涂工艺或采用基于SiO₂材料的CVD工艺形成。

可选地，所述超低K介质层的厚度范围为2000～6000埃。

可选地，所述硬掩膜层的材质为金属，所述金属为Ta或Ti或W或TaN或TiN或WN。

与现有技术相比，本发明具有以下优点：

本发明采用低介电常数保护层，由于低介电常数保护层的硬度、模数比超低K介质层有所增加，从而本发明减少了在化学机械研磨中产生的缺陷，增强了低介电常数保护层与上层的刻蚀停止层之间的粘附力，避免了在后续封装中的诱导应力引起热机械失效，同时改善了可靠性。

附图说明

图1是本发明一个实施例的铜互连结构的制作方法流程示意图；

图2a～图2i是本发明一个实施例的铜互连结构制作方法剖面结构示意图；

图3a～图3f是本发明又一实施例的铜互连结构的制作方法剖面结构示意图。

具体实施方式

本发明提供的铜互连结构的制作方法请参考图1所示的本发明一个实施例的铜互连结构的制作方法流程示意图，包括：

步骤S1，在半导体衬底上依次形成刻蚀停止层、超低K介质层、低介电常数保护层；

步骤S2，进行光刻、刻蚀工艺，形成贯穿所述刻蚀停止层、超低K介质层和低介电常数保护层的通孔和/或沟槽；

步骤S3，在所述通孔和/或沟槽内沉积铜层；

步骤S4，进行化学机械研磨工艺，去除部分铜层和部分低介电常数保护层，剩余的低介电常数保护层的厚度范围为50～150埃。

下面结合具体实施例对本发明的技术方案进行说明。为了更好地说明本发明的技术方案，请结合图2a～图2i所示的本发明一个实施例的铜互连结构制作方法剖面结构示意图。

在步骤1中，如图2a所示，在半导体衬底200上沉积刻蚀停止层201，在刻蚀停止层201上沉积超低K介质层202和低介电常数保护层203，所述刻蚀停止层201的材料为SiN或SiC或SiOC或SiOCN或SiCN，所述超低K介质层202采用有机聚合物旋涂工艺或采用基于SiO₂材料的CVD工艺形成，所述超低K介质层202的介电常数为2.2～2.8，所述低介电常数保护层203的材料为有机硅、聚合体、苯二氮、聚四氧乙烯、聚对二甲苯、聚醚、聚酰亚胺、聚酰胺、碳掺杂介质材料、碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化硅中的至少一种，所述低介电常数保护层203的介电常数为4.5～5.5。

在步骤2中，采用光刻、刻蚀工艺，在超低K介质层202和低介电常数保护层203内形成通孔和沟槽，具体步骤如下：

如图2b所示，在低介电常数保护层203上沉积硬掩膜层204，所述硬掩膜层的材料为金属，所述金属为Ta或Ti或W或TaN或TiN或WN。然后在硬掩膜层204上沉积第一底部抗反射涂层205，在第一底部抗反射涂层205上涂覆光刻胶206并通过光刻形成第一刻蚀窗口206a，再如图2c所示，刻蚀第一刻蚀窗口206a内的第一底部抗反射涂层205和硬掩膜层204，刻蚀停留在低介电常数保护层203上，去除光刻胶206和第一底部抗反射涂层205，在硬掩膜层204中形成第二刻蚀窗口204a，所述第二刻蚀窗口204a用于在后续步骤中作为刻蚀沟槽的窗口；

如图2d所示，在上述结构表面沉积第二底部抗反射涂层207，在第二底部抗反射涂层207上涂覆光刻胶208并通过光刻形成第三刻蚀窗口208a，所述第三刻蚀窗口208a用于在后续步骤中作为刻蚀通孔的窗口，所述第三刻蚀窗口208a与第二刻蚀窗口204a位置对应且第三刻蚀窗口208a大小等于或小于第二刻蚀窗口204a；

如图2e所示，刻蚀第三刻蚀窗口208a内的第二底部抗反射涂层207、低介电常数保护层203和部分超低K介质层202，形成底部尚未开通的通孔209a，再如图2f所示，去除光刻胶208和第二底部抗反射涂层207，暴露出第二刻蚀窗口204a；

如图2g所示，刻蚀第二刻蚀窗口204a内的低介电常数保护层203和部分超低K介质层202形成沟槽210，在该刻蚀过程中，同步刻蚀底部尚未开通的通孔209a下方的超低K介质层202和刻蚀停止层201，形成通孔209。

在步骤3中，如图2h所示，在通孔209和沟槽210内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，形成铜层211，如图2i所示，采用化学机械研磨除去低介电常数保护层203上的铜层211、硬掩膜层204，停留在低介电常数保护层203上，经研磨步骤后保留的低介电常数保护层203的厚度为50～150埃，形成铜的互连结构212，由于低介电常数保护层203的硬度、模数比超低K介质层202有所增加，从而本实施例的铜互连减少了在化学机械研磨中产生的缺陷，增强了低介电常数保护层与上层的刻蚀停止层之间的粘附力，避免了在后续封装中的诱导应力引起热机械失效，同时改善了可靠性。

图3a～图3f示出了本发明的另一实施例，在本实施例中首先提供表面已形成有至少一层互连层的半导体衬底，然后需要通过下述步骤在半导体衬底表面的前层互连层上形成通孔或沟槽。为简化图示，在图3a～图3f中省略了前层互连层以下的半导体衬底结构。

本发明的另一实施例制作流程如下，在步骤1中，如图3a所示，在前层互连层300上沉积刻蚀停止层301，在刻蚀停止层301上沉积超低K介质层302和低介电常数保护层303，所述刻蚀停止层301的材料为SiN或SiC或SiOC或SiOCN或SiCN，所述超低K介质层302采用有机聚合物旋涂工艺或采用基于SiO₂材料的CVD工艺形成，所述超低K介质层302的介电常数为2.2-2.8，所述低介电常数保护层303的材料为有机硅、聚合体、苯二氮、聚四氧乙烯、聚对二甲苯、聚醚、聚酰亚胺、聚酰胺、碳掺杂介质材料、碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化硅中的至少一种，所述低介电常数保护层303的介电常数为4.5-5.5。

在步骤2中，采用光刻、刻蚀工艺，在超低K介质层和低介电常数保护层内形成通孔或沟槽，所述步骤包括如下步骤：

如图3b所示，在低介电常数保护层303上沉积硬掩膜层304，所述硬掩膜层304的材料为金属，所述金属为Ta或Ti或W或TaN或TiN或WN，在硬掩膜层304上沉积底部抗反射涂层305，在底部抗反射涂层305上涂覆光刻胶306并通过光刻形成第一刻蚀窗口306a，再如图3c所示，在第一刻蚀窗口306a内刻蚀底部抗反射涂层305和金属硬膜304，刻蚀停止在低介电常数保护层303上，再去除光刻胶306和底部抗反射涂层305，在硬掩膜层304中形成第二刻蚀窗口304a，所述第二刻蚀窗口304a用于后续步骤中作为刻蚀沟槽或通孔的窗口。

如图3d所示，刻蚀第二刻蚀窗口304a内的低介电常数保护层303、超低K介质层302和刻蚀停止层301，形成与前层互连层相连的通孔或沟槽306。

在步骤3中，如图3e所示，在通孔或沟槽307内溅射沉积金属势垒层和铜的籽晶层，采用电镀工艺进行铜填充淀积，形成铜层308，如图3f所示，采用化学机械研磨除去低介电常数保护层303上的铜层308、硬掩膜层304，停留在低介电常数保护层303上，经研磨步骤后保留的低介电常数保护层303的厚度为50～150埃，形成铜的互连结构309。由于低介电常数保护层303的硬度、模数比超低K介质层302有所增加，从而本实施例中的铜互连减少了在化学机械研磨中产生的缺陷，增强了低介电常数保护层与上层的刻蚀停止层之间的粘附力，避免了在后续封装中的诱导应力引起热机械失效，同时改善了可靠性。

虽然本发明的实施例是在前层互连层上做通孔和/或沟槽，但是本发明不限于此，还可以直接做在半导体衬底表面的器件层上，或者应用到其它类似于通孔、沟槽的结构中。

以上所述仅为本发明的较佳实施例，凡依本发明权利要求范围所做的均等变化与修饰，皆应属本发明权利要求的涵盖范围。

Claims

1.一种超低K介质层铜互连结构的制作方法，其特征在于，包括：

在所述通孔和/或沟槽内沉积铜层；

进行化学机械研磨工艺，去除部分铜层和部分低介电常数保护层，剩余的低介电常数保护层的厚度范围为50～150埃，所述低介电常数保护层的介电常数为4.5-5.5。

2.如权利要求1所述的超低K介质层铜互连结构的制作方法，其特征在于，

所述通孔和沟槽的制作方法包括：

在所述低介电常数保护层上形成硬掩膜层，在所述硬掩膜层上形成第一底部抗反射层，在所述第一底部抗反射层上形成光刻胶层并通过光刻工艺形成第一刻蚀窗口，刻蚀所述第一刻蚀窗口内的第一底部抗反射层和硬掩膜层，该刻蚀停留在所述低介电常数保护层上，去除所述光刻胶层和第一底部抗反射层，在所述硬掩膜层内形成第二刻蚀窗口，所述第二刻蚀窗口用于在后续步骤中作为刻蚀沟槽的窗口；

刻蚀第三刻蚀窗口内的第二底部抗反射涂层、低介电常数保护层和部分超低K介质层，形成底部尚未开通的通孔，去除光刻胶层和第二底部抗反射涂层，暴露出第二刻蚀窗口；

3.如权利要求1所述的超低K介质层铜互连结构的制作方法，其特征在于，

所述通孔或沟槽的制作方法包括：

4.如权利要求1所述的超低K介质层铜互连结构的制作方法，其特征在于，所述刻蚀停止层的材料为SiN或SiC或SiOC或SiOCN或SiCN。

5.如权利要求1所述的超低K介质层铜互连结构的制作方法，其特征在于，所述低介电常数保护层材料为有机硅、苯二氮、聚四氧乙烯、聚对二甲苯、聚醚、聚酰亚胺、聚酰胺、碳掺杂有机硅玻璃、碳掺杂二氧化硅、氟硅玻璃、碳氧化硅中的至少一种。

6.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述超低K介质层的介电常数为2.2～2.8。

7.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述低介电常数保护层的厚度为500～2500埃。

8.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述低介电常数保护层的K值为4.5～5.5。

9.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述超低K介质层采用有机聚合物旋涂工艺或采用基于SiO₂材料的CVD工艺形成。

10.如权利要求1所述的铜互连结构的制作方法，其特征在于，所述超低K介质层的厚度范围为2000～6000埃。

11.如权利要求2或3所述的铜互连结构的制作方法，其特征在于，所述硬掩膜层的材质为金属，所述金属为Ta或Ti或W或TaN或TiN或WN。