JP2005317835A

JP2005317835A - 半導体装置

Info

Publication number: JP2005317835A
Application number: JP2004135422A
Authority: JP
Inventors: Shunichi Tokifuji; 俊一時藤; Seiichi Kondo; 誠一近藤; Fugen In; 普彦尹
Original assignee: Semiconductor Leading Edge Technologies Inc
Current assignee: Semiconductor Leading Edge Technologies Inc
Priority date: 2004-04-30
Filing date: 2004-04-30
Publication date: 2005-11-10

Abstract

【課題】高品質、高歩留まりであり高性能なダマシン配線を有する半導体装置を提供する。
【解決手段】１層目のダマシン配線では、第１エッチングストッパ層５ａ、第１低誘電率膜５ｂ、第１キャップ層５ｃの積層膜で形成した第１層間絶縁膜５の配線用溝に第１バリア層６と第１溝配線７とが埋め込まれ、ヴィア領域では、同様に積層した第２層間絶縁膜８のヴィアに第２バリア層９とヴィアプラグ１０とが埋め込まれ、２層目のダマシン配線では、同様に積層した第３層間絶縁膜１１の配線用溝に第３バリア層１２と第３溝配線１３とが埋め込まれている。ここで、第１低誘電率膜５ｂ、第３低誘電率膜１１ｂは比誘電率が２以下の低誘電率膜で形成され、第２低誘電率膜８ｂは、その硬度あるいは弾性率が、第１，３低誘電率膜のそれより大きく、そのナノインデンテーション硬度が１ＧＰａ以上である。
【選択図】図１

Description

本発明は、半導体装置に係り、詳しくは、微細で高品質および高性能のダマシン配線を有する半導体装置に関する。

半導体装置を構成する素子の微細化は、半導体装置の高性能化にとって最も有効な技術手法である。そして、現在その寸法の設計基準は６５ｎｍから４５ｎｍへとその技術開発が精力的に進められている。また、上記微細な構造を有する半導体装置の高性能化においては、素子間を接続する配線の低抵抗化および配線の寄生容量の低減化のために、微細加工で溝が形成された絶縁膜上に銅（Ｃｕ）膜等を堆積し、溝内に埋め込まれた部分以外にある上記銅膜等の配線材料あるいは導電体材料を化学機械研磨（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）により除去する、いわゆるダマシン法で形成する溝配線、すなわちダマシン配線が必須になっている（例えば、特許文献１参照）。

そして、現在、上記ダマシン配線間の寄生容量を低減するために、層間絶縁膜の材料としてシリコン酸化膜に代わり、それより比誘電率が低くなる、いわゆる低誘電率膜の絶縁膜材料が種々に検討されている。また、更にその低誘電率化を推し進めるために、低誘電率膜の多孔質化の検討が精力的に進められている。ここで、低誘電率膜とは二酸化シリコン膜の比誘電率３．９以下の絶縁膜のことをいう。

上記ダマシン配線の形成では、ＣＭＰによる機械的な研磨を行うために、層間絶縁膜に対しては上記ＣＭＰに耐える機械的強度が要求される。この機械的強度が小さいと、ＣＭＰの工程で層間絶縁膜および配線材料である金属膜に、周知になっているところの膜剥がれ、クラック、スクラッチ、エロージョン、ディッシング等の損傷が生じ、所望の配線構造体が出来上がらない。一般に、低誘電率膜の絶縁材料においては、その比誘電率が下がると膜の機械的強度が減少する。特に、上記絶縁材料の多孔質化においては、膜の多孔質化が大きくなり比誘電率が低下すると共に、それに合わせてその機械的強度も低下する。通常の層間絶縁膜においては、多孔質化が進み、その比誘電率が２以下になってくると、その層間絶縁膜の密度は上記材料固有の密度の５０％以下になり、その機械的強度である層間絶縁膜の伸びあるいはずれの弾性率は急激に低減するようになる。そこで、上記機械的強度の低減を補強する他の技術が種々に検討されている（例えば、特許文献２参照）。

ここで、上記機械的強度を補う技術として、特許文献２に記載されている手法について図１３を参照して説明する。図１３は、いわゆるデュアルダマシン法で形成したダマシン配線の断面図である。

図１３に示すように、基板１０１上に、下層配線１０２と、その上方に例えば有機系低誘電率材料からなる層間絶縁膜１０３が形成され、その層間絶縁膜１０３には溝配線１０４と、下層配線１０２と溝配線１０４とを接続するための接続プラグ１０５とが形成されている。そして、接続プラグ１０５が埋め込まれている接続孔１０６の側壁に、側壁保護用のサイドウォール１０７が設けられ、溝配線１０４が埋め込まれている溝配線用溝１０８の側壁に、側壁保護用のサイドウォール１０９が設けられる。このサイドウォール１０７及び１０９は、有機系低誘電率材料に比べて機械的性質や耐熱性等に優れている無機系材料、例えばシリコン窒化膜、シリコン酸化膜で形成され、層間絶縁膜１０３の機械的強度を補強する保護膜として機能している。このような補強用のサイドウォール１０７及び１０９を設けることで、デュアルダマシン法により接続孔１０６と溝配線用溝１０８とに配線材料を埋め込んで接続プラグ１０５と溝配線１０４とを形成する場合でも、配線材料が有機系低誘電率材料からなる層間絶縁膜１０３を突き抜けるといった損傷が上述したダマシン配線に発生することはないとしている。
特開平２−２７８８２２号公報特開平１０−２８４６００号公報

しかしながら、上記サイドウォール１０７，１０９は、接続孔１０６あるいは溝配線用溝１０８の側壁に形成することで、層間絶縁膜１０３の機械的強度を高めることができるが、上述したような素子の微細化レベルにおいては、接続孔１０６あるいは溝配線用溝１０８の寸法が非常に小さくなり、その形成が困難になるという問題があった。特に、接続孔１０６の寸法は溝配線用溝１０８のそれより微細になるために、上記サイドウォール１０７を接続孔１０６の側壁に形成することには限界があり難しくなっている。

また、比誘電率が２以下となる多孔質の低誘電率膜を層間絶縁膜に用いる半導体装置の場合では、ダマシン配線構造体の形成において、上述したＣｕ膜等の配線材料あるいは導電体材料のＣＭＰ工程の際に生じる応力により、上層と下層の配線間を接続する接続孔（ヴィア）および接続プラグ（ヴィアプラグ）の領域が特に損傷を受け易くなり、微細なダマシン配線の歩留まりが大幅に低下するという問題が生じてきた。この原因は、現在のところ未だはっきりしていないが、上述したような弱い機械的強度あるいは層間絶縁膜の低い密着性が少なくとも関係している。

本発明は、上述の事情に鑑みてなされたもので、半導体素子の微細化に適合し、（デュアル）ダマシン配線のヴィアおよびヴィアプラグ領域でのＣＭＰ損傷を低減させ、高品質、高歩留まりであり高性能なダマシン配線を有する半導体装置を提供することを目的とする。

本発明者等は、ダマシン配線構造体の形成において、層間絶縁膜のナノインデンテーション硬度を制御することにより、ＣＭＰ工程で生じるヴィアおよびヴィアプラグ領域の損傷によるダマシン配線の歩留まり低下が簡便に防止でき、上述の目的を達成できることを見出し、本発明を完成させるに至った。

すなわち、上記課題を解決するために、半導体装置にかかる第１の発明は、第１の絶縁膜に設けたヴィアに導電体材料が埋め込まれてなるヴィアプラグと、第２の絶縁膜に設けた配線用溝に配線材料が埋め込まれてなる溝配線とを有する半導体装置において、前記第１の絶縁膜および前記第２の絶縁膜は二酸化シリコン膜の比誘電率よりも小さい低誘電率膜により形成され、前記第１の絶縁膜のナノインデンテーション硬度が前記第２の絶縁膜のナノインデンテーション硬度より大きくなる構成となっている。

上記発明において、前記第１の絶縁膜のナノインデンテーション硬度が１ＧＰａ以上であることが好ましい。

そして、第２の発明は、第１の絶縁膜に設けたヴィアに導電体材料が埋め込まれてなるヴィアプラグと、第２の絶縁膜に設けた配線用溝に配線材料が埋め込まれてなる溝配線とを有する半導体装置において、前記第１の絶縁膜および前記第２の絶縁膜は二酸化シリコン膜の比誘電率よりも小さい低誘電率膜により形成され、前記第１の絶縁膜のナノインデンテーション硬度が１ＧＰａ以上になる構成を有している。

上記発明において、前記第１の絶縁膜および第２の絶縁膜は、比誘電率が３．０以下の低誘電率膜で形成されている。

そして、第３の発明は、第１の絶縁膜に設けたヴィアに導電体材料が埋め込まれてなるヴィアプラグと、第２の絶縁膜に設けた配線用溝に配線材料が埋め込まれてなる溝配線とを有する半導体装置において、前記第１の絶縁膜および前記第２の絶縁膜は二酸化シリコン膜の比誘電率よりも小さい低誘電率膜により形成され、前記第１の絶縁膜の前記ヴィアプラグ間にダミーのヴィアプラグが設けられる構成を有している。

上記発明において、前記ダミーのヴィアプラグが、前記第２の絶縁膜の前記溝配線間に形成されたダミーの溝配線に接続して形成されていることが好ましく、また、前記ダミーのヴィアプラグは、前記ヴィアプラグとの離間距離が１μｍ以下のところに形成されていることが好適である。

そして、上記全発明において、前記ヴィアプラグと前記溝配線は、デュアルダマシン法で形成される。また、前記低誘電率膜は、シロキサン骨格を有する炭素含有の絶縁膜あるいは有機高分子を主骨格とする絶縁膜、あるいは、その多孔質膜であることが好適である。

本発明の構成によれば、半導体装置の素子構造の微細化に適合し、層間絶縁膜のヴィアおよびヴィアプラグ領域のＣＭＰによる損傷が大幅に低減し、高品質、高歩留まりで高性能のダマシン配線が簡便に形成できる。

以下に、図面を参照して本発明の実施形態の幾つかについて詳細に説明する。
（実施の形態１）
図１は、本発明の実施の形態１にかかる半導体装置の多層のダマシン配線構造体の断面図であり、図２乃至４は、上記ダマシン配線の製造工程別素子断面図である。図１に示すように、シリコン基板１上に下地絶縁膜２が形成され、下地絶縁膜２の所定の領域に、シリコン基板１表面に形成された拡散層、ゲート電極（不図示）に達するコンタクト孔３が設けられている。そして、コンタクト孔３にはタングステン（Ｗ）等の導電体で成るコンタクトプラグ４が充填されている。

そして、１層目のダマシン配線では、第１エッチングストッパ層５ａ、第１低誘電率膜５ｂ（第２の絶縁膜）、第１キャップ層５ｃが積層して形成され、これらの積層膜が第１層間絶縁膜５を構成し、その所定の領域に設けられた配線用溝に第１バリア層６と第１溝配線７とが埋め込まれ上記コンタクトプラグ４に接続して形成されている。ここで、第１低誘電率膜５ｂは、比誘電率が２．０程度の多孔質のメチルシルセスキオキサン（ｐ−ＭＳＱ：ＰｏｒｏｕｓＭｅｔｈｙｌＳｉｌｓｅｓｑｕｉｏｘａｎｅ）膜であり、後述するが、ナノインデンテーション法で求めるところの上記膜のナノインデンテーション硬度は０．８ＧＰａ程度である。また、第１エッチングストッパ層５ａ、第１キャップ層５ｃは、後述する炭化珪素（ＳｉＣ）膜、炭素含有シリコン酸化膜（ＳｉＯＣ膜）、シリコン酸化膜のような比誘電率が３〜４程度になる絶縁膜であり、これらの積層した第１層間絶縁膜５の実効的な比誘電率は２〜２．５程度である。

次に、ヴィアおよびヴィアプラグの形成領域では、第２エッチングストッパ層８ａ、第２低誘電率膜８ｂ（第１の絶縁膜）、第２キャップ層８ｃが積層して形成され、この積層した第２層間絶縁膜８の所定の領域に設けられたヴィアに第２バリア層９とヴィアプラグ１０とが埋め込まれ上記第１溝配線７に接続して形成されている。ここで、第２低誘電率膜８ｂは、比誘電率が３．０以下のｐ−ＭＳＱ膜である。そして、この場合の第２低誘電率膜８ｂは、そのナノインデンテーション硬度あるいは弾性率が、上記第１低誘電率膜５ｂあるいは後述の第３低誘電率膜１１ｂのナノインデンテーション硬度あるいは弾性率より大きくなる低誘電率膜とする。ここで、第２低誘電率膜８ｂのナノインデンテーション硬度は、後述するが１ＧＰａ以上であることが好適である。そして、第２層間絶縁膜８の実効の比誘電率は３．０以下にする。

そして、２層目のダマシン配線では、第３エッチングストッパ層１１ａ、第３低誘電率膜１１ｂ（第２の絶縁膜）、第３キャップ層１１ｃが積層して形成され、この積層した第３層間絶縁膜１１の所定の領域に設けられた配線用溝に第３バリア層１２と第３溝配線１３とが埋め込まれ上記ヴィアプラグ１０に接続して形成されている。ここで、第３低誘電率膜１１ｂは、第１低誘電率膜５ｂと同様に比誘電率が２．０程度の低誘電率膜で形成され、第３層間絶縁膜１１の実効の比誘電率は２〜２．５程度である。

次に、本発明にかかる上記ダマシン配線構造体の製造方法について、図２〜４を参照して説明する。ここで、図１と同じものは同一符号で示す。

シリコン基板１上に周知の化学気相成長（ＣＶＤ）法でシリコン酸化膜を堆積させ、ＣＭＰ法による表面平坦化を行い、下地絶縁膜２を形成する。公知のフォトリソグラフィ技術とドライエッチング技術とで所望の領域にコンタクト孔３を形成し、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）およびタングステン等で成るコンタクトプラグ４を充填する。

続いて、第１エッチングストッパ層として膜厚が５０ｎｍ程度であり、ＣＶＤ法により比誘電率が３．５程度のＳｉＣ膜を成膜し、スピンオン塗布法を用いたｐ−ＭＳＱ膜の成膜により比誘電率が２．０程度、膜厚が２００ｎｍ〜５００ｎｍ程度になる第１低誘電率膜５ｂを形成する。そして、上記第１低誘電率膜５ｂ表面に、ＣＶＤ法で成膜した膜厚、比誘電率がそれぞれ１００ｎｍ程度、４程度のシリコン酸化膜から成る第１キャップ層５ｃを形成する。あるいは、ＣＶＤ法で成膜した比誘電率が３．０以下になるＳｉＯＣ膜から成る第１キャップ層５ｃを形成する（図２（ａ））。

次に、公知のフォトリソグラフィ技術とドライエッチング技術とで、第１キャップ層５ｃ、第１低誘電率膜５ｂおよび第１エッチングストッパ層５ａを順次にエッチングし、配線用溝１４を形成する（図２（ｂ））。ここで、第１キャップ層５ｃをハードマスクにして上記ドライエッチングを進めてもよい。

次に、導電体材料として、膜厚が１ｎｍ〜５０ｎｍになる窒化タンタル（ＴａＮ）膜をスパッタ（ＰＶＤ）法で堆積し、更に、配線材料として、メッキ法を用いて膜厚が２００ｎｍ〜５００ｎｍのＣｕ膜を成膜する。そして、ＣＭＰ法を用いて、第１キャップ層５ｃ上の不要な部分のＣｕ膜およびＴａＮ膜を研磨除去し、配線用溝１４内に第１バリア層６および第１溝配線７を埋め込んで形成する（図２（ｃ））。このようにして、上述した１層目のダマシン配線を形成する。

このようにした後、ヴィアおよびヴィアプラグの形成領域として、膜厚が５０ｎｍ程度のＳｉＣ膜から成る第２エッチングストッパ層８ａ、ｐ−ＭＳＱ膜から成る比誘電率が２．５〜３程度、膜厚が２００ｎｍ〜３００ｎｍ程度になる第２低誘電率膜８ｂを形成する。そして、上記第２低誘電率膜８ｂ表面に、たとえば膜厚が１００ｎｍのＳｉＯＣ膜から成る第２キャップ層８ｃを形成する。そして、フォトリソグラフィ技術とドライエッチング技術とで口径が１００ｎｍ〜１５０ｎｍ程度で第１溝配線７表面に達するヴィア１５を形成する。ここで、上述したように第２低誘電率膜８ｂのナノインデンテーション硬度は１ＧＰａ以上である（図３（ａ））。また、第２層間絶縁膜８の実効の比誘電率は３以下になる。

次に、ヴィア１５を充填し上記第１溝配線７に接続するように、膜厚が１ｎｍ〜３０ｎｍのＴａＮ膜１６をＰＶＤ法で堆積させ、更にメッキ法を用いて膜厚が１００ｎｍ程度のＣｕ膜１７を積層させる（図３（ｂ））。

次に、ＣＭＰ法を用いて、第２キャップ層８ｃ上の不要な部分のＣｕ膜１７およびＴａＮ膜１６を研磨除去し、ヴィア１５内に第２バリア層９およびヴィアプラグ１０を埋め込んで形成する（図４）。このＣＭＰ工程において、第２低誘電率膜８ｂに対しＣＭＰ圧力により生じるせん断応力が、上記ヴィアプラグ１０に損傷を生じさせる。この損傷を防止するために、第２低誘電率膜８ｂのナノインデンテーション硬度あるいは弾性率が、第１低誘電率膜５ｂのそれらよりも大きくすることが好ましい。

後は、図２で説明した１層目のダマシン配線の形成と同様にして、積層する第３エッチングストッパ層１１ａ、第３低誘電率膜１１ｂ、第３キャップ層１１ｃで構成される第３層間絶縁膜１１の所望の領域に配線用溝を形成し、ＣＭＰ法を用いて上記配線溝に埋め込まれた第３バリア層１２、第３溝配線１３を形成する。このようにして、ヴィアプラグ１０に接続する２層目のダマシン配線を形成する。

次に、本発明をデュアルダマシン配線に適用する場合について図５を参照して説明する。図５は２層目のダマシン配線をデュアルダマシン法で形成した断面図である。ここで、図１と同じものは同一の符号が附してある。

図５に示すように、図１と同様にシリコン基板１上の下地絶縁膜２、その所定の領域に設けたコンタクトプラグ３が形成され、１層目のダマシン配線では、第１エッチングストッパ層５ａ、第１低誘電率膜５ｂ、第１キャップ層５ｃの積層膜で成る第１層間絶縁膜５が形成され、その所定の領域に設けられた配線用溝に第１バリア層６と第１溝配線７とが埋め込まれ上記コンタクトプラグ４に接続されている。ここで、第１低誘電率膜５ｂは、比誘電率が２．０程度のｐ−ＭＳＱ膜であり、そのナノインデンテーション硬度は０．８ＧＰａ程度である。また、第１エッチングストッパ層５ａ、第１キャップ層５ｃの比誘電率は３〜４程度であり、これらの積層した第１層間絶縁膜５の実効的な比誘電率は２〜３程度になる。

そして、ヴィアおよびヴィアプラグの形成領域では、上述したように第２エッチングストッパ層８ａ、第２低誘電率膜８ｂ、第２キャップ層８ｃの積層した第２層間絶縁膜８が形成されている。ここで、第２低誘電率膜８ｂは、比誘電率が２程度のｐ−ＭＳＱ膜であり、そのナノインデンテーション硬度が上記第１低誘電率膜５ｂおよび後述の第３低誘電率膜１１ｂより大きく、後述する１．５ＧＰａ以上の低誘電率膜である。上記の第２層間絶縁膜８の実効の比誘電率が３．０以下である。

そして、デュマルダマシン配線は、第３エッチングストッパ層１１ａ、第３低誘電率膜１１ｂ、第３キャップ層１１ｃの積層した第３層間絶縁膜１１と上述した第２層間絶縁膜８に設けられる。すなわち、第２層間絶縁膜８に設けられるヴィアと、第３層間絶縁膜１１に設けられる配線用溝とが一体化したデュアルダマシン配線用溝に、第２バリア層１８とデュアルダマシン配線１９とが埋め込まれ、デュアルダマシン配線１９の一部であるヴィアプラグ２０が第１溝配線７に接続する。ここで、第３エッチングストッパ層１１ａ、第３低誘電率膜１１ｂ、第３キャップ層１１ｃには、第１層間絶縁膜５の場合と同様な絶縁材料を用い、第３層間絶縁膜１１の実効の比誘電率が２〜３程度である。

上述したように、図４あるいは図５で説明したＣＭＰ工程においてヴィアプラグ１０，２０の損傷が非常に生じ易い。この損傷を防止するために、第２低誘電率膜８ｂのナノインデンテーション硬度が重要になる。発明者らは、このヴィアプラグ１０の損傷と第２低誘電率膜８ｂのナノインデンテーション硬度との関係について詳細な検討を加えた。この関係について、図６，７に基づいて説明する。

図６は、上述した製造方法で形成した２層構造のダマシン配線を電気接続するヴィアチェーンの平面図である。このヴィアチェーンは、図６に示すように第１溝配線７ａと第２溝配線１３ａがヴィアプラグ１０ａで接続され、この第２溝配線１３ａはヴィアプラグ１０ｂを介して第１溝配線７ｂに接続される。以下、同様にして第１溝配線７ｂはヴィアプラグ１０ｃを介して第２溝配線１３ｂに接続さ、第２溝配線１３ｂはヴィアプラグ１０ｄを介して第１溝配線７ｃに接続され、第１溝配線７ｃはヴィアプラグ１０ｅを介して第２溝配線１３ｃに接続され、・・・そして第２溝配線１３ｎがヴィアプラグ１０ｎを介して第１溝配線７ｎに接続されていく。このように第１溝配線と第２溝配線とがヴィアプラグを介して接続された接続チェーンが形成される。そして、５０Ｋ個のヴィアプラグを有するヴィアチェーンの歩留まりについて、上記ヴィア領域を形成する第２低誘電率膜８ｂのナノインデンテーション硬度を変化させて詳細に調べた。ここで、上記２層構造のダマシン配線を形成後は、１５０℃のアニールを施している。

ここで、上記低誘電率膜のナノインデンテーション硬度およびヤング率等の弾性率は、ナノインデンテーション法で測定して求めた。その測定方法は、バーコビッチ型のダイヤモンド製圧子を、基板上に成膜された上記低誘電率膜に押し込み、一定荷重に達するまで負荷したのちそれを除き、その変位量をモニターし荷重−変位曲線を求める。そして、決められた所定の方法で上記ナノインデンテーション硬度を算出した。

図７は、上記ヴィアチェーン歩留まりと第２低誘電率膜８ｂのナノインデンテーション硬度との関係を示す。ここで、ヴィアチェーン歩留まりはチェーンの電気的な抵抗測定から求めた。図７から判るように、低誘電率膜の上記硬度が高くなるとヴィアチェーン歩留まりは向上し、特にそのナノインデンテーション硬度値が０．１ＧＰａ〜１ＧＰａの間で急激に歩留まりが増大する。そして、１ＧＰａ以上になると上記歩留まりは高いままで安定していく。このことから、ヴィアプラグ１０を形成する第２低誘電率膜８ｂのナノインデンテーション硬度を１ＧＰａ以上にすることが好適であることがわかる。

上述したように、ダマシン配線構造体の形成においては、図４で説明したようにヴィアプラグを形成するためのＣＭＰ工程において、層間絶縁膜を構成する低誘電率膜にせん断応力がかかる。このために、上記低誘電率膜に歪みが生じ、その残留歪みが、溝配線に比べてアスペクト比が大きく長細くなるヴィアプラグに対して残留応力を生じさせ、ヴィアプラグの断線あるいはストレスマイグレーション等による埋め込み導電体材料の欠損のような損傷を誘発させているものと考えられる。そして、このような低誘電率膜の歪みの生じ易さは、上述のナノインデンテーション硬度により容易に判定でき、上記歪みの生じ易さの指標とすることができる。なお、低誘電体膜の上記硬度とその弾性率との関係は正比例の関係にはないが、硬度が大きければ弾性率が大きくなる関係にあり、ナノインデンテーション硬度の大小関係は、伸び、ずれの弾性率の大小関係に対応している。

上述した実施の形態により、半導体装置の素子構造の微細化に適合し、高アスペクト比を有するヴィアおよびヴィアプラグ形成においても、上記ＣＭＰによる損傷がなくなり、高品質、高歩留まりの多層のダマシン配線が簡便に形成できる。そして、ヴィアプラグの径が０．１μｍ以下になっても、高品質で高性能のダマシン配線を有する半導体装置が形成できる。

（実施の形態２）
次に、本発明の実施の形態２について、図８乃至１２を参照して以下に説明する。この場合の特徴は、隣接するヴィアプラグの間にダミーのヴィアプラグを挿入し、上記第２低誘電率膜の見かけのナノインデンテーション硬度を大きくし、ＣＭＰ工程で生じるせん断応力に対する弾性率を高くするところにある。このダミーヴィアプラグの挿入により、実施の形態１の場合よりもナノインデンテーション硬度の低い低誘電率膜の利用が可能になる。

図８は、本発明の実施の形態２にかかるダミーヴィアプラグを有するダマシン配線の平面図であり、図９は、図８のＸ_１−Ｘ_１矢視断面図である。

図９に示すように、実施の形態１で説明したのと同様に下地絶縁膜２１が形成され、下地絶縁膜２１の所定の領域に、タングステン等の導電体で成るコンタクトプラグ２２が形成されている。そして、１層目のダマシン配線では、第１エッチングストッパ層２３ａ、第１低誘電率膜２３ｂ（第２の絶縁膜）、第１キャップ層２３ｃが積層して形成され、これらの積層膜を第１層間絶縁膜２３とし、その所定の領域に設けられた配線用溝に第１バリア層２４と第１溝配線２５とが埋め込まれ上記コンタクトプラグ２２に接続されている。ここで、第１低誘電率膜２３ｂは、比誘電率が２以下の多孔質のｐ−ＭＳＱ膜であり、そのナノインデンテーション硬度は０．５ＧＰａ程度である。また、第１エッチングストッパ層２３ａ、第１キャップ層２３ｃの比誘電率は３程度である。

次に、ヴィアおよびヴィアプラグの形成領域では、第２エッチングストッパ層２６ａ、第２低誘電率膜２６ｂ（第１の絶縁膜）、第２キャップ層２６ｃが積層して第２層間絶縁膜２６が形成され、この第２層間絶縁膜２６の所定の領域に設けられたヴィア２７に第２バリア層２８とヴィアプラグ２９とが埋め込まれ上記第１溝配線２５に接続して形成されている。また、図８，９に示しているように、後述する２層目のダマシン配線に接続することのない第１溝配線２５において、ダミーヴィア２７ａが設けられ、上記ヴィア２７と同様にその中に第２バリア層２８、ダミーヴィアプラグ２９ａが埋め込まれて設けてある。このダミーヴィア２７ａおよびダミーヴィアプラグ２９ａの径は、上記ヴィア２７およびヴィアプラグ２９のそれと同程度あるいは大きくなるようにして形成される。

ここで、第２低誘電率膜２６ｂは、比誘電率が２以下のｐ−ＭＳＱ膜である。そして、そのナノインデンテーション硬度は、上記第１低誘電率膜２３ｂと同程度かそれより大きくなる低誘電率膜とし、そのナノインデンテーション硬度は１ＧＰａ未満になってもよい。

そして、２層目のダマシン配線では、第３エッチングストッパ層３０ａ、第３低誘電率膜３０ｂ（第２の絶縁膜）、第３キャップ層３０ｃの積層した第３層間絶縁膜３０が形成され、この積層膜の所定の領域に設けられた配線用溝に第３バリア層３１と第３溝配線３２とが埋め込まれ上記ヴィアプラグ２９に接続して形成されている。ここで、ダミーヴィアプラグ２９ａは上記第３溝配線３２に接続されることはない。そして、第３エッチングストッパ層３０ａ、第３低誘電率膜３０ｂ、第３キャップ層３０ｃには、第１層間絶縁膜２６の場合と同様な絶縁材料を用いる。

次に、本発明の実施の形態２にかかるダミーヴィアプラグをデュアルダマシン配線において挿入した別の実施例について図１０，１１を参照して説明する。図１０は、上記ダミーヴィアプラグを有するダマシン配線構造体の平面図であり、図１１は、図１０のＸ_２−Ｘ_２矢視断面図である。ここで、図８，９と同じものは同一の符号が附してある。

図１１に示すように、図９と同様に下地絶縁膜２１、その所定の領域に設けたコンタクトプラグ２２が形成され、１層目のダマシン配線では、第１エッチングストッパ層２３ａ、第１低誘電率膜２３ｂ、第１キャップ層２３ｃの積層膜で成る第１層間絶縁膜２３が形成され、その所定の領域に設けられた配線用溝に第１バリア層２４と第１溝配線２５とが埋め込まれ上記コンタクトプラグ２２に接続されている。また、上記コンタクトプラグ２２に接続しない第１ダミー溝配線２５ａが形成されている。ここで、第１低誘電率膜２３ｂは、比誘電率が２以下のｐ−ＭＳＱ膜であり、そのナノインデンテーション硬度は０．５ＧＰａ程度である。また、第１エッチングストッパ層２３ａ、第１キャップ層２３ｃの比誘電率は３程度である。

そして、ヴィアおよびヴィアプラグの形成領域では、上述したように第２エッチングストッパ層２６ａ、第２低誘電率膜２６ｂ、第２キャップ層２６ｃの積層した第２層間絶縁膜２６が形成されている。ここで、第２低誘電率膜２６ｂは、比誘電率が２以下のｐ−ＭＳＱ膜であり、そのナノインデンテーション硬度が上記第１低誘電率膜２３ｂと同程度かそれより大きな低誘電率膜となっている。

そして、図１０，１１に示しているように、デュマルダマシン配線は、第３エッチングストッパ層３０ａ、第３低誘電率膜３０ｂ、第３キャップ層３０ｃの積層した第３層間絶縁膜３０と上述した第２層間絶縁膜２６に設けられる。すなわち、第２層間絶縁膜２６に設けられたヴィアと、第３層間絶縁膜３０に設けられた配線用溝とが一体化したデュアルダマシン配線用溝に、第２バリア層３３とデュアルダマシン配線３４とが埋め込まれ、デュアルダマシン配線３４の一部であるヴィアプラグ３５が第１溝配線２５に接続する。ここで、第３エッチングストッパ層３０ａ、第３低誘電率膜３０ｂ、第３キャップ層３０ｃには、第１層間絶縁膜２６の場合と同様な絶縁材料を用いる。

また、図１０，１１に示している、上述した第１ダミー溝配線２５ａ上部にダミーデュアルダマシン配線３４ａが形成され、ダミーデュアルダマシン配線３４ａの一部を構成しているダミーヴィアプラグ３５ａは第２バリア層３３を介して上記第１ダミー溝配線２５ａに接続している。なお、上記ダミーデュアルダマシン配線３５ａおよび第１溝配線２５ａは、半導体装置の動作に用いる配線、すなわち、信号用の配線あるいは電源用の配線として機能するものではない。

次に、この実施の形態２の効果について図１２を参照して説明する。図１２は、ダマシン配線のヴィアおよびヴィアプラグ形成領域の模式的な断面図である。ここで、図１２（ａ）は本発明のダミーヴィアプラグを挿入する場合であり、図１２（ｂ）は比較のために示したダミーヴィアプラグのない場合である（従来の技術の場合に相当する）。

本発明の実施の形態２の図９のような場合には、ヴィアプラグ２９の形成において、図３（ｂ）および図４で説明したように、ＴａＮ膜あるいはＣｕ膜のＣＭＰによる研磨除去がなされる。また、図１１の場合のようなデュアルダマシン配線形成でも、図５で説明したように、ＴａＮ膜あるいはＣｕ膜のＣＭＰによる研磨除去がなされる。このＣＭＰ工程においては、通常、ＣＭＰ圧力を１．５ｐｓｉ（１０ｋＰａ）程度にして研磨を行うために、研磨パッド等から図１２（ａ）に記したせん断力Ｆが第１層間絶縁膜４１上の第２層間絶縁膜４２に加わり、層間絶縁膜４２は、せん断応力によるずり歪を受け、ずれ変位量δＸ_１が生じる。ここで、実施の形態２のように、層間絶縁膜４２の所定の領域に設けられたヴィア４３にヴィアプラグ４４が埋め込まれ、更にダミーヴィア４３ａにダミーヴィアプラグ４４ａが埋め込まれていると、このダミーヴィアプラグ４４ａにより上記ずれ変位量δＸ_１は小さな値になる。一方、図１２（ｂ）では、ダミーヴィアプラグ４４ａが挿入されていないために、同じせん断力Ｆを受けると上記δＸ_１に比べて大きなずれ変位量δＸ_２が生じてしまう。これは、ダミーヴィアプラグ４４ａが上記せん断力Ｆに対する抗力を層間絶縁膜４２内に生じさせるからである。このように、ダミーヴィアプラグ４４ａは、層間絶縁膜４２の見かけのナノインデンテーション硬度および弾性率を大きくする機能を有する。ここで、ヴィアプラグ４４とダミーヴィアプラグ４４ａの離間距離は１μｍ以下が好適である。この離間距離が大きくなると、上記層間絶縁膜４２の見かけのナノインデンテーション硬度および弾性率を大きくする機能が低下する。

このために、本発明の実施の形態２において、第２低誘電率膜２６ｂの比誘電率を実施の形態１の場合よりも小さくすることが可能になる。比誘電率を下げてもダミーヴィアプラグの効果により低誘電率膜の見かけのナノインデンテーション硬度および弾性率は低下しないので、図７で説明したようなヴィアプラグの損傷は低減し、この場合も高品質で高歩留まりの多層のダマシン配線が形成できる。また、上述したように層間絶縁膜の比誘電率の低減により、ダマシン配線の寄生容量が更に小さくなり、高性能の半導体装置が形成できるようになる。また、このダミープラグの形成により、上述した積層構造の層間絶縁膜において、エッチングストッパ層、キャップ層等の剥がれの問題は皆無になる。

以上、本発明の実施の形態を説明したが、上述した実施の形態は本発明を限定するものでない。当業者においては、本発明の技術思想および技術範囲から逸脱せずに種々の変形・変更を加えることが可能である。

例えば、本発明の低誘電率膜としては、ｐ−ＭＳＱ膜と同様に、シロキサン骨格を有する他の絶縁膜あるいは有機高分子を主骨格とした絶縁膜、更にはこれらを多孔質化した絶縁膜を用いることができる。上記シロキサン骨格を有する絶縁膜には、シルセスキオキサン類の絶縁膜であるＳｉ−ＣＨ_３結合、Ｓｉ−Ｈ結合、Ｓｉ−Ｆ結合のうち少なくとも１つの結合を含むスピン塗布液を用いて形成するシリカ膜、更にはＣＶＤ法を用いて形成するＳｉＯＣ膜がある。そして、有機高分子を主骨格とした絶縁膜には、有機ポリマーで成るＳｉＬＫ（登録商標）がある。なお、上記シルセスキオキサン類の絶縁膜としてよく知られた絶縁材料には、上記ＭＳＱの他、ハイドロゲンシルセスキオキサン（ＨＳＱ：ＨｙｄｒｏｇｅｎＳｉｌｓｅｓｑｕｉｏｘａｎｅ）、メチレーテッドハイドロゲンシルセスキオキサン（ＭＨＳＱ：ＭｅｔｈｙｌａｔｅｄＨｙｄｒｏｇｅｎＳｉｌｓｅｓｑｕｉｏｘａｎｅ）等がある。そして、上記低誘電率膜の比誘電率は全て３．０以下になる。

また、上述したエッチングストッパ層あるいはキャップ層としては、ＳｉＣＮ膜、ＳｉＮ膜（シリコン窒化膜）あるいはＳｉＯＮ膜を用いてもよい。そして、上述したバリア層としては、Ｔａ膜、Ｗ膜、ＷＮ膜、ＷＳｉＮ膜、Ｔｉ膜、ＴｉＮ膜、ＴｉＳｉＮ膜を用いてもよい。

本発明の実施の形態１にかかる半導体装置のダマシン配線構造体の断面図である。同ダマシン配線構造体の製造方法を示す工程別素子断面図である。図２に示す工程の続きの工程別素子断面図である。図３に示す工程の続きの素子断面図である。本発明の実施の形態１にかかる半導体装置のデュアルダマシン配線構造体の断面図である。本発明の実施の形態１にかかる２層構造のダマシン配線で成るヴィアチェーンの平面図である。同ヴィアチェーンの歩留まりと低誘電率膜のナノインデンテーション硬度の関係を示すグラフである。本発明の実施の形態２にかかる半導体装置のダマシン配線構造体の平面図である。同ダマシン配線構造体の断面図である。本発明の実施の形態２にかかる半導体装置のデュアルダマシン配線構造体の平面図である。同デュアルダマシン配線構造体の断面図である。本発明の実施の形態２の効果を説明するためのヴィアプラグ領域の模式的断面図である。従来の技術にかかる半導体装置のデュアルダマシン配線の断面図である。

符号の説明

１シリコン基板
２，２１下地絶縁膜
３コンタクト孔
４，２２コンタクトプラグ
５，２３，４１第１層間絶縁膜
５ａ、２３ａ第１エッチングストッパ層
５ｂ、２３ｂ第１低誘電率膜
５ｃ、２３ｃ第１キャップ層
６，２４第１バリア層
７，７ａ、７ｂ、７ｃ、７ｎ、２５第１溝配線
８，２６，４２第２層間絶縁膜
８ａ、２６ａ第２エッチングストッパ層
８ｂ、２６ｂ第２低誘電率膜
８ｃ、２６ｃ第２キャップ層
９，１８，２８，３３第２バリア層
１０，１０ａ〜１０ｅ、１０ｎ、２０，２９，３５，４４ヴィアプラグ
１１，３０第３層間絶縁膜
１１ａ、３０ａ第３エッチングストッパ層
１１ｂ、３０ｂ第３低誘電率膜
１１ｃ、３０ｃ第３キャップ層
１２，３１第３バリア層
１３，１３ａ、１３ｂ、１３ｃ、１３ｎ、３２第２溝配線
１４第１配線溝
１５，２７，４３ヴィア
１６ＴａＮ膜
１７Ｃｕ膜
１９，３４デュアルダマシン配線
２７ａ，４３ａダミーヴィア
２９ａ，３５ａ，４４ａダミーヴィアプラグ

Claims

第１の絶縁膜に設けたヴィアに導電体材料が埋め込まれてなるヴィアプラグと、第２の絶縁膜に設けた配線用溝に配線材料が埋め込まれてなる溝配線とを有する半導体装置において、前記第１の絶縁膜および前記第２の絶縁膜は二酸化シリコン膜の比誘電率よりも小さい低誘電率膜により形成され、前記第１の絶縁膜のナノインデンテーション硬度が前記第２の絶縁膜のナノインデンテーション硬度より大きくなっていることを特徴とする半導体装置。
前記第１の絶縁膜のナノインデンテーション硬度が１ＧＰａ以上であることを特徴とする請求項１に記載の半導体装置。
第１の絶縁膜に設けたヴィアに導電体材料が埋め込まれてなるヴィアプラグと、第２の絶縁膜に設けた配線用溝に配線材料が埋め込まれてなる溝配線とを有する半導体装置において、前記第１の絶縁膜および前記第２の絶縁膜は二酸化シリコン膜の比誘電率よりも小さい低誘電率膜により形成され、前記第１の絶縁膜のナノインデンテーション硬度が１ＧＰａ以上であることを特徴とする半導体装置。
前記第１の絶縁膜および第２の絶縁膜は、比誘電率が３．０以下の低誘電率膜で形成されていることを特徴とする請求項１，２又は３に記載の半導体装置。
第１の絶縁膜に設けたヴィアに導電体材料が埋め込まれてなるヴィアプラグと、第２の絶縁膜に設けた配線用溝に配線材料が埋め込まれてなる溝配線とを有する半導体装置において、前記第１の絶縁膜および前記第２の絶縁膜は二酸化シリコン膜の比誘電率よりも小さい低誘電率膜により形成され、前記第１の絶縁膜の前記ヴィアプラグ間にダミーのヴィアプラグが設けられていることを特徴とする半導体装置。
前記ダミーのヴィアプラグが、前記第２の絶縁膜の前記溝配線間に形成されたダミーの溝配線に接続して形成されていることを特徴とする請求項５に記載の半導体装置。
前記ダミーのヴィアプラグは、前記ヴィアプラグとの離間距離が１μｍ以下のところに形成されていることを特徴とする請求項５又は６に記載の半導体装置。
前記ヴィアプラグと前記溝配線は、デュアルダマシン法で形成されていることを特徴とする請求項１〜７のいずれか一項に記載の半導体装置。
前記低誘電率膜がシロキサン骨格を有する炭素含有の絶縁膜あるいは有機高分子を主骨格とする絶縁膜であることを特徴とする請求項１〜８のいずれか一項に記載の半導体装置。