KR100812731B1 - 조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법 - Google Patents

조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법 Download PDF

Info

Publication number
KR100812731B1
KR100812731B1 KR1020060050793A KR20060050793A KR100812731B1 KR 100812731 B1 KR100812731 B1 KR 100812731B1 KR 1020060050793 A KR1020060050793 A KR 1020060050793A KR 20060050793 A KR20060050793 A KR 20060050793A KR 100812731 B1 KR100812731 B1 KR 100812731B1
Authority
KR
South Korea
Prior art keywords
stress
layer
substrate
conductive
low
Prior art date
Application number
KR1020060050793A
Other languages
English (en)
Other versions
KR20060127805A (ko
Inventor
영-쳉 류
밍-싱 차이
Original Assignee
타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 filed Critical 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드
Publication of KR20060127805A publication Critical patent/KR20060127805A/ko
Application granted granted Critical
Publication of KR100812731B1 publication Critical patent/KR100812731B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

조화된 응력을 갖는 상호 접속물들 및 그의 제조방법. 상호 접속물은 도전성 부재를 가진 기판을 포함한다. 내부에 적어도 하나의 응력-조화층이 개재된 복합 로우-케이 유전체 층이 기판 위에 놓인다. 복합 로우-케이 유전체 층내의 도전 피쳐는 적어도 하나의 응력-조화층을 관통하여 도전성 부재를 전기적으로 접속시킨다.
상호 접속물, 도전성 부재, 응력-조화층, 복합 로우-케이 유전체 층, 도전 피쳐

Description

조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법{Interconnects with harmonized stress and methods for fabricating the same}
도 1 내지 도 4는 본 발명의 예시적인 실시예에 따른, 조화된 응력을 갖는 상호 접속물의 제조 중의 기판의 일부의 단면도들.
도 5 및 도 6은 본 발명의 다양한 예시적인 실시예들에 따른, 조화된 응력을 갖는 상호 접속물들의 단면도들을 나타낸 개략도들.
<도면의 주요 부분에 대한 부호의 설명>
100 : 기판 102 : 도전성 부재
104, 108 : 로우-케이 유전체 층 106 : 응력 조화층
110 : 복합 유전체층 112 : 개구
112a :하측 비어부 112b : 상측 트렌치부
114 : 확산 배리어층 116 : 도전층
118 : 도전캡 120 : 유전체 층
배경
본 발명은 반도체 피쳐들(semiconductor features)에 관한 것으로, 특히 집적 회로들을 위한 상호 접속물에 관한 것이다.
집적 회로 피쳐 사이즈의 감소는 전기 도전성 상호 접속물들, 예를 들어 금속 라인들 사이의 수평 간격을 감소시킬 뿐만 아니라, 전기 도전성 상호 접속물들의 레벨들을 수직적으로 서로 더 근접하게 놓이게 했다. 그 결과, 용량이 이와 같은 도전성 부분들 사이에서 증가되었고, 그 결과로 RC (resistance x conductance) 지연 시간 및 누화 효과를 생기게 했다. 이러한 문제에 대한 하나의 제안된 접근방법은 약 4.0의 유전 상수(k)를 가진 종래의 실리콘 산화물(SiO2) 유전체 재료를 낮은 유전 상수를 가진 다른 절연 재료로 대체하여 용량(capacitance)을 낮추는 것이다.
불행하게도, 로우-케이 유전체 재료들은 기존 집적 회로 구조들에 집적하는 데 있어서의 여러 문제들 및 공정들의 어려움을 가지고 있다. 반도체 제조에 사용되는 종래의 유전체 재료들에 비해, 대부분의 로우-케이 재료들은 통상적으로 높은 인장 응력과 같은 특성들을 보인다. 반도체 구조에 축적되는 이와 같은 높은 인장 응력들은 휘어짐(bowing) 또는 변형, 균열(cracking), 박리(peeling), 또는 내부에의 필름 보이드들(voids)의 형성으로 이어질 수 있고, 이것은 얻어진 집적 회로의 신뢰성에 영향을 줄 수 있는, 필름을 구비하는 상호 접속물에 손상을 주거나 파괴시킬 수 있다.
요약
그러므로, 향상된 응력 조화(improved stress harmonization)를 갖는 집적 회로들을 위한 상호 접속물이 필요하다.
조화된 응력을 갖는 상호 접속물들 및 그 제조 방법이 제공된다. 상호 접속물의 예시적인 실시예는 도전성 부재를 가진 기판을 포함한다. 내부에 적어도 하나의 응력-조화층이 개재된 복합 로우-케이 유전체 층이 기판 위에 놓인다. 복합 로우-케이 유전체 층에 형성된 도전 피쳐들(conductive features)은 적어도 하나의 응력-조화층을 관통하여 도전성 부재를 전기적으로 접속시킨다.
이중 다마신 구조의 예시적인 실시예는 도전성 부재를 가진 기판을 포함한다. 적어도 하나의 응력-조화층이 개재된 복합 로우-케이 유전체 층이 기판 위에 놓인다. 복합 로우-케이 유전체 층에 형성된 도전 피쳐들은 적어도 하나의 응력-조화층을 관통하여 도전성 부재를 전기적으로 접속시키고, 여기서 도전 피쳐는 하부 도전 비어 및 그 위에 적층된 상부 도전 라인을 포함한다.
조화된 응력을 갖는 상호 접속물을 제조하는 방법의 예시적인 실시예는 도전성 부재를 그 위에 갖는 기판을 제공하는 것을 포함한다. 내부에 적어도 하나의 응력-조화층이 개재된 복합 로우-케이 유전체 층이 기판 위에 놓이도록 형성된다. 개구가 복합 로우-케이 유전체에 형성되고 응력-조화층을 관통하여 도전성 부재의 일부를 노출시킨다. 개구는 도전성 재료로 충전되어 도전성 부재를 전기적으로 접속시키는 도전 피쳐를 형성한다.
상세한 설명이 첨부 도면들을 참조하여 다음의 실시예들에 주어진다.
본 발명은 첨부 도면들을 참조한 다음의 상세한 설명 및 예들을 읽음으로써 더 완전히 이해될 수 있을 것이다.
설명
조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법이 여기에 더 상세히 기술된다. 본 발명의 몇몇 실시예들은 예컨대 기술하는 예시적인 실시예들은 잠재적으로 조화된 응력을 갖는 유전체 층들을 갖는 상호 접속물들을 제공할 수 있다. 몇몇 실시예들에 있어서, 이것은 상호 접속물의 유전체 층들 사이에 적어도 하나의 응력-조화층을 개재시킴으로써 달성될 수 있고, 여기서 응력-조화층은 상호 접속물의 인접한 도전 피쳐들을 둘러싸고 바람직하게는 인접한 도전 피쳐들의 저면 또는 상면과 접촉하지 않는다.
이 명세서에 있어서, 표현 예를 들어 "기판위에 놓이는(overlying the substrate)", "층 위(above the layer)", 또는 "필름 위(on the film)"는 단지 중간 층들의 존재와는 상관없이, 베이스 층의 표면에 대한 상대 위치 관계를 나타낸다. 따라서, 이들 표현들은 층들의 직접 접촉 뿐만 아니라 하나 이상의 라미네이팅된 층들의 비접촉 상태를 나타낼 수 있다. 본원에서 용어 "낮은 유전 상수(low dielectric constant)" 즉 "로우-케이(low-k)"의 사용은 종래의 실리콘 산화물의 유전 상수보다 작은 유전 상수(k 값)를 의미한다. 바람직하게는, 로우-케이의 유전 상수는 약 4.0보다 작다.
도 1 내지 도 4는 예시적인 실시예에 따른 조화된 응력을 갖는 상호 접속물의 제조 중의 기판의 일부의 단면도이다.
도 1에 있어서, 반도체 디바이스들 또는 다른 기존의 도전 라인들을 그 위에 갖는 반도체 기판(100), 예를 들면 실리콘 기판이 먼저 제공된다. 기판(100)은 단순하게 하기 위해 여기서는 플랫 기판(flat substrate)으로서 도시된다. 도 1에 도시된 것과 같이, 반도체 기판(100)에는 또한 하부 반도체 디바이스들 또는 도전 라인들(모두 도시되지 않음) 중 하나를 전기적으로 접속시키는 도전성 부재(102)가 제공된다.
다음에, 제 1 형태의 응력이 있는 로우-케이 유전체 층들(104, 108) 및 제 2 형태의 응력이 있는 응력-조화층(106)이 기판(100) 및 도전성 부재(102) 위에 교대로 형성된다. 보통, 로우-케이 유전체 층들의 제 1 형태의 응력은 인장 응력(tensile stress)을 나타내고 응력-조화층(106)의 제 2 형태의 응력은 제 1 형태의 응력과는 반대의 압축 응력을 나타낸다. 로우-케이 유전체 층들(104, 108)은 유전체 재료들, 예컨대 탄소-도핑 실리콘 디옥사이드 재료들, 플루오르화 실리케이트 글라스(fluorinated silicate glass; FSG), 유기 실리케이트 글라스(organic silicate glass; OSG), 불소 도핑 실리콘 산화물, 스핀-온 글라스들(spin-on glasses), 실세스퀴옥산(silsesquioxane), 벤조시클로부텐 (BCB)-계 폴리머 유전체들(benzocyclobutene ((BCB)-based polymer dielectrics) 및 임의의 실리콘 함유 로우-케이 유전체를 포함할 수 있다. 로우-케이 유전체 층들(104, 108)은 약 100-3000 Å 및 100-5000 Å 두께로 각각 형성된다. 응력-조화층(106)이 약 200-1000 Å의 두께로 형성되어 약 50-550 MPa의 압축 응력을 제공하고 그럼으로써 상부 및 하부 로우-케이 유전체 층들(로우-케이 유전체 층들 104, 108이라 함)에 의해 제공된 인장 응력들을 조화시킨다. 그러므로, 도 1에 도시된 복합 필름(110)의 휘어짐 또는 변형이 방지되고 복합 필름(110)에서의 균열, 박리 또는 보이드들(voids)의 형성도 감소될 수 있다. 응력-조화층(106)은 유전체 재료들, 예컨대 산화물, 옥시니트라이드, 실리콘 카바이드, 질화물, 실리콘 카본 함유 산소(silicon carbine containing oxygen; SiaCbOc), 또는 실리콘 탄소 함유 질소(silicon carbine containing nitrogen; SixCyNz)를 포함하고, 여기서 a, b, c, x, y, z는 약 0.8-1.2 , 0.8-1.2 , 0-0.8, 0.8-1.2, 0.8-1.2, 및 0-0.6으로 각각 형성된다. 바람직하게는, 응력-조화층(106)은 실리콘 탄소 함유 산소(SiaCbOc), 실리콘 탄소 함유 질소(SixCyNz), 및 질화물을 포함한다. 응력-조화층(106)은 예를 들면 플라즈마 강화 화학적 기상 증착(plasma enhanced chemical vapor deposition; PECVD)에 의해 형성될 수 있고, 본래의 장소에서 로우-케이 유전체 층들(104, 108) 중 하나 또는 모두의 형성 중에 또는 본래의 장소가 아닌 장소에서 추가 침착에 의해 형성될 수 있다.
도 2에 있어서, 이후 개구(112), 예를 들면 하측 비어 부분(112a) 및 상측 트렌치 부분(112b)을 가진 2중 다마신 개구가 먼저 형성된 트렌치 또는 먼저 형성된 비어의 알려진 이중 다마신 공정을 이용하여 로우-케이 유전체 층들(104, 108) 및 응력-조화층(106)을 통해 형성된다. 개구(112)의 하측 비어 부분(112a)은 하부 도전성 부재(102)의 일부를 노출시킨다.
개구(112)는 순차 포토리소그라피(sequential photolithography) 및 에칭 단계들에 의해 형성될 수 있고, 여기서 에칭 단계는 적당한 에칭 케미스트리들(adequate etching chemistries)을 이용하는 타임 모드 에칭(time mode etching)일 수 있고 그것에 의해 복합 유전체 층(110)과 기판(100) 사이에 그리고 복합 유전체 층(110)의 로우-케이 유전체 층(108)에 통상적으로 배치되는 에치 스톱층(etch stop layer; ESL)의 사용을 감소시킨다. 그러므로, 복합층(110)의 전체 유전 상수의 상승이 방지될 수 있다.
도 3에 있어서, 확산 배리어층(114)이 개구(112)에 그리고 로우-케이 유전체 층(108) 위에 적합하게 형성된다. 확산 배리어 층(114)은 도전성 재료 예컨대 티탄((Ti), 탄탈(Ta), 질화 티탄(TiN), 질화 탄탈(TaN), 또는 이들의 조합들을 포함할 수 있다. 보통, 확산 배리어층(114)은 약 20-200Å의 두께로 형성된다. 다음에, 구리 또는 구리 합금과 같은 도전성 재료의 도전층(116)이 개구(110)에 그리고 로우-케이 유전체 층(108) 위에 형성된다. 도전층(116)은 도전성 재료로서 구리 또는 구리 합금을 거기에 사용할 때 알려진 전기화학 도금(electrochemical plating; ECP)에 의해 형성될 수 있다.
도 4에 있어서, 개구(112) 위의 도전층(116) 및 확산 배리어(114)의 일부가 이후 예를 들면 화학 기계적 폴리싱(chemical mechanical polishing; CMP)에 의해 제거되어 평탄면을 갖는 상호 접속물이 남는다. 다음에, 추가 도전캡(118)이 도전층(116) 위에 선택적으로 형성되어, 상부로부터 그의 캡슐화(encapsulation)를 제 공한다. 도전캡(118)은 예를 들면 무전해 도금(electroless plating)에 의해 선택적으로 형성될 수 있고, 도전성 재료들, 예컨대 코발트 텅스텐((CoW), 코발트 인(CoP), 또는 코발트 텅스텐 인(CoWP)을 포함할 수 있다. 도전캡(118)은 약 20-200Å의 두께로 형성될 수 있다. 그러므로, 도전 피쳐 S가 형성되고 도전 피쳐 S의, 예를 들면 구리 또는 구리 합금과 같은 도전성 재료로부터 인접한 로우-케이 유전체 층들로의 원하지 않는 층간 이온 확산이 이런 식으로 제거되거나 방지될 수 있다. 조화된 응력을 가진 상호 접속물이 이렇게 형성된다.
다음에, 로우-케이 유전체 층과 같은 유전체 층(120)이 로우-케이 유전체 층(108) 및 도전 피쳐 S 위에 형성된다. 순차 처리들이 유전체 층(120)에 대해 더 수행되어 집적 회로 제조를 완성할 수 있다.
예시적인 실시예에 있어서, 상호 접속물이 도전 플러그 및 도전 라인을 가진 도전 피쳐 S를 가진 2중 다마신 구조로서 도시된다. 2중 다마신 구조에 형성된 응력-조화층(106)은 로우-케이 유전체 층들에 의해 주로 제공되는 상호 접속물내의 인장 응력들을 조화시킬 수 있다.
더욱이, 응력-조화층(106)의 수 및 위치들은 변할 수 있다. 예를 들어, 응력-조화층(106)은 도 4에 도시된 것 이외의 다른 위치에 위치될 수 있다. 응력-조화층(106)은 도 5에 도시된 것과 같이 상측 트렌치 부분(112a)을 둘러싸고 있는 로우-케이 유전체 층(108)에 형성될 수 있다. 게다가, 도 6에 도시된 것과 같이, 하나 이상의 응력-조화층(stress-harmonizing layer)(응력 조화층 106a-c라 함)이 복합층(110)의 다양한 위치들에 형성되어, 도전 피쳐 S를 둘러쌀 수 있다..
상호 접속물을 위한 추가의 에치 스톱층들이 필요하지 않으므로, 응력-조화층(106)이 바람직하게는 제조를 용이하게 하기 위해 도전 피쳐 S의 최상 또는 최하면으로부터 떨어진 어떤 거리에 형성된다.
또한, 에치 스톱층이 필요로 되면, 응력-조화층(106)이 개구(112)의 비어 부분(112a) 및 트렌치 부분(112b)의 정크션(junction)으로부터 떨어진 어떤 거리에 형성될 수 있으므로, 이와 같은 에치 스톱층의 형성을 위한 위치들을 제공한다.
상기 예시적인 실시예들에 있어서, 상호 접속물들은 2중 다마신 구조로서 도시되었다. 본 발명은 간단히 하기 위해 여기에서는 논의되지 않은 단일 다마신 구조(single damascene structure)에 적용될 수도 있다는 것이 이 기술에서 숙련된 사람에 의해 이해될 것이다.
도 4에 도시된 것과 같이, 조화된 응력을 가진 상호 접속물의 일실시예가 설명된다. 상호 접속물은 도전성 부재를 가진 기판을 구비한다. 내부에 적어도 하나의 응력-조화층이 개재된 복합 로우-케이 유전체 층이 기판 위에 놓인다. 도전성 부재를 전기적으로 접속시키기 위해 복합 로우-케이 유전체 층에 형성된 도전 피쳐가 적어도 하나의 응력-조화층을 관통한다.
상기 예시적인 실시예들에서, 상호 접속물의 로우-케이 유전체 층들에 의해 제공되는 인장 응력들은 압축 응력을 갖는 적어도 하나의 응력-조화층의 형성에 의해 조화되어, 상호 접속물의 신뢰성을 향상시키면서, 로우-케이 유전체 층을 사용할 때 다마신 구조에서 일어나는 것과 같은 문제들을 방지한다.
더욱이, 상호 접속물에서의 도전 피쳐 S의 상면은 에치 스톱층들의 사용 요 구를 감소시키기 위해 도전캡층에 의해 캡슐화될 수 있고, 상호 접속물의 전자-이동(electro-migration; EM) 성능과 같은 인자들이 이렇게 보장된다. 에치 스톱층이 없는 상호 접속물이 단순화된 제조 및 낮은 비용으로 얻어진다.
이상 본 발명은 예로 그리고 최선의 실시예에 대해 기술되었지만, 본 발명은 거기에 제한되지 않는다는 것이 이해될 것이다. 반대로, 여러 변형예들 및 유사 장치들(이 기술분야에서 숙련된 사람에게 명백할 수 있는)을 포함하도록 의도된다. 그러므로, 첨부된 청구항들의 범위는 모든 이와 같은 변형예들 및 유사 장치들을 포함하도록 가장 넓게 해석되어야 한다.
본 발명은 향상된 응력 조화(improved stress harmonization)를 갖는 집적 회로들을 위한 상호 접속물을 제공한다.

Claims (10)

  1. 상호 접속물을 형성하는 방법으로서,
    도전성 부재를 가진 기판을 제공하는 단계;
    상기 기판 위에 놓이는, 내부에 적어도 하나의 응력-조화층(stress-harmonizing layer)이 개재된 복합 로우-케이 유전체 층(low-k dielectric layer)을 형성하는 단계;
    상기 응력-조화층을 관통하고 상기 도전성 부재의 일부를 노출시키는 개구를 상기 복합 로우-케이 유전체 층에 형성하는 단계; 및
    상기 도전성 부재를 전기적으로 접속시키는 도전 피쳐(conductive feature)를 형성하기 위해 도전성 재료로 상기 개구를 충전하는 단계;를 포함하고,
    상기 도전성 부재의 제1 면은 상기 기판의 상면과 함께 노출되어 있고, 상기 도전성 부재의 상기 제1 면을 제외한 나머지 면은 상기 기판과 접촉되어 있는 것을 특징으로 하는, 상호 접속물 형성방법.
  2. 제 1 항에 있어서,
    내부에 적어도 하나의 응력-조화층이 개재된 상기 복합 로우-케이 유전체 층을 형성하는 단계는:
    (a) 상기 기판 위에 로우-케이 유전체의 제 1 층을 형성하는 단계;
    (b) 상기 로우-케이 유전체의 제 1층 위에 응력-조화층을 형성하는 단계; 및
    (c) 상기 응력-조화층 위에 로우-케이 유전체의 제 2 층을 형성하는 단계;를 포함하는, 상호 접속물 형성 방법.
  3. 제 2 항에 있어서,
    복수의 응력-조화층들이 개재된 복합 로우-케이 유전체 층을 형성하기 위해 적어도 한번 동안 상기 단계들 (a)-(c)를 반복하는 단계를 더 포함하는, 상호 접속물 형성 방법.
  4. 제 2 항에 있어서,
    제 1 및 제 2 로우-케이 유전체 층들은 인장 응력(tensile stress)을 포함하고 상기 제 1 응력-조화층은 압축 응력(compressive stress)을 포함하는, 상호 접속물 형성 방법.
  5. 제 2 항에 있어서,
    단계들 (a)-(c)는 플라즈마 강화 화학적 기상 증착(plasma-enhanced chemical vapor deposition)에 의해 본래의 장소에서 수행되는, 상호 접속물 형성 방법.
  6. 상호 접속물로서,
    도전성 부재를 가진 기판;
    상기 기판 위에 놓이는, 적어도 하나의 응력-조화층이 내부에 개재된 복합 로우-케이 유전체 층; 및
    상기 적어도 하나의 응력-조화층을 관통하고 상기 도전성 부재를 전기적으로 접속시키는, 상기 복합 로우-케이 유전체 층내의 도전 피쳐;를 포함하고,
    상기 도전성 부재의 제1 면은 상기 기판의 상면과 함께 노출되어 있고, 상기 도전성 부재의 상기 제1 면을 제외한 나머지 면은 상기 기판과 접촉되어 있는 것을 특징으로 하는, 상호 접속물.
  7. 제 6 항에 있어서,
    상기 복합 로우-케이 유전체 층은 압축 응력이 있는 적어도 하나의 응력-조화층이 삽입된 인장 응력이 있는 복수의 로우-케이 유전체 부분들을 포함하는, 상호 접속물.
  8. 제 7 항에 있어서,
    상기 도전 피쳐의 상면 위에 선택적으로 형성되는 도전캡(conductive cap)을 더 포함하는, 상호 접속물.
  9. 이중 다마신 구조물(dual damascene structure)로서,
    도전성 부재를 가진 기판;
    상기 기판 위에 놓이는 적어도 하나의 응력 조화층이 개재된 복합 로우-케이 유전체 층; 및
    상기 적어도 하나의 응력-조화층을 관통하고 상기 도전성 부재를 전기적으로 접속시키는, 상기 복합 로우-케이 유전체 층내의 도전 피쳐를 포함하고,
    상기 도전 피쳐는 하부 도전 비어(underlying conductive via) 및 그 위에 적층된 상부 도전 라인(overlying conductive line);을 포함하고,
    상기 도전성 부재의 제1 면은 상기 기판의 상면과 함께 노출되어 있고, 상기 도전성 부재의 상기 제1 면을 제외한 나머지 면은 상기 기판과 접촉되어 있는 것을 특징으로 하는, 이중 다마신 구조물.
  10. 제 9 항에 있어서,
    상기 복합 로우-케이 유전체 층은 압축 응력이 있는 적어도 하나의 응력-조화층이 개재된 인장 응력이 있는 복수의 로우-케이 유전체 부분들을 포함하는, 이중 다마신 구조물.
KR1020060050793A 2005-06-06 2006-06-07 조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법 KR100812731B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/144,742 US7638859B2 (en) 2005-06-06 2005-06-06 Interconnects with harmonized stress and methods for fabricating the same
US11/144,742 2005-06-06

Publications (2)

Publication Number Publication Date
KR20060127805A KR20060127805A (ko) 2006-12-13
KR100812731B1 true KR100812731B1 (ko) 2008-03-12

Family

ID=37494709

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060050793A KR100812731B1 (ko) 2005-06-06 2006-06-07 조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법

Country Status (7)

Country Link
US (1) US7638859B2 (ko)
JP (1) JP2006344965A (ko)
KR (1) KR100812731B1 (ko)
CN (1) CN100403517C (ko)
FR (1) FR2887368B1 (ko)
SG (1) SG127856A1 (ko)
TW (1) TWI319217B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278265B (en) * 2006-01-09 2007-04-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically conducting structure and the same
US20070205507A1 (en) * 2006-03-01 2007-09-06 Hui-Lin Chang Carbon and nitrogen based cap materials for metal hard mask scheme
US7488984B2 (en) * 2006-04-19 2009-02-10 Flx Micro, Inc. Doping of SiC structures and methods associated with same
US8178436B2 (en) * 2006-12-21 2012-05-15 Intel Corporation Adhesion and electromigration performance at an interface between a dielectric and metal
WO2010035481A1 (ja) * 2008-09-26 2010-04-01 ローム株式会社 半導体装置および半導体装置の製造方法
US9754822B1 (en) 2016-03-02 2017-09-05 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US10199500B2 (en) 2016-08-02 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer film device and method
TWI632677B (zh) * 2017-06-09 2018-08-11 世界先進積體電路股份有限公司 半導體結構及其製造方法
US10276493B2 (en) * 2017-08-01 2019-04-30 Vanguard Enternational Semiconductor Corporation Semiconductor structure and method for fabricating the same
US10886465B2 (en) * 2018-02-28 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US11495658B2 (en) * 2018-06-08 2022-11-08 Texas Instruments Incorporated Hybrid high and low stress oxide embedded capacitor dielectric
CN111640756B (zh) * 2020-03-23 2022-05-31 福建省晋华集成电路有限公司 存储器及其形成方法
CN114743952A (zh) * 2022-06-14 2022-07-12 合肥晶合集成电路股份有限公司 半导体结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189577A (ja) 1996-12-25 1998-07-21 Canon Sales Co Inc 層間絶縁膜の形成方法、半導体装置及びその製造方法
US6362091B1 (en) 2000-03-14 2002-03-26 Intel Corporation Method for making a semiconductor device having a low-k dielectric layer
US6764958B1 (en) 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
KR20040084668A (ko) * 2003-03-25 2004-10-06 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
US6001730A (en) * 1997-10-20 1999-12-14 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers
JP3719878B2 (ja) * 1999-06-15 2005-11-24 株式会社東芝 半導体装置及びその製造方法
TW447075B (en) 2000-03-31 2001-07-21 Taiwan Semiconductor Mfg Method for forming dielectric layer with low dielectric constant
US6358839B1 (en) * 2000-05-26 2002-03-19 Taiwan Semiconductor Manufacturing Company Solution to black diamond film delamination problem
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US20020197852A1 (en) * 2001-06-21 2002-12-26 Ming-Shi Yeh Method of fabricating a barrier layer with high tensile strength
JP2003209111A (ja) * 2002-01-17 2003-07-25 Sony Corp 半導体装置の製造方法
JP2003332422A (ja) * 2002-05-13 2003-11-21 Sony Corp 半導体装置およびその製造方法
CN1218393C (zh) 2002-06-14 2005-09-07 台湾积体电路制造股份有限公司 具有局部狭缝的金属内连线构造及其制造方法
KR100474857B1 (ko) * 2002-06-29 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성방법
US8009327B2 (en) * 2002-07-11 2011-08-30 Canon Kabushiki Kaisha Method and apparatus for image processing
US6617690B1 (en) 2002-08-14 2003-09-09 Ibm Corporation Interconnect structures containing stress adjustment cap layer
CN1492496A (zh) 2002-10-24 2004-04-28 旺宏电子股份有限公司 形成多层低介电常数双镶嵌连线的制程
US20040183202A1 (en) * 2003-01-31 2004-09-23 Nec Electronics Corporation Semiconductor device having copper damascene interconnection and fabricating method thereof
JP2004282040A (ja) * 2003-02-24 2004-10-07 Nec Electronics Corp 半導体装置およびその製造方法
TW200428586A (en) * 2003-04-08 2004-12-16 Matsushita Electric Ind Co Ltd Electronic device and the manufacturing method thereof
US6890851B2 (en) * 2003-05-29 2005-05-10 United Microelectronics Corp. Interconnection structure and fabrication method thereof
US20040249978A1 (en) * 2003-06-05 2004-12-09 International Business Machines Corporation Method and apparatus for customizing a Web page
US20050037153A1 (en) 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
US7352053B2 (en) * 2003-10-29 2008-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Insulating layer having decreased dielectric constant and increased hardness
US7049247B2 (en) * 2004-05-03 2006-05-23 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US20060027924A1 (en) * 2004-08-03 2006-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Metallization layers for crack prevention and reduced capacitance
KR20060035257A (ko) 2004-10-22 2006-04-26 한국전기초자 주식회사 플런저용 핑거의 레벨 측정장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189577A (ja) 1996-12-25 1998-07-21 Canon Sales Co Inc 層間絶縁膜の形成方法、半導体装置及びその製造方法
US6362091B1 (en) 2000-03-14 2002-03-26 Intel Corporation Method for making a semiconductor device having a low-k dielectric layer
US6914335B2 (en) 2000-03-14 2005-07-05 Intel Corporation Semiconductor device having a low-K dielectric layer
US6764958B1 (en) 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
KR20040084668A (ko) * 2003-03-25 2004-10-06 가부시끼가이샤 르네사스 테크놀로지 반도체 장치 및 그 제조 방법

Also Published As

Publication number Publication date
CN100403517C (zh) 2008-07-16
FR2887368B1 (fr) 2009-10-30
CN1881558A (zh) 2006-12-20
JP2006344965A (ja) 2006-12-21
US7638859B2 (en) 2009-12-29
TW200644159A (en) 2006-12-16
FR2887368A1 (fr) 2006-12-22
US20060276027A1 (en) 2006-12-07
SG127856A1 (en) 2006-12-29
KR20060127805A (ko) 2006-12-13
TWI319217B (en) 2010-01-01

Similar Documents

Publication Publication Date Title
KR100812731B1 (ko) 조화된 응력을 갖는 상호 접속물들 및 그의 제조 방법
CN101656229B (zh) 半导体器件及其制造方法
US9966336B2 (en) Hybrid interconnect scheme and methods for forming the same
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
TWI387049B (zh) 半導體積體電路裝置之製造方法
US7348672B2 (en) Interconnects with improved reliability
US8994146B2 (en) Metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
US7285489B2 (en) Dual damascene process for forming a multi-layer low-k dielectric interconnect
US20090008750A1 (en) Seal ring for semiconductor device
KR20070036528A (ko) 이미지 센서 및 그 제조방법
US20070145583A1 (en) Semiconductor device and method of manufacturing the same
US7214594B2 (en) Method of making semiconductor device using a novel interconnect cladding layer
US8212330B2 (en) Process for improving the reliability of interconnect structures and resulting structure
US20070023917A1 (en) Semiconductor device having multilayer wiring lines and manufacturing method thereof
KR20110110575A (ko) 강화된 복합 절연막을 포함하는 반도체 칩 구조 및 그 제조 방법
US8164160B2 (en) Semiconductor device
US6962870B2 (en) Method of manufacturing semiconductor device and semiconductor device
JP2004040109A (ja) 高誘電率および低誘電率の物質の両方を同じ誘電体領域上に形成する方法およびこれらの物質の混合モード回路への適用方法
US20240096796A1 (en) Integrated circuit device
WO2005024935A1 (ja) 半導体装置
CN114743952A (zh) 半导体结构及其制作方法
KR101097168B1 (ko) 반도체 소자의 형성 방법
JP2009099833A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130225

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150225

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160223

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170228

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200225

Year of fee payment: 13