JP2004040109A - 高誘電率および低誘電率の物質の両方を同じ誘電体領域上に形成する方法およびこれらの物質の混合モード回路への適用方法 - Google Patents

高誘電率および低誘電率の物質の両方を同じ誘電体領域上に形成する方法およびこれらの物質の混合モード回路への適用方法 Download PDF

Info

Publication number
JP2004040109A
JP2004040109A JP2003270895A JP2003270895A JP2004040109A JP 2004040109 A JP2004040109 A JP 2004040109A JP 2003270895 A JP2003270895 A JP 2003270895A JP 2003270895 A JP2003270895 A JP 2003270895A JP 2004040109 A JP2004040109 A JP 2004040109A
Authority
JP
Japan
Prior art keywords
layer
dielectric
forming
capacitor
etch stop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003270895A
Other languages
English (en)
Inventor
Yelehanka Ramachandramurthy Pradeep
エレハンカ・ラマチャンドラマーシー・プラディープ
Sanford Chu
サンフォード・チュー
Ng Chit Hwei
チット・フェイ・ング
Jia Zhen Zheng
ジア・ツェン・チェン
Purakh Verma
プラク・ヴァーマ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
GlobalFoundries Singapore Pte Ltd
Original Assignee
Chartered Semiconductor Manufacturing Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chartered Semiconductor Manufacturing Pte Ltd filed Critical Chartered Semiconductor Manufacturing Pte Ltd
Publication of JP2004040109A publication Critical patent/JP2004040109A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31625—Deposition of boron or phosphorus doped silicon oxide, e.g. BSG, PSG, BPSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y10T428/12035—Fiber, asbestos, or cellulose in or next to particulate component

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)

Abstract

【課題】　同一でない誘電率を有する誘電体を必要とする電気素子を半導体上の一平面に形成する方法を提供する。
【解決手段】　高い誘電率を有する層（22）と低い誘電率を有する層（16）を含む複数の層を半導体基板（10）の上の一つの平面に形成する新規な方法が提供される。半導体基板（10）の上に絶縁物質の層（12）を介して第１のエッチストップ物質からなる層（14）と低い誘電率を有する絶縁物質からなる層（16）および第２のエッチストップ物質からなる層（18）からなるスタックを堆積する。スタックの一部がエッチングされて開口（19）が形成される。次いで、開口（19）に高い誘電率を有する絶縁物質からなる層（22）が充填される。
【選択図】　図４

Description

　本発明は集積回路デバイスの製造、特に、選択された同じでない誘電体材料を用いて一平面に受動半導体素子（passive semiconductor components）および回路を形成する方法に関する。
　半導体デバイスは一般的に、デバイスの機能を創作するために数多くの関連する処理工程を用いて製造される。能動半導体デバイスが形成された後に、これらのデバイスは典型的に個別化され、そしてゲートアレイやＤＲＡＭセルのような基本的な副次機能素子に相互連結するか、またはより複雑なデバイスを形成するために論理回路に相互連結する形態にされる。
　ＭＯＳＦＥＴデバイスやＤＲＡＭセルあるいは論理デバイスのような能動半導体デバイスの形成に加えて、集積半導体デバイスの加工系列の一部としてキャパシタやインダクタのような受動素子の形成がますます使用される傾向がある。能動および受動の半導体素子の形成を統合すると、より複雑な半導体デバイスの機能の設計が容易になることに加えて費用効率が高くなる利点がある。
　先進の集積回路（ＩＣ）デバイスの寸法が減少し続けるのにつれて、これらの集積回路デバイスを接続して相互連絡する導体や配線素子の寸法も減少し続けてきた。特に、集積回路デバイスに直接接触する導体や配線素子の寸法は典型的に最も大きく減少し、従って先進のＩＣデバイス内の導体や配線素子の寸法も最小になっている。これらの最も精密な導体や配線素子は典型的に、第１の導体あるいは配線レベルを含み、これは集積回路デバイスに接触する。通常、第１の導体レベルはアルミニウム金属またはアルミニウム金属合金から形成される。通常、最初の配線レベルは（即ち、第１の導電性コンタクトスタッド）はタングステンから形成される。ＩＣデバイスの性能に対する要求を維持しそして高めながら、ＩＣデバイスの寸法が減少するにつれて、ＩＣデバイス内の導体や配線素子が、同時にエレクトロマイグレーションのような分解現象に対する感受性を抑えながら、高レベルの伝導性を示すことがますます重要になっている。
　複雑な半導体デバイスを作製する場合に、設計上考慮すべき重要な事項は、インダクタやキャパシタのような導電性または電気活性な素子を内部に形成するために使用される絶縁材料の種類を選択することである。形成される素子の性能に重要な影響を与える設計のパラメーターは、選択される材料の誘電率ｋであり、従って、多くの場合、選択材料の誘電率として低い値を有する材料を選択することが求められる。例えば、伝導性配線を埋め込むと、高い誘電率を有する絶縁材料は、配線と基板の間の寄生容量を所望されない程に増大させる。
　絶縁誘電体を使用する一例として酸化ケイ素が挙げられ、これは熱酸化または化学気相成長によって成長して、約３．９の誘電率を有し、そして、このＣＶＤ酸化物は約４．６の比誘電率を有する。可能な限り低い、従って理想的な誘電率は１．０であり、これは真空の誘電率であるが、空気は１．０よりわずかに大きい誘電率を有する。イントラレベル（intra-level）またはインターレベル（inter level）の誘電体材料のために使用できる誘電体材料の誘電率は変動し、例えば、典型的な値は、無機プラズマＳｉＯ２については４．１〜４．５であり、無機フッ素ドープＳｉＯ２（ＦＳＧ）については３．５であり、有機ポリシルセキオキサン（Organic Polysilsequioxane）（Ｓｉポリマー）については２．７〜３．０であり、有機ベンゾシクロブテン（ＢＣＢ）については２．７である、等。
　従来より、伝導性配線金属層や受動素子のような半導体デバイスが支持する機能は、絶縁材料の堆積に関して、絶縁材料の一つのレベルで形成される。設計の要求および配置の自由度を高める必要性は、絶縁材料の堆積の一つのレベルの上に形成されるという制限を受けることなく、これらの支持機能を形成できることが有利であることを示す。本発明は、半導体デバイスを形成する際のこの課題に対処する方法を提供する。
　米国特許６，２５８，６８８（Tsai）は高いおよび低いポリシリコンおよびインダクタプロセスを示す。
　米国特許６，０５７，２０２（Chen他）はインダクタプロセスを示す。
　米国特許６，００８，１０２（Alford他）は３Ｄインダクタプロセスを示す。
　本発明の主な目的は、一つのレベルの絶縁で異なる絶縁の要件を有する多数の半導体素子を形成することを可能にする方法を提供することである。
　本発明のその他の目的は、均一でない誘電率を有する絶縁物質の層を一つのレベルで形成することである。
　本発明の上記目的に従って、高誘電率および低誘電率の両方を有する半導体物質の複数の層を一平面に形成する方法が提供される。選択されてそして好ましくは等しくない誘電率のパラメーターを有する複数の層が、エッチストップ物質の層を伴って点在させながら連続的に堆積される。これらの層はエッチングされて、最適の層を充填できる貫通開口を形成できる。
　図１〜図５を用いて本発明を詳細に説明する。
　図１に示される断面図を参照して、シリコン基板の表面のような半導体表面１０の断面が示される。基板１０の表面上に、ＩＭＤ誘電体のような絶縁物質の下層１２およびＩＭＤ誘電体のような絶縁物質の上層１６を連続的に堆積する。二つの層１２および１６はエッチストップ物質からなる比較的薄い層１４により分離され、エッチストップ物質の第２の層１８が上層１６の表面上に堆積される。
　エッチストップ層１４および１８として、窒化ケイ素、窒化物、炭化物、および酸化物／炭化物、酸化物／窒化物などの複合膜のような数多くの入手可能なエッチストップ物質の一つを選択できる。
　層１４および１８として好ましい本発明のエッチストップ物質は、窒化ケイ素（ＳｉＮ）および炭化ケイ素（ＳｉＣ）である。
　層１２および層１６の材料としては、イントラレベル誘電体（Intra Level Dielectric）（ＩＬＤ）およびインターメタル誘電体（Inter Metal Dielectric）（ＩＭＤ）として典型的に供給される物質が選択できる。これらの層としては、水素シルセキオキサン（hydrogen silsesquioxane）、ＨＤＰ−ＦＳＧ（高密度プラズマフッ素ドープケイ酸塩ガラス）、フッ素ドープケイ酸塩ガラス（ＦＳＧ）、二酸化ケイ素（ドープされたまたはドープされない“酸化物”）または窒化ケイ素（“窒化物”）、オキシ窒化ケイ素、フルオロポリマー、パリレン、ポリイミド、テトラエチルオルトシリケート（ＴＥＯＳ）ベースの酸化物、ホウ−リン酸塩−ケイ酸塩−ガラス（ＢＰＳＧ）、リン−ケイ酸塩−ガラス（ＰＳＧ）、ホウ−ケイ酸塩−ガラス（ＢＳＧ）、酸化物−窒化物−酸化物（ＯＮＯ）、のような低い誘電率の誘電体が選択される。
　次に、図２に示すように、好ましくはフォトレジストを含むエッチレジスト物質からなるマスク２０をエッチストップ物質の層１８の表面上に形成する。エッチレジスト物質の層２０中に形成された開口１９は、表面領域の上方の層１８の表面を露出させ、この表面領域において、半導体素子が形成され、低誘電率ｋの物質の層１６中に埋め込まれるように設計される。必要に応じて、層１６は高誘電率の物質から形成されてもよい。
　図２で示したエッチレジストマスク２０のパターンに従ってエッチングを実施して、絶縁物質の下層１２の表面から層１８、１６および１４を除去する。このエッチングの結果が、図３の断面図に示され、ここで、パターン化され、そしてエッチングされた層１４、１６および１８が、絶縁物質の下層１２の表面の上に横たわる複数のスタック層として残留する。図３に示すように、図２のエッチレジストマスク２０は層１８の表面から除去されている。
　本発明の最終工程として、図４の断面図に示すように、トレンチ１９（図３）は、最適の性能を得るために高いｋ値の絶縁物質を必要とする半導体素子を形成するために、高いｋ値の絶縁物質の層２２を充填される。層２２は、図３の断面図で示される構造体の表面上に一面に堆積するものであってもよく、その後に、層１８の表面に滞留し、そして高いｋ値の絶縁物質で充填されたトレンチ１９から出る過剰の物質は、化学的機械研磨の方法によって層１８の表面上から除去される。
　高いｋ値の絶縁物質の層２２のために使用される物質は、例えば、酸化物−窒化物−酸化物（ＯＮＯ）、Ｓｉ３Ｎ４のようなＳｉＮ、Ｓｉ２Ｏ、タンタルペントオキシド（ＴａＯ５）のようなＴａｘＯｙ、ＨｆｘＯｙおよび類似物からなる群から選択される。
　図４の断面図に示される構造体は、低いｋ値の絶縁物質の層１６および、この低いｋ値の絶縁物質の層１６と同じレベルの、高いｋ値の絶縁物質の層２２を含む。
　本発明が適用された実施例として、多数の半導体素子の三次元図が図５に示される。
　図５で特に強調される点は以下のとおりである。
　１０は半導体の表面、好ましくは基板の表面であって、この表面上にこの実施例の半導体素子が形成されている。
　１２は層１０の表面上に堆積した絶縁物質からなる第１の層である。
　１４は層１２の表面上に堆積したエッチストップ物質からなる第１の層である。
　１６、１６’および１６”は層１４の表面上に堆積した絶縁物質からなる第２の層の３つの区分である。１６、１６’および１６”は金属線および配線トレースをそれらの中または上に形成するために使用される。これらの金属線および配線トレースは層１６、１６’および１６”の材料によって与えられる低いｋ値の絶縁物質を必要とする。
　１８は層１６の表面上に堆積したエッチストップ物質からなる第２の層である。
　２２’は高いｋ値の絶縁誘電体からなる第１の層であって、示されたこの実施例において、その中に側面のキャパシタを形成するために用いられる。
　２２”は高いｋ値の絶縁誘電体からなる第２の層であって、示されたこの実施例において、水平キャパシタのためのキャパシタ誘電体の層として作用し、この場合、水平キャパシタの第１プレートは素子２８であり、そして水平キャパシタの第２プレートは素子３４である
　２６はパターン化され、そしてエッチングされた金属層であって、好ましくは銅を含み、上に横たわるインダクタ３０のための接触点として作用する。
　２８はパターン化され、そしてエッチングされた金属層であって、好ましくは銅を含み、上に横たわるキャパシタインダクタのための第１電極のポイントとして働く。
　３０はインダクタの接触点２６と一致する位置にある低いｋ値の絶縁物質の層１６の上に横たわって形成されたインダクタである。
　３２は高いｋ値の絶縁層２２’を用いて形成された側面キャパシタである。
　３３は側面キャパシタ３２に対するコンタクトである。
　３４は、素子２８が第１プレートであり、そして高いｋ値の絶縁物質の層２２”がキャパシタ誘電体である水平キャパシタの第２プレートである。
　一実施例として提示される図５の三次元図は、本発明が高い誘電率ｋおよび低い誘電率ｋの両方を有する絶縁材料を必要とするデバイス素子の場合であっても半導体デバイス素子を一つの面に混在させることができることを示す。図５に示した実施例は、水平キャパシタ、側面または縦方向のキャパシタ、および配線トレースを一平面に形成することを示し、一方、この平面の誘電率は、インダクタをこの面の表面上に与えることができるように局在的に選択される。具体的には、インダクタが低いｋの誘電体上に横たわって形成され、側面キャパシタが高いｋの誘電体中に形成され、水平キャパシタが高いｋのキャパシタ誘電体を用いて形成される。これらの全ての素子は、配線トレースのネットワークが形成されている平面であって、最適の性能を得るための低いｋの誘電体を典型的に必要とする平面に形成される。
　本発明は、図１〜図５に示す層１２が除外され、従って、異なる誘電率を有する誘電体の層が基板の表面上に直接に形成される場合にも同様に適用できる。この場合、エッチストップ物質の層が基板の表面上に直接最初に堆積され、誘電体の層がこのエッチストップ物質層の上に堆積される。配線金属およびこの配線金属の上にあってこれと接触している接合パッドをこの誘電体層の中に形成することができ、更にこの層の配線金属層が、基板の表面上に形成されている半導体デバイスと電気的に接続される。
　図１〜図５で使用された実施例では、エッチストップ物質の層によって分離され被覆された誘電体物質からなる上方に横たわる二つの層が使用されたが、これらの二層は本発明に影響を与えることなく多数の層にまで容易に拡大できる。いくつかの追加の層が異なる電気的特性を有する領域を面内に形成するために使用されてもよいが、これら追加の層の全てがこの目的のために使用される必要はない。従って、本発明は複雑で多層の構造物を形成する方法を提供し、これによって、この構造物の一部をなす各々の素子の要件が個々に処理されて提供される。構造物の一部をなす素子は、これによって一平面に形成されることに限定はされないで、また形成された素子の重要な部分である絶縁物質の要件によって一平面に限定はされない。
　要約すると、本発明は、同一でない誘電率を有する誘電体を必要とする電気素子を一平面に形成する方法を提供する。
　本発明は、特定の実施態様を参照して説明されたが、本発明はこれらの態様に限定はされない。当業者は、本発明の精神を逸脱することなく、変更と修正を実施できることを理解できるであろう。従って、添付の特許請求の範囲及びそれらの均等物内にある全てのこのような変更と修正を本発明は包含するものである。
基板の断面図であって、その表面上にスタック層の一部である誘電体の層とエッチストップ物質の層が堆積されている。 図１で最後に形成された層の表面上にフォトレジストマスクが形成された後の基板の断面図である。 誘電体からなる上層をエッチングし、この誘電体の層を通して開口を形成した後の基板の断面図である。 形成された開口が最適の誘電体で充填された後の基板の断面図である。 本発明の適用例の三次元図を示す。

Claims (60)

  1. 　高い誘電率を有する層と低い誘電率を有する層を一平面に形成する方法であって、
    　基板を用意し、この基板はその表面上に半導体デバイスを備えており、
    　少なくとも１つの配線金属層の表面上に少なくとも１つのスタック層を堆積し、前記少なくとも１つのスタック層は、
    　（ｉ）エッチストップ物質からなる下層、および
    　（ii）第１の誘電率を有する誘電体からなる第１の上層、を含み、
    　前記少なくとも１つのスタック層をパターン化し、そしてエッチングし、
    　前記誘電体の第1の上層および前記エッチストップ物質の下層を通して少なくとも1つの開口を形成し、
    　前記誘電体の第1の上層および前記エッチストップ物質の下層を通して形成された前記少なくとも1つの開口を、第２の誘電率を有する誘電体からなる第２の上層で充填し、そして
    　前記誘電体の第２の上層の中または上に少なくとも１つの第１の素子を形成し、このとき前記少なくとも１つの第１の素子は前記基板の表面上に設けられた前記半導体デバイスに接続される、
    以上の工程を含む方法。
  2. 　上方に横たわる接合パッドを有する配線金属を前記誘電体の第１の上層の中または上に形成し、このとき前記配線金属は前記基板の表面上に設けられた前記半導体デバイスに接続される工程を更に含む、請求項１記載の方法。
  3. 　前記第１の誘電率および前記第２の誘電率は測定可能な量だけの差がある、請求項１記載の方法。
  4. 　前記少なくとも１つのスタック層をパターン化し、そしてエッチングする工程は、更に、
    　（A）第１工程を含み、この第１工程は、前記少なくとも１つのスタック層をパターン化し、そしてエッチングする前に実施され、
    　この第１工程は下記の（ｉ）および（ii）の工程を含み：
    　（ｉ）エッチストップ物質からなる層を前記少なくとも１つのスタック層の表面上に堆積し、そして
    　（ii）エッチレジストマスクを前記エッチストップ物質層の表面上に形成し、前記エッチレジストマスクは前記少なくとも１つのスタック層の表面を露出する少なくとも１つの開口を有し、ここで前記少なくとも１つの開口は前記少なくとも１つのスタック層を通して形成され、
    　（Ｂ）第２工程を含み、この第２工程は、前記少なくとも１つのスタック層をパターン化しそしてエッチングした後に実施され、この第２工程は前記エッチレジストマスクを除去することを含む、請求項１記載の方法。
  5. 　前記エッチレジストマスクはフォトレジストを含む、請求項４記載の方法。
  6. 　前記形成された配線金属の上方に横たわる少なくとも１つの第２の素子を前記誘電体の第１の上層の中または上に形成し、このとき前記少なくとも１つの第２の素子は前記配線金属の上方に横たわる前記接合パッドに接続される工程を更に含む、請求項２記載の方法。
  7. 　前記少なくとも１つの第２の素子はインダクタを含む、請求項６記載の方法。
  8. 　前記インダクタは低誘電率誘電体の上に形成された水平らせんインダクタを含む、請求項７記載の方法。
  9. 　前記少なくとも１つの第１の素子はキャパシタを含む、請求項１記載の方法。
  10. 　前記キャパシタは水平キャパシタを含む、請求項９記載の方法。
  11. 　前記キャパシタは側面キャパシタを含む、請求項９記載の方法。
  12. 　前記キャパシタは高誘電率誘電体中に形成された水平キャパシタを含む、請求項９記載の方法。
  13. 　前記キャパシタは高誘電率誘電体中に形成された側面キャパシタを含む、請求項８記載の方法。
  14. 　前記誘電体からなる第１の上層はインターメタル誘電体を含む、請求項１記載の方法。
  15. 　前記エッチストップ物質の層は窒化ケイ素および炭化ケイ素からなる物質の群から選択される、請求項１記載の方法。
  16. 　高い誘電率を有する層と低い誘電率を有する層を一平面に形成する方法であって、
    　基板を用意し、この基板はその表面上に半導体デバイスを備えており、
    　上方に横たわる接合パッドを有する少なくとも１つの配線金属層を前記基板の表面上に形成し、このとき前記少なくとも１つの配線金属層は前記基板の表面上に設けられた前記半導体デバイスに接続され、
    　少なくとも１つの配線金属層の表面上に少なくとも１つのスタック層を堆積し、前記少なくとも１つのスタック層は、
    　（ｉ）エッチストップ物質からなる下層、および
    　（ii）第１の誘電率を有する誘電体からなる第１の上層、を含み、
    　前記少なくとも１つのスタック層をパターン化し、そしてエッチングし、
    　前記誘電体の第1の上層および前記エッチストップ物質の下層を通して少なくとも1つの開口を形成し、
    　前記誘電体の第1の上層および前記エッチストップ物質の下層を通して形成された前記少なくとも1つの開口を、第２の誘電率を有する誘電体からなる第２の上層で充填し、そして
    　前記誘電体の第２の上層の中または上に少なくとも１つの第１の素子を形成し、このとき前記少なくとも１つの第１の素子は前記少なくとも１つの配線金属層に接続される、
    以上の工程を含む方法。
  17. 　上方に横たわる接合パッドを有する配線金属を前記誘電体の第１の上層の中または上に形成し、このとき前記配線金属は前記少なくとも１つの配線金属層上に設けられた前記接合パッドに接続される工程を更に含む、請求項１６記載の方法。
  18. 　前記第１の誘電率と前記第２の誘電率は測定可能な量だけの差がある、請求項１６記載の方法。
  19. 　前記少なくとも１つのスタック層をパターン化し、そしてエッチングする工程は、更に、
    　（A）第１工程を含み、この第１工程は、前記少なくとも１つのスタック層をパターン化し、そしてエッチングする前に実施され、
    　この第１工程は下記の（ｉ）および（ii）の工程を含み：
    　（ｉ）エッチストップ物質からなる層を前記少なくとも１つのスタック層の表面上に堆積し、そして
    　（ii）エッチレジストマスクを前記エッチストップ物質層の表面上に形成し、前記エッチレジストマスクは前記少なくとも１つのスタック層の表面を露出する少なくとも１つの開口を有し、ここで前記少なくとも１つの開口は前記少なくとも１つのスタック層を通して形成され、
    　（Ｂ）第２工程を含み、この第２工程は、前記少なくとも１つのスタック層をパターン化しそしてエッチングした後に実施され、この第２工程は前記エッチレジストマスクを除去することを含む、請求項１６記載の方法。
  20. 　前記エッチレジストマスクはフォトレジストを含む、請求項１９記載の方法。
  21. 　前記形成された配線金属の上方に横たわる少なくとも１つの第２の素子を前記誘電体の第１の上層の中または上に形成し、このとき前記少なくとも１つの第２の素子は前記配線金属の上方に横たわる前記接合パッドに接続される工程を更に含む、請求項１７記載の方法。
  22. 　前記少なくとも１つの第２の素子はインダクタを含む、請求項２１記載の方法。
  23. 　前記インダクタは低誘電率誘電体の上に形成された水平らせんインダクタを含む、請求項２２記載の方法。
  24. 　前記少なくとも１つの第１の素子はキャパシタを含む、請求項１６記載の方法。
  25. 　前記キャパシタは水平キャパシタを含む、請求項２４記載の方法。
  26. 　前記キャパシタは側面キャパシタを含む、請求項２４記載の方法。
  27. 　前記キャパシタは高誘電率誘電体中に形成された水平キャパシタを含む、請求項２４記載の方法。
  28. 　前記キャパシタは高誘電率誘電体中に形成された側面キャパシタを含む、請求項２４記載の方法。
  29. 　前記誘電体からなる前記第１の上層はインターメタル誘電体を含む、請求項１６記載の方法。
  30. 　前記エッチストップ物質の層は窒化ケイ素および炭化ケイ素からなる物質の群から選択される、請求項１６記載の方法。
  31. 　高い誘電率を有する層と低い誘電率を有する層を一平面に形成する方法であって、
    　基板を用意し、この基板はその表面上に半導体デバイスを備えており、
    　上方に横たわる接合パッドを有する少なくとも１つの配線金属層を前記基板の表面上に形成し、このとき前記少なくとも１つの配線金属層は前記基板の表面上に設けられた前記半導体デバイスに接続され、
    　少なくとも１つの配線金属層の表面上に少なくとも１つのスタック層を堆積し、前記少なくとも１つのスタック層は、
    　（ｉ）エッチストップ物質からなる下層、および
    　（ii）第１の誘電率を有する誘電体からなる第１の上層、を含み、
    　前記少なくとも１つのスタック層をパターン化し、そしてエッチングし、
    　前記誘電体の第1の上層および前記エッチストップ物質の下層を通して多数の開口を形成し、
    　前記誘電体の第1の上層および前記エッチストップ物質の下層を通して形成された前記多数の開口を、多数の誘電率を有する誘電体からなる多数の層で充填し、そして
    　前記誘電体の多数の層の中または上に少なくとも１つの第１の素子を形成し、このとき前記少なくとも１つの第１の素子は前記少なくとも１つの配線金属層に接続される、
    以上の工程を含む方法。
  32. 　上方に横たわる接合パッドを有する配線金属を前記誘電体の第１の上層の中または上に形成し、このとき前記配線金属は前記少なくとも１つの配線金属層上に設けられた前記接合パッドに接続される工程を更に含む、請求項３１記載の方法。
  33. 　前記第１の誘電率と前記多数の誘電率のうちのそれぞれの誘電率は測定可能な量だけの差がある、請求項３１記載の方法。
  34. 　前記少なくとも１つのスタック層をパターン化し、そしてエッチングする工程は、更に、
    　（A）第１工程を含み、この第１工程は、前記少なくとも１つのスタック層をパターン化し、そしてエッチングする前に実施され、
    　この第１工程は下記の（ｉ）および（ii）の工程を含み：
    　（ｉ）エッチストップ物質からなる層を前記少なくとも１つのスタック層の表面上に堆積し、そして
    　（ii）エッチレジストマスクを前記エッチストップ物質層の表面上に形成し、前記エッチレジストマスクは前記少なくとも１つのスタック層の表面を露出する少なくとも１つの開口を有し、ここで前記少なくとも１つの開口は前記少なくとも１つのスタック層を通して形成され、
    　（Ｂ）第２工程を含み、この第２工程は、前記少なくとも１つのスタック層をパターン化しそしてエッチングした後に実施され、この第２工程は前記エッチレジストマスクを除去することを含む、請求項３１記載の方法。
  35. 　前記エッチレジストマスクはフォトレジストを含む、請求項３４記載の方法。
  36. 　前記形成された配線金属の上方に横たわる少なくとも１つの第２の素子を前記誘電体の第１の上層の中または上に形成し、このとき前記少なくとも１つの第２の素子は前記配線金属の上方に横たわる前記接合パッドに接続される工程を更に含む、請求項３２記載の方法。
  37. 　前記少なくとも１つの第２の素子はインダクタを含む、請求項３６記載の方法。
  38. 　前記インダクタは低誘電率誘電体の上に形成された水平らせんインダクタを含む、請求項３７記載の方法。
  39. 　前記少なくとも１つの第１の素子はキャパシタを含む、請求項３１記載の方法。
  40. 　前記キャパシタは水平キャパシタを含む、請求項３９記載の方法。
  41. 　前記キャパシタは側面キャパシタを含む、請求項３９記載の方法。
  42. 　前記キャパシタは高誘電率誘電体中に形成された水平キャパシタを含む、請求項３９記載の方法。
  43. 　前記キャパシタは高誘電率誘電体中に形成された側面キャパシタを含む、請求項３９記載の方法。
  44. 　前記誘電体からなる第１の上層はインターメタル誘電体を含む、請求項３１記載の方法。
  45. 　前記エッチストップ物質の層は窒化ケイ素および炭化ケイ素からなる物質の群から選択される、請求項３１記載の方法。
  46. 　高い誘電率を有する層と低い誘電率を有する層を一平面に形成する方法であって、
    　基板を用意し、この基板はその表面上に半導体デバイスを備えており、
    　少なくとも１つの配線金属層の表面上に少なくとも１つのスタック層を堆積し、前記少なくとも１つのスタック層は、
    　（ｉ）エッチストップ物質からなる下層、および
    　（ii）第１の誘電率を有する誘電体からなる第１の上層、を含み、
    　前記少なくとも１つのスタック層をパターン化し、そしてエッチングし、
    　前記誘電体の第1の上層および前記エッチストップ物質の下層を通して多数の開口を形成し、
    　前記誘電体の第1の上層および前記エッチストップ物質の下層を通して形成された前記多数の開口を、多数の誘電率を有する誘電体からなる多数の層で充填し、そして
    　前記誘電体の多数の層の中または上に少なくとも１つの第１の素子を形成し、このとき前記少なくとも１つの第１の素子は前記基板の表面上に設けられた前記半導体デバイスに接続される、
    以上の工程を含む方法。
  47. 　上方に横たわる接合パッドを有する配線金属を前記誘電体の第１の上層の中または上に形成し、このとき前記配線金属は前記基板の表面上に設けられた前記半導体デバイスに接続される工程を更に含む、請求項４６記載の方法。
  48. 　前記第１の誘電率と前記多数の誘電率のうちのそれぞれの誘電率は測定可能な量だけの差がある、請求項４６記載の方法。
  49. 　前記少なくとも１つのスタック層をパターン化し、そしてエッチングする工程は、更に、
    　（A）第１工程を含み、この第１工程は、前記少なくとも１つのスタック層をパターン化し、そしてエッチングする前に実施され、
    　この第１工程は下記の（ｉ）および（ii）の工程を含み：
    　（ｉ）エッチストップ物質からなる層を前記少なくとも１つのスタック層の表面上に堆積し、そして
    　（ii）エッチレジストマスクを前記エッチストップ物質層の表面上に形成し、前記エッチレジストマスクは前記少なくとも１つのスタック層の表面を露出する少なくとも１つの開口を有し、ここで前記少なくとも１つの開口は前記少なくとも１つのスタック層を通して形成され、
    　（Ｂ）第２工程を含み、この第２工程は、前記少なくとも１つのスタック層をパターン化しそしてエッチングした後に実施され、この第２工程は前記エッチレジストマスクを除去することを含む、請求項４６記載の方法。
  50. 　前記エッチレジストマスクはフォトレジストを含む、請求項４９記載の方法。
  51. 　前記形成された配線金属の上方に横たわる少なくとも１つの第２の素子を前記誘電体の第１の上層の中または上に形成し、このとき前記少なくとも１つの第２の素子は前記配線金属の上方に横たわる前記接合パッドに接続される工程を更に含む、請求項４７記載の方法。
  52. 　前記少なくとも１つの第２の素子はインダクタを含む、請求項５１記載の方法。
  53. 　前記インダクタは低誘電率誘電体の上に形成された水平らせんインダクタを含む、請求項５２記載の方法。
  54. 　前記少なくとも１つの第１の素子はキャパシタを含む、請求項４６記載の方法。
  55. 　前記キャパシタは水平キャパシタを含む、請求項５４記載の方法。
  56. 　前記キャパシタは側面キャパシタを含む、請求項５４記載の方法。
  57. 　前記キャパシタは高誘電率誘電体中に形成された水平キャパシタを含む、請求項５４記載の方法。
  58. 　前記キャパシタは高誘電率誘電体中に形成された側面キャパシタを含む、請求項５４記載の方法。
  59. 　前記誘電体からなる第１の上層はインターメタル誘電体を含む、請求項４６記載の方法。
  60. 　前記エッチストップ物質の層は窒化ケイ素および炭化ケイ素からなる物質の群から選択される、請求項４６記載の方法。
JP2003270895A 2002-07-05 2003-07-04 高誘電率および低誘電率の物質の両方を同じ誘電体領域上に形成する方法およびこれらの物質の混合モード回路への適用方法 Pending JP2004040109A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/189,876 US7060193B2 (en) 2002-07-05 2002-07-05 Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits

Publications (1)

Publication Number Publication Date
JP2004040109A true JP2004040109A (ja) 2004-02-05

Family

ID=29720430

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003270895A Pending JP2004040109A (ja) 2002-07-05 2003-07-04 高誘電率および低誘電率の物質の両方を同じ誘電体領域上に形成する方法およびこれらの物質の混合モード回路への適用方法

Country Status (4)

Country Link
US (2) US7060193B2 (ja)
EP (1) EP1378935A3 (ja)
JP (1) JP2004040109A (ja)
SG (1) SG120934A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236207A (ja) * 2013-06-05 2014-12-15 富士通セミコンダクター株式会社 半導体装置とその製造方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1398830A1 (en) * 2002-09-12 2004-03-17 STMicroelectronics S.r.l. Process for the contact opening definition for the active element electric connections
US7068138B2 (en) * 2004-01-29 2006-06-27 International Business Machines Corporation High Q factor integrated circuit inductor
US8703623B2 (en) * 2009-06-01 2014-04-22 Massachusetts Institute Of Technology Fabrication technique for gallium nitride substrates
TWI423492B (zh) * 2010-12-03 2014-01-11 Univ Nat Taiwan Science Tech 有機薄膜電晶體及其製造方法
CN102427054A (zh) * 2011-06-17 2012-04-25 上海华力微电子有限公司 实现高性能金属-氧化物-金属的制作方法
CN102446891B (zh) * 2011-10-12 2014-11-19 上海华力微电子有限公司 一种金属-氧化物-金属电容的制作方法
US9577023B2 (en) * 2013-06-04 2017-02-21 Globalfoundries Inc. Metal wires of a stacked inductor
US10896780B2 (en) * 2018-03-02 2021-01-19 Intel IP Corporation Resonant LC tank package and method of manufacture

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442237A (en) * 1991-10-21 1995-08-15 Motorola Inc. Semiconductor device having a low permittivity dielectric
US5801916A (en) * 1995-11-13 1998-09-01 Micron Technology, Inc. Pre-patterned contact fill capacitor for dielectric etch protection
US5880018A (en) * 1996-10-07 1999-03-09 Motorola Inc. Method for manufacturing a low dielectric constant inter-level integrated circuit structure
US6143646A (en) * 1997-06-03 2000-11-07 Motorola Inc. Dual in-laid integrated circuit structure with selectively positioned low-K dielectric isolation and method of formation
TW363278B (en) * 1998-01-16 1999-07-01 Winbond Electronics Corp Preparation method for semiconductor to increase the inductive resonance frequency and Q value
US6008102A (en) * 1998-04-09 1999-12-28 Motorola, Inc. Method of forming a three-dimensional integrated inductor
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
WO2000042667A1 (en) * 1999-01-13 2000-07-20 Lucent Technologies Inc. A semiconductor device having a metal barrier layer for a dielectric material having a high dielectric constant and a method of manufacture thereof
US6133079A (en) * 1999-07-22 2000-10-17 Chartered Semiconductor Manufacturing Ltd. Method for reducing substrate capacitive coupling of a thin film inductor by reverse P/N junctions
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects
US6258688B1 (en) * 2000-03-15 2001-07-10 Taiwan Semiconductor Manufacturing Company Method to form a high Q inductor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014236207A (ja) * 2013-06-05 2014-12-15 富士通セミコンダクター株式会社 半導体装置とその製造方法

Also Published As

Publication number Publication date
SG120934A1 (en) 2006-04-26
US20060207965A1 (en) 2006-09-21
US20040004054A1 (en) 2004-01-08
US7060193B2 (en) 2006-06-13
EP1378935A3 (en) 2010-12-22
US7323736B2 (en) 2008-01-29
EP1378935A2 (en) 2004-01-07

Similar Documents

Publication Publication Date Title
US9786733B2 (en) Moisture barrier capacitors in semiconductor components
US10373905B2 (en) Integrating metal-insulator-metal capacitors with air gap process flow
US8390038B2 (en) MIM capacitor and method of making same
TWI389297B (zh) 在半導體裝置中之金屬-絕緣體-金屬（ｍｉｍ）電容及其方法
US7323736B2 (en) Method to form both high and low-k materials over the same dielectric region, and their application in mixed mode circuits
US7781892B2 (en) Interconnect structure and method of fabricating same
US11139367B2 (en) High density MIM capacitor structure
JP2006344965A (ja) 配線構造の形成方法，配線構造およびデュアルダマシン構造
US20180190761A1 (en) Mim capacitor with enhanced capacitance
US20100032801A1 (en) Capacitor formed in interlevel dielectric layer
US20230361173A1 (en) Galvanic isolation using isolation break between redistribution layer electrodes
US20020055243A1 (en) Gap-type metallic interconnect and method of manufacture
US20050112957A1 (en) Partial inter-locking metal contact structure for semiconductor devices and method of manufacture
US6586347B1 (en) Method and structure to improve the reliability of multilayer structures of FSG (F-doped SiO2) dielectric layers and metal layers in semiconductor integrated circuits
JP2004200640A (ja) 半導体装置及びその製造方法
CN114446928A (zh) Mim电容器结构
TWI769503B (zh) 電容裝置及電容結構與其形成方法
US20240096796A1 (en) Integrated circuit device
US11791371B2 (en) Resistor structure
US20070145599A1 (en) Metal-insulator-metal (MIM) capacitor and methods of manufacturing the same
US20230170293A1 (en) Beol top via wirings with dual damascene via and super via redundancy
US6709975B2 (en) Method of forming inter-metal dielectric
KR100667914B1 (ko) 수평구조의 엠아이엠 캐패시터 및 그 제조 방법
KR20090070442A (ko) 반도체 소자의 제조 방법