JP2014236207A - 半導体装置とその製造方法 - Google Patents
半導体装置とその製造方法 Download PDFInfo
- Publication number
- JP2014236207A JP2014236207A JP2013119177A JP2013119177A JP2014236207A JP 2014236207 A JP2014236207 A JP 2014236207A JP 2013119177 A JP2013119177 A JP 2013119177A JP 2013119177 A JP2013119177 A JP 2013119177A JP 2014236207 A JP2014236207 A JP 2014236207A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- region
- film
- groove
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】第1の領域Iと第2の領域IIとを備えた半導体基板20の上に絶縁膜34を形成する工程と、第1の領域Iにおける絶縁膜34に第1の溝34aを形成する工程と、第2の領域IIにおける絶縁膜34に第2の溝34bを形成する工程と、第2の溝34bの内面に、絶縁膜34よりも誘電率が高い改質層34xを形成する工程と、第1の溝34aに第1の配線43を形成する工程と、改質層34xを形成する工程の後、第2の溝34bに第2の配線44を形成する工程とを有する半導体装置の製造方法による。
【選択図】図21
Description
なお、Ca、Cw、Cl、Ce、Kcは適当な定数である。これらの定数のうち、Ca、Cw、Clは、第2の絶縁膜34や第4の絶縁膜48の誘電率に依存し、当該誘電率が高いほど大きな値となる。
前記第1の領域における前記絶縁膜に第1の溝を形成する工程と、
前記第2の領域における前記絶縁膜に第2の溝を形成する工程と、
前記第2の溝の内面に、前記絶縁膜よりも誘電率が高い改質層を形成する工程と、
前記第1の溝に第1の配線を形成する工程と、
前記改質層を形成する工程の後、前記第2の溝に第2の配線を形成する工程と、
を有する半導体装置の製造方法。
前記改質層を形成する工程は、前記第1の溝内に前記レジスト膜が形成された状態で行われることを特徴とする付記1又は付記2に記載の半導体装置の製造方法。
前記第2の溝の内面に設けられた前記絶縁膜の改質層と、
前記第1の溝に設けられた第1の配線と、
前記改質層の上に設けられた第2の配線とを有し、
前記改質層の誘電率が前記絶縁膜の誘電率よりも高いことを特徴とする半導体装置。
前記改質層における酸素濃度が、前記絶縁膜における酸素濃度よりも高いことを特徴とする付記8に記載の半導体装置。
Claims (5)
- 第1の領域と第2の領域とを備えた半導体基板の上に絶縁膜を形成する工程と、
前記第1の領域における前記絶縁膜に第1の溝を形成する工程と、
前記第2の領域における前記絶縁膜に第2の溝を形成する工程と、
前記第2の溝の内面に、前記絶縁膜よりも誘電率が高い改質層を形成する工程と、
前記第1の溝に第1の配線を形成する工程と、
前記改質層を形成する工程の後、前記第2の溝に第2の配線を形成する工程と、
を有することを特徴とする半導体装置の製造方法。 - 前記改質層を形成する工程は、酸素原子を含むプラズマ雰囲気、酸素原子を含むアニール雰囲気、紫外線、及び電子線のいずれかに前記第2の溝の内面を曝すことにより行われることを特徴とする請求項1に記載の半導体装置の製造方法。
- 前記絶縁膜を形成する工程において、該絶縁膜として低誘電率絶縁膜を形成することを特徴とする請求項1又は請求項2に記載の半導体装置の製造方法。
- 前記第2の配線は平面視で櫛歯状であることを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置の製造方法。
- 第1の領域と第2の領域とを備えた半導体基板の上に形成され、前記第1の領域に第1の溝が設けられ、前記第2の領域に第2の溝が設けられた絶縁膜と、
前記第2の溝の内面に設けられた前記絶縁膜の改質層と、
前記第1の溝に設けられた第1の配線と、
前記改質層の上に設けられた第2の配線とを有し、
前記改質層の誘電率が前記絶縁膜の誘電率よりも高いことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013119177A JP6197381B2 (ja) | 2013-06-05 | 2013-06-05 | 半導体装置とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013119177A JP6197381B2 (ja) | 2013-06-05 | 2013-06-05 | 半導体装置とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014236207A true JP2014236207A (ja) | 2014-12-15 |
JP6197381B2 JP6197381B2 (ja) | 2017-09-20 |
Family
ID=52138660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013119177A Expired - Fee Related JP6197381B2 (ja) | 2013-06-05 | 2013-06-05 | 半導体装置とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6197381B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016189401A (ja) * | 2015-03-30 | 2016-11-04 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117008A (ja) * | 1997-06-27 | 1999-01-22 | Nec Corp | 半導体装置およびその製造方法 |
JP2001339048A (ja) * | 2000-05-30 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2003168738A (ja) * | 2001-11-27 | 2003-06-13 | Hynix Semiconductor Inc | 半導体素子及びその製造方法 |
JP2003273216A (ja) * | 2002-03-18 | 2003-09-26 | Sony Corp | 半導体装置およびその製造方法 |
JP2004040109A (ja) * | 2002-07-05 | 2004-02-05 | Chartered Semiconductor Mfg Ltd | 高誘電率および低誘電率の物質の両方を同じ誘電体領域上に形成する方法およびこれらの物質の混合モード回路への適用方法 |
US20070158717A1 (en) * | 2006-01-10 | 2007-07-12 | International Business Machines Corporation | Integrated circuit comb capacitor |
JP2008028071A (ja) * | 2006-07-20 | 2008-02-07 | Sharp Corp | 半導体装置及びその製造方法 |
JP2008130991A (ja) * | 2006-11-24 | 2008-06-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2011086701A (ja) * | 2009-10-14 | 2011-04-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2013089615A (ja) * | 2011-10-13 | 2013-05-13 | Renesas Electronics Corp | 半導体装置 |
-
2013
- 2013-06-05 JP JP2013119177A patent/JP6197381B2/ja not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1117008A (ja) * | 1997-06-27 | 1999-01-22 | Nec Corp | 半導体装置およびその製造方法 |
JP2001339048A (ja) * | 2000-05-30 | 2001-12-07 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2003168738A (ja) * | 2001-11-27 | 2003-06-13 | Hynix Semiconductor Inc | 半導体素子及びその製造方法 |
JP2003273216A (ja) * | 2002-03-18 | 2003-09-26 | Sony Corp | 半導体装置およびその製造方法 |
JP2004040109A (ja) * | 2002-07-05 | 2004-02-05 | Chartered Semiconductor Mfg Ltd | 高誘電率および低誘電率の物質の両方を同じ誘電体領域上に形成する方法およびこれらの物質の混合モード回路への適用方法 |
US20070158717A1 (en) * | 2006-01-10 | 2007-07-12 | International Business Machines Corporation | Integrated circuit comb capacitor |
JP2008028071A (ja) * | 2006-07-20 | 2008-02-07 | Sharp Corp | 半導体装置及びその製造方法 |
JP2008130991A (ja) * | 2006-11-24 | 2008-06-05 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2011086701A (ja) * | 2009-10-14 | 2011-04-28 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP2013089615A (ja) * | 2011-10-13 | 2013-05-13 | Renesas Electronics Corp | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016189401A (ja) * | 2015-03-30 | 2016-11-04 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理システム、基板処理装置及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
JP6197381B2 (ja) | 2017-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10957581B2 (en) | Self aligned via and pillar cut for at least a self aligned double pitch | |
KR101129919B1 (ko) | 반도체 소자 및 그의 형성 방법 | |
KR20100121437A (ko) | 반도체 장치 및 그 제조 방법 | |
TWI636576B (zh) | 嵌入式金屬-絕緣體-金屬(mim)電容器 | |
US11495494B2 (en) | Methods for reducing contact depth variation in semiconductor fabrication | |
TW201535643A (zh) | 半導體裝置及方法 | |
TW201907452A (zh) | 半導體裝置以及其製作方法 | |
CN109216358B (zh) | 半导体结构及其制造方法 | |
KR20100041968A (ko) | 반도체 소자의 제조 방법 | |
JP6197381B2 (ja) | 半導体装置とその製造方法 | |
JP4638139B2 (ja) | 半導体素子の金属配線形成方法 | |
JP2011228578A (ja) | 半導体装置およびその製造方法 | |
JP2006054251A (ja) | 半導体装置の製造方法 | |
KR100927777B1 (ko) | 메모리 소자의 제조방법 | |
JP6123501B2 (ja) | 半導体装置とその製造方法 | |
TWI466181B (zh) | 形成具有較小高差之半導體元件導電接觸的方法,形成半導體元件之方法 | |
KR20100107608A (ko) | 반도체 소자 및 그 제조 방법 | |
KR20080003171A (ko) | 플래쉬 메모리 소자의 제조방법 | |
JP2004349549A (ja) | 半導体装置の製造方法 | |
JP2009054683A (ja) | 半導体装置およびその製造方法 | |
TW201830575A (zh) | 半導體元件及其製造方法 | |
JP2008277434A (ja) | 半導体装置及びその製造方法 | |
JP2017120821A (ja) | 半導体装置の製造方法 | |
KR100485180B1 (ko) | 반도체 소자의 제조 방법 | |
TW202105609A (zh) | 半導體結構的形成方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170725 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170807 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6197381 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |