CN109216358B - 半导体结构及其制造方法 - Google Patents

半导体结构及其制造方法 Download PDF

Info

Publication number
CN109216358B
CN109216358B CN201710532559.2A CN201710532559A CN109216358B CN 109216358 B CN109216358 B CN 109216358B CN 201710532559 A CN201710532559 A CN 201710532559A CN 109216358 B CN109216358 B CN 109216358B
Authority
CN
China
Prior art keywords
isolation
substrate
layer
forming
isolation structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710532559.2A
Other languages
English (en)
Other versions
CN109216358A (zh
Inventor
张维哲
田中义典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN201710532559.2A priority Critical patent/CN109216358B/zh
Priority to US15/979,476 priority patent/US10366995B2/en
Publication of CN109216358A publication Critical patent/CN109216358A/zh
Application granted granted Critical
Publication of CN109216358B publication Critical patent/CN109216358B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/488—Word lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate

Abstract

本发明提供一种半导体结构，包括基底、设置在基底中的多个第一隔离结构、至少一条埋入式字元线与至少一个第二隔离结构。埋入式字元线与第一隔离结构相交。第二隔离结构与第一隔离结构相交。第二隔离结构的至少一部分的材料与第一隔离结构的材料不同。本发明还提供所述半导体结构的制造方法。上述半导体结构及其制造方法可有效地防止主动区的尺寸缩小，且可避免在接触窗之间产生短路的问题。

Description

半导体结构及其制造方法
技术领域
本发明涉及一种半导体结构及其制造方法，尤其涉及一种具有埋入式字元线的半导体结构及其制造方法。
背景技术
在采用埋入式字元线的半导体元件的处理中，会在基底中形成相交的隔离结构以定义出主动区。然而，在后续形成埋入式字元线的过程中，湿式清洗与热处理均会使得隔离结构扩大，而导致主动区的尺寸缩小。因此，接触窗与主动区的接触面积也会随着缩小，而导致接触窗与主动区之间的阻值增加。如此一来，当上述半导体元件应用于存储器中时，将使得存储器的写入回复时间增加，且操作速度降低。
此外，在形成埋入式字元线的过程中，容易在隔离结构上形成凹陷。因此，在后续形成连接至主动区的接触窗时，导体材料残会留在隔离结构的凹陷中，而在接触窗之间产生短路的问题。
发明内容
本发明提供一种半导体结构及其制造方法，其可有效地防止主动区的尺寸缩小，且可避免在接触窗之间产生短路的问题。
本发明提出一种半导体结构，包括基底、多个第一隔离结构、至少一条埋入式字元线与至少一个第二隔离结构。第一隔离结构设置在基底中。埋入式字元线设置在基底中。埋入式字元线与第一隔离结构相交。第二隔离结构设置在基底中。第二隔离结构与第一隔离结构相交。第二隔离结构的至少一部分的材料与第一隔离结构的材料不同。第二隔离结构的至少一部分的底面低于基底的顶面。
依照本发明的一实施例所述，在上述半导体结构中，还包括闸介电层。闸介电层设置在埋入式字元线与基底之间。第一隔离结构的材料例如是氧化物，且第二隔离结构的至少一部分的材料例如是氮化物。
依照本发明的一实施例所述，在上述半导体结构中，第二隔离结构可包括第一隔离层与第二隔离层。第二隔离层位于第一隔离层与基底之间。于一较佳实施例中，第一隔离层的材料例如是氮化物，且第二隔离层的材料例如是氧化物。
依照本发明的一实施例所述，在上述半导体结构中，由第一隔离结构与第二隔离结构定义出多个主动区。位于第二隔离结构的一侧的主动区的上视图案可在正斜率的延伸方向上延伸，且位于第二隔离结构的另一侧的主动区的上视图案可在负斜率的延伸方向上延伸。
依照本发明的一实施例所述，在上述半导体结构中，由第一隔离结构与第二隔离结构定义出多个主动区。位于第二隔离结构的一侧与另一侧的主动区的上视图案可具有相同的延伸方向。
本发明提出一种半导体结构的制造方法，包括以下步骤。在基底中形成多个第一隔离结构。在基底中形成至少一条埋入式字元线。埋入式字元线与第一隔离结构相交。在形成埋入式字元线之后，在基底中形成至少一个第二隔离结构。第二隔离结构与第一隔离结构相交。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，第一隔离结构的形成方法可包括以下步骤。在基底上形成第一图案化硬罩幕层。以第一图案化硬罩幕层为罩幕，移除部分基底，而在基底中形成多个第一开口。在第一开口中形成第一隔离结构。埋入式字元线的形成方法可包括以下步骤。在基底上形成第二图案化硬罩幕层。以第二图案化硬罩幕层为罩幕，移除部分基底，而在基底中形成至少一个第二开口。在第二开口的部分表面上形成闸介电层。在第二开口中形成埋入式字元线。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，还可包括对第一隔离结构进行回蚀刻处理。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，第二隔离结构的至少一部分的材料与第一隔离结构的材料可为不同。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，第二隔离结构的形成方法可包括以下步骤。在基底上形成图案化光阻层。以图案化光阻层为罩幕，移除部分基底，而在基底中形成至少一个第三开口。移除图案化光阻层。形成填满第三开口的第一隔离层。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，第二隔离结构的形成方法还可包括在形成填满第三开口的第一隔离层之前，在第三开口中形成第二隔离层。
依照本发明的一实施例所述，在上述半导体结构的制造方法中，第一隔离层的材料例如是氮化物，且第二隔离层的材料例如是氧化物。
基于上述，在本发明所提出的半导体结构中，由于第二隔离结构的至少一部分的材料与第一隔离结构的材料不同，因此可有效地防止主动区的尺寸缩小，且可避免在后续形成的接触窗之间产生短路的问题。如此一来，本发明所提出的半导体结构可有效地降低半导体元件的写入回复时间与提升操作速度，且可提高产品良率，进而可提升半导体元件的效能与产量。
此外，在本发明所提出的半导体结构的制造方法中，由于是在先形成埋入式字元线之后，才形成第二隔离结构，因此可减少第二隔离结构所经受的热处理并降低可能会在第二隔离结构上产生凹陷的处理数量，因此可有效地防止主动区的尺寸缩小，且可避免在后续形成的接触窗之间产生短路的问题。如此一来，本发明所提出的半导体结构的制造方法可有效地降低半导体元件的写入回复时间与提升操作速度，且可提高产品良率，进而可提升半导体元件的效能与产量。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1E为本发明一实施例的半导体结构的制造流程上视图；
图2A至图2E为沿着图1A至图1E中的A-A’剖面线的剖面图；
图3A至图3E为沿着图1A至图1E中的B-B’剖面线的剖面图；
图4A至图4E为沿着图1A至图1E中的C-C’剖面线的剖面图；
图5为本发明另一实施例的半导体结构的上视图；
图6为本发明另一实施例沿着图1E中的B-B’剖面线的剖面图；
图7为本发明另一实施例沿着图1E中的C-C’剖面线的剖面图。
附图标号说明：
100：基底
102：第一图案化硬罩幕层
104：垫氧化层
106：垫氮化层
108：第一开口
110、110a：第一隔离结构
112：第二图案化硬罩幕层
114、116：硬罩幕层
118：第二开口
120：闸介电层
122：埋入式字元线
124：图案化光阻层
126：第三开口
128：第一隔离层
130、130a：第二隔离结构
132：第二隔离层
AA1、AA2：主动区
D1、D2、D3、D4：延伸方向
具体实施方式
图1A至图1E为本发明一实施例的半导体结构的制造流程上视图。图2A至图2E为沿着图1A至图1E中的A-A’剖面线的剖面图。图3A至图3E为沿着图1A至图1E中的B-B’剖面线的剖面图。图4A至图4E为沿着图1A至图1E中的C-C’剖面线的剖面图。本发明的半导体结构可被实施在动态随机存取存储器中。
请参照图1A、图2A、图3A与图4A，在基底100上形成第一图案化硬罩幕层102。基底100可为半导体基底，如硅基底。
第一图案化硬罩幕层102的形状例如是弯曲形或直线形。在此实施例中，第一图案化硬罩幕层102的形状是以弯曲形为例来进行说明。在第一图案化硬罩幕层102的形状为弯曲形的情况下，有助于提升后续形成的主动区与接触窗的接触面积，以降低接触窗与主动区之间的阻值，进而降低半导体元件的写入回复时间，以提升操作速度。
第一图案化硬罩幕层102可为多层结构或单层结构。在此实施例中，第一图案化硬罩幕层102是以多层结构为例来进行说明。举例来说，第一图案化硬罩幕层102可包括垫氧化层104与垫氮化层106。垫氧化层104形成在基底100上，且垫氮化层106形成在垫氧化层104上。垫氧化层104的材料例如是氧化硅。垫氮化层106的材料例如是氮化硅。垫氧化层104与垫氮化层106的形成方法例如是先依序形成垫氧化材料层(未显示)与垫氮化材料层(未显示)，再对氧化材料层与垫氮化材料层进行图案化处理。垫氧化材料层的形成方法例如是热氧化法。垫氮化材料层的形成方法例如是化学气相沉积法。
接着，以第一图案化硬罩幕层102为罩幕，移除部分基底100，而在基底100中形成多个第一开口108。部分基底100的移除方法例如是干式蚀刻法。
然后，在第一开口108中形成第一隔离结构110。藉此，可在基底100中形成多个第一隔离结构110。第一隔离结构110的材料例如是氧化物，如氧化硅。第一隔离结构110的形成方法例如是先形成填满第一开口108的隔离材料层，接着可对隔离材料层进行回火(anneal)处理，再移除第一开口108以外的隔离材料层。隔离材料层的形成方法例如是化学气相沉积法。第一开口108以外的隔离材料层的移除方法例如是化学机械研磨法。
接下来，请参照图1B、图2B、图3B与图4B，可选择性地对第一隔离结构110进行回蚀刻处理，以调整第一隔离结构110的高度。回蚀刻处理例如是干式蚀刻处理。
之后，可选择性地移除第一图案化硬罩幕层102。在此实施例中，是以移除第一图案化硬罩幕层102中的垫氮化层106为例进行说明。垫氮化层106的移除方法例如是干式蚀刻法。
继之，在基底100上方的垫氧化层104上形成第二图案化硬罩幕层112。第二图案化硬罩幕层112可为多层结构或单层结构。在此实施例中，第二图案化硬罩幕层112是以多层结构为例来进行说明。举例来说，第二图案化硬罩幕层112可包括硬罩幕层114与硬罩幕层116。硬罩幕层114形成在垫氧化层104上，且硬罩幕层116形成在硬罩幕层114上。在此实施例中，硬罩幕层114的材料是以氧化硅为例来进行说明，且硬罩幕层116的材料是以碳化硅为例来进行说明。硬罩幕层114与硬罩幕层116例如是通过组合使用沉积处理与图案化处理所形成，但本发明并不以此为限。在其他实施例中，第二图案化硬罩幕层112亦可通过自对准双重图案化处理(Self-Align Double Patterning，SADP)所形成。此外，在第二图案化硬罩幕层112的形成过程中，可同时移除基底100上的部分垫氧化层104(如图4B所示)。
再者，请参照图1C、图2C、图3C与图4C，以第二图案化硬罩幕层112为罩幕，移除部分基底100，而在基底100中形成至少一个第二开口118。此外，在移除部分基底100的处理中，会同时移除部分第一隔离结构110。部分基底100的移除方法例如是干式蚀刻法。此外，在硬罩幕层116的材料选用碳化硅的情况下，在移除部分基底100的处理中，会同时移除硬罩幕层116。
随后，在第二开口118的部分表面上形成闸介电层120，以隔离基底100与后续形成的埋入式字元线122。闸介电层120的形成方法例如是热氧化法。
接着，在第二开口118中形成埋入式字元线122。藉此，可在基底100中形成至少一条埋入式字元线122。埋入式字元线122与第一隔离结构110相交。埋入式字元线122的顶面例如是低于基底100的顶面。埋入式字元线122的材料例如是金属或掺杂多晶硅，其中金属可为钨(W)、TiN(氮化钛)或其组合。埋入式字元线122的形成方法例如是先形成填满第二开口118的导体层(未显示)，再对导体层进行回蚀刻处理。导体层的形成方法例如是物理气相沉积法或化学气相沉积法。回蚀刻处理例如是干式蚀刻处理。
然后，请参照图1D、图2D、图3D与图4D，在基底100上方的硬罩幕层114上形成图案化光阻层124。此外，部分图案化光阻层124可填入第二开口118中。图案化光阻层124可通过微影处理所形成。
接下来，以图案化光阻层124为罩幕，移除部分基底100，而在基底100中形成至少一个第三开口126。部分基底100的移除方法例如是干式蚀刻法。
请参照图1E、图2E、图3E与图4E，其中在图1E中省略显示位于基底100的顶面上方的膜层以及第二开口118中的第一隔离层128，以更清楚地进行说明。
之后，移除图案化光阻层124。图案化光阻层124的移除方法例如是干式去光阻法或湿式去光阻法。
继之，形成填满第三开口126的第一隔离层128，且位于第三开口126中的第一隔离层128可用以作为第二隔离结构130。藉此，可在形成埋入式字元线122之后，在基底100中形成至少一个第二隔离结构130。第二隔离结构130与第一隔离结构110相交。此外，部分第一隔离层128可填入第二开口118中。第一隔离层128的材料例如是氮化物，如氮化硅。第一隔离层128的形成方法例如是化学气相沉积法。
第二隔离结构130的至少一部分的材料与第一隔离结构110的材料可为不同。举例来说，第一隔离结构110的材料例如是氧化物(如，氧化硅)，且第二隔离结构130的至少一部分的材料例如是氮化物(如，氮化硅)。在此实施例中，是以第二隔离结构130的整体的材料与第一隔离结构110的材料不同为例来进行说明，但本发明并不以此为限。
第一隔离结构110与第二隔离结构130定义出多个主动区AA1。位于第二隔离结构130的一侧的主动区AA1的上视图案可在正斜率的延伸方向D1上延伸，且位于第二隔离结构130的另一侧的主动区AA1的上视图案可在负斜率D2的延伸方向上延伸。
此外，在第二隔离结构130的材料选用氮化物的情况下，可不需进行回火处理即可达成隔离结构表面所需的硬度，因此可防止主动区AA1的尺寸缩小，且可避免在第二隔离结构130上产生凹陷。
基于上述实施例可知，在上述半导体结构的制造方法中，由于是在先形成埋入式字元线122之后，才形成第二隔离结构130，因此可减少第二隔离结构130所经受的热处理并降低可能会在第二隔离结构130上产生凹陷的处理数量，因此可有效地防止主动区AA1的尺寸缩小，且可避免在后续形成的接触窗之间产生短路的问题。如此一来，上述半导体结构的制造方法可有效地降低半导体元件的写入回复时间与提升操作速度，且可提高产品良率，进而可提升半导体元件的效能与产量。另外，上述半导体结构的制造方法可应用于各种半导体元件(如，动态随机存取存储器)的处理中。
以下，通过图1E、图2E、图3E与图4E来说明此实施例的半导体结构。
请参照图1E、图2E、图3E与图4E，半导体结构包括基底100、多个第一隔离结构110、至少一条埋入式字元线122与至少一个第二隔离结构130。第一隔离结构110设置在基底100中。埋入式字元线122设置在基底100中。埋入式字元线122与第一隔离结构110相交。第二隔离结构130设置在基底100中。第二隔离结构130与第一隔离结构110相交。第二隔离结构130的至少一部分的材料与第一隔离结构110的材料不同。第二隔离结构130的至少一部分的底面低于基底100的顶面。此外，半导体结构更可包括闸介电层120。闸介电层120设置在埋入式字元线122与基底100之间。另外，半导体结构的各构件的材料、特性、形成方法与配置方式已于上述实施例中进行详尽地说明，于此不再重复说明。
基于上述实施例可知，在上述半导体结构中，由于第二隔离结构130的至少一部分的材料与第一隔离结构110的材料不同，因此可有效地防止主动区AA1的尺寸缩小，且可避免在后续形成的接触窗之间产生短路的问题。如此一来，上述半导体结构可有效地降低半导体元件的写入回复时间与提升操作速度，且可提高产品良率，进而可提升半导体元件的效能与产量。
图5为本发明另一实施例的半导体结构的上视图。
请同时参照图1E与图5，图5的半导体结构与图1E的半导体结构的结构差异说明如下。在图5的半导体结构中，由第一隔离结构110a与第二隔离结构130定义出多个主动区AA2。其中，多个第一隔离结构110a的上视图案具有相同的延伸方向D3。位于第二隔离结构130的一侧与另一侧的主动区AA2的上视图案具有相同的延伸方向D4。
另外，图5的半导体结构的制造方法与图1E的半导体结构的制造方法的差异说明如下。在图1E的半导体结构的制造方法中，采用弯曲形的第一图案化硬罩幕层102来形成第一隔离结构110(请参照图1A)。然而，在图5的半导体结构的制造方法中，采用直线形的图案化硬罩幕层(未显示)来形成第一隔离结构110a。
除此之外，图5的半导体结构与图1E的半导体结构的功效相似，且相同的构件使用相同的标号表示，故于此不再重复说明。
图6为本发明另一实施例沿着图1E中的B-B’剖面线的剖面图。图7为本发明另一实施例沿着图1E中的C-C’剖面线的剖面图。
请同时参照图1E、图3E、图4E、图6与图7，图6与图7的半导体结构与图3E与图4E的半导体结构的结构差异说明如下。在图6与图7的半导体结构中，第二隔离结构130a可包括位于第三开口126中的第一隔离层128与第二隔离层132。第二隔离层132位于第一隔离层128与基底100之间。第一隔离层128的材料例如是氮化物，且第二隔离层132的材料例如是氧化物。第二隔离结构130a的顶部(位于第三开口126中的第一隔离层128)的材料与第一隔离结构110的材料不同。第二隔离结构130a的至少一部分(如，顶部，即位于第三开口126中的第一隔离层128)的底面低于基底100的顶面。
此外，在第一隔离层128的材料选用氮化物的情况下，第二隔离结构130a的顶部(位于第三开口126中的第一隔离层128)可具有足够的硬度。因此，即使第二隔离层132的材料选用氧化物，亦无需对第二隔离层132进行回火处理来增加其硬度。如此一来，可防止主动区AA1的尺寸缩小，且可避免在第二隔离结构130a上产生凹陷。另外，第二隔离层132的介电常数可小于第一隔离层128的介电常数，通过选择介电常数较低的第二隔离层132，可提高第二隔离结构130a的绝缘特性。
另外，图6与图7的半导体结构的制造方法与图3E与图4E的半导体结构的制造方法的差异说明如下。图6与图7的半导体结构的制造方法更可包括在形成填满第三开口126的第一隔离层128之前，在第三开口126中形成第二隔离层132。此外，第二隔离层132可同时形成在第二开口118中。第二隔离层132的形成方法例如是先形成填满第二开口118与第三开口126的隔离材料层，再移除第二开口118与第三开口126以外的隔离材料层，且更可对位于第二开口118与第三开口126中的隔离材料层进行回蚀刻处理。隔离材料层的形成方法例如是化学气相沉积法。第二开口118与第三开口126以外的隔离材料层的移除方法例如是化学机械研磨法。回蚀刻处理例如是干式蚀刻法。除此之外，图6与图7的半导体结构与图3E与图4E的半导体结构的功效相似，且相同的构件使用相同的标号表示，故于此不再重复说明。
综上所述，通过上述实施例所提出的半导体结构及其制造方法，可有效地降低半导体元件的写入回复时间与提升操作速度，且可提高产品良率，进而可提升半导体元件的效能与产量。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视后附的权利要求书所界定的为准。

Claims (12)

1.一种半导体结构，其特征在于，包括：
基底；
多个第一隔离结构，设置在所述基底中；
至少一埋入式字元线，设置在所述基底中，其中所述至少一埋入式字元线与所述多个第一隔离结构相交；以及
至少一第二隔离结构，设置在所述基底中，其中所述至少一第二隔离结构与所述多个第一隔离结构相交，所述至少一第二隔离结构的至少一部分的材料与所述多个第一隔离结构的材料不同，所述至少一第二隔离结构的所述至少一部分的底面低于所述基底的顶面，所述多个第一隔离结构的材料包括氧化物，且所述至少一第二隔离结构的至少一部分的材料包括氮化物。
2.根据权利要求1所述的半导体结构，其特征在于，还包括一闸介电层，设置在所述至少一埋入式字元线与所述基底之间。
3.根据权利要求1所述的半导体结构，其特征在于，所述至少一第二隔离结构包括：
第一隔离层；以及
第二隔离层，位于所述第一隔离层与所述基底之间。
4.根据权利要求3所述的半导体结构，其特征在于，所述第一隔离层的材料包括氮化物，且所述第二隔离层的材料包括氧化物。
5.根据权利要求1所述的半导体结构，其特征在于，由所述多个第一隔离结构与所述至少一第二隔离结构定义出多个主动区，且位于所述至少一第二隔离结构的一侧的所述主动区的上视图案在正斜率的延伸方向上延伸，且位于所述至少一第二隔离结构的另一侧的所述主动区的上视图案在负斜率的延伸方向上延伸。
6.根据权利要求1所述的半导体结构，其特征在于，由所述多个第一隔离结构与所述至少一第二隔离结构定义出多个主动区，且位于所述至少一第二隔离结构的一侧与另一侧的所述多个主动区的上视图案具有相同的延伸方向。
7.一种半导体结构的制造方法，其特征在于，包括：
在一基底中形成多个第一隔离结构；
在所述基底中形成至少一埋入式字元线，其中所述至少一埋入式字元线与所述多个第一隔离结构相交；以及
在形成所述至少一埋入式字元线之后，在所述基底中形成至少一第二隔离结构，其中所述至少一第二隔离结构与所述多个第一隔离结构相交，所述至少一第二隔离结构的至少一部分的材料与所述多个第一隔离结构的材料不同，所述多个第一隔离结构的材料包括氧化物，且所述至少一第二隔离结构的至少一部分的材料包括氮化物。
8.根据权利要求7所述的半导体结构的制造方法，其特征在于，所述多个第一隔离结构的形成方法包括：
在所述基底上形成一第一图案化硬罩幕层；
以所述第一图案化硬罩幕层为罩幕，移除部分所述基底，而在所述基底中形成多个第一开口；以及
在所述多个第一开口中形成所述多个第一隔离结构，且其中
所述至少一埋入式字元线的形成方法包括：
在所述基底上形成一第二图案化硬罩幕层；
以所述第二图案化硬罩幕层为罩幕，移除部分所述基底，而在所述基底中形成至少一第二开口；
在所述至少一第二开口的部分表面上形成一闸介电层；以及
在所述至少一第二开口中形成所述至少一埋入式字元线。
9.根据权利要求8所述的半导体结构的制造方法，其特征在于，还包括对所述多个第一隔离结构进行回蚀刻处理。
10.根据权利要求7所述的半导体结构的制造方法，其特征在于，所述至少一第二隔离结构的形成方法包括：
在所述基底上形成一图案化光阻层；
以所述图案化光阻层为罩幕，移除部分所述基底，而在所述基底中形成至少一第三开口；
移除所述图案化光阻层；以及
形成填满所述至少一第三开口的一第一隔离层。
11.根据权利要求10所述的半导体结构的制造方法，其特征在于，所述至少一第二隔离结构的形成方法还包括：
在形成填满所述至少一第三开口的所述第一隔离层之前，在所述至少一第三开口中形成一第二隔离层。
12.根据权利要求11所述的半导体结构的制造方法，其特征在于，所述第一隔离层的材料包括氮化物，且所述第二隔离层的材料包括氧化物。
CN201710532559.2A 2017-07-03 2017-07-03 半导体结构及其制造方法 Active CN109216358B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201710532559.2A CN109216358B (zh) 2017-07-03 2017-07-03 半导体结构及其制造方法
US15/979,476 US10366995B2 (en) 2017-07-03 2018-05-15 Semiconductor structure and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710532559.2A CN109216358B (zh) 2017-07-03 2017-07-03 半导体结构及其制造方法

Publications (2)

Publication Number Publication Date
CN109216358A CN109216358A (zh) 2019-01-15
CN109216358B true CN109216358B (zh) 2021-04-30

Family

ID=64739120

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710532559.2A Active CN109216358B (zh) 2017-07-03 2017-07-03 半导体结构及其制造方法

Country Status (2)

Country Link
US (1) US10366995B2 (zh)
CN (1) CN109216358B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10910381B2 (en) * 2018-08-01 2021-02-02 Applied Materials, Inc. Multicolor approach to DRAM STI active cut patterning
CN111725208B (zh) * 2019-03-21 2023-09-19 中芯国际集成电路制造(上海)有限公司 一种半导体结构及其形成方法
CN114023743B (zh) * 2022-01-05 2022-04-22 芯盟科技有限公司 半导体结构及半导体结构的形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479803A (zh) * 2010-11-30 2012-05-30 尔必达存储器株式会社 半导体器件及其形成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012238642A (ja) * 2011-05-10 2012-12-06 Elpida Memory Inc 半導体装置及びその製造方法
JP2013149686A (ja) * 2012-01-17 2013-08-01 Elpida Memory Inc 半導体装置
KR101926027B1 (ko) * 2012-08-31 2018-12-06 에스케이하이닉스 주식회사 비대칭 비트라인 컨택을 갖는 반도체 소자 및 그 제조방법
KR101966277B1 (ko) * 2013-07-31 2019-08-13 에스케이하이닉스 주식회사 패싱 게이트를 갖는 반도체 장치 및 그 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102479803A (zh) * 2010-11-30 2012-05-30 尔必达存储器株式会社 半导体器件及其形成方法

Also Published As

Publication number Publication date
CN109216358A (zh) 2019-01-15
US10366995B2 (en) 2019-07-30
US20190006369A1 (en) 2019-01-03

Similar Documents

Publication Publication Date Title
JP4907838B2 (ja) 窪み付きゲート構造を有するメモリデバイス
US20050272256A1 (en) Semiconductor device and fabricating method thereof
US11737257B2 (en) Semiconductor device and manufacturing method thereof
US10204826B1 (en) Method for removing damaged layer embedded in a dielectric layer
US10008409B2 (en) Method for fabricating a semiconductor device
CN109216358B (zh) 半导体结构及其制造方法
TWI582841B (zh) 製造電晶體閘極之方法及包含電晶體閘極之半導體裝置
KR20100050911A (ko) 콘택홀내에 스페이서를 구비하는 반도체 장치의 제조방법
CN109216363B (zh) 存储器结构及其制造方法
US20070146962A1 (en) Capacitor in semiconductor device and method of manufacturing the same
TWI623084B (zh) 半導體結構及其製造方法
TWI466181B (zh) 形成具有較小高差之半導體元件導電接觸的方法，形成半導體元件之方法
CN108987362B (zh) 内连线结构、其制造方法与半导体结构
KR20080002480A (ko) 반도체 소자의 제조방법
US9349813B2 (en) Method for fabricating semiconductor device
US11127675B2 (en) Interconnection structure and manufacturing method thereof
JP6197381B2 (ja) 半導体装置とその製造方法
CN110085569B (zh) 半导体结构及其制作方法
KR100713927B1 (ko) 반도체 소자의 제조방법
US20220246625A1 (en) Memory device and method for manufacturing the same
CN115692417A (zh) 半导体结构及其形成方法
CN113838933A (zh) 半导体结构及其形成方法
US20180005884A1 (en) Aggressive tip-to-tip scaling using subtractive integration
CN115910909A (zh) 减少主动区消蚀浅沟渠隔离结构形成方法及其半导体结构
KR100485180B1 (ko) 반도체 소자의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant