CN114023743B - 半导体结构及半导体结构的形成方法 - Google Patents
半导体结构及半导体结构的形成方法 Download PDFInfo
- Publication number
- CN114023743B CN114023743B CN202210004023.4A CN202210004023A CN114023743B CN 114023743 B CN114023743 B CN 114023743B CN 202210004023 A CN202210004023 A CN 202210004023A CN 114023743 B CN114023743 B CN 114023743B
- Authority
- CN
- China
- Prior art keywords
- word line
- gate
- groove
- gate structure
- line gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000002955 isolation Methods 0.000 claims abstract description 114
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 239000000463 material Substances 0.000 claims description 58
- 238000005530 etching Methods 0.000 claims description 25
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 16
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 239000003989 dielectric material Substances 0.000 claims description 12
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910017052 cobalt Inorganic materials 0.000 claims description 5
- 239000010941 cobalt Substances 0.000 claims description 5
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052759 nickel Inorganic materials 0.000 claims description 5
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 5
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 claims description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 3
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims description 3
- 230000008878 coupling Effects 0.000 claims 10
- 238000010168 coupling process Methods 0.000 claims 10
- 238000005859 coupling reaction Methods 0.000 claims 10
- 230000000149 penetrating effect Effects 0.000 abstract description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000005520 cutting process Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Semiconductor Memories (AREA)
Abstract
一种半导体结构及其形成方法，结构包括：衬底，衬底包括若干有源区、第一隔离区和第二隔离区；位于衬底内的若干第一凹槽，第一凹槽贯穿有源区、第一隔离区和第二隔离区；位于第一凹槽侧壁表面的第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅；位于第一凹槽内的介质层；分别位于第一隔离区上和第二隔离区上介质层内的第二凹槽和第三凹槽，第三凹槽沿第二方向上的中轴线与第二凹槽的中轴线不重合；位于第二凹槽内的第一隔离结构；位于第三凹槽内的第二隔离结构；位于第二连接栅上的第一连接板，第一连接板与第一字线栅结构电连接；位于第一连接栅上的第二连接板，第二连接板与第二字线栅结构电连接。所述半导体结构的性能得到提升。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。
背景技术
动态随机存取存储器（Dynamic Random Access Memory，简称DRAM）是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特（bit）是1还是0。
动态随机存取存储器(DRAM)的基本存储单元由一个晶体管和一个存储电容组成，而存储阵列由多个存储单元组成。因此，存储器芯片面积的大小就取决于基本存储单元的面积大小。
现有的动态随机存取存储器还有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以改善现有的动态随机存取存储器的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括若干沿第一方向平行排列的有源区，所述衬底包括第一隔离区和第二隔离区，所述第一隔离区和第二隔离区之间具有若干有源区，所述第一方向平行于衬底表面；位于衬底内的若干沿第二方向平行排列的第一凹槽，所述第一凹槽贯穿所述有源区、第一隔离区和第二隔离区，所述第二方向平行于衬底表面且与第一方向垂直；位于第一凹槽侧壁表面的第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅，所述第一字线栅结构和第二字线栅结构分别位于所述第一凹槽平行于第一方向的侧壁表面，所述第一连接栅和第二连接栅分别位于所述第一凹槽平行于第二方向的侧壁表面，所述第一字线栅结构和第二字线栅结构的两端分别通过第一连接栅和第二连接栅相连接；位于第一凹槽内的介质层，所述介质层位于第一字线栅结构上、第二字线栅结构上、第一连接栅上和第二连接栅上；位于第一隔离区上介质层内的第二凹槽，所述第二凹槽沿第二方向贯穿所述第一字线栅结构；位于第二隔离区上介质层内的第三凹槽，所述第三凹槽沿第二方向贯穿所述第二字线栅结构，所述第三凹槽沿第二方向上的中轴线与第二凹槽沿第二方向上的中轴线不重合；位于第二凹槽内的第一隔离结构；位于第三凹槽内的第二隔离结构；位于第二连接栅上的第一连接板，所述第一连接板通过第二连接栅与第一字线栅结构电连接；位于第一连接栅上的第二连接板，所述第二连接板通过第一连接栅与第二字线栅结构电连接。
可选的，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅和介质层的顶部表面低于所述衬底顶部表面。
可选的，还包括：位于第一凹槽侧壁表面和底部表面的绝缘层，所述第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅位于第一凹槽侧壁的绝缘层表面。
可选的，所述绝缘层的材料包括介电材料，所述介电材料包括氧化硅。
可选的，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅的材料包括金属，所述金属包括钨。
可选的，所述衬底包括第一区，若干所述有源区位于第一区上，所述第一隔离区和第二隔离区分别与第一区相邻。
可选的，所述介质层的材料包括氧化硅。
可选的，所述第一连接板和第二连接板的材料包括金属，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
可选的，所述第一字线栅结构和第二字线栅结构的间距范围为：15纳米~20纳米。
相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括若干沿第一方向平行排列的有源区，所述衬底包括第一隔离区和第二隔离区，所述第一隔离区和第二隔离区之间具有若干有源区，所述第一方向平行于衬底表面；在衬底内形成若干沿第二方向平行排列的第一凹槽，所述第一凹槽贯穿所述有源区和隔离区，所述第二方向平行于衬底表面且与第一方向垂直；在第一凹槽侧壁表面形成第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅，所述第一字线栅结构和第二字线栅结构分别位于所述第一凹槽平行于第一方向的侧壁表面，所述第一连接栅和第二连接栅分别位于所述第一凹槽平行于第二方向的侧壁表面，所述第一字线栅结构和第二字线栅结构的两端分别通过第一连接栅和第二连接栅相连接；在第一凹槽内形成介质层，所述介质层位于第一字线栅结构上、第二字线栅结构上、第一连接栅上和第二连接栅上；去除第一隔离区上的第一字线栅结构和部分介质层，在介质层内形成第二凹槽，所述第二凹槽沿第二方向贯穿所述第一字线栅结构；去除第二隔离区上的第二字线栅结构和部分介质层，在介质层内形成第三凹槽，所述第三凹槽沿第二方向贯穿所述第二字线栅结构，所述第三凹槽沿第二方向上的中轴线与第二凹槽沿第二方向上的中轴线不重合；在第二凹槽内形成第一隔离结构，在第三凹槽内形成第二隔离结构；形成第一隔离结构和第二隔离结构之后，在第二连接栅上形成第一连接板，所述第一连接板通过第二连接栅与第一字线栅结构电连接；在第一连接栅上形成第二连接板，所述第二连接板通过第一连接栅与第二字线栅结构电连接。
可选的，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅和介质层的顶部表面低于所述衬底顶部表面。
可选的，在第一凹槽侧壁表面形成第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅之前，还包括：在所述第一凹槽侧壁表面和底部表面形成绝缘层，所述第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅位于第一凹槽侧壁的绝缘层表面。
可选的，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅和介质层的形成方法包括：在绝缘层表面形成栅极材料层；去除所述第一凹槽底部的栅极材料层，在第一凹槽侧壁的绝缘层表面形成初始第一字线栅结构、初始第二字线栅结构、初始第一连接栅和初始第二连接栅；在第一凹槽内形成初始介质层，所述初始介质层位于绝缘层上、初始第一字线栅结构上、初始第二字线栅结构上、初始第一连接栅上和初始第二连接栅上；回刻蚀所述初始第一字线栅结构、初始第二字线栅结构、初始第一连接栅、初始第二连接栅、初始介质层以及位于衬底表面的栅极材料层，直至暴露出第一凹槽侧壁的部分绝缘层表面，在第一凹槽侧壁的绝缘层表面形成第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅，在第一凹槽内形成介质层。
可选的，所述栅极材料层的材料包括金属，所述金属包括钨。
可选的，去除所述第一凹槽底部的栅极材料层的工艺包括等离子体刻蚀工艺。
可选的，回刻蚀所述初始第一字线栅结构、初始第二字线栅结构、初始第一连接栅、初始第二连接栅、初始介质层以及位于衬底表面的栅极材料层的工艺包括干法刻蚀工艺。
可选的，所述绝缘层的材料包括介电材料，所述介电材料包括氧化硅。
可选的，去除第一隔离区上的第一字线栅结构和部分介质层、以及去除第二隔离区上的第二字线栅结构和部分介质层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
可选的，所述干法刻蚀工艺包括第一刻蚀和第二刻蚀；所述第一刻蚀的工艺参数包括：刻蚀气体包括氟化氢，所述第二刻蚀的工艺参数包括：刻蚀气体包括氯气。
可选的，所述衬底包括第一区，若干所述有源区位于第一区上，所述第一隔离区和第二隔离区分别与第一区相邻。
可选的，所述介质层的材料包括氧化硅。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明的技术方案，通过去除第一隔离区上的第一字线栅结构和部分介质层、在介质层内形成第二凹槽，去除第二隔离区上的第二字线栅结构和部分介质层，在介质层内形成第三凹槽，且所述第三凹槽沿第二方向上的中轴线与第二凹槽沿第二方向上的中轴线不重合。一方面，使得第一字线栅结构和第二字线栅结构能够通过第二凹槽和第三凹槽隔断开来，后续再形成与第一字线栅结构电连接的第一连接板、以及形成与第二字线栅结构电连接的第二连接板时，所述第一连接板和第二连接板分别位于所述第一凹槽的两侧，从而使得所述第一连接板和第二连接板不易发生短接的风险；另一方面，所述第二连接板位于第一连接栅上，所述第一连接板位于第二连接栅上，从而不必增加切断第一连接栅和第二连接栅的工艺，避免了所述第一字线栅结构和第二字线栅极结构间距较小时，所述切断第一连接栅和第二连接栅的工艺容易对第一字线栅结构和第二字线栅极结构造成损伤的情况。综上，提升了半导体结构的性能，增大了工艺窗口。
进一步，所述衬底包括第一区，若干所述有源区位于第一区上，所述第一隔离区和第二隔离区分别与第一区相邻。从而所述第一字线栅结构和第二字线栅极结构能够完全横跨所述第一区上的有源区，使得所述第一字线栅结构和第二字线栅极结构的输入信号完整。
附图说明
图1是一实施例中半导体结构的示意图；
图2是另一实施例中半导体结构的示意图；
图3至图17是本发明实施例中半导体结构形成过程的结构示意图。
具体实施方式
如背景技术所述，现有的动态随机存取存储器还有待改善。现结合具体的实施例进行分析说明。
图1是一实施例中半导体结构的示意图。
请参考图1，所述半导体结构包括：衬底100，所述衬底100包括若干沿第一方向平行排列的有源区101；位于衬底100内的若干沿第二方向平行排列的第一凹槽（未图示），所述第一凹槽贯穿所述有源区，所述第二方向平行于衬底100表面且与第一方向垂直；位于第一凹槽侧壁表面的第一字线栅结构102和第二字线栅结构103，所述第一字线栅结构102和第二字线栅结构103分别位于所述第一凹槽平行于第一方向的侧壁表面；位于第一凹槽内的介质层104，所述介质层104位于第一字线栅结构102上和第二字线栅结构103上；位于第一字线栅结构102上的第一连接板105，位于第二字线栅结构103上的第二连接板106，所述第一连接板105和第二连接板106位于第一字线栅结构102和第二字线栅结构103的同一端。
所述半导体结构中，所述第一连接板105和第二连接板106位于第一字线栅结构102和第二字线栅结构103的同一端，这使得两个相邻连接板之间的间距很小，在高密度的器件中，这种结构的短路几率极高，并且对制造工艺有很高的要求；同时，在形成第一连接板105和第二连接板106之间，还需要增加一道去除工艺，以去除与第一字线栅结构102和第二字线栅结构103同时形成的位于所述第一凹槽平行于第二方向侧壁表面的栅极材料层，以使所述第一字线栅结构102和第二字线栅结构103相分立，由于所述第一字线栅结构102和第二字线栅结构103的间距较小，所述去除工艺容易对第一字线栅结构102和第二字线栅结构103造成损伤。
图2是另一实施例中半导体结构的示意图。
请参考图2，所述半导体结构包括：衬底100，所述衬底100包括若干沿第一方向平行排列的有源区101；位于衬底100内的若干沿第二方向平行排列的第一凹槽（未图示），所述第一凹槽贯穿所述有源区，所述第二方向平行于衬底100表面且与第一方向垂直；位于第一凹槽侧壁表面的第一字线栅结构102和第二字线栅结构103，所述第一字线栅结构102和第二字线栅结构103分别位于所述第一凹槽平行于第一方向的侧壁表面；位于第一凹槽内的介质层104，所述介质层104位于第一字线栅结构102上和第二字线栅结构103上；位于第一字线栅结构102上的第一连接板205，位于第二字线栅结构103上的第二连接板206，所述第一连接板205和第二连接板206分别位于第一字线栅结构102和第二字线栅结构103的相对的两端。
所述半导体结构中，所述第一连接板205和第二连接板206分别位于第一字线栅结构102和第二字线栅结构103的相对的两端，由于所述第一字线栅结构102和第二字线栅结构103的间距较小，所述第一连接板205易于与第二字线栅结构103短接，所述第二连接板206易于与第一字线栅结构102短接，需要对第一字线栅结构102和第二字线栅结构103未形成连接板的一端进行再处理，增加了工艺流程。同时，仍然存在需要去除与第一字线栅结构102和第二字线栅结构103同时形成的位于所述第一凹槽平行于第二方向侧壁表面的栅极材料层的情况。
为了解决上述问题，本发明技术方案提供一种半导体结构及半导体结构的形成方法，通过去除第一隔离区上的第一字线栅结构和部分介质层、在介质层内形成第二凹槽，去除第二隔离区上的第二字线栅结构和部分介质层，在介质层内形成第三凹槽，且所述第三凹槽沿第二方向上的中轴线与第二凹槽沿第二方向上的中轴线不重合。一方面，使得第一字线栅结构和第二字线栅结构能够通过第二凹槽和第三凹槽隔断开来，后续再形成与第一字线栅结构电连接的第一连接板、以及形成与第二字线栅结构电连接的第二连接板时，所述第一连接板和第二连接板分别位于所述第一凹槽的两侧，从而使得所述第一连接板和第二连接板不易发生短接的风险；另一方面，所述第二连接板位于第一连接栅上，所述第一连接板位于第二连接栅上，从而不必增加切断第一连接栅和第二连接栅的工艺，避免了所述第一字线栅结构和第二字线栅极结构间距较小时，所述切断第一连接栅和第二连接栅的工艺容易对第一字线栅结构和第二字线栅极结构造成损伤的情况。综上，提升了半导体结构的性能，增大了工艺窗口。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图17是本发明实施例中半导体结构形成过程的结构示意图。
请参考图3，提供衬底200，所述衬底200包括若干沿第一方向X平行排列的有源区201，所述衬底200包括第一隔离区II和第二隔离区III，所述第一隔离区II和第二隔离区III之间具有若干有源区201，所述有源区201的延伸方向平行于第二方向Y，所述第一方向X平行于衬底200表面，所述第二方向Y平行于衬底200表面且与第一方向X垂直。
在本实施例中，所述衬底200包括第一区I，若干所述有源区201位于第一区I上，所述第一隔离区II和第二隔离区III分别与第一区I相邻。
在本实施例中，所述衬底200的材料为硅。
在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅（SOI）或者绝缘体上锗（GOI）。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请参考图4和图5，图4为图5的俯视图，图5为图4沿剖面线AA1方向的剖面结构示意图，在衬底200内形成若干沿第二方向Y平行排列的第一凹槽202，所述第一凹槽202贯穿所述有源区201、第一隔离区II和第二隔离区III。
在本实施例中，所述第一凹槽202的深宽比范围大于6。
请参考图6和图7，图6为图7的俯视图，图7为图6沿剖面线AA1方向的剖面结构示意图，在所述第一凹槽202侧壁表面和底部表面形成绝缘层203。
所述绝缘层203的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述绝缘层203的材料包括氧化硅。
接下来，在第一凹槽202侧壁表面的绝缘层203表面形成第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅，所述第一字线栅结构和第二字线栅结构分别位于所述第一凹槽202平行于第一方向X的侧壁表面，所述第一连接栅和第二连接栅分别位于所述第一凹槽202平行于第二方向Y的侧壁表面，所述第一字线栅结构和第二字线栅结构的两端分别通过第一连接栅和第二连接栅相连接。所述第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅的形成过程请参考图8至图13。
请参考图8和图9，图8为图9的俯视图，图9为图8沿剖面线AA1方向的剖面结构示意图，在绝缘层203表面形成栅极材料层204。
所述栅极材料层204的材料包括金属，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
在本实施例中，所述栅极材料层204的材料包括钨。
请参考图10和图11，图10为图11的俯视图，图11为图10沿剖面线AA1方向的结构示意图，去除所述第一凹槽202底部的栅极材料层204，在第一凹槽202侧壁的绝缘层表面形成初始第一字线栅结构206、初始第二字线栅结构207、初始第一连接栅208和初始第二连接栅209。
去除所述第一凹槽202底部的栅极材料层204的工艺包括等离子体刻蚀工艺。所述等离子体刻蚀工艺具有较大的能量，能够将深宽比范围大的第一凹槽202 底部的栅极材料层204去除干净。
去除所述第一凹槽202底部的栅极材料层204的方法包括：在衬底上形成掩膜层（未图示），所述掩膜层暴露出第一凹槽202底部的栅极材料层204表面；采用所述等离子体刻蚀工艺去除所述第一凹槽202底部的栅极材料层204。
请继续图10和图11，第一凹槽202内形成初始介质层210，所述初始介质层210位于绝缘层203上、初始第一字线栅结构206上、初始第二字线栅结构207上、初始第一连接栅208上和初始第二连接栅209上。
形成所述初始介质层210的方法包括：在第一凹槽202内和栅极材料层204上形成介质材料层（未图示）；平坦化所述介质材料层，直至暴露出栅极材料层204表面，在第一凹槽202内形成初始介质层210。
所述初始介质层210的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述初始介质层210的材料包括氧化硅。
请参考图12和图13，图12为图13的俯视图，图13为图12沿剖面线AA1方向的剖面结构示意图，回刻蚀所述初始第一字线栅结构206、初始第二字线栅结构207、初始第一连接栅208、初始第二连接栅209、初始介质层210以及位于衬底200表面的栅极材料层204，直至暴露出第一凹槽202侧壁的部分绝缘层203表面，在第一凹槽202侧壁的绝缘层203表面形成第一字线栅结构211、第二字线栅结构212、第一连接栅213和第二连接栅214，在第一凹槽202内形成介质层215。
回刻蚀所述初始第一字线栅结构206、初始第二字线栅结构207、初始第一连接栅208、初始第二连接栅209、初始介质层210以及位于衬底200表面的栅极材料层204的工艺包括干法刻蚀工艺。
在本实施例中，所述第一字线栅结构211、第二字线栅结构212、第一连接栅213和第二连接栅214和介质层215的顶部表面低于所述衬底200顶部表面。以便后续在第一字线栅结构211、第二字线栅结构212、第一连接栅213和第二连接栅214表面能形成隔离层，避免与后续在衬底内形成的源漏掺杂区电连接。
请参考图14和图15，图14为图15的俯视图，图15为图14沿剖面线BB1方向的剖面结构示意图，去除第一隔离区II上的第一字线栅结构211和部分介质层215，在介质层215内形成第二凹槽216，所述第二凹槽216沿第二方向Y贯穿所述第一字线栅结构211。
去除第二隔离区III上的第二字线栅结构212和部分介质层215，在介质层215内形成第三凹槽217，所述第三凹槽217沿第二方向Y贯穿所述第二字线栅结构212，所述第三凹槽217沿第二方向Y上的中轴线与第二凹槽216沿第二方向Y上的中轴线不重合。
所述第二隔离区III上的第二字线栅结构212和第一隔离区II上的第一字线栅结构211被同时去除。
所述第二隔离区III和第一隔离区II分别与第一区I相邻，所述第二隔离区III上的第三凹槽217沿第二方向Y上的中轴线与第一隔离区II上的第二凹槽216沿第二方向Y上的中轴线不重合，使得第一字线栅结构211和第二字线栅结构212能够通过第二凹槽216和第三凹槽217隔断开来，后续再形成与第一字线栅结构211电连接的第一连接板、以及形成与第二字线栅结构212电连接的第二连接板时，所述第一连接板和第二连接板分别位于所述第一凹槽202的两侧，从而使得所述第一连接板和第二连接板不易发生短接的风险。
去除第一隔离区II上的第一字线栅结构211和部分介质层215、以及去除第二隔离区III上的第二字线栅结构212和部分介质层215的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
在本实施例中，去除第一隔离区II上的第一字线栅结构211和部分介质层215、以及去除第二隔离区III上的第二字线栅结构212和部分介质层215的工艺包括干法刻蚀工艺，所述干法刻蚀工艺包括第一刻蚀和第二刻蚀。
所述第一刻蚀用于去除所述部分介质层215，所述第二刻蚀用于去除所述第一字线栅结构211和第二字线栅结构212。
在本实施例中，所述第一刻蚀的工艺参数包括：刻蚀气体包括氟化氢，所述第二刻蚀的工艺参数包括：刻蚀气体包括氯气。
在本实施例中，先进行第一刻蚀，再进行第二刻蚀。以便将所述第一隔离区II上的第一字线栅结构211和第二隔离区III上的第二字线栅结构212去除干净。
请参考图16和图17，图16为图17的俯视图，图17为图16沿剖面线BB1方向的剖面结构示意图，在第二凹槽216内形成第一隔离结构218，在第三凹槽217内形成第二隔离结构219。
在本实施例中，所述第一隔离结构218和第二隔离结构219分别位于第一区I两侧的第一隔离区II内和第二隔离区III内。使得所述第一字线栅结构211和第二字线栅极结构212能够完全横跨所述第一区I上的有源区201，使得所述第一字线栅结构211和第二字线栅极结构212的输入信号完整。
所述第一隔离结构218和第二隔离结构219的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。
在本实施例中，所述第一隔离结构218和第二隔离结构219的材料包括氧化硅。
请继续参考图16和图17，形成第一隔离结构218和第二隔离结构219之后，在第二连接栅214上形成第一连接板220，所述第一连接板220通过第二连接栅214与第一字线栅结构211电连接；在第一连接栅213上形成第二连接板221，所述第二连接板221通过第一连接栅213与第二字线栅结构212电连接。
所述第一连接板220和第二连接板221的材料包括金属，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
所述第一连接板220位于第二连接栅214上，所述第二连接板221位于第一连接栅213上，从而不必增加切断第一连接栅213和第二连接栅214的工艺，避免了所述第一字线栅结构211和第二字线栅极结构212间距较小时，所述切断第一连接栅213和第二连接栅214的工艺容易对第一字线栅结构211和第二字线栅极结构212造成损伤的情况。综上，提升了半导体结构的性能，增大了工艺窗口。
相应地，本发明技术方案还提供一种半导体结构，请继续参考图16和图17，包括：
衬底200，所述衬底200包括若干沿第一方向X平行排列的有源区201，所述衬底200包括第一隔离区II和第二隔离区III，所述第一隔离区II和第二隔离区III之间具有若干有源区201，所述第一方向X平行于衬底200表面；
位于衬底200内的若干沿第二方向Y平行排列的第一凹槽202，所述第一凹槽202贯穿所述有源区201、第一隔离区II和第二隔离区III，所述第二方向Y平行于衬底200表面且与第一方向X垂直；
位于第一凹槽202侧壁表面的第一字线栅结构211、第二字线栅结构212、第一连接栅213和第二连接栅214，所述第一字线栅结构211和第二字线栅结构212分别位于所述第一凹槽202平行于第一方向X的侧壁表面，所述第一连接栅213和第二连接栅214分别位于所述第一凹槽202平行于第二方向Y的侧壁表面，所述第一字线栅结构211和第二字线栅结构212的两端分别通过第一连接栅213和第二连接栅214相连接；
位于第一凹槽202内的介质层215，所述介质层215位于第一字线栅结构211上、第二字线栅结构212上、第一连接栅213上和第二连接栅214上；
位于第一隔离区II上介质层215内的第二凹槽，所述第二凹槽沿第二方向Y贯穿所述第一字线栅结构211；
位于第二隔离区III上介质层215内的第三凹槽，所述第三凹槽沿第二方向Y贯穿所述第二字线栅结构212，所述第三凹槽沿第二方向Y上的中轴线与第二凹槽沿第二方向Y上的中轴线不重合；
位于第二凹槽内的第一隔离结构218；
位于第三凹槽内的第二隔离结构219；
位于第二连接栅214上的第一连接板220，所述第一连接板220通过第二连接栅214与第一字线栅结构211电连接；
位于第一连接栅213上的第二连接板221，所述第二连接板221通过第二连接栅213与第二字线栅结构212电连接。
在本实施例中，所述第一字线栅结构211、第二字线栅结构212、第一连接栅213、第二连接栅214和介质层215的顶部表面低于所述衬底200顶部表面。
在本实施例中，还包括：位于第一凹槽侧壁表面和底部表面的绝缘层203，所述第一字线栅结构211、第二字线栅结构212、第一连接栅213和第二连接栅214位于第一凹槽侧壁的绝缘层203表面。
在本实施例中，所述绝缘层203的材料包括氧化硅。
在本实施例中，所述第一字线栅结构211、第二字线栅结构212、第一连接栅213、第二连接栅214的材料包括金属，所述金属包括钨。
在本实施例中，所述衬底200包括第一区I，若干所述有源区201位于第一区I上，所述第一隔离区II和第二隔离区III分别与第一区I相邻。
在本实施例中，所述介质层215的材料包括氧化硅。
在本实施例中，所述第一连接板220和第二连接板221的材料包括金属，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
在本实施例中，所述第一字线栅结构211和第二字线栅结构212的间距范围为：15纳米~20纳米。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (21)
1.一种半导体结构，其特征在于，包括：
衬底，所述衬底包括若干沿第一方向平行排列的有源区，所述衬底包括第一隔离区和第二隔离区，所述第一隔离区和第二隔离区之间具有若干有源区，所述第一方向平行于衬底表面；
位于衬底内的若干沿第二方向平行排列的第一凹槽，所述第一凹槽贯穿所述有源区、第一隔离区和第二隔离区，所述第二方向平行于衬底表面且与第一方向垂直；
位于第一凹槽侧壁表面的第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅，所述第一字线栅结构和第二字线栅结构分别位于所述第一凹槽平行于第一方向的侧壁表面，所述第一连接栅和第二连接栅分别位于所述第一凹槽平行于第二方向的侧壁表面，所述第一字线栅结构和第二字线栅结构的两端分别通过第一连接栅和第二连接栅相连接；
位于第一凹槽内的介质层，所述介质层位于第一字线栅结构上、第二字线栅结构上、第一连接栅上和第二连接栅上；
位于第一隔离区上介质层内的第二凹槽，所述第二凹槽沿第二方向贯穿所述第一字线栅结构；
位于第二隔离区上介质层内的第三凹槽，所述第三凹槽沿第二方向贯穿所述第二字线栅结构，所述第三凹槽沿第二方向上的中轴线与第二凹槽沿第二方向上的中轴线不重合；
位于第二凹槽内的第一隔离结构；
位于第三凹槽内的第二隔离结构；
位于第二连接栅上的第一连接板，所述第一连接板通过第二连接栅与第一字线栅结构电连接；
位于第一连接栅上的第二连接板，所述第二连接板通过第一连接栅与第二字线栅结构电连接。
2.如权利要求1所述的半导体结构，其特征在于，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅和介质层的顶部表面低于所述衬底顶部表面。
3.如权利要求1所述的半导体结构，其特征在于，还包括：位于第一凹槽侧壁表面和底部表面的绝缘层，所述第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅位于第一凹槽侧壁的绝缘层表面。
4.如权利要求3所述的半导体结构，其特征在于，所述绝缘层的材料包括介电材料，所述介电材料包括氧化硅。
5.如权利要求1所述的半导体结构，其特征在于，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅的材料包括金属，所述金属包括钨。
6.如权利要求1所述的半导体结构，其特征在于，所述衬底包括第一区，若干所述有源区位于第一区上，所述第一隔离区和第二隔离区分别与所述第一区相邻。
7.如权利要求1所述的半导体结构，其特征在于，所述介质层的材料包括氧化硅。
8.如权利要求1所述的半导体结构，其特征在于，所述第一连接板和第二连接板的材料包括金属，所述金属包括铜、铝、钨、钴、镍和钽中的一种或多种的组合。
9.如权利要求1所述的半导体结构，其特征在于，所述第一字线栅结构和第二字线栅结构的间距范围为：15纳米~20纳米。
10.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底包括若干沿第一方向平行排列的有源区，所述衬底包括第一隔离区和第二隔离区，所述第一隔离区和第二隔离区之间具有若干有源区，所述第一方向平行于衬底表面；
在衬底内形成若干沿第二方向平行排列的第一凹槽，所述第一凹槽贯穿所述有源区、第一隔离区和第二隔离区，所述第二方向平行于衬底表面且与第一方向垂直；
在第一凹槽侧壁表面形成第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅，所述第一字线栅结构和第二字线栅结构分别位于所述第一凹槽平行于第一方向的侧壁表面，所述第一连接栅和第二连接栅分别位于所述第一凹槽平行于第二方向的侧壁表面，所述第一字线栅结构和第二字线栅结构的两端分别通过第一连接栅和第二连接栅相连接；
在第一凹槽内形成介质层，所述介质层位于第一字线栅结构上、第二字线栅结构上、第一连接栅上和第二连接栅上；
去除第一隔离区上的第一字线栅结构和部分介质层，在介质层内形成第二凹槽，所述第二凹槽沿第二方向贯穿所述第一字线栅结构；
去除第二隔离区上的第二字线栅结构和部分介质层，在介质层内形成第三凹槽，所述第三凹槽沿第二方向贯穿所述第二字线栅结构，所述第三凹槽沿第二方向上的中轴线与第二凹槽沿第二方向上的中轴线不重合；
在第二凹槽内形成第一隔离结构，在第三凹槽内形成第二隔离结构；
形成第一隔离结构和第二隔离结构之后，在第二连接栅上形成第一连接板，所述第一连接板通过第二连接栅与第一字线栅结构电连接；
在第一连接栅上形成第二连接板，所述第二连接板通过第一连接栅与第二字线栅结构电连接。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅和介质层的顶部表面低于所述衬底顶部表面。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，在第一凹槽侧壁表面形成第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅之前，还包括：在所述第一凹槽侧壁表面和底部表面形成绝缘层，所述第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅位于第一凹槽侧壁的绝缘层表面。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一字线栅结构、第二字线栅结构、第一连接栅、第二连接栅和介质层的形成方法包括：在绝缘层表面形成栅极材料层；去除所述第一凹槽底部的栅极材料层，在第一凹槽侧壁的绝缘层表面形成初始第一字线栅结构、初始第二字线栅结构、初始第一连接栅和初始第二连接栅；在第一凹槽内形成初始介质层，所述初始介质层位于绝缘层上、初始第一字线栅结构上、初始第二字线栅结构上、初始第一连接栅上和初始第二连接栅上；回刻蚀所述初始第一字线栅结构、初始第二字线栅结构、初始第一连接栅、初始第二连接栅、初始介质层以及位于衬底表面的栅极材料层，直至暴露出第一凹槽侧壁的部分绝缘层表面，在第一凹槽侧壁的绝缘层表面形成第一字线栅结构、第二字线栅结构、第一连接栅和第二连接栅，在第一凹槽内形成介质层。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述栅极材料层的材料包括金属，所述金属包括钨。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，去除所述第一凹槽底部的栅极材料层的工艺包括等离子体刻蚀工艺。
16.如权利要求13所述的半导体结构的形成方法，其特征在于，回刻蚀所述初始第一字线栅结构、初始第二字线栅结构、初始第一连接栅、初始第二连接栅、初始介质层以及位于衬底表面的栅极材料层的工艺包括干法刻蚀工艺。
17.如权利要求12所述的半导体结构的形成方法，其特征在于，所述绝缘层的材料包括介电材料，所述介电材料包括氧化硅。
18.如权利要求10所述的半导体结构的形成方法，其特征在于，去除第一隔离区上的第一字线栅结构和部分介质层、以及去除第二隔离区上的第二字线栅结构和部分介质层的工艺包括干法刻蚀工艺或湿法刻蚀工艺。
19.如权利要求18所述的半导体结构的形成方法，其特征在于，所述干法刻蚀工艺包括第一刻蚀和第二刻蚀；所述第一刻蚀的工艺参数包括：刻蚀气体包括氟化氢，所述第二刻蚀的工艺参数包括：刻蚀气体包括氯气。
20.如权利要求10所述的半导体结构的形成方法，其特征在于，所述衬底包括第一区，若干所述有源区位于第一区上，所述第一隔离区和第二隔离区分别与所述第一区相邻。
21.如权利要求10所述的半导体结构的形成方法，其特征在于，所述介质层的材料包括氧化硅。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210004023.4A CN114023743B (zh) | 2022-01-05 | 2022-01-05 | 半导体结构及半导体结构的形成方法 |
| PCT/CN2022/095909 WO2023130655A1 (zh) | 2022-01-05 | 2022-05-30 | 半导体结构及半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210004023.4A CN114023743B (zh) | 2022-01-05 | 2022-01-05 | 半导体结构及半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114023743A CN114023743A (zh) | 2022-02-08 |
| CN114023743B true CN114023743B (zh) | 2022-04-22 |
Family
ID=80069508
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210004023.4A Active CN114023743B (zh) | 2022-01-05 | 2022-01-05 | 半导体结构及半导体结构的形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114023743B (zh) |
| WO (1) | WO2023130655A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114023743B (zh) * | 2022-01-05 | 2022-04-22 | 芯盟科技有限公司 | 半导体结构及半导体结构的形成方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20080258206A1 (en) * | 2007-04-17 | 2008-10-23 | Qimonda Ag | Self-Aligned Gate Structure, Memory Cell Array, and Methods of Making the Same |
| US8987796B2 (en) * | 2012-08-17 | 2015-03-24 | Ps4 Luxco S.A.R.L. | Semiconductor device having semiconductor pillar |
| CN109216358B (zh) * | 2017-07-03 | 2021-04-30 | 华邦电子股份有限公司 | 半导体结构及其制造方法 |
| US10636796B2 (en) * | 2017-08-02 | 2020-04-28 | Winbond Electronics Corp. | Dynamic random access memory and method of fabricating the same |
| CN107994018B (zh) * | 2017-12-27 | 2024-03-29 | 长鑫存储技术有限公司 | 半导体存储器件结构及其制作方法 |
| CN112951829B (zh) * | 2021-04-07 | 2022-10-14 | 芯盟科技有限公司 | 半导体结构及其形成方法 |
| CN113192955B (zh) * | 2021-06-29 | 2021-09-24 | 芯盟科技有限公司 | 半导体结构及半导体结构的形成方法 |
| CN113488468A (zh) * | 2021-07-07 | 2021-10-08 | 芯盟科技有限公司 | 半导体结构及半导体结构的形成方法 |
| CN113707660B (zh) * | 2021-09-02 | 2024-04-05 | 芯盟科技有限公司 | 动态随机存取存储器及其形成方法 |
| CN114023743B (zh) * | 2022-01-05 | 2022-04-22 | 芯盟科技有限公司 | 半导体结构及半导体结构的形成方法 |
-
2022
- 2022-01-05 CN CN202210004023.4A patent/CN114023743B/zh active Active
- 2022-05-30 WO PCT/CN2022/095909 patent/WO2023130655A1/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| CN114023743A (zh) | 2022-02-08 |
| WO2023130655A1 (zh) | 2023-07-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10559570B2 (en) | Semiconductor memory device and manufacturing method thereof | |
| KR940006682B1 (ko) | 반도체 메모리장치의 제조방법 | |
| CN112071841A (zh) | 半导体结构及其形成方法 | |
| US11882683B2 (en) | Method of forming semiconductor memory device having saddle portion | |
| US20230209806A1 (en) | Semiconductor structure and method for forming same | |
| US5200808A (en) | Semiconductor device having smooth contact holes formed through multi-layer insulators of different etching speeds | |
| CN114023743B (zh) | 半导体结构及半导体结构的形成方法 | |
| US6097055A (en) | Capacitor and method for fabricating the same | |
| CN115295550A (zh) | 半导体结构及其形成方法 | |
| CN113488468A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113540094A (zh) | 半导体结构及其形成方法 | |
| CN113224058B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN115295549A (zh) | 半导体结构及其形成方法 | |
| CN114373720A (zh) | 动态随机存取存储器的形成方法 | |
| CN113964127A (zh) | 半导体结构及其制备方法 | |
| CN113517292A (zh) | 半导体结构及其形成方法 | |
| CN110246841B (zh) | 半导体元件及其制作方法 | |
| CN114823486A (zh) | 半导体结构的形成方法 | |
| KR101087521B1 (ko) | 콘택과 셀 게이트 전극 간의 개선된 분리를 제공하기 위한 반도체 장치를 제조하는 방법 | |
| KR100228773B1 (ko) | 반도체소자 및 그 제조방법 | |
| US20140191366A1 (en) | High-K and Metal Filled Trench-Type EDRAM Capacitor with Electrode Depth and Dimension Control | |
| US20050062111A1 (en) | Maskless middle-of-line liner deposition | |
| CN116507119A (zh) | 半导体结构及半导体结构的形成方法 | |
| CN114068710B (zh) | 半导体结构及半导体结构的形成方法 | |
| US6890815B2 (en) | Reduced cap layer erosion for borderless contacts |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |