CN113540094A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN113540094A CN113540094A CN202110800426.5A CN202110800426A CN113540094A CN 113540094 A CN113540094 A CN 113540094A CN 202110800426 A CN202110800426 A CN 202110800426A CN 113540094 A CN113540094 A CN 113540094A
- Authority
- CN
- China
- Prior art keywords
- forming
- active regions
- isolation layers
- semiconductor structure
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 65
- 239000004065 semiconductor Substances 0.000 title claims abstract description 41
- 238000002955 isolation Methods 0.000 claims abstract description 106
- 239000003990 capacitor Substances 0.000 claims abstract description 79
- 239000000758 substrate Substances 0.000 claims abstract description 45
- 150000002500 ions Chemical class 0.000 claims description 12
- 230000001154 acute effect Effects 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 6
- 230000015654 memory Effects 0.000 abstract description 19
- 230000010354 integration Effects 0.000 abstract description 6
- 239000000463 material Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000002184 metal Substances 0.000 description 10
- 238000003860 storage Methods 0.000 description 8
- 238000005530 etching Methods 0.000 description 6
- 239000003989 dielectric material Substances 0.000 description 5
- 230000009286 beneficial effect Effects 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910005540 GaP Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 1
- 229910000673 Indium arsenide Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- WPYVAWXEWQSOGY-UHFFFAOYSA-N indium antimonide Chemical compound [Sb]#[In] WPYVAWXEWQSOGY-UHFFFAOYSA-N 0.000 description 1
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/482—Bit lines
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/485—Bit line contacts
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
一种半导体结构及其形成方法，其中方法包括：在所述第一凹槽内形成字线栅极结构；在所述第一面上形成若干位线，所述位线平行于第三方向，且沿第一方向排布，各条所述位线与若干有源区电连接；自所述第二面对所述衬底进行减薄处理，直到暴露出所述第一隔离层表面；所述减薄处理后，在所述各有源区内形成若干第二隔离层，所述第二隔离层自所述第二面向所述第一面延伸，所述第二隔离层位于相邻的所述字线栅极结构之间，且所述第二隔离层在沿所述第一方向上贯穿若干有源区；形成所述第二隔离层后，在所述第二面上形成若干电容，每个所述有源区与若干电容电连接，所形成的半导体结构，单位存储单元占据的面积较小，提高了芯片的集成化水平。
Description
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着现今科技快速的发展，半导体存储器被广泛地应用于电子装置中。动态随机存取存储器(dynamic random access memory，DRAM)属于一种挥发性存储器，对于储存大量数据的应用而言，动态随机存取存储器是最常被利用的解决方案。
动态随机存取存储器的基本存储单元由一个存储晶体管和一个存储电容组成，而存储阵列由多个存储单元组成。存储电容器用来存储代表存储信息的电荷，存储晶体管是控制存储电容器的电荷流入和释放的开关，存储晶体管还与存储中的内部电路连接，接收内部电路的控制信号。其中，存储晶体管中形成有源区、漏区和栅极，栅极用于控制源区和漏区之间的电流流动，并连接至字线，漏区用于构成位线接触区，以连接至位线源区用于构成存储节点接触区，以连接至存储电容器。随着集成电路制造技术的不断发展，需要进一步提高存储器芯片的器件密度，以获得更大的数据存储量。
综之，现有的动态随机存取存储器还有待改善。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，提高存储器的性能。
为解决上述技术问题，本发明的技术方案提供一种半导体结构，包括：衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干沿第一方向排布的有源区和第一隔离层，所述第一隔离层位于相邻有源区之间，各有源区在所述第一面或所述第二面的投影图形为平行四边形，且所述平行四边形具有长边，所述长边方向平行于第二方向，所述第二方向与所述第一方向呈锐角夹角；位于所述衬底内的若干第一凹槽，所述第一凹槽自第一面向第二面延伸，所述若干第一凹槽沿第三方向排布，且所述第一凹槽沿第一方向贯穿若干有源区，所述第三方向与所述第一方向相互垂直；位于所述第一凹槽内的字线栅极结构；位于所述第一面上的若干位线，所述位线平行于第三方向，且沿第一方向排布，各条所述位线与若干有源区电连接；位于所述各有源区内的若干第二隔离层，所述第二隔离层自所述第二面向所述第一面延伸，所述第二隔离层位于相邻的所述字线栅极结构之间，且所述第二隔离层在沿所述第一方向上贯穿若干有源区；位于第二面上的若干电容，每个所述有源区与若干电容电连接。
可选的，还包括：位于所述各有源区内的若干第三隔离层，所述第三隔离层自所述第二面向所述第一面延伸，且所述第三隔离层沿所述第三方向贯穿所述有源区。
可选的，还包括：位于所述有源区内的第一源漏区，所述第一源漏区自所述第一面向所述第二面延伸。
可选的，所述位线与所述第一源漏区电连接；所述位线和所述有源区之间还具有位线插塞。
可选的，还包括：位于所述第三隔离层两侧的所述有源区内的第二源漏区，所述第二源漏区自所述第二面向所述第一面延伸，一个所述电容与一个所述第二源漏区电连接。
可选的，所述电容与所述第二源漏区电连接；所述电容和所述有源区之间还具有电容插塞。
相应的，本发明技术方案还提供一种形成上述半导体结构的形成方法，包括：提供衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干沿第一方向排布的有源区和第一隔离层，所述第一隔离层位于相邻有源区之间，各有源区在所述第一面或所述第二面的投影图形为平行四边形，且所述平行四边形具有长边，所述长边方向平行于第二方向，所述第二方向与所述第一方向呈锐角夹角；在所述衬底内形成若干第一凹槽，所述第一凹槽自第一面向第二面延伸，所述若干第一凹槽沿第三方向排布，且所述第一凹槽沿第一方向贯穿若干有源区，所述第三方向与所述第一方向相互垂直；在所述第一凹槽内形成字线栅极结构；在所述第一面上形成若干位线，所述位线平行于第三方向，且沿第一方向排布，各条所述位线与若干有源区电连接；自所述第二面对所述衬底进行减薄处理，直到暴露出所述第一隔离层表面；所述减薄处理后，在所述各有源区内形成若干第二隔离层，所述第二隔离层自所述第二面向所述第一面延伸，所述第二隔离层位于相邻的所述字线栅极结构之间，且所述第二隔离层在沿所述第一方向上贯穿若干有源区；形成所述第二隔离层后，在所述第二面上形成若干电容，每个所述有源区与若干电容电连接。
可选的，所述减薄处理后，形成所述若干电容前，还包括：在所述各有源区内形成若干第三隔离层，所述第三隔离层自所述第二面向所述第一面延伸，且所述第三隔离层沿所述第三方向贯穿所述有源区。
可选的，所述若干位线的形成方法包括：所述减薄处理前，在所述第一面和所述字线栅极结构表面形成第一介质层；在所述第一介质层内形成若干第二凹槽，所述第二凹槽沿所述第三方向延伸，且一条所述第二凹槽暴露出若干所述有源区的部分表面；在所述第二凹槽内形成所述位线。
可选的，形成所述字线栅极结构后，形成所述位线前，还包括：自所述第一面向所述有源区注入第一掺杂离子，在所述有源区形成第一源漏区。
可选的，所述位线与所述有源区之间还具有位线插塞，所述位线插塞在所述衬底表面的投影位于相邻的字线栅极结构在所述衬底表面的投影之间；所述位线插塞的形成方法包括：所述第二凹槽内还具有第一开口，所述第一开口暴露出部分所述第一源漏区；在所述第一开口内形成所述位线插塞。
可选的，所述电容的形成方法包括：在所述第二面上形成第二介质层；在所述第二介质层内形成若干第三凹槽，所述第三凹槽暴露出若干所述有源区的表面；在所述第三凹槽内形成所述电容。
可选的，形成所述第二隔离层和所述第三隔离层后，形成所述电容前，还包括：自所述第二面向所述有源区注入第二离子，在所述有源区形成第二源漏区。
可选的，所述电容与所述第二源漏区之间还具有电容插塞；所述电容插塞的形成方法包括：所述第三凹槽内还具有第二开口，所述第二开口暴露出所述第二源漏区表面；在所述第二开口内形成所述电容插塞。
可选的，所述第二方向与所述第一方向的角度范围为15度至75度。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，在所述第一面上形成若干位线，所述位线平行于第三方向，且沿第一方向排布，各条所述位线与若干有源区电连接；形成所述第二隔离层后，在所述第二面上形成若干电容，每个所述有源区与若干电容电连接，从存储单元陈列来看，位线与电容分别位于有源区的两侧，单位存储单元为4F2的结构，占据的面积较小，提高了芯片的集成化水平。
本发明技术方案提供的半导体结构中，位于所述第一面上的若干位线，所述位线平行于第三方向，且沿第一方向排布，各条所述位线与若干有源区电连接；位于第二面上的若干电容，每个所述有源区与若干电容电连接，从存储单元陈列来看，位线与电容分别位于有源区的两侧，单位存储单元为4F2的结构，占据的面积较小，提高了芯片的集成化水平。
附图说明
图1是一实施例中半导体结构的结构示意图；
图2至图23是本发明一实施例的半导体结构的形成方法中各步骤的结构示意图。
具体实施方式
需要注意的是，本说明书中的“表面”、“上”，用于描述空间的相对位置关系，并不限定于是否直接接触。
如背景技术所述，现有的动态随机存取存储器还有待改善。现结合具体的实施例进行分析说明。
图1是一实施例中半导体结构的结构示意图。
请参考图1，包括：衬底100；位于衬底100内的字线栅极结构101；位于字线栅极结构101两侧衬底100内的源掺杂区103和漏掺杂区102；通过源插塞104与源掺杂区103电连接的位线结构105；通过电容插塞106与漏掺杂区102电连接的电容结构107。
所述半导体结构的形成过程为：先形成源掺杂区103和漏掺杂区102，再在衬底100内形成字线栅极结构101，然后形成源插塞104和位线结构105，再形成电容插塞106，最后形成电容结构107。所述半导体结构的沟道为U型，源掺杂区103和漏掺杂区102在字线栅极结构101的水平两侧。位线结构105和电容结构107在晶体管的同侧，在加工工艺上都位于衬底的上方。电容结构107的电容插塞106需要穿过位线结构105，使得整体的工艺复杂度较高，对于光刻工艺和对准度有极高的要求，同时从存储单元阵列来看，单位存储单元的为6F2的结构，占用面积较大，不利于芯片的集成化发展。
为解决上述技术问题，本发明技术方案提供一种半导体结构的形成方法，在所述第一面上形成若干位线，所述位线平行于第三方向，且沿第一方向排布，各条所述位线与若干有源区电连接；形成所述第二隔离层后，在所述第二面上形成若干电容，每个所述有源区与若干电容电连接，从存储单元陈列来看，位线与电容分别位于有源区的两侧，单位存储单元为4F2的结构，占据的面积较小，提高了芯片的集成化水平。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图23是本发明一实施例的半导体结构的形成方法中各步骤的结构示意图。
请参考图2和图3,图2是图3的俯视结构示意图，图3是图2中沿DD1方向的剖面结构示意图，提供衬底201，所述衬底201具有相对的第一面201a和第二面201b，所述衬底201包括若干沿第一方向X排布的有源区202和第一隔离层203，所述第一隔离层203位于相邻有源区202之间，各有源区202在所述第一面201a或所述第二面201b的投影图形为平行四边形，且所述平行四边形具有长边，所述长边方向平行于第二方向Y，所述第二方向Y与所述第一方向X呈锐角夹角。
所述第二方向Y与所述第一方向X的角度范围为15度至75度。
本实施例中，所述衬底201的材料为硅。在其他实施例中，所述衬底201的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅(SOI)或者绝缘体上锗。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。
请参考图4至图7，图4是图5至图7的俯视结构示意图，图5是图4中沿EE1方向的剖面结构示意图，图6是图4中沿FF1方向的剖面结构示意图，图7是图4中沿HH1方向的剖面结构示意图，在所述衬底201内形成若干第一凹槽(图中未标出)，所述第一凹槽自第一面201a向第二面201b延伸，所述若干第一凹槽沿第三方向Z排布，且所述第一凹槽沿第一方向X贯穿若干有源区202，所述第三方向Z与所述第一方向X相互垂直；在所述第一凹槽内形成字线栅极结构204。
所述第一凹槽的形成工艺包括干法刻蚀工艺和湿法刻蚀工艺中的一者或两者的结合。本实施例中，所述第一凹槽的形成工艺为干法刻蚀工艺。所述干法刻蚀工艺有利于形成较好的凹槽形貌。
所述字线栅极结构204的形成方法包括：在第一凹槽侧壁表面和底部表面、所述第一面201a表面形成栅介质材料层(未图示)；在栅介质材料层上形成栅极材料层(未图示)；平坦化所述栅极材料层和栅介质材料层，直至暴露出第一面201表面，形成初始字线栅极结构；回刻蚀所述初始字线栅极结构，直至暴露出部分所述第一凹槽侧壁，形成所述字线栅极结构204。
所述栅极材料层的材料包括金属或硅；所述栅介质材料层的材料包括氧化物。本实施例中，所述栅极材料层的材料为钨；所述栅介质材料层的材料为氧化硅。
所述字线栅极结构204朝向所述衬底第一面201a的方向上的顶部表面低于所述有源区202的第一面201a表面，为后续在有源区202第一面201a形成第一源漏区提供物理空间。
本实施例中，所述字线栅极结构204朝向所述第一面201a的方向上的顶部表面低于所述衬底第一面201a表面。另一实施例中，所述字线栅极结构204朝向所述第一面201a的方向上的顶部表面高于所述衬底第一面201a表面。
本实施例中，所述字线栅极结构204的形成方法包括：在所述第一凹槽204内、所述第一面201a表面形成字线栅极材料层；平坦化所述字线栅极材料层直到暴露出所述第一面201a；所述平坦化工艺后，回刻所述字线栅极材料层，以形成所述字线栅极结构204。
本实施例中，形成所述字线栅极结构204后，还在所述第一凹槽内形成绝缘层205，所述绝缘层205的表面与所述第一面201a齐平。
所述第二方向Y与所述第一方向X的角度范围为15度至75度。
后续，在所述第一面201a上形成若干位线，所述位线平行于第三方向Z，且沿第一方向X排布，各条所述位线与若干有源区202电连接。形成所述字线栅极结构204后，形成所述位线前，还包括：自所述第一面201a向所述有源区202注入第一掺杂离子，在所述有源区202形成第一源漏区。所述第一源漏区的形成方法请参考图8至图11。
请参考图8至图11，图8是图9至图11忽略了第一介质层的俯视结构示意图，图9是图8中沿EE1方向的剖面结构示意图，图10是图8中沿FF1方向的剖面结构示意图，图11是图8中沿HH1方向的剖面结构示意图，自所述第一面201a向所述有源区202注入第一掺杂离子，在所述有源区202形成第一源漏区206。
所述第一掺杂离子包括N型离子或P型离子。本实施例中，所述第一掺杂离子为N型离子。
请继续参考图8至图11，在所述第一面201a上形成若干位线207，所述位线207平行于第三方向Z，且沿第一方向X排布，各条所述位线207与若干有源区202电连接。
所述若干位线207的形成方法包括：所述减薄处理前，在所述第一面201a和所述字线栅极结构204表面形成第一介质层208；在所述第一介质层208内形成若干第二凹槽(图中未标出)，所述第二凹槽沿所述第三方向Z延伸，且一条所述第二凹槽暴露出若干所述有源区202的部分表面；在所述第二凹槽内形成所述位线207。
所述位线207的材料包括金属。本实施例中，所述金属为钨。其他实施例中，所述金属可以为铝、铜等。
本实施例中，所述位线207与所述有源区202之间还具有位线插塞209，所述位线插塞209在所述衬底201表面的投影位于相邻的字线栅极结构204在所述衬底201表面的投影之间。其他实施例中，所述位线207与所述有源区202可以直接接触，而不形成位线插塞。
所述位线插塞209的形成方法包括：所述第二凹槽内还具有第一开口(图中未标出)，所述第一开口暴露出部分所述第一源漏区206；在所述第一开口内形成所述位线插塞209。
请参考图12至图15，图12是图13至图15的俯视结构示意图，图13是图12中沿EE1方向的剖面结构示意图，图14是图12中沿FF1方向的剖面结构示意图，图15是图12中沿HH1方向的剖面结构示意图，自所述第二面201b对所述衬底201进行减薄处理，直到暴露出所述第一隔离层203表面。
本实施例中，所述减薄处理方法包括：提供基底300；使所述基底300表面与第一介质层208表面键合；翻转所述基底300和所述衬底201，对所述衬底201第二面201b进行减薄。
所述减薄处理的工艺包括机械化学研磨工艺。
请参考图16至图19，图16是图17至图19的俯视结构示意图，图17是图16中沿EE1方向的剖面结构示意图，图18是图16中沿FF1方向的剖面结构示意图，图19是图16中沿HH1方向的剖面结构示意图，所述减薄处理后，在所述各有源区202内形成若干第二隔离层210，所述第二隔离层210自所述第二面201b向所述第一面201a延伸，所述第二隔离层210位于相邻的所述字线栅极结构204之间，且所述第二隔离层210在沿所述第一方向X上贯穿若干有源区202。
后续，形成所述第二隔离层210后，在所述第二面201b上形成若干电容，每个所述有源区202与若干电容电连接。
本实施例中，所述减薄处理后，形成所述若干电容前，还包括：在所述各有源区202内形成若干第三隔离层211，所述第三隔离层211自所述第二面201b向所述第一面201a延伸，且所述第三隔离层211沿所述第三方向Z贯穿所述有源区202。
所述第二隔离层210的形成方法包括：在所述衬底202内形成若干第一隔离槽(图中未标出)，所述第一隔离槽自所述第二面201b向所述第一面201a延伸，所述第一隔离槽位于相邻的所述字线栅极结构204之间，且所述第二隔离层210在沿所述第一方向X上贯穿若干有源区202；在所述第一隔离槽中形成所述第二隔离层210。
所述第三隔离层211的形成方法包括：在所述衬底202内形成若干第二隔离槽(图中未标出)，所述第二隔离槽自所述第二面201b向所述第一面201a延伸，且所述第二隔离槽沿所述第三方向Z贯穿所述有源区202；在所述第二隔离槽内形成所述第三隔离层211。
所述第二隔离槽可以暴露或不暴露出所述字线栅极结构204的表面。本实施例中，所述第二隔离槽未暴露出所述字线栅极结构204的表面，以避免过刻蚀对所述字线栅极结构204的刻蚀损伤。
本实施例中，所述第一隔离槽和所述第二隔离槽的刻蚀深度不同，其他实施例中，所述第一隔离槽和所述第二隔离槽的刻蚀深度可以相同。
本实施例中，所述第一隔离槽和所述第二隔离槽采用两次光刻蚀工艺形成。其他实施例中，所述第一隔离槽和所述第二隔离槽可在同一刻蚀过程中一次形成。
其他实施例中，也可以不形成所述第三隔离层211。
本实施例中，采用所述第二隔离层211和所述第三隔离层211后形成的有源区202在所述第二面201b上呈现为若干相互分立的三角形状区域。所述第三隔离层211和所述第二隔离层210在所述第二面201b上呈网状分布，形成较为均匀的隔离结构，也使整体上的材料的应力分布更加均匀，有利于提高器件的整体性能。
请参考图20至图23，图20是图21至图23忽略了第二介质层的俯视结构示意图，图21是图20中沿EE1方向的剖面结构示意图，图22是图20中沿FF1方向的剖面结构示意图，图23是图20中沿HH1方向的剖面结构示意图，形成所述第二隔离层210后，在所述第二面201b上形成若干电容212，每个所述有源区202与若干电容212电连接。
所述电容212的形成方法包括：在所述第二面201b上形成第二介质层213；在所述第二介质层213内形成若干第三凹槽(图中未标出)，所述第三凹槽暴露出若干所述有源区202的表面；在所述第三凹槽内形成所述电容212。
所述电容212包括：第一电极层(未图示)、第二电极层(未图示)和位于第一电极层与第二电极层之间的介电层(未图示)。
所述介电层的形状包括：平面型或“U”型。
当所述介电层的形状为平面型时，所述第一电极层的表面平整，所述第二电极层的表面平整。
当所述介电层的形状为“U”型时，所述第一电极层的表面为不平整的表面，所述第二电极层的表面为不平整的表面；或者，所述第一电极层的表面平整，所述第二电极层的表面平整。
所述第一电极层的材料包括：金属或金属氮化物；所述第二电极层的材料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。
本实施例中，具体地，形成所述第二隔离层210和所述第三隔离层211后，形成所述电容212前，还包括：自所述第二面201b向所述有源区注入第二离子，在所述有源区202形成第二源漏区213。
本实施例中，所述电容212与所述第二源漏区213直接连接，而不需要电容插塞。
其他实施例中，所述电容212与所述第二源漏区213之间还具有电容插塞(图中未标出)。所述电容插塞的形成方法包括：所述第三凹槽内还具有第二开口(图中未标出)，所述第二开口暴露出所述第二源漏区213表面；在所述第二开口内形成所述电容插塞。
至此，所述形成的半导体结构，从存储单元陈列来看，位线与电容分别位于有源区的两侧，单位存储单元为4F2的结构，占据的面积较小，提高了芯片的集成化水平。
相应的，本发明一实施例还提供一种采用上述方法所形成的半导体结构，请继续参考图20至图23，包括：衬底201，所述衬底201具有相对的第一面201a和第二面201b，所述衬底201包括若干沿第一方向X排布的有源区202和第一隔离层203，所述第一隔离层203位于相邻有源区202之间，各有源区202在所述第一面201a或所述第二面201b的投影图形为平行四边形，且所述平行四边形具有长边，所述长边方向平行于第二方向Y，所述第二方向Y与所述第一方向X呈锐角夹角；位于所述衬底201内的若干第一凹槽(图中未标出)，所述第一凹槽自第一面201a向第二面201b延伸，所述若干第一凹槽沿第三方向Z排布，且所述第一凹槽沿第一方向X贯穿若干有源区202，所述第三方向Z与所述第一方向X相互垂直；位于所述第一凹槽内的字线栅极结构204；位于所述第一面201a上的若干位线207，所述位线207平行于第三方向Z，且沿第一方向X排布，各条所述位线207与若干有源区202电连接；位于所述各有源区202内的若干第二隔离层210，所述第二隔离层210自所述第二面201b向所述第一面201a延伸，所述第二隔离层210位于相邻的所述字线栅极结构204之间，且所述第二隔离层210在沿所述第一方向X上贯穿若干有源区202；位于第二面201b上的若干电容212，每个所述有源区202与若干电容212电连接。
所述半导体结构，从存储单元陈列来看，位线与电容分别位于有源区的两侧，单位存储单元为4F2的结构，占据的面积较小，提高了芯片的集成化水平。
本实施例中，所述的半导体结构，还包括：位于所述各有源区内的若干第三隔离层211，所述第三隔离层211自所述第二面201b向所述第一面201a延伸，且所述第三隔离层211沿所述第三方向Z贯穿所述有源区202。
本实施例中，所述的半导体结构，还包括：位于所述有源区202内的第一源漏区206，所述第一源漏区206自所述第一面201a向所述第二面201b延伸。
本实施例中，所述位线207与所述第一源漏区206电连接；所述位线207和所述有源区202之间还具有位线插塞209。具体地，所述位线207和所述第一源漏区206之间还具有位线插塞209。
本实施例中，所述的半导体结构，还包括：位于所述第三隔离层211两侧的所述有源区202内的第二源漏区213，所述第二源漏区213自所述第二面201b向所述第一面201a延伸，一个所述电容212与一个所述第二源漏区213电连接。
所述电容212与所述第二源漏区213电连接；所述电容212和所述有源区202之间还具有电容插塞(图中未标出)。具体地，所述电容212和所述第二源漏区213之间还具有电容插塞。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (15)
1.一种半导体结构，其特征在于，包括：
衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干沿第一方向排布的有源区和第一隔离层，所述第一隔离层位于相邻有源区之间，各有源区在所述第一面或所述第二面的投影图形为平行四边形，且所述平行四边形具有长边，所述长边方向平行于第二方向，所述第二方向与所述第一方向呈锐角夹角；
位于所述衬底内的若干第一凹槽，所述第一凹槽自第一面向第二面延伸，所述若干第一凹槽沿第三方向排布，且所述第一凹槽沿第一方向贯穿若干有源区，所述第三方向与所述第一方向相互垂直；
位于所述第一凹槽内的字线栅极结构；
位于所述第一面上的若干位线，所述位线平行于第三方向，且沿第一方向排布，各条所述位线与若干有源区电连接；
位于所述各有源区内的若干第二隔离层，所述第二隔离层自所述第二面向所述第一面延伸，所述第二隔离层位于相邻的所述字线栅极结构之间，且所述第二隔离层在沿所述第一方向上贯穿若干有源区；
位于第二面上的若干电容，每个所述有源区与若干电容电连接。
2.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述各有源区内的若干第三隔离层，所述第三隔离层自所述第二面向所述第一面延伸，且所述第三隔离层沿所述第三方向贯穿所述有源区。
3.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述有源区内的第一源漏区，所述第一源漏区自所述第一面向所述第二面延伸。
4.如权利要求3所述的半导体结构，其特征在于，所述位线与所述第一源漏区电连接；所述位线和所述有源区之间还具有位线插塞。
5.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述第三隔离层两侧的所述有源区内的第二源漏区，所述第二源漏区自所述第二面向所述第一面延伸，一个所述电容与一个所述第二源漏区电连接。
6.如权利要求5所述的半导体结构，其特征在于，所述电容与所述第二源漏区电连接；所述电容和所述有源区之间还具有电容插塞。
7.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干沿第一方向排布的有源区和第一隔离层，所述第一隔离层位于相邻有源区之间，各有源区在所述第一面或所述第二面的投影图形为平行四边形，且所述平行四边形具有长边，所述长边方向平行于第二方向，所述第二方向与所述第一方向呈锐角夹角；
在所述衬底内形成若干第一凹槽，所述第一凹槽自第一面向第二面延伸，所述若干第一凹槽沿第三方向排布，且所述第一凹槽沿第一方向贯穿若干有源区，所述第三方向与所述第一方向相互垂直；
在所述第一凹槽内形成字线栅极结构；
在所述第一面上形成若干位线，所述位线平行于第三方向，且沿第一方向排布，各条所述位线与若干有源区电连接；
自所述第二面对所述衬底进行减薄处理，直到暴露出所述第一隔离层表面；
所述减薄处理后，在所述各有源区内形成若干第二隔离层，所述第二隔离层自所述第二面向所述第一面延伸，所述第二隔离层位于相邻的所述字线栅极结构之间，且所述第二隔离层在沿所述第一方向上贯穿若干有源区；
形成所述第二隔离层后，在所述第二面上形成若干电容，每个所述有源区与若干电容电连接。
8.如权利要求7所述的半导体结构的形成方法，其特征在于，所述减薄处理后，形成所述若干电容前，还包括：在所述各有源区内形成若干第三隔离层，所述第三隔离层自所述第二面向所述第一面延伸，且所述第三隔离层沿所述第三方向贯穿所述有源区。
9.如权利要求7所述的半导体结构的形成方法，其特征在于，所述若干位线的形成方法包括：所述减薄处理前，在所述第一面和所述字线栅极结构表面形成第一介质层；在所述第一介质层内形成若干第二凹槽，所述第二凹槽沿所述第三方向延伸，且一条所述第二凹槽暴露出若干所述有源区的部分表面；在所述第二凹槽内形成所述位线。
10.如权利要求9所述的半导体结构的形成方法，其特征在于，形成所述字线栅极结构后，形成所述位线前，还包括：自所述第一面向所述有源区注入第一掺杂离子，在所述有源区形成第一源漏区。
11.如权利要求9所述的半导体结构的形成方法，其特征在于，所述位线与所述有源区之间还具有位线插塞，所述位线插塞在所述衬底表面的投影位于相邻的字线栅极结构在所述衬底表面的投影之间；所述位线插塞的形成方法包括：所述第二凹槽内还具有第一开口，所述第一开口暴露出部分所述第一源漏区；在所述第一开口内形成所述位线插塞。
12.如权利要求9所述的半导体结构的形成方法，其特征在于，所述电容的形成方法包括：在所述第二面上形成第二介质层；在所述第二介质层内形成若干第三凹槽，所述第三凹槽暴露出若干所述有源区的表面；在所述第三凹槽内形成所述电容。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，形成所述第二隔离层和所述第三隔离层后，形成所述电容前，还包括：自所述第二面向所述有源区注入第二离子，在所述有源区形成第二源漏区。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述电容与所述第二源漏区之间还具有电容插塞；所述电容插塞的形成方法包括：所述第三凹槽内还具有第二开口，所述第二开口暴露出所述第二源漏区表面；在所述第二开口内形成所述电容插塞。
15.如权利要求7所述的半导体结构的形成方法，其特征在于，所述第二方向与所述第一方向的角度范围为15度至75度。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110800426.5A CN113540094A (zh) | 2021-07-15 | 2021-07-15 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110800426.5A CN113540094A (zh) | 2021-07-15 | 2021-07-15 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113540094A true CN113540094A (zh) | 2021-10-22 |
Family
ID=78099530
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110800426.5A Pending CN113540094A (zh) | 2021-07-15 | 2021-07-15 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113540094A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116056454A (zh) * | 2023-02-22 | 2023-05-02 | 长鑫存储技术有限公司 | 半导体结构的制备方法 |
| WO2024055492A1 (zh) * | 2022-09-15 | 2024-03-21 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070019134A (ko) * | 2005-08-11 | 2007-02-15 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US20070241380A1 (en) * | 2006-04-13 | 2007-10-18 | Elpida Memory, Inc. | Semiconductor storage device |
| US20090121268A1 (en) * | 2007-11-09 | 2009-05-14 | Samsung Electronics Co., Ltd. | Semiconductor Memory Devices Having Vertical Channel Transistors and Related Methods |
| KR20140012575A (ko) * | 2012-07-19 | 2014-02-03 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 제조 방법 |
| CN109427787A (zh) * | 2017-08-30 | 2019-03-05 | 联华电子股份有限公司 | 半导体存储装置 |
| US20210066305A1 (en) * | 2019-08-29 | 2021-03-04 | Samsung Electronics Co., Ltd. | Semiconductor and manufacturing method of the same |
| CN112490244A (zh) * | 2019-09-11 | 2021-03-12 | 长鑫存储技术有限公司 | 半导体结构及半导体结构形成方法 |
| US20210098460A1 (en) * | 2019-09-27 | 2021-04-01 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| CN112909001A (zh) * | 2021-04-07 | 2021-06-04 | 芯盟科技有限公司 | 动态随机存取存储器及其形成方法 |
-
2021
- 2021-07-15 CN CN202110800426.5A patent/CN113540094A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070019134A (ko) * | 2005-08-11 | 2007-02-15 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
| US20070241380A1 (en) * | 2006-04-13 | 2007-10-18 | Elpida Memory, Inc. | Semiconductor storage device |
| US20090121268A1 (en) * | 2007-11-09 | 2009-05-14 | Samsung Electronics Co., Ltd. | Semiconductor Memory Devices Having Vertical Channel Transistors and Related Methods |
| KR20140012575A (ko) * | 2012-07-19 | 2014-02-03 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그의 제조 방법 |
| CN109427787A (zh) * | 2017-08-30 | 2019-03-05 | 联华电子股份有限公司 | 半导体存储装置 |
| US20210066305A1 (en) * | 2019-08-29 | 2021-03-04 | Samsung Electronics Co., Ltd. | Semiconductor and manufacturing method of the same |
| CN112490244A (zh) * | 2019-09-11 | 2021-03-12 | 长鑫存储技术有限公司 | 半导体结构及半导体结构形成方法 |
| US20210098460A1 (en) * | 2019-09-27 | 2021-04-01 | Samsung Electronics Co., Ltd. | Semiconductor device and method of fabricating the same |
| CN112909001A (zh) * | 2021-04-07 | 2021-06-04 | 芯盟科技有限公司 | 动态随机存取存储器及其形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2024055492A1 (zh) * | 2022-09-15 | 2024-03-21 | 长鑫存储技术有限公司 | 半导体结构及其制备方法 |
| CN116056454A (zh) * | 2023-02-22 | 2023-05-02 | 长鑫存储技术有限公司 | 半导体结构的制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2022213534A1 (zh) | 动态随机存取存储器及其形成方法 | |
| US5574299A (en) | Semiconductor device having vertical conduction transistors and cylindrical cell gates | |
| US8716116B2 (en) | Method of forming a DRAM array of devices with vertically integrated recessed access device and digitline | |
| US20130113029A1 (en) | Semiconductor device having vertical channel transistor and methods of fabricating the same | |
| CN110581138B (zh) | 半导体元件及其制作方法 | |
| CN111223863A (zh) | 动态随机存取存储器结构 | |
| CN113241347B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN112951829A (zh) | 半导体结构及其形成方法 | |
| CN113707660B (zh) | 动态随机存取存储器及其形成方法 | |
| CN113540094A (zh) | 半导体结构及其形成方法 | |
| CN115295550A (zh) | 半导体结构及其形成方法 | |
| CN114121961B (zh) | 动态随机存取存储器及其形成方法 | |
| CN115295496A (zh) | 半导体器件及其制备方法、存储器以及存储系统 | |
| CN113192955B (zh) | 半导体结构及半导体结构的形成方法 | |
| US5539230A (en) | Chimney capacitor | |
| CN114373720A (zh) | 动态随机存取存储器的形成方法 | |
| CN113488468A (zh) | 半导体结构及半导体结构的形成方法 | |
| US20050184326A1 (en) | Deep-trench 1t-sram with buried out diffusion well merged with an ion implantation well | |
| CN115346986B (zh) | 动态随机存取存储器及其形成方法 | |
| CN113517292A (zh) | 半导体结构及其形成方法 | |
| CN115377108B (zh) | 动态随机存取存储器及其形成方法 | |
| KR100517219B1 (ko) | 동적이득메모리셀을갖는dram셀장치및그의제조방법 | |
| CN115295549A (zh) | 半导体结构及其形成方法 | |
| CN113224058B (zh) | 半导体结构及半导体结构的形成方法 | |
| US12069850B2 (en) | Semiconductor structure, manufacturing method thereof, and memory having bit line conducting layers covering the bit line contact layer and the insulating layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |