CN115377108B - 动态随机存取存储器及其形成方法 - Google Patents
动态随机存取存储器及其形成方法 Download PDFInfo
- Publication number
- CN115377108B CN115377108B CN202211033525.6A CN202211033525A CN115377108B CN 115377108 B CN115377108 B CN 115377108B CN 202211033525 A CN202211033525 A CN 202211033525A CN 115377108 B CN115377108 B CN 115377108B
- Authority
- CN
- China
- Prior art keywords
- word line
- layer
- forming
- line gate
- regions
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 75
- 238000007789 sealing Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 14
- 239000000463 material Substances 0.000 claims description 76
- 238000002955 isolation Methods 0.000 claims description 50
- 239000003990 capacitor Substances 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 18
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 18
- 238000005538 encapsulation Methods 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 213
- 230000008569 process Effects 0.000 description 35
- 150000002500 ions Chemical class 0.000 description 12
- 230000015654 memory Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000000605 extraction Methods 0.000 description 4
- 238000007517 polishing process Methods 0.000 description 4
- 238000000231 atomic layer deposition Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000005137 deposition process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000011049 filling Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
Landscapes
- Semiconductor Memories (AREA)
Abstract
一种动态随机存取存储器及其形成方法，其中方法包括：提供衬底，衬底具有相对的第一面和第二面，衬底包括若干有源区，每个有源区均包括若干字线区和若干沟道区；在每个字线区内形成字线栅沟槽；在每个字线栅沟槽内形成字线栅结构；自第一面向第二面的方向刻蚀部分沟道区，在衬底内形成第一开口；在第一开口的侧壁和底部表面形成内衬层；在内衬层上形成牺牲层；在牺牲层上形成第一封闭层，第一封闭层内具有释放口；去除牺牲层，在第一开口内形成空腔；在释放口内形成第二封闭层。通过牺牲层能够有效定义空腔的形成位置和形成尺寸，以提升空腔的均一性。而且通过调节内衬层的厚度、以及牺牲层的高度，能够使得空腔的形成位置和形成尺寸可控。
Description
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种动态随机存取存储器及其形成方法。
背景技术
动态随机存取存储器(Dynamic Random Access Memory，简称DRAM)是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特(bit)是1还是0。
动态随机存取存储器(DRAM)的基本存储单元由一个晶体管和一个存储电容组成，而存储阵列由多个存储单元组成。因此，存储器芯片面积的大小就取决于基本存储单元的面积大小。
然而，现有的动态随机存取存储器还有待改善。
发明内容
本发明解决的技术问题是提供一种动态随机存取存储器及其形成方法，以提升空腔形成的均一性和可控性。
为解决上述问题，本发明提供一种动态随机存取存储器的形成方法，包括：提供衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干相互分立且平行于第一方向的有源区，且若干所述有源区沿第二方向排列，所述第一方向与所述第二方向垂直，每个所述有源区均包括若干字线区和若干沟道区，且每个所述有源区中的若干所述字线区和若干所述沟道区沿所述第一方向间隔排列；在每个所述字线区内形成字线栅沟槽，所述字线栅沟槽自所述第一面向所述第二面延伸，且所述字线栅沟槽沿所述第二方向贯穿所述有源区；在每个所述字线栅沟槽内形成至少一个字线栅结构；自所述第一面向所述第二面的方向刻蚀部分所述沟道区，在所述衬底内形成若干平行于所述第二方向的第一开口；在所述第一开口的侧壁和底部表面形成内衬层；在所述内衬层上形成牺牲层，所述牺牲层的顶部表面高度低于所述第一面；在所述牺牲层上形成第一封闭层，所述第一封闭层填充满所述第一开口，且所述第一封闭层内具有释放口，所述释放口暴露出所述牺牲层的部分顶部表面；由所述释放口去除所述牺牲层，在所述第一开口内形成空腔；在形成所述空腔之后，在所述释放口内形成第二封闭层以封闭所述空腔。
可选的，所述第一封闭层的材料和所述第二封闭层的材料相同或不同。
可选的，所述第一封闭层的材料包括：氧化硅或氮化硅；所述第二封闭层的材料包括：氧化硅或氮化硅。
可选的，所述牺牲层的形成方法包括：在所述第一开口内以及所述第一面上形成牺牲材料层；回刻蚀所述牺牲材料层，形成所述牺牲层。
可选的，所述牺牲层的材料与所述内衬层的材料不同，所述牺牲层的材料包括：氧化硅、氮化硅或碳。
可选的，所述空腔沿所述第二方向的投影为矩形。
可选的，所述释放口沿所述第一方向具有第一宽度尺寸，所述牺牲层沿所述第一方向具有第二宽度尺寸，所述第一宽度尺寸与所述第二宽度尺寸之比为：1：2～1：10。
可选的，每个所述字线栅沟槽内具有两个相互分立的所述字线栅结构，两个所述字线栅结构之间具有隔离结构。
可选的，两个所述字线栅结构、以及位于两个所述字线栅结构之间的隔离结构的形成方法包括：在每个所述字线栅沟槽内形成初始字线栅结构；自所述第一面向所述第二面的方向刻蚀部分所述初始字线栅结构若干隔离开口，所述隔离开口自所述第一面向所述第二面的方向贯穿所述初始字线栅结构，使得所述初始字线栅结构形成相互分立的两个所述字线栅结构；在所述隔离开口内形成所述隔离结构。
可选的，在形成所述第二封闭层之后，还包括：在每个所述沟道区内形成第一源漏掺杂区，所述第一面暴露出所述第一源漏掺杂区；在所述第一面上形成若干电容结构，每个所述电容结构与一个所述第一源漏掺杂区电连接；自所述第二面向所述第一面的方向对所述衬底进行减薄处理；在每个所述沟道区内形成第二源漏掺杂区，所述第二面暴露出所述第二源漏掺杂区；在所述第二面上形成若干平行于所述第一方向的位线层，每个所述位线层与一个所述有源区中的若干所述第二源漏掺杂区电连接。
可选的，所述第二源漏掺杂区的深度大于或等于所述字线栅结构与所述第二面之间的间距。
相应的，本发明技术方案中还提供一种动态随机存取存储器，包括：衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干相互分立且平行于第一方向的有源区，且若干所述有源区沿第二方向排列，所述第一方向与所述第二方向垂直，每个所述有源区均包括若干字线区和若干沟道区，且每个所述有源区中的若干所述字线区和若干所述沟道区沿所述第一方向间隔排列；位于每个所述字线区内的字线栅沟槽，所述字线栅沟槽自所述第一面向所述第二面延伸，且所述字线栅沟槽沿所述第二方向贯穿所述有源区；位于每个所述字线栅沟槽内的至少一个字线栅结构；位于每个所述沟道区内的第一开口；位于所述第一开口的侧壁和底部表面的内衬层；位于所述第一开口内的空腔；位于所述第一开口内的第一封闭层，所述第一封闭层位于所述空腔上；位于所述第一封闭层内的第二封闭层。
可选的，所述第一封闭层的材料和所述第二封闭层的材料相同或不同。
可选的，所述第一封闭层的材料包括：氧化硅或氮化硅；所述第二封闭层的材料包括：氧化硅或氮化硅。
可选的，所述空腔沿所述第二方向的投影为矩形。
可选的，每个所述字线栅沟槽内具有两个相互分立的所述字线栅结构，两个所述字线栅结构之间具有隔离结构。
可选的，还包括：位于每个所述沟道区内的第一源漏掺杂区，所述第一面暴露出所述第一源漏掺杂区；位于所述第一面上的若干电容结构，每个所述电容结构与一个所述第一源漏掺杂区电连接；位于每个所述沟道区内的第二源漏掺杂区，所述第二面暴露出所述第二源漏掺杂区；位于所述第二面上的若干平行于所述第一方向的位线层，每个所述位线层与一个所述有源区中的若干所述第二源漏掺杂区电连接。
可选的，所述第二源漏掺杂区的深度大于或等于所述字线栅结构与所述第二面之间的间距。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的技术方案动态随机存取存储器的形成方法中，包括：在所述第一开口的侧壁和底部表面形成内衬层；在所述内衬层上形成牺牲层，所述牺牲层的顶部表面高度低于所述第一面；在所述牺牲层上形成第一封闭层，所述第一封闭层填充满所述第一开口，且所述第一封闭层内具有释放口，所述释放口暴露出所述牺牲层的部分顶部表面；由所述释放口去除所述牺牲层，在所述第一开口内形成空腔；在形成所述空腔之后，在所述释放口内形成第二封闭层以封闭所述空腔。通过所述牺牲层能够有效定义所述空腔的形成位置和形成尺寸，以提升空腔的均一性。而且通过调节所述内衬层的厚度、以及所述牺牲层的高度，能够使得所述空腔的形成位置和形成尺寸可控。
附图说明
图1至图19是本发明实施例一种动态随机存取存储器的形成方法各步骤结构示意图。
具体实施方式
正如背景技术所述，现有的动态随机存取存储器还有待改善。以下将进行具体说明。
为了减少动态随机存取存储器中存储单元之间的相互影响，同时减少寄生电容，通常会在相邻存储单元之间的隔离结构内形成空腔。空腔的形成通常是采用沉积电介质材料将隔离开口的顶部直接封闭。由于不同隔离开口间封口所用的时间具有一定差异，时间不同会影响进入隔离开口的材料量，从而影响空腔的均一性，而且空腔的形成位置也难以控制。
为了解决上述问题，本发明提供一种动态随机存取存储器及其形成方法，通过所述牺牲层能够有效定义所述空腔的形成位置和形成尺寸，以提升空腔的均一性。而且通过调节所述内衬层的厚度、以及所述牺牲层的高度，能够使得所述空腔的形成位置和形成尺寸可控。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细地说明。
图1至图19是本发明实施例一种动态随机存取存储器的形成方法各步骤结构示意图。
请参考图1至图3，图2是图1中沿A-A线截面示意图，图3是图1中沿B-B线截面示意图，提供衬底100，所述衬底100具有相对的第一面101和第二面102，所述衬底100包括若干相互分立且平行于第一方向X的有源区103，且若干所述有源区103沿第二方向Y排列，所述第一方向X与所述第二方向Y垂直，每个所述有源区103均包括若干字线区104和若干沟道区105，且每个所述有源区103中的若干所述字线区104和若干所述沟道区105沿所述第一方向X间隔排列。
在本实施例中，所述衬底100的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述沟道区105和所述字线区104用于在后续形成晶体管器件。
请参考图4，图4和图2的视图方向一致，在相邻的所述有源区103之间形成隔离层106。
在本实施例中，所述隔离层106的形成方法包括：在相邻的所述有源区103之间以及所述第一面101上形成初始隔离层(未图示)；对所述初始隔离层进行平坦化处理，直至暴露出所述第一面101为止，形成所述隔离层106。
在本实施例中，所述隔离层106的材料采用氧化硅。
请参考图5，图5和图3的视图方向一致，在每个所述字线区104内形成字线栅沟槽107，所述字线栅沟槽107自所述第一面101向所述第二面102延伸，且所述字线栅沟槽107沿所述第二方向Y贯穿所述有源区103。
在本实施例中，所述字线栅沟槽107为后续在所述字线栅沟槽107内形成字线栅结构提供空间。
在本实施例中，所述字线栅沟槽107的形成方法包括：在所述第一面101上形成第一图形化层(未图示)，所述第一图形化层暴露出所述字线区104；以所述第一图形化层为掩膜，采用刻蚀工艺自所述第一面101向所述第二面102的方向进行刻蚀，形成所述字线栅沟槽107。
在本实施例中，所述字线栅沟槽107的深度小于所述隔离层106的深度。在其他实施例中，所述字线栅沟槽的深度还可以等于所述隔离层的深度。
在本实施例中，在形成所述字线栅沟槽107的过程中，需要同时刻蚀所述隔离层106和所述字线区104。由于所述隔离层106和所述字线区104的材料不同，因此，在刻蚀的过程中，所述隔离层106和所述字线区104的刻蚀速率存在差异，容易导致最终形成的所述字线栅沟槽107的底部出现凹凸不平的问题，进而容易影响后续制程工艺的可控性，以及最终形成的器件结构的稳定性与可靠性。
在本实施例中，请继续参考图5，在所述字线栅沟槽107底部形成平坦层121。
在本实施例中，在所述字线栅沟槽107底部形成平坦层121的方法包括：采用旋涂工艺在所述字线栅沟槽107底部形成平坦材料层(未图示)，所述平坦材料层为流体；对所述平坦材料层进行固化处理，形成所述平坦层121。
在本实施例中，所述平坦层121的材料包括绝缘介质材料；所述绝缘介质材料采用氧化硅。
通过在所述字线栅沟槽107底部形成平坦层121，能够有效提高后续制程工艺的可控性，以及最终形成的器件结构的稳定性与可靠性。
在其他实施例中，当所述字线栅沟槽底部的平坦度较高时，还可以不形成所述平坦层。
在本实施例中，在形成所述字线栅沟槽107之后，在每个所述字线栅沟槽107内形成至少一个字线栅结构。具体的，每个所述字线栅沟槽内具有两个相互分立的所述字线栅结构，两个所述字线栅结构之间具有隔离结构。具体形成过程请参考图6至图8。
请参考图6，在每个所述字线栅沟槽107内形成初始字线栅结构108。
在本实施例中，所述初始字线栅结构108包括：位于字线栅沟槽107侧壁和底部表面的初始字线栅介质层、以及位于所述初始字线栅介质层上的初始字线栅层(未标示)。
请继续参考图6，在本实施例中，所述初始字线栅结构108未填充满所述字线栅沟槽107，在形成所述初始字线栅结构108之后，还包括：在所述第一面101上形成介质层109，所述介质层109填充满所述字线栅沟槽107。
请参考图7，自所述第一面101向所述第二面102的方向刻蚀部分所述初始字线栅结构108，在所述衬底100内形成若干平行于所述第二方向Y的隔离开口110，所述隔离开口110自所述第一面101向所述第二面102的方向贯穿所述初始字线栅结构108，以及使得所述初始字线栅结构108形成相互分立的两个字线栅结构111。
在本实施例中，所述字线栅结构111的形成方法是先形成所述初始字线栅结构108，再通过形成所述隔离开口110将所述初始字线栅结构108分割为相互分立的两个所述字线栅结构111。由于单个的所述字线栅结构111的图形尺寸较小，相邻的所述字线栅结构111之间的间距也较小，对应的曝光工艺难度较大。通过先形成图形尺寸较大、以及相邻间距也较大的初始字线栅结构108，能够有效降低曝光工艺的难度。
在本实施例中，所述隔离开口110的形成方法包括：在所述第一面101上形成第二图形化层(未图示)，所述第二图形化层暴露出所述介质层109的部分顶部表面；以所述第二图形化层为掩膜，采用刻蚀工艺自所述第一面101向所述第二面102的方向进行刻蚀，形成所述隔离开口110。
在本实施例中，所述字线栅结构111包括：位于字线栅沟槽107侧壁和底部表面的字线栅介质层、以及位于所述字线栅介质层上的字线栅层(未标示)。
在本实施例中，所述字线栅层采用复合结构，所述字线栅层包括第一栅极层以及位于所述第一栅极层上的第二栅极层(未标示)，所述第一栅极层和所述第二栅极层的材料不同。
在本实施例中，所述第一栅极层的材料采用多晶硅，所述第二栅极层的材料采用金属；在其他实施例中，所述第一栅极层的材料还可以采用金属，对应的所述第二栅极层的材料采用多晶硅。
在其他实施例中，所述字线栅层还可以采用单层结构，当所述字线栅层为单层结构时，所述字线栅层的材料可以采用多晶硅或金属。
在本实施例中，所述字线栅结构111位于所述平坦层121上。
请参考图8，在所述隔离开口110内形成隔离结构112。
在本实施例中，所述隔离结构112的作用在于使得形成的所述字线栅结构111仅有一侧与所述沟道区105连接，进而使得形成的晶体管为单边沟道结构。单边沟道结构的动态随机存取存储器在工作时不容易发生漏电流问题。
在本实施例中，所述隔离结构112的材料采用氧化硅。
在本实施例中，所述隔离结构112与所述第二面102之间的间距小于所述字线栅结构111与所述第二面102之间的间距。通过所述隔离结构112能够将所述字线栅沟槽107内两个所述字线栅结构111完全隔开，有效防止两个所述字线栅结构111发生短接。
在其他实施例中，所述隔离结构与所述第二面之间的间距还可以等于所述字线栅结构与所述第二面之间的间距。
请参考图9，自所述第一面101向所述第二面102的方向刻蚀部分所述沟道区105，在所述衬底100内形成若干平行于所述第二方向Y的第一开口113。
在本实施例中，由于所述第一面101上还具有所述介质层109，因此在刻蚀所述沟道区105之前，还需要刻蚀位于所述沟道区105上的所述介质层109，所述第一开口113还位于所述介质层109内。
在本实施例中，所述第一开口113的形成方法包括：在所述第一面101上形成第三图形化层(未图示)，所述第三图形化层暴露出所述介质层109的部分顶部表面；以所述第三图形化层为掩膜，采用刻蚀工艺自所述第一面101向所述第二面102的方向进行刻蚀，形成所述第一开口113。
在本实施例中，所述第一开口113的深度大于或等于后续形成的第二源漏掺杂区与所述第一面101之间的间距。其目的在于将相邻的存储单元完全隔开。
请参考图10，在所述第一开口113的侧壁和底部表面形成内衬层114。
在本实施例中，所述内衬层114的形成工艺采用原子层沉积工艺。
在本实施例中，所述内衬层114的材料采用氧化硅。在其他实施例中，所述内衬层的材料还可以采用氮化硅。
请参考图11，在所述内衬层114上形成牺牲层115，所述牺牲层115的顶部表面高度低于所述第一面101。
在本实施例中，所述牺牲层115的形成方法包括：在所述第一开口113内以及所述第一面101上形成牺牲材料层(未图示)；回刻蚀所述牺牲材料层，形成所述牺牲层115。
在本实施例中，所述牺牲层115的材料与所述内衬层114的材料不同，所述牺牲层115的材料采用碳。在其他实施例中，所述牺牲层的材料还可以采用氧化硅或氮化硅，但是需要保证所述牺牲层的材料与所述内衬层的材料不同即可。
请参考图12，在所述牺牲层115上形成第一封闭层116，所述第一封闭层116填充满所述第一开口113，且所述第一封闭层116内具有释放口117，所述释放口117暴露出所述牺牲层115的部分顶部表面。
在本实施例中，所述释放口117的形成方法包括：在所述第一面101上形成第四图形化层(未图示)，所述第四图形化层暴露出所述第一封闭层116的部分顶部表面；以所述第四图形化层为掩膜，采用刻蚀工艺自所述第一面101向所述第二面102的方向进行刻蚀，形成所述释放口117。
在本实施例中，所述释放口117沿所述第一方向X具有第一宽度尺寸d1，所述牺牲层115沿所述第一方向X具有第二宽度尺寸d2。由于所述释放口117用于后续去除所述牺牲层115形成空腔，在去除所述牺牲层115之后，还需要将所述释放口117填充以封闭所述空腔。因此，为了降低填充所述释放口117的过程中对所述空腔造成的影响，所述第一宽度尺寸d1需要远小于所述第二宽度尺寸d2。
在本实施例中，所述第一宽度尺寸d1与所述第二宽度尺寸d2之比为：1：2～1：10。
在本实施例中，所述牺牲层的材料还要保证与所述第一封闭层116的材料不同，所述第一封闭层116的材料采用氧化硅；在其他实施例中，所述第一封闭层的材料还可以采用氮化硅。
请参考图13，由所述释放口117去除所述牺牲层115，在所述第一开口113内形成空腔118。
在本实施例中，去除所述牺牲层115的工艺采用湿法刻蚀工艺。在其他实施例中，去除所述牺牲层的工艺还可以采用干法刻蚀工艺。
在本实施例中，所述空腔118沿所述第二方向Y的投影为矩形。
请参考图14，在形成所述空腔118之后，在所述释放口117内形成第二封闭层119以封闭所述空腔118。
在本实施例中，所述第一封闭层116的材料和所述第二封闭层119的材料不同。
在本实施例中，所述第二封闭层119的材料采用氮化硅。
在其他实施例中，所述第一封闭层的材料和所述第二封闭层的材料还可以相同。即所述第一封闭层和所述第二封闭层的材料均采用氧化硅或均材料氮化硅。
请继续参考图14，在形成所述第二封闭层119之后，自所述第一面101向所述第二面102对所述介质层109、以及位于所述介质层109上的所述内衬层114、第一封闭层116和所述第二封闭层进行化学机械研磨处理，直至暴露出所述沟道区105表面为止。
在本实施例中，通过所述牺牲层115能够有效定义所述空腔118的形成位置和形成尺寸，以提升所述空腔118的均一性。而且通过调节所述内衬层114的厚度、以及所述牺牲层115的高度，能够使得所述空腔118的形成位置和形成尺寸可控。
请参考图15，在每个所述沟道区105内形成第一源漏掺杂区120，所述第一面101暴露出所述第一源漏掺杂区120。
在本实施例中，在每个所述沟道区105内形成第一源漏掺杂区120，所述第一面101暴露出所述第一源漏掺杂区120的方法包括：采用离子注入工艺，自所述第一面101向所述第二面102进行第一离子的注入处理，在每个所述沟道区105内形成所述第一源漏掺杂区120。
在本实施例中，所述第一离子采用N型离子；在其他实施例中，所述第一离子还可以采用P型离子。
请参考图16，在所述第一面101上形成若干电容结构122，每个所述电容结构122与一个所述第一源漏掺杂区120电连接。
在本实施例中，在形成所述电容结构122之前，还包括：在所述第一面101上形成若干电容接触123，每个所述电容接触123与一个所述第一源漏掺杂区120电连接；所述电容结构122通过所述电容接触123与所述第一源漏掺杂区120电连接。
在其他实施例中，还可以不形成所述电容接触。
请参考图17，自所述第二面102向所述第一面101的方向对所述衬底100进行减薄处理。
自所述第二面102向所述第一面101的方向对所述衬底100进行减薄处理的工艺包括物理机械研磨工艺、化学机械研磨工艺或是湿法刻蚀工艺。在本实施例中，自所述第二面102向所述第一面101的方向对所述衬底100进行减薄处理的工艺采用化学机械研磨工艺。
所述减薄处理直至暴露出所述隔离层106的表面为止。
在本实施例中，所述隔离结构112的深度等于所述隔离层106的深度。因此，在所述减薄处理之后，所述第二面还暴露出所述隔离结构112的表面。
在其他实施例中，所述隔离结构还可以小于所述隔离层的深度，在所述减薄处理之后，所述第二面不暴露出所述隔离结构的表面。
请参考图18，在每个所述沟道区105内形成第二源漏掺杂区124，所述第二面102暴露出所述第二源漏掺杂区124。
在本实施例中，在每个所述沟道区105内形成第二源漏掺杂区124，所述第二面102暴露出所述第二源漏掺杂区124的方法包括：采用离子注入工艺，自所述第二面102向所述第一面101进行第二离子的注入处理，在每个所述沟道区105内形成所述第二源漏掺杂区124。
所述第二离子与所述第一离子的电学类型相同。
在本实施例中，所述第二离子采用N型离子；在其他实施例中，当所述第一离子采用P型离子时，所述第二离子还可以采用P型离子。
在本实施例中，所述第二源漏掺杂区124的深度大于所述字线栅结构111与所述第二面102之间的间距；在其他实施例中，所述第二源漏掺杂区的深度还可以等于所述字线栅结构与所述第二面之间的间距。
自此，所述衬底100内形成了若干晶体管。
请参考图19，在所述第二面102上形成若干平行于所述第一方向X的位线层125，每个所述位线层125与一个所述有源区103中的若干所述第二源漏掺杂区124电连接。
在本实施例中，通过将所述电容结构122和所述位线层125分别排布在所述第一面101和第二面102上，能够增大所述电容结构122和所述位线层125在排布时的空间，进而有效降低电路布线以及制造工艺的难度，还能够有效减小单个存储结构占用的面积，从而提升存储器的存储密度。另外，在形成所述电容结构122和所述位线层125的过程中，可以从所述第一面101和第二面102分别进行，能够有效提升制程效率。
从曝光工艺的角度来说，由于所述电容结构122呈孔状结构，所述位线层125呈线状结构，孔状结构曝光的难度较大，线状结构的曝光难度相对容易一些，且从所述第二面102进行工艺的时候曝光要求更高。因此，将曝光难度较大的所述电容结构122排布在所述第一面101，将曝光难度较小的所述位线层125排布在所述第二面102上，能够有效减小曝光工艺的难度。
从信号引出的角度来说，所述电容结构122的上电极板和所述位线层125需要引出。由于在同一个所述动态随机存取存储器内，各个所述电容结构122的上电极板是彼此相连的，进而形成面积较大的导电区域，因此，所述电容结构122的引出较为容易。所述位线层125的线宽较小，相应的引出比较困难。由于，在形成所述动态随机存取存储器的过程中，信号的引出是从所述第二面102完成，因此，将引线难度较小的所述电容结构122排布在所述第一面101，将引线难度较大的所述位线层125排布在所述第二面102，能够有效减低信号引出时的工艺难度。
在本实施例中，以一个所述电容结构122和一个所述晶体管为一个单元排成二维矩阵。基本的操作机制分为读(Read)和写(Write)，读的时候先让所述位线层125先充电到操作电压的一半，然后再把所述晶体管打开，让所述位线层125和所述电容结构122产生电荷共享的现象。若内部存储的值为1，则所述位线层125的电压会被电荷共享抬高到高于操作电压的一半；反之，若内部存储的值为0，则会把所述位线层125的电压拉低到低于操作电压的一半，得到了所述位线层125的电压后，再经过放大器来判别出内部的值为0或1。写的时候会把所述晶体管打开，若要写1时则把所述位线层125的电压抬高到操作电压使所述电容结构122上存储操作电压；若要写0时则把所述位线层125降低到0伏特使所述电容结构122内部没有电荷。
在本实施例中，在形成若干所述位线层125之前，还包括：形成若干导电插塞126，若干所述导电插塞126分别将每个所述位线层125与对应的一个所述有源区103内的若干所述第二源漏掺杂区124电连接；在其他实施例中，还可以不形成所述导电插塞。
所述位线层125的材料包括金属，所述金属包括钨、铝、铜等。在本实施例中，所述位线层125的材料采用钨。
在本实施例中，所述位线层125的形成方法包括：在所述第二面102上形成位线材料层(未图示)；在所述位线材料层上形成第五图形化层(未图示)，所述第五图形化层暴露出部分所述位线材料层；以所述第五图形化层为掩膜自所述第二面102向所述第一面101刻蚀所述位线材料层，形成若干所述位线层125。
形成所述位线材料层的工艺包括：金属电镀工艺、选择性金属生长工艺或沉积工艺；所述沉积工艺包括是化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。在本实施例中，所述位线材料层的形成工艺采用原子层沉积工艺。
相应的，本发明实施例中还提供了一种动态随机存取存储器，请继续参考图19，包括：衬底100，所述衬底100具有相对的第一面101和第二面102，所述衬底100包括若干相互分立且平行于第一方向X的有源区103，且若干所述有源区103沿第二方向Y排列，所述第一方向X与所述第二方向Y垂直，每个所述有源区103均包括若干字线区104和若干沟道区105，且每个所述有源区103中的若干所述字线区104和若干所述沟道区105沿所述第一方向X间隔排列；位于每个所述字线区104内的字线栅沟槽107，所述字线栅沟槽107自所述第一面101向所述第二面102延伸，且所述字线栅沟槽107沿所述第二方向Y贯穿所述有源区103；位于每个所述字线栅沟槽107内的至少一个字线栅结构111；位于每个所述沟道区105内的第一开口113；位于所述第一开口113的侧壁和底部表面的内衬层114；位于所述第一开口113内的空腔118；位于所述第一开口113内的第一封闭层116，所述第一封闭层116位于所述空腔118上；位于所述第一封闭层116内的第二封闭层119。
在本实施例中，所述第一封闭层116的材料和所述第二封闭层119的材料不同。
在本实施例中，所述第一封闭层116的材料采用氧化硅，所述第二封闭层119的材料采用氮化硅。
在其他实施例中，所述第一封闭层的材料还可以采用氮化硅。
在其他实施例中，所述第一封闭层的材料和所述第二封闭层的材料还可以相同。即所述第一封闭层的材料和所述第二封闭层的材料均采用氧化硅或均采用氮化硅。
在本实施例中，所述空腔118沿所述第二方向Y的投影为矩形。
在本实施例中，每个所述字线栅沟槽107内具有两个相互分立的所述字线栅结构111，两个所述字线栅结构111之间具有隔离结构112。
在本实施例中，还包括：位于每个所述沟道区105内的第一源漏掺杂区120，所述第一面101暴露出所述第一源漏掺杂区120；位于所述第一面101上的若干电容结构122，每个所述电容结构122与一个所述第一源漏掺杂区120电连接；位于每个所述沟道区105内的第二源漏掺杂区124，所述第二面102暴露出所述第二源漏掺杂区124；位于所述第二面102上的若干平行于所述第一方向X的位线层125，每个所述位线层125与一个所述有源区103中的若干所述第二源漏掺杂区124电连接。
在本实施例中，所述第二源漏掺杂区124的深度大于或等于所述字线栅结构111与所述第二面102之间的间距。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种动态随机存取存储器的形成方法，其特征在于，包括：
提供衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干相互分立且平行于第一方向的有源区，且若干所述有源区沿第二方向排列，所述第一方向与所述第二方向垂直，每个所述有源区均包括若干字线区和若干沟道区，且每个所述有源区中的若干所述字线区和若干所述沟道区沿所述第一方向间隔排列；
在每个所述字线区内形成字线栅沟槽，所述字线栅沟槽自所述第一面向所述第二面延伸，且所述字线栅沟槽沿所述第二方向贯穿所述有源区；
在每个所述字线栅沟槽内形成至少一个字线栅结构；
自所述第一面向所述第二面的方向刻蚀部分所述沟道区，在所述衬底内形成若干平行于所述第二方向的第一开口；
在所述第一开口的侧壁和底部表面形成内衬层；
在所述内衬层上形成牺牲层，所述牺牲层的顶部表面高度低于所述第一面；
在所述牺牲层上形成第一封闭层，所述第一封闭层填充满所述第一开口，且所述第一封闭层内具有释放口，所述释放口暴露出所述牺牲层的部分顶部表面；
由所述释放口去除所述牺牲层，在所述第一开口内形成空腔；
在形成所述空腔之后，在所述释放口内形成第二封闭层以封闭所述空腔。
2.如权利要求1所述动态随机存取存储器的形成方法，其特征在于，所述第一封闭层的材料和所述第二封闭层的材料相同或不同。
3.如权利要求2所述动态随机存取存储器的形成方法，其特征在于，所述第一封闭层的材料包括：氧化硅或氮化硅；所述第二封闭层的材料包括：氧化硅或氮化硅。
4.如权利要求1所述动态随机存取存储器的形成方法，其特征在于，所述牺牲层的形成方法包括：在所述第一开口内以及所述第一面上形成牺牲材料层；回刻蚀所述牺牲材料层，形成所述牺牲层。
5.如权利要求1所述动态随机存取存储器的形成方法，其特征在于，所述牺牲层的材料与所述内衬层的材料不同，所述牺牲层的材料包括：氧化硅、氮化硅或碳。
6.如权利要求1所述动态随机存取存储器的形成方法，其特征在于，所述空腔沿所述第二方向的投影为矩形。
7.如权利要求1所述动态随机存取存储器的形成方法，其特征在于，所述释放口沿所述第一方向具有第一宽度尺寸，所述牺牲层沿所述第一方向具有第二宽度尺寸，所述第一宽度尺寸与所述第二宽度尺寸之比为：1：2～1：10。
8.如权利要求1所述动态随机存取存储器的形成方法，其特征在于，每个所述字线栅沟槽内具有两个相互分立的所述字线栅结构，两个所述字线栅结构之间具有隔离结构。
9.如权利要求8所述动态随机存取存储器的形成方法，其特征在于，两个所述字线栅结构、以及位于两个所述字线栅结构之间的隔离结构的形成方法包括：在每个所述字线栅沟槽内形成初始字线栅结构；自所述第一面向所述第二面的方向刻蚀部分所述初始字线栅结构若干隔离开口，所述隔离开口自所述第一面向所述第二面的方向贯穿所述初始字线栅结构，使得所述初始字线栅结构形成相互分立的两个所述字线栅结构；在所述隔离开口内形成所述隔离结构。
10.如权利要求1所述动态随机存取存储器的形成方法，其特征在于，在形成所述第二封闭层之后，还包括：在每个所述沟道区内形成第一源漏掺杂区，所述第一面暴露出所述第一源漏掺杂区；在所述第一面上形成若干电容结构，每个所述电容结构与一个所述第一源漏掺杂区电连接；自所述第二面向所述第一面的方向对所述衬底进行减薄处理；在每个所述沟道区内形成第二源漏掺杂区，所述第二面暴露出所述第二源漏掺杂区；在所述第二面上形成若干平行于所述第一方向的位线层，每个所述位线层与一个所述有源区中的若干所述第二源漏掺杂区电连接。
11.如权利要求10所述动态随机存取存储器的形成方法，其特征在于，所述第二源漏掺杂区的深度大于或等于所述字线栅结构与所述第二面之间的间距。
12.一种动态随机存取存储器，其特征在于，包括：
衬底，所述衬底具有相对的第一面和第二面，所述衬底包括若干相互分立且平行于第一方向的有源区，且若干所述有源区沿第二方向排列，所述第一方向与所述第二方向垂直，每个所述有源区均包括若干字线区和若干沟道区，且每个所述有源区中的若干所述字线区和若干所述沟道区沿所述第一方向间隔排列；
位于每个所述字线区内的字线栅沟槽，所述字线栅沟槽自所述第一面向所述第二面延伸，且所述字线栅沟槽沿所述第二方向贯穿所述有源区；
位于每个所述字线栅沟槽内的至少一个字线栅结构；
位于每个所述沟道区内的第一开口；
位于所述第一开口的侧壁和底部表面的内衬层；
位于所述第一开口内的空腔；
位于所述第一开口内的第一封闭层，所述第一封闭层位于所述空腔上；
位于所述第一封闭层内的第二封闭层。
13.如权利要求12所述动态随机存取存储器，其特征在于，所述第一封闭层的材料和所述第二封闭层的材料相同或不同。
14.如权利要求13所述动态随机存取存储器，其特征在于，所述第一封闭层的材料包括：氧化硅或氮化硅；所述第二封闭层的材料包括：氧化硅或氮化硅。
15.如权利要求12所述动态随机存取存储器，其特征在于，所述空腔沿所述第二方向的投影为矩形。
16.如权利要求12所述动态随机存取存储器，其特征在于，每个所述字线栅沟槽内具有两个相互分立的所述字线栅结构，两个所述字线栅结构之间具有隔离结构。
17.如权利要求12所述动态随机存取存储器，其特征在于，还包括：位于每个所述沟道区内的第一源漏掺杂区，所述第一面暴露出所述第一源漏掺杂区；位于所述第一面上的若干电容结构，每个所述电容结构与一个所述第一源漏掺杂区电连接；位于每个所述沟道区内的第二源漏掺杂区，所述第二面暴露出所述第二源漏掺杂区；位于所述第二面上的若干平行于所述第一方向的位线层，每个所述位线层与一个所述有源区中的若干所述第二源漏掺杂区电连接。
18.如权利要求17所述动态随机存取存储器，其特征在于，所述第二源漏掺杂区的深度大于或等于所述字线栅结构与所述第二面之间的间距。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211033525.6A CN115377108B (zh) | 2022-08-26 | 2022-08-26 | 动态随机存取存储器及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211033525.6A CN115377108B (zh) | 2022-08-26 | 2022-08-26 | 动态随机存取存储器及其形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN115377108A CN115377108A (zh) | 2022-11-22 |
| CN115377108B true CN115377108B (zh) | 2024-05-14 |
Family
ID=84067875
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211033525.6A Active CN115377108B (zh) | 2022-08-26 | 2022-08-26 | 动态随机存取存储器及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN115377108B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117042451B (zh) * | 2023-10-08 | 2024-02-02 | 芯盟科技有限公司 | 半导体结构及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109904169A (zh) * | 2019-02-14 | 2019-06-18 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
| WO2020263339A1 (en) * | 2019-06-28 | 2020-12-30 | Sandisk Technologies Llc | Ferroelectric memory device containing word lines and pass gates and method of forming the same |
| CN113644064A (zh) * | 2020-04-27 | 2021-11-12 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、存储器及其形成方法 |
| WO2022037004A1 (zh) * | 2020-08-20 | 2022-02-24 | 长鑫存储技术有限公司 | 集成电路存储器及其制备方法、半导体集成电路器件 |
-
2022
- 2022-08-26 CN CN202211033525.6A patent/CN115377108B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109904169A (zh) * | 2019-02-14 | 2019-06-18 | 长江存储科技有限责任公司 | 3d nand存储器的形成方法 |
| WO2020263339A1 (en) * | 2019-06-28 | 2020-12-30 | Sandisk Technologies Llc | Ferroelectric memory device containing word lines and pass gates and method of forming the same |
| CN113644064A (zh) * | 2020-04-27 | 2021-11-12 | 长鑫存储技术有限公司 | 半导体结构及其形成方法、存储器及其形成方法 |
| WO2022037004A1 (zh) * | 2020-08-20 | 2022-02-24 | 长鑫存储技术有限公司 | 集成电路存储器及其制备方法、半导体集成电路器件 |
Non-Patent Citations (1)
| Title |
|---|
| SiC MESFET工艺技术研究与器件研制;商庆杰;潘宏菽;陈昊;霍玉柱;杨霏;默江辉;冯震;;半导体技术;20090603(第06期);全文 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN115377108A (zh) | 2022-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112864158B (zh) | 动态随机存取存储器及其形成方法 | |
| US8202781B2 (en) | Semiconductor device having vertical pillar transistors and method for manufacturing the same | |
| CN112909001B (zh) | 动态随机存取存储器及其形成方法 | |
| CN113707660B (zh) | 动态随机存取存储器及其形成方法 | |
| US9048293B2 (en) | Semiconductor device and method for manufacturing the same | |
| CN112071841A (zh) | 半导体结构及其形成方法 | |
| CN113192956B (zh) | 动态随机存取存储器及其形成方法 | |
| CN114121961B (zh) | 动态随机存取存储器及其形成方法 | |
| CN114121821A (zh) | 动态随机存取存储器的形成方法 | |
| CN115377108B (zh) | 动态随机存取存储器及其形成方法 | |
| CN113192955B (zh) | 半导体结构及半导体结构的形成方法 | |
| CN113437068B (zh) | 动态随机存取存储器及其形成方法 | |
| US5539230A (en) | Chimney capacitor | |
| CN115346986B (zh) | 动态随机存取存储器及其形成方法 | |
| KR100213189B1 (ko) | 반도체메모리장치 및 그 제조방법 | |
| CN115295550A (zh) | 半导体结构及其形成方法 | |
| CN114373720A (zh) | 动态随机存取存储器的形成方法 | |
| CN113517292A (zh) | 半导体结构及其形成方法 | |
| CN113540094A (zh) | 半导体结构及其形成方法 | |
| CN115312519B (zh) | 动态随机存取存储器及其形成方法 | |
| EP4369881A1 (en) | Semiconductor structure, and manufacturing method for semiconductor structure | |
| CN116137781A (zh) | 存储器及其形成方法 | |
| US20230389261A1 (en) | Semiconductor structure and method for forming semiconductor structure | |
| CN117529105B (zh) | 半导体结构及其形成方法 | |
| CN117794236A (zh) | 半导体结构的制造方法和半导体结构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |