CN113192955B - 半导体结构及半导体结构的形成方法 - Google Patents

Abstract

一种半导体结构及半导体结构的形成方法，结构包括：衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；位于所述衬底内的若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；位于第一凹槽内的字线栅极结构，所述字线栅极结构内包括相对的第一侧区和第二侧区，所述第二侧区与所述有源区邻接；位于字线栅极结构第一侧区和有源区之间的密闭腔。所述半导体结构的性能得到提升。

Description

半导体结构及半导体结构的形成方法

技术领域

本发明涉及半导体制造领域，尤其涉及一种半导体结构及半导体结构的形成方法。

背景技术

动态随机存取存储器（Dynamic Random Access Memory，简称DRAM）是一种半导体存储器，主要的作用原理是利用电容内存储电荷的多寡来代表一个二进制比特（bit）是1还是0。

动态随机存取存储器(DRAM)的基本存储单元由一个晶体管和一个存储电容组成，而存储阵列由多个存储单元组成。因此，存储器芯片面积的大小就取决于基本存储单元的面积大小。

现有的动态随机存取存储器还有待改善。

发明内容

本发明解决的技术问题是提供一种半导体结构及半导体结构的形成方法，以提升动态随机存取存储器的性能。

为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；位于所述衬底内的若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；位于第一凹槽内的字线栅极结构，所述字线栅极结构内包括相对的第一侧区和第二侧区，所述第二侧区与所述有源区邻接；位于字线栅极结构第一侧区和有源区之间的密闭腔。

可选的，还包括：位于字线栅极结构顶部表面、有源区顶部表面和密闭腔顶部的第一介质层。

可选的，还包括：位于所述密闭腔侧壁表面和底部表面的第二介质层。

可选的，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表面的栅介质层以及位于栅介质层表面的栅极层。

可选的，所述密闭腔在朝向衬底第二面的方向上的底部平面低于所述栅极层高度的二分之一。

可选的，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。

可选的，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。

可选的，所述第二分部的高度与第一分部高度的比例范围为1:4~4:1。

可选的，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述密闭腔在朝向衬底第二面的方向上的底部平面低于所述第二分部在朝向衬底第二面的方向上的底部平面。

可选的，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述密闭腔在朝向衬底第二面的方向上的底部平面低于所述第一分部在朝向衬底第二面的方向上的底部平面。

可选的，所述密闭腔的深宽比的比值范围为10~30。

可选的，还包括: 位于各所述有源区的第一面上的若干电容结构；位于衬底第二面上的若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结构平行于第二方向。

可选的，还包括：位于有源区的第一面的第一掺杂区；各电容结构分别与一个第一掺杂区电连接。

可选的，所述电容结构在有源区的第一面上的投影至少与部分所述第一掺杂区重合。

可选的，所述字线栅极结构朝向衬底第一面的顶部表面低于所述第一掺杂区朝向衬底第二面的底部表面。

可选的，还包括：位于有源区的第二面的第二掺杂区；各位线结构分别与一个有源区内的第二掺杂区电连接。

可选的，相邻有源区之间具有隔离结构；所述衬底第二面暴露出所述隔离结构。

相应地，本发明技术方案还提供一种半导体结构的形成方法，包括：提供衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；在所述衬底内形成若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；在第一凹槽内形成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区和第二侧区，所述第一侧区和第二侧区分别与所述有源区邻接；去除所述第一侧区以及与第一侧区邻接的部分所述有源区，形成字线栅极结构，并在所述字线栅极结构和有源区之间形成第二凹槽；封闭所述第二凹槽顶部，在字线栅极结构和有源区之间形成密闭腔。

可选的，所述密闭腔的形成方法包括：在第二凹槽顶部、字线栅极结构顶部表面和有源区顶部表面形成第一介质层，所述第一介质层封闭所述第二凹槽形成密闭腔。

可选的，形成所述第一介质层的工艺包括化学气相沉积工艺或物理气相沉积工艺。

可选的，在第二凹槽顶部、字线栅极结构顶部表面和有源区顶部表面形成第一介质层之前，还包括：在第二凹槽侧壁表面和底部表面形成第二介质层。

可选的，在第二凹槽侧壁表面和底部表面形成第二介质层的工艺包括原子层沉积工艺。

可选的，其特征在于，所述第二凹槽的深宽比的比值范围为10~30。

可选的，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表面的栅介质层以及位于栅介质层表面的栅极层。

可选的，所述第二凹槽在朝向衬底第二面的方向上的底部平面低于所述栅极层高度的二分之一。

可选的，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。

可选的，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。

可选的，所述第二分部的高度与第一分部高度的比例范围为1:4~4:1。

可选的，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第二凹槽在朝向衬底第二面的方向上的底部平面低于所述第二分部在朝向衬底第二面的方向上的底部平面。

可选的，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述第二凹槽在朝向衬底第二面的方向上的底部平面低于所述第一分部在朝向衬底第二面的方向上的底部平面。

可选的，所述初始字线栅极结构的形成方法包括：在第一凹槽侧壁表面和底部表面以及衬底第一面的有源区顶部表面形成初始栅介质材料层；在初始栅介质材料层上形成初始第一分部；回刻蚀所述初始第一分部，直至所述初始第一分部顶部表面低于所述衬底第一面的有源区顶部表面且暴露出第一凹槽侧壁的部分初始栅介质材料层，形成第一分部；在第一分部上形成初始第二分部；平坦化所述初始第二分部和衬底第一面的有源区顶部的初始栅介质材料层，直至暴露出衬底第一面的有源区顶部表面，形成栅介质层和过渡第二分部；回刻蚀所述过渡第二分部，形成所述第二分部。

可选的，还包括: 在各所述有源区的第一面上形成若干电容结构；在衬底第二面上形成若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结构平行于第二方向。

可选的，相邻有源区之间具有隔离结构；在衬底第二面上形成若干位线结构的方法包括：对所述衬底第二面进行减薄，直至暴露出隔离结构表面；对减薄后的有源区的第二面进行离子注入，在有源区内形成第二掺杂区；在第二掺杂区上形成若干位线结构，各位线结构分别与一个有源区内的第二掺杂区电连接。

可选的，形成初始字线栅极结构之后，去除所述第一侧区以及与第一侧区邻接的部分所述有源区之前，还包括：对所述有源区的第一面表面进行离子注入，在有源区内形成第一掺杂区；各电容结构分别与一个第一掺杂区电连接。

可选的，所述电容结构在有源区的第一面上的投影至少与部分所述第一掺杂区重合。

可选的，所述字线栅极结构朝向衬底第一面的顶部表面低于所述第一掺杂区朝向衬底第二面的底部平面。

与现有技术相比，本发明的技术方案具有以下有益效果：

本发明的半导体结构，所述字线栅极结构位于第一凹槽内，所述字线栅极结构内包括相对的第一侧区和第二侧区，所述第二侧区与所述有源区邻接，所述字线栅极结构第一侧区和有源区之间具有密闭腔。一方面，所述密闭腔能够将字线栅极结构第一侧区与有源区隔离开来，从而所述字线栅极结构开启时，所述字线栅极结构只控制与第二侧区相邻的沟道，减少了影响与第一侧区相邻沟道控制的情况，从而减少了漏电流，提升了半导体结构的性能；另一方面，所述密闭腔具有较小的介电常数，从而所述字线栅极结构和有源区之间的寄生电容减小，能够提升半导体器件的工作效率。

进一步，所述栅极层的材料包括多晶硅或钨，所述第二凹槽在朝向衬底第二面的方向上的底部平面低于所述栅极层高度的二分之一，从而能够确保字线栅极结构第一侧区的沟道能够完全被隔离开。

进一步，所述栅极层包括第一分部和位于第一分部上的第二分部，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第二凹槽在朝向衬底第二面的方向上的底部平面低于所述第二分部在朝向衬底第二面的方向上的底部平面。从而所述第二凹槽的底部平面只用确保低于所述第二分部的底部平面，即可达到隔离字线栅极结构第一侧区的沟道的效果。

附图说明

图1至图23是本发明一实施例中半导体结构形成过程的结构示意图；

图24至图26是本发明另一实施例中半导体结构形成过程的结构示意图；

图27是本发明另一实施例中半导体结构形成过程的剖面结构示意图。

具体实施方式

如背景技术所述，现有的动态随机存取存储器还有待改善。

具体地，为了减少单个动态随机存取存储器单元的面积，通常会将字线栅埋入沟道内，以提高存储阵列单元的密度。

然而，字线栅与沟道之间的距离较近，当字线栅开启时，容易影响相邻字线栅控制的沟道，从而引起漏电流，从而引起相邻字线栅所对应的存储单元的电荷量的变化，从而改变存储单元的值，使存储的数据失效。

为了解决上述问题，本发明提供一种半导体结构及半导体结构的形成方法，所述字线栅极结构位于第一凹槽内，所述字线栅极结构内包括相对的第一侧区和第二侧区，所述第二侧区与所述有源区邻接，所述字线栅极结构第一侧区和有源区之间具有密闭腔。一方面，所述密闭腔能够将字线栅极结构第一侧区与有源区隔离开来，从而所述字线栅极结构开启时，所述字线栅极结构只控制与第二侧区相邻的沟道，减少了影响与第一侧区相邻沟道控制的情况，从而减少了漏电流，提升了半导体结构的性能；另一方面，所述密闭腔具有较小的介电常数，从而所述字线栅极结构和有源区之间的寄生电容减小，能够提升半导体器件的工作效率。

为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

图1至图23是本发明一实施例中半导体结构形成过程的结构示意图。

请参考图1和图2，图2为图1衬底第一面300的俯视图，图1为图2沿剖面线AA1方向的剖面结构示意图，提供衬底200，所述衬底包括相对的第一面300和第二面400，所述衬底包括若干相互分立的有源区201，若干所述有源区201沿第一方向X排列，且若干所述有源区201平行于第二方向Y，所述第一方向X与第二方向Y相互垂直。

在本实施例中，所述衬底200的材料为硅。

在其他实施例中，所述衬底的材料包括碳化硅、硅锗、Ⅲ-Ⅴ族元素构成的多元半导体材料、绝缘体上硅（SOI）或者绝缘体上锗（GOI）。其中，Ⅲ-Ⅴ族元素构成的多元半导体材料包括InP、GaAs、GaP、InAs、InSb、InGaAs或者InGaAsP。

在本实施例中，相邻有源区201之间具有隔离结构202。

所述隔离结构202的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。

在本实施例中，所述隔离结构202的材料包括氧化硅。

请参考图3、图4和图5，图5为图4和图3衬底第一面300的俯视图，图3为图5沿剖面线BB1方向的剖面结构示意图，图4为图5沿剖面线CC1方向的剖面结构示意图，在所述衬底200内形成若干第一凹槽203，所述第一凹槽203自第一面300向第二面400延伸，若干所述第一凹槽203沿第二方向Y排列，且所述第一凹槽203沿第一方向X贯穿若干所述有源区201。

所述第一凹槽203的形成方法包括：在衬底第一面300上形成图形化的掩膜层（未图示），所述图形化的掩膜层暴露出部分所述有源区201表面；以所述图形化的掩膜层为掩膜刻蚀所述有源区201，在衬底内形成所述第一凹槽203。

在本实施例中，所述第一凹槽203朝向衬底第二面400的底部平面高于所述隔离结构202朝向衬底第二面400的底部平面。为后续在衬底第二面400形成第二掺杂区留有物理空间。

请参考图6和图7，图7为图6衬底第一面300的俯视图，图6为图7沿剖面线DD1方向的剖面结构示意图，在第一凹槽203内形成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区（未标示）和第二侧区（未标示），所述第一侧区和第二侧区分别与所述有源区201邻接。

所述初始字线栅极结构包括位于第一凹槽203侧壁表面和底部表面的初始栅介质层204以及位于初始栅介质层204表面的初始栅极层205。

所述初始字线栅极结构朝向衬底第一面300的顶部表面低于所述有源区201第一面300表面，为后续在有源区201第一面300形成第一掺杂区提供物理空间。

所述初始字线栅极结构的形成方法包括：在第一凹槽203侧壁表面和底部表面、有源区201第一面300表面形成栅介质材料层（未图示）；在栅介质材料层上形成栅极材料层（未图示）；平坦化所述栅极材料层和栅介质材料层，直至暴露出有源区201表面，形成过渡初始字线栅极结构；回刻蚀所述过渡初始字线栅极结构，直至暴露出部分所述第一凹槽203侧壁，形成所述初始字线栅极结构。

在本实施例中，所述初始栅介质层204的材料包括氧化硅或低K（K小于3.9）材料；所述初始栅极层205的材料包括多晶硅。

在另一实施例中，所述初始栅介质层的材料包括高介电常数材料，所述高介电常数材料的介电常数大于3.9，所述高介电常数的材料包括氧化铝或氧化铪；所述初始栅极层的材料包括金属，所述金属包括钨。

在另一实施例中，所述初始字线栅极结构还包括初始功函数层，所述初始功函数层位于所述初始栅介质层和初始栅极层之间。所述初始功函数层的材料包括N型功函数材料或P型功函数材料，所述N型功函数材料包括钛铝，所述P型功函数材料包括氮化钛或氮化钽。

在其他实施例中，所述初始栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。

请参考图8和图9，图9为图8衬底第一面300的俯视图，图8为图9沿剖面线EE1方向的剖面结构示意图，形成初始字线栅极结构之后，对所述有源区201的第一面300表面进行离子注入，在有源区201内形成第一掺杂区206。

所述初始字线栅极结构朝向衬底第一面300的顶部表面低于所述第一掺杂区206朝向衬底第二面400的底部平面。从而后续字线栅极结构在有源区201内形成的沟道不会与第一掺杂区206发生重合，避免第一掺杂区206的性能受到影响。

所述第一掺杂区206内具有掺杂离子，所述掺杂离子的类型为N型或P型；所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、硼氟离子或铟离子。

请参考图10，图10为在图8基础上的结构示意图，去除所述第一侧区以及与第一侧区邻接的部分所述有源区201，形成字线栅极结构，并在所述字线栅极结构和有源区201之间形成第二凹槽207。

所述字线栅极结构包括位于第一凹槽203部分侧壁表面和底部表面的栅介质层208以及位于栅介质层208表面的栅极层209。所述字线栅极结构位于衬底内，从而能够节省垂直衬底表面方向上的空间，能够提高存储阵列单元的密度。

去除所述第一侧区以及与第一侧区邻接的部分所述有源区201，从而使得所述字线栅极结构只有第二侧与有源区201都接触，从而工作时产生一个沟道，使得所述晶体管满足性能要求，开启和关断容易控制，从而能够减少漏电流。

在本实施例中，所述第二凹槽207在朝向衬底第二面400的方向上的底部平面低于所述栅极层209高度的二分之一。从而能够确保后续在第二凹槽207内形成的第一隔离结构的隔离作用使得字线栅极结构第一侧区的沟道能够完全关断，能够减少漏电流。

在本实施例中，去除所述第一侧区以及与第一侧区邻接的部分所述有源区201的工艺包括干法刻蚀工艺。所述干法刻蚀工艺容易控制形成的第二凹槽207的深度和尺寸精度。

在本实施例中，所述第二凹槽207的深宽比的比值范围为10~30。

接下来，封闭所述第二凹槽207顶部，在字线栅极结构和有源区201之间形成密闭腔211。

请参考图11和图12，图12为图11的俯视图，图11为图12沿剖面线FF1方向的剖面结构示意图，在第二凹槽207顶部、字线栅极结构顶部表面和有源区顶部表面形成第一介质层210，所述第一介质层210封闭所述第二凹槽207形成密闭腔211。

所述第一介质层210的材料包括介电材料，所述介电材料包括氧化硅、氮化硅、碳化硅、碳氧化硅、氮氧化硅、氧化铝、氮化铝、氮碳化硅和氮碳氧化硅中的一种或多种的组合。

在本实施例中，所述第一介质层210的材料包括氧化硅。

形成所述第一介质层210的工艺包括化学气相沉积工艺或物理气相沉积工艺。所述化学气相沉积工艺或物理气相沉积工艺形成第一介质层210时，由于所述第二凹槽207的深宽比的比值较大，从而所述第一介质层210的材料容易先在第二凹槽207的顶部沉积将所述第二凹槽207封闭形成密闭腔211。

所述字线栅极结构第一侧区和有源区201之间具有密闭腔211。一方面，所述密闭腔211能够将字线栅极结构第一侧区与有源区201隔离开来，从而所述字线栅极结构开启时，所述字线栅极结构只控制与第二侧区相邻的沟道，减少了影响与第一侧区相邻沟道控制的情况，从而减少了漏电流，提升了半导体结构的性能；另一方面，所述密闭腔211具有较小的介电常数，从而所述字线栅极结构和有源区201之间的寄生电容减小，能够提升半导体器件的工作效率。

形成所述第一介质层210之后，还包括：平坦化所述第一介质层210，直至暴露出第一掺杂区206表面，以使得后续继续形成电容结构时，能够获得较为平整的表面，以便控制形成材料的厚度。

请参考图13和图14，图14为图13衬底第一面300的俯视图，图13为图14沿剖面线GG1方向的剖面结构示意图，在各所述有源区201的第一面上形成若干电容结构213，各电容结构213分别与一个第一掺杂区206电连接。

各所述电容结构213位于与所述第二侧区邻接的有源区201上，所述电容结构213在有源区201的第一面上的投影至少与部分所述第一掺杂区206重合。

在本实施例中，还包括：在第一掺杂区206上形成电容插塞212，所述电容插塞212电连接所述电容结构213和第一掺杂区206。

所述电容插塞212和电容结构213的形成方法包括：在第一介质层210上和有源区201的第一面300上形成第三介质层（未图示）；在第三介质层内形成第三凹槽（未图示）；在第三凹槽内形成开口（未图示），所述开口暴露出部分第一掺杂区206表面；在开口内形成电容插塞212，在第三凹槽内形成电容结构213。

形成电容插塞212和电容结构213的方法，在第三介质层内形成第三凹槽，在第三凹槽内形成开口，在开口内形成电容插塞，再在第三凹槽内形成电容结构。所述工艺窗口较大，工艺较简单，能够提升生产效率。

所述电容结构213包括：第一电极层（未图示）、第二电极层（未图示）和位于第一电极层与第二电极层之间的介电层（未图示）。

所述介电层的形状包括：平面型或“U”型。

当所述介电层的形状为平面型时，所述第一电极层的表面平整，所述第二电极层的表面平整。

当所述介电层的形状为“U”型时，所述第一电极层的表面为不平整的表面，所述第二电极层的表面为不平整的表面；或者，所述第一电极层的表面平整，所述第二电极层的表面平整。

所述第一电极层的材料包括：金属或金属氮化物；所述第二电极层的材料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。

所述电容插塞212的材料包括：金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。

在另一实施例中，能够不形成所述电容插塞，所述电容结构与第一掺杂区直接接触电连接。

所述电容结构的形成方法包括：在第一隔离结构上和有源区的第一面上形成第三介质层；在第三介质层内形成第三凹槽，所述第三凹槽暴露出部分第一掺杂区表面；在所述第三凹槽内形成电容结构。

接下来，在衬底第二面400上形成若干位线结构216，若干所述位线结构216沿第一方向X排列，且若干所述位线结构216平行于第二方向Y。所述位线结构216的形成过程请参考图15至图23。

请参考图15、图16和图17，图17为图15和图16衬底第二面400的俯视图，图15为图17沿剖面线HH1方向的剖面结构示意图，图16为图17沿剖面线JJ1方向的剖面结构示意图，对所述衬底第二面400进行减薄，直至暴露出隔离结构202表面。

对所述衬底第二面400进行减薄的方法包括：提供基底（未图示），所述基底表面与第三介质层表面键合；翻转所述基底和衬底，对所述衬底第二面400进行减薄。

对所述衬底第二面400进行减薄的工艺包括化学机械抛光工艺。

请参考图18、图19和图20，图20为图18和图19衬底第二面400的俯视图，图18为图20沿剖面线KK1方向的剖面结构示意图，图19为图20沿剖面线LL1方向的剖面结构示意图，对减薄后的有源区的第二面400进行离子注入，在有源区201内形成第二掺杂区214。

所述第二掺杂区214内具有掺杂离子，所述掺杂离子的类型为N型或P型；所述N型离子包括磷离子、砷离子或锑离子；所述P型离子包括硼离子、硼氟离子或铟离子。

在本实施例中，所述第二掺杂区214内的掺杂离子导电类型与第一掺杂区206内掺杂离子的导电类型相同。

请参考图21、图22和图23，图23为图21和图22衬底第二面400的俯视图，图21为图23沿剖面线MM1方向的剖面结构示意图，图22为图23沿剖面线NN1方向的剖面结构示意图，在第二掺杂区214上形成若干位线结构216，各位线结构216分别与一个有源区201内的第二掺杂区214电连接。

所述位线结构216的形成方法包括：在衬底第二面400有源区201上和隔离结构202上形成第六介质层215，所述第六介质层215内具有若干第四凹槽（未图示），所述第四凹槽暴露出第二掺杂区214表面；在第四凹槽内形成所述位线结构216。

所述位线结构216包括位于第四凹槽侧壁表面和底部表面的阻挡层（未图示），以及位于阻挡层上的位线层（未图示）。

所述阻挡层的材料包括金属氮化物；所述位线层的材料包括金属或金属氮化物；所述金属包括：铜、铝、钨、钴、镍和钽中的一种或多种的组合；所述金属氮化物包括氮化钽和氮化钛中的一种或多种的组合。

在另一实施例中，还包括：在第二掺杂区上形成位线插塞，所述位线插塞电连接所述位线结构与所述第二掺杂区。

至此，形成的半导体结构，一方面，所述电容结构213位于衬底第一面300，位线结构216位于衬底第二面400，从而大大简化了制造工艺的难度和成本；另一方面，所述字线栅极结构位于衬底内，从而能够节省垂直衬底表面方向上的空间，能够提高存储阵列单元的密度；再一方面，所述字线栅极结构第一侧区和有源区201之间具有密闭腔211，所述密闭腔211能够将字线栅极结构第一侧区与有源区201隔离开来，从而所述字线栅极结构开启时，所述字线栅极结构只控制与第二侧区相邻的沟道，减少了影响与第一侧区相邻沟道控制的情况，从而减少了漏电流，提升了半导体结构的性能；以及，所述密闭腔211具有较小的介电常数，从而所述字线栅极结构和有源区201之间的寄生电容减小，能够提升半导体器件的工作效率。

相应地，本发明实施例还提供一种半导体结构，请继续参考图21、图22和图23，包括：

衬底，所述衬底包括相对的第一面300和第二面400，所述衬底包括若干相互分立的有源区201，若干所述有源区201沿第一方向X排列，且若干所述有源区201平行于第二方向Y，所述第一方向X与第二方向Y相互垂直；

位于所述衬底内的若干第一凹槽（未图示），所述第一凹槽自第一面300向第二面400延伸，若干所述第一凹槽沿第二方向Y排列，且所述第一凹槽沿第一方向X贯穿若干所述有源区201；

位于第一凹槽内的字线栅极结构，所述字线栅极结构内包括相对的第一侧区（未标示）和第二侧区（未标示），所述第二侧区与所述有源区201邻接；

位于字线栅极结构第一侧区和有源区201之间的密闭腔211。

在本实施例中，还包括：位于字线栅极结构顶部表面、有源区顶部表面和密闭腔211顶部的第一介质层210。

在本实施例中，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表面的栅介质层208以及位于栅介质层208表面的栅极层209。

在本实施例中，所述密闭腔211在朝向衬底第二面的方向上的底部平面低于所述栅极层209高度的二分之一。

在本实施例中，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。

在本实施例中，所述密闭腔211的深宽比的比值范围为10~30。

在本实施例中，还包括: 位于各所述有源区201的第一面上的若干电容结构213；位于衬底第二面上的若干位线结构216，若干所述位线结构216沿第一方向X排列，且若干所述位线结构216平行于第二方向Y。

在本实施例中，还包括：位于有源区的第一面的第一掺杂区206；各电容结构213分别与一个第一掺杂区206电连接。

在本实施例中，所述电容结构213在有源区的第一面上的投影至少与部分所述第一掺杂区206重合。

在本实施例中，所述字线栅极结构朝向衬底第一面的顶部表面低于所述第一掺杂区206朝向衬底第二面的底部表面。

在本实施例中，还包括：位于有源区的第二面的第二掺杂区214；各位线结构216分别与一个有源区内的第二掺杂区214电连接。

在本实施例中，相邻有源区201之间具有隔离结构202；所述衬底第二面暴露出所述隔离结构202。

图24至图26是本发明另一实施例中半导体结构形成过程的结构示意图。

请参考图24，图24为在图3基础上的结构示意图，在第一凹槽203内形成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区（未标示）和第二侧区（未标示），所述第一侧区和第二侧区分别与所述有源区201邻接。

所述初始字线栅极结构包括位于第一凹槽203侧壁表面和底部表面的初始栅介质层404以及位于初始栅介质层404表面的初始栅极层。

在本实施例中，所述初始栅极层包括位于第一凹槽203底部的第一分部405和位于第一分部405上的第二分部406，所述第一分部405和第二分部406的材料不同。

在本实施例中，所述第一分部405的材料包括金属或多晶硅，所述第二分部406的材料包括金属或多晶硅，所述金属包括钨。

所述第二分部406的高度与第一分部405高度的比例范围为1:4~4:1。从而能够保证后续形成的字线栅极结构的电阻减小和漏电流减少的效果能够均衡。

所述初始字线栅极结构的形成方法包括：在第一凹槽203侧壁表面和底部表面以及衬底第一面300的有源区201顶部表面形成初始栅介质材料层（未图示）；在初始栅介质层上形成初始第一分部（未图示）；回刻蚀所述初始第一分部，直至所述初始第一分部顶部表面低于所述衬底第一面300的有源区201顶部表面且暴露出第一凹槽201侧壁的部分初始栅介质材料层，形成第一分部405；在第一分部405上形成初始第二分部（未图示）；平坦化所述初始第二分部和衬底第一面300的有源区201顶部的初始栅介质材料层，直至暴露出衬底第一面300的有源区201顶部表面，形成初始栅介质层404和过渡第二分部（未图示）；回刻蚀所述过渡第二分部，形成所述第二分部406。

请参考图25和图26，去除所述第一侧区以及与第一侧区邻接的部分所述有源区201，形成字线栅极结构，并在所述字线栅极结构和有源区201之间形成第二凹槽（未图示）；在第二凹槽顶部、字线栅极结构顶部表面和有源区顶部表面形成第一介质层410，所述第一介质层410封闭所述第二凹槽形成密闭腔411。

请继续参考图25，所述第一分部405的材料包括金属，所述金属包括钨，所述第二分部406的材料包括多晶硅，所述第二凹槽在朝向衬底第二面400的方向上的底部平面低于所述第二分部406在朝向衬底第二面400的方向上的底部平面。

从而所述密闭腔411的底部平面只用确保低于所述第二分部406的底部平面，即可达到关断字线栅极结构第一侧区的沟道的效果。

所述密闭腔411的形成过程请参考图10和图11，在此不再赘述。

请继续参考图26，所述第一分部405的材料包括多晶硅，所述第二分部406的材料包括金属，所述金属包括钨；所述密闭腔411在朝向衬底第二面400的方向上的底部平面低于所述第一分部406在朝向衬底第二面400的方向上的底部平面。从而确保密闭腔411能够完全隔离字线栅极结构第一侧区和有源区201，可达到关断字线栅极结构第一侧区的沟道的效果。

相应地，本发明实施例还提供一种半导体结构，请继续参考图25，图25与图21的区别在于：所述栅极层包括位于第一凹槽底部的第一分部405和位于第一分部405上的第二分部406，所述第一分部405和第二分部406的材料不同。

在本实施例中，所述第一分部405的材料包括金属，所述金属包括钨，所述第二分部406的材料包括多晶硅。

在本实施例中，所述密闭腔411在朝向衬底第二面400的方向上的底部平面低于所述第二分部406在朝向衬底第二面400的方向上的底部平面。

从而所述密闭腔411的底部平面只用确保低于所述第二分部406的底部平面，即可达到关断字线栅极结构第一侧区的沟道的效果。

所述第二分部406的高度与第一分部405高度的比例范围为1:4~4:1。从而能够保证形成的字线栅极结构的电阻减小和漏电流减少的效果能够均衡。

相应地，本发明实施例还提供一种半导体结构，请继续参考图26，图26与图21的区别在于：所述栅极层包括位于第一凹槽底部的第一分部405和位于第一分部405上的第二分部406，所述第一分部405和第二分部406的材料不同。

在本实施例中，所述第一分部405的材料包括多晶硅，所述第二分部406的材料包括金属，所述金属包括钨。

在本实施例中，所述密闭腔411在朝向衬底第二面400的方向上的底部平面低于所述第一分部405在朝向衬底第二面400的方向上的底部平面。从而确保密闭腔411能够完全隔离字线栅极结构第一侧区和有源区201，可达到关断字线栅极结构第一侧区的沟道的效果。

图27是本发明另一实施例中半导体结构形成过程的剖面结构示意图。

请参考图27，图27是在图10基础上的结构示意图，在第二凹槽207侧壁表面和底部表面形成第二介质层510；形成第二介质层510之后，在第二凹槽207顶部、字线栅极结构顶部表面和有源区201顶部表面形成第一介质层511，所述第一介质层511封闭所述第二凹槽207形成密闭腔512。

先在第二凹槽207侧壁表面和底部表面形成第二介质层510，能够进一步增大所述第二凹槽207的深宽比的比值，使得后续形成第一介质层511时，更容易将所述第二凹槽207封闭形成密闭腔512。

在第二凹槽207侧壁表面和底部表面形成第二介质层510的工艺包括原子层沉积工艺。所述原子层沉积工艺具有较好的厚度均匀性，能够在第二凹槽207侧壁表面和底部表面均匀地沉积。

接下来，形成电容结构、位线结构的过程请参考图13至图23，在此不再赘述。

在另外的实施例中，所述初始栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。所述第二凹槽与字线栅极结构的位置关系请参考图24至图26，在此不再赘述。

相应地，本发明实施例还提供一种半导体结构，请继续参考图27，图27与图21的区别在于：位于所述密闭腔512侧壁表面和底部表面的第二介质层510。

所述第二介质层510能够进一步增大所述第二凹槽207的深宽比的比值，使得后续形成第一介质层511时，更容易将所述第二凹槽207封闭形成密闭腔512。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (35)

1.一种半导体结构，其特征在于，包括：

衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；

位于所述衬底内的若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；

位于第一凹槽内的字线栅极结构，所述字线栅极结构内包括相对的第一侧区和第二侧区，所述第二侧区与所述有源区邻接；

位于字线栅极结构第一侧区和有源区之间的密闭腔；

位于各所述有源区的第一面上的若干电容结构；

位于衬底第二面上的若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结构平行于第二方向。

2.如权利要求1所述的半导体结构，其特征在于，还包括：位于字线栅极结构顶部表面、有源区顶部表面和密闭腔顶部的第一介质层。

3.如权利要求2所述的半导体结构，其特征在于，还包括：位于所述密闭腔侧壁表面和底部表面的第二介质层。

4.如权利要求1所述的半导体结构，其特征在于，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表面的栅介质层以及位于栅介质层表面的栅极层。

5.如权利要求4所述的半导体结构，其特征在于，所述密闭腔在朝向衬底第二面的方向上的底部平面低于所述栅极层高度的二分之一。

6.如权利要求5所述的半导体结构，其特征在于，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。

7.如权利要求4所述的半导体结构，其特征在于，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。

8.如权利要求7所述的半导体结构，其特征在于，所述第二分部的高度与第一分部高度的比例范围为1:4~4:1。

9.如权利要求8所述的半导体结构，其特征在于，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述密闭腔在朝向衬底第二面的方向上的底部平面低于所述第二分部在朝向衬底第二面的方向上的底部平面。

10.如权利要求8所述的半导体结构，其特征在于，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述密闭腔在朝向衬底第二面的方向上的底部平面低于所述第一分部在朝向衬底第二面的方向上的底部平面。

11.如权利要求1所述的半导体结构，其特征在于，所述密闭腔的深宽比的比值范围为10~30。

12.如权利要求1所述的半导体结构，其特征在于，还包括：位于有源区的第一面的第一掺杂区；各电容结构分别与一个第一掺杂区电连接。

13.如权利要求12所述的半导体结构，其特征在于，所述电容结构在有源区的第一面上的投影至少与部分所述第一掺杂区重合。

14.如权利要求12所述的半导体结构，其特征在于，所述字线栅极结构朝向衬底第一面的顶部表面低于所述第一掺杂区朝向衬底第二面的底部表面。

15.如权利要求1所述的半导体结构，其特征在于，还包括：位于有源区的第二面的第二掺杂区；各位线结构分别与一个有源区内的第二掺杂区电连接。

16.如权利要求1所述的半导体结构，其特征在于，相邻有源区之间具有隔离结构；所述衬底第二面暴露出所述隔离结构。

17.一种半导体结构的形成方法，其特征在于，包括：

提供衬底，所述衬底包括相对的第一面和第二面，所述衬底包括若干相互分立的有源区，若干所述有源区沿第一方向排列，且若干所述有源区平行于第二方向，所述第一方向与第二方向相互垂直；

在所述衬底内形成若干第一凹槽，所述第一凹槽自第一面向第二面延伸，若干所述第一凹槽沿第二方向排列，且所述第一凹槽沿第一方向贯穿若干所述有源区；

在第一凹槽内形成初始字线栅极结构，所述初始字线栅极结构内包括相对的第一侧区和第二侧区，所述第一侧区和第二侧区分别与所述有源区邻接；

去除所述第一侧区以及与第一侧区邻接的部分所述有源区，形成字线栅极结构，并在所述字线栅极结构和有源区之间形成第二凹槽；

封闭所述第二凹槽顶部，在字线栅极结构和有源区之间形成密闭腔。

18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述密闭腔的形成方法包括：在第二凹槽顶部、字线栅极结构顶部表面和有源区顶部表面形成第一介质层，所述第一介质层封闭所述第二凹槽形成密闭腔。

19.如权利要求18所述的半导体结构的形成方法，其特征在于，形成所述第一介质层的工艺包括化学气相沉积工艺或物理气相沉积工艺。

20.如权利要求18所述的半导体结构的形成方法，其特征在于，在第二凹槽顶部、字线栅极结构顶部表面和有源区顶部表面形成第一介质层之前，还包括：在第二凹槽侧壁表面和底部表面形成第二介质层。

21.如权利要求20所述的半导体结构的形成方法，其特征在于，在第二凹槽侧壁表面和底部表面形成第二介质层的工艺包括原子层沉积工艺。

22.如权利要求17所述的半导体结构的形成方法，其特征在于，其特征在于，所述第二凹槽的深宽比的比值范围为10~30。

23.如权利要求17所述的半导体结构的形成方法，其特征在于，所述字线栅极结构包括位于第一凹槽侧壁表面和底部表面的栅介质层以及位于栅介质层表面的栅极层。

24.如权利要求23所述的半导体结构的形成方法，其特征在于，所述第二凹槽在朝向衬底第二面的方向上的底部平面低于所述栅极层高度的二分之一。

25.如权利要求24所述半导体结构的形成方法，其特征在于，所述栅极层的材料包括多晶硅或金属，所述金属包括钨。

26.如权利要求23所述半导体结构的形成方法，其特征在于，所述栅极层包括位于第一凹槽底部的第一分部和位于第一分部上的第二分部，所述第一分部和第二分部的材料不同。

27.如权利要求26所述半导体结构的形成方法，其特征在于，所述第二分部的高度与第一分部高度的比例范围为1:4~4:1。

28.如权利要求27所述半导体结构的形成方法，其特征在于，所述第一分部的材料包括金属，所述金属包括钨，所述第二分部的材料包括多晶硅；所述第二凹槽在朝向衬底第二面的方向上的底部平面低于所述第二分部在朝向衬底第二面的方向上的底部平面。

29.如权利要求27所述半导体结构的形成方法，其特征在于，所述第一分部的材料包括多晶硅，所述第二分部的材料包括金属，所述金属包括钨；所述第二凹槽在朝向衬底第二面的方向上的底部平面低于所述第一分部在朝向衬底第二面的方向上的底部平面。

30.如权利要求26所述半导体结构的形成方法，其特征在于，所述初始字线栅极结构的形成方法包括：在第一凹槽侧壁表面和底部表面以及衬底第一面的有源区顶部表面形成初始栅介质材料层；在初始栅介质材料层上形成初始第一分部；回刻蚀所述初始第一分部，直至所述初始第一分部顶部表面低于所述衬底第一面的有源区顶部表面且暴露出第一凹槽侧壁的部分初始栅介质材料层，形成第一分部；在第一分部上形成初始第二分部；平坦化所述初始第二分部和衬底第一面的有源区顶部的初始栅介质材料层，直至暴露出衬底第一面的有源区顶部表面，形成栅介质层和过渡第二分部；回刻蚀所述过渡第二分部，形成所述第二分部。

31.如权利要求18所述的半导体结构的形成方法，其特征在于，还包括: 在各所述有源区的第一面上形成若干电容结构；在衬底第二面上形成若干位线结构，若干所述位线结构沿第一方向排列，且若干所述位线结构平行于第二方向。

32.如权利要求31所述的半导体结构的形成方法，其特征在于，相邻有源区之间具有隔离结构；在衬底第二面上形成若干位线结构的方法包括：对所述衬底第二面进行减薄，直至暴露出隔离结构表面；对减薄后的有源区的第二面进行离子注入，在有源区内形成第二掺杂区；在第二掺杂区上形成若干位线结构，各位线结构分别与一个有源区内的第二掺杂区电连接。

33.如权利要求31所述的半导体结构的形成方法，其特征在于，形成初始字线栅极结构之后，去除所述第一侧区以及与第一侧区邻接的部分所述有源区之前，还包括：对所述有源区的第一面表面进行离子注入，在有源区内形成第一掺杂区；各电容结构分别与一个第一掺杂区电连接。

34.如权利要求33所述的半导体结构的形成方法，其特征在于，所述电容结构在有源区的第一面上的投影至少与部分所述第一掺杂区重合。

35.如权利要求33所述的半导体结构的形成方法，其特征在于，所述字线栅极结构朝向衬底第一面的顶部表面低于所述第一掺杂区朝向衬底第二面的底部平面。

Images