CN116056454A - 半导体结构的制备方法 - Google Patents

Abstract

本公开提供了一种半导体结构的制备方法及半导体结构。该半导体结构的制备方法包括如下步骤：提供半导体衬底；在半导体衬底中沿第一方向刻蚀多条相间隔的第一沟槽，并且在半导体衬底中沿与第一方向倾斜相交的第二方向刻蚀出多条相间隔的第二沟槽，多条第一沟槽与多条第二沟槽在半导体衬底中间隔出多个阵列排布的有源柱，有源柱的轴向沿第三方向；在有源柱的相对两端分别制备位线和电容器；以及，在有源柱的侧壁上制备字线。该制备方法能够提高电容器的排布密度，或者，如果需要制备最密的六方排布的电容器时，也能够降低电容器的偏移量，进而降低工艺难度、提高良率。

Description

半导体结构的制备方法

技术领域

本公开涉及半导体技术领域，尤其涉及一种半导体结构的制备方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)多用于临时储存数据。目前，动态随机存储器中的存储单元通常包括晶体管与由该晶体管控制的电容器。

垂直沟道阵列晶体管(Vertical Channel Array Transistor，简称：VCAT)能够有效提高晶体管的排列密度，进而提高动态随机存储器的存储密度。然而，在垂直沟道阵列晶体管上制备电容器时仍然存在排列密度偏低的问题。如果要提高电容器排列密度，又会存在制备工艺难度较高、良率偏低的问题。

发明内容

基于此，针对上述背景技术中的问题，为了在提高电容器的排列密度的同时，降低其制造难度并提高器件良率，有必要提供一种半导体结构的制备方法。

根据本公开的一些实施例，提供了一种半导体结构的制备方法，包括如下步骤：

提供半导体衬底；

在所述半导体衬底中沿第一方向刻蚀多条相间隔的第一沟槽，并且在所述半导体衬底中沿与所述第一方向倾斜相交的第二方向刻蚀出多条相间隔的第二沟槽，多条所述第一沟槽与多条所述第二沟槽在所述半导体衬底中间隔出多个阵列排布的有源柱，所述有源柱的轴向沿第三方向，所述第一方向和所述第二方向均与所述第三方向垂直；

在所述有源柱的相对两端分别制备位线和电容器，所述位线和所述电容器均电连接于所述有源柱；以及，

在所述有源柱的侧壁上制备字线。

在本公开的其中一些实施例中，所述第一方向与所述第二方向所确定的锐角夹角为45°～75°。

在本公开的其中一些实施例中，多个所述有源柱中包括多个第一有源柱组和多个第二有源柱组，所述第一有源柱组中的有源柱和所述第二有源柱组中的有源柱均沿所述第二方向依次排布，所述第一有源柱组和所述第二有源柱组在与所述第二方向垂直的第四方向上交替设置；

所述第一有源柱组中的相邻的有源柱之间具有沿所述第四方向的第一中轴线，所述第二有源柱组中的相邻的有源柱之间具有沿所述第四方向的第二中轴线，所述第一中轴线与所述第二中轴线不重合。

在本公开的其中一些实施例中，所述电容器呈六方排布。

在本公开的其中一些实施例中，制备的所述位线中包括第一位线组和第二位线组，所述第一位线组中的位线和所述第二位线组中的位线交替设置，所述第一位线组中的位线电连接于所述第一有源柱组中的有源柱，所述第二位线组电连接于所述第二有源柱组中的有源柱。

在本公开的其中一些实施例中，制备的各所述位线均沿所述第四方向延伸。

在本公开的其中一些实施例中，相邻的所述位线之间还设置有位线隔离层。

在本公开的其中一些实施例中，刻蚀的所述第二沟槽包括交替设置的第一隔离槽和第二隔离槽，所述字线包括栅极结构，至少部分所述栅极结构制备于所述第一隔离槽中。

在本公开的其中一些实施例中，在制备所述栅极结构之前，在所述半导体衬底中刻蚀出所述第一隔离槽，制备所述栅极结构的步骤包括：

在所述第一隔离槽中填充栅材料层；

刻蚀位于所述第一隔离槽中的栅材料层，形成贯穿所述栅材料层的栅材料间隔槽，所述栅材料间隔槽将所述栅材料层间隔为所述栅极结构。

在本公开的其中一些实施例中，还包括：在所述第一隔离槽中制备第一绝缘介质层和第二绝缘介质层；

所述栅材料层制备于所述第一绝缘介质层和所述第二绝缘介质层之间。

在本公开的其中一些实施例中，在形成所述栅材料间隔槽之后还包括：在所述栅材料间隔槽中制备第三绝缘介质层。

在本公开的其中一些实施例中，刻蚀所述第一沟槽的步骤在填充所述栅材料层之前进行，在所述第一隔离槽中填充栅材料层的步骤中，所述栅材料层还填充于所述第一沟槽中；

在所述第一隔离槽中填充栅材料层之后，还包括：在所述半导体衬底中刻蚀出所述第二隔离槽。

在本公开的其中一些实施例中，所述电容器包括下电极、电介质层和上电极，所述下电极电连接于所述有源柱，所述上电极与所述下电极相对且间隔设置，所述电介质层设置于所述上电极与所述下电极之间。

在本公开的其中一些实施例中，在制备位线之前，还包括：在所述有源柱用于连接所述位线的一端上制备位线接触的步骤；和/或，

在制备电容器之前，还包括：在所述有源柱用于连接所述位线的一端上制备电容接触的步骤。

在本公开的其中一些实施例中，制备所述位线接触的步骤包括：在所述有源柱上制备第一金属层，将部分所述第一金属层与部分所述有源柱烧结，以形成第一金属化合物层，所述位线接触包括所述第一金属化合物层和部分所述第一金属层；

制备所述电容接触的步骤包括：在所述有源柱上制备第二金属层，将部分所述第二金属层与部分所述有源柱烧结，以形成第二金属化合物层，所述电容接触包括所述第二金属化合物层和部分所述第二金属层。

又一方面，根据本公开的一些实施例，还提供了一种半导体结构，所述半导体结构由上述任一实施例所述的半导体结构的制备方法制备得到。

在传统技术中，对于垂直沟道阵列晶体管而言，电容器在其上通常呈四方排布，即两条相邻的字线与两条相邻的位线所确定的四个电容器分别占据正方形的四个顶点，然而这种排布方式并不是最密排布，以这种方式排布的电容器的截面积还有待于进一步提升，对应地其电容也有待于进一步提升。如果将电容器以六方密排的方式排布，必然导致电容器相对于对应的有源区向两侧进行偏移。但是将电容器相对于有源区进行偏移时，不仅会导致工艺难度显著提升，还会导致产品良率的降低。

本公开采用直接更改有源柱排布方式的构思以解决上述问题。具体地，通过在倾斜相交的第一方向和第二方向上分别刻蚀第一沟槽和第二沟槽，由此制备的有源柱是在倾斜相交的两个方向上呈阵列排布的。在该有源柱上制备电容器时，如果按照有源柱的排布方式制备电容器，则相对于四方排布能够提高电容器的排布密度。如果需要制备最密的六方排布的电容器时，也能够降低电容器的偏移量，进而降低工艺难度、提高良率。更重要的是，本公开仅通过两个相交方向上的刻蚀即能够获得所需的有源柱，大大简化了非四方排布的有源柱的制备难度。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他实施例的附图。

图1为本公开一实施例的半导体结构的制备方法的步骤示意图；

图2示出了刻蚀有多条相间隔的第一沟槽的半导体衬底；

图3示出了图2所示结构中沿AA’方向的截面示意图；

图4示出了在图2所示结构的基础上进一步刻蚀出第一隔离槽的结构；

图5示出了图4所示结构中沿AA’方向的截面示意图；

图6示出了在图4所示结构的基础上填充栅材料层的结构；

图7示出了图6所示结构中沿AA’方向的截面示意图；

图8示出了在图6所示结构的基础上刻蚀栅材料层以及形成第二隔离槽的结构；

图9示出了图8所示结构中沿AA’方向的截面示意图；

图10示出了在图8所示结构的基础上制备第三绝缘介质层的结构；

图11示出了图10所示结构中沿AA’方向的截面示意图；

图12示出了在图10所示结构的基础上制备位线的结构示意图；

图13示出了在图12所示结构的基础上制备电容器的结构示意图；

图14示出了图13所示结构的俯视图；

其中，各附图标记及其含义如下：

110、半导体衬底；101、第一沟槽；1021、第一隔离槽；1022、第二隔离槽；111、有源柱；1111、第一有源柱组；1112、第二有源柱组；120、栅材料层；121、栅极结构；1201、栅材料间隔槽；131、第一绝缘介质层；132、第二绝缘介质层；133、第三绝缘介质层；140、位线；150、位线接触；160、位线隔离层；170、电容器；171、下电极；172、电介质层；173、上电极。

具体实施方式

为了便于理解本公开，下面将参照相关附图对本公开进行更全面的描述。附图中给出了本公开的首选实施例。但是，本公开可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本公开的公开内容更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本公开的技术领域的技术人员通常理解的含义相同。本文中在本公开的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本公开。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。电连接的方式用于表示电流可以在电连接的多个元件之间传导，其具体方式可以是一个元件直接接触另一个元件，也可以是一个元件通过其他导电元件连接至另一个元件。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本公开教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。

空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。

在此使用的术语的目的仅在于描述具体实施例并且不作为本公开的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。

在传统技术中，对于垂直沟道阵列晶体管而言，电容器在其上通常呈四方排布，即两条相邻的字线与两条相邻的位线所确定的四个电容器分别占据正方形的四个顶点，然而这种排布方式并不是最密排布，以这种方式排布的电容器的截面积还有待于进一步提升，对应地其电容也有待于进一步提升。

在此基础上，可以通过将电容器相对于对应的有源区向两侧进行偏移的方式以实现最密的六方排布。但是将电容器相对于有源区进行偏移时，不仅会导致工艺难度显著提升，还会导致产品良率的降低。

为了解决上述问题，本公开的一个实施例提供了一种半导体结构的制备方法，其包括如下步骤：

提供半导体衬底；

在半导体衬底中沿第一方向刻蚀多条相间隔的第一沟槽，并且在半导体衬底中沿与第一方向倾斜相交的第二方向刻蚀出多条相间隔的第二沟槽，多条第一沟槽与多条第二沟槽在半导体衬底中间隔出多个阵列排布的有源柱，有源柱沿第三方向延伸，第一方向和第二方向均与第三方向垂直；

在有源柱的相对两端分别制备位线和电容器，位线和电容器均电连接于有源柱；以及，

在有源柱的侧壁上制备字线。

本公开采用直接更改有源柱排布方式的构思以解决上述问题。具体地，通过在倾斜相交的第一方向和第二方向上分别刻蚀第一沟槽和第二沟槽，由此制备的有源柱是在倾斜相交的两个方向上呈阵列排布的。在该有源柱上制备电容器时，如果按照有源柱的排布方式制备电容器，则相对于四方排布能够提高电容器的排布密度。如果将电容器以六方密排的方式排布，必然导致电容器相对于对应的有源区向两侧进行偏移。但是将电容器相对于有源区进行偏移时，不仅会导致工艺难度显著提升，还会导致产品良率的降低。

可以理解，本公开的半导体结构的制备方法中第一沟槽、第二沟槽、字线、位线和电容器的具体形成时机可以与阐述顺序不同，技术人员可以结合现有技术合理安排具体的制备顺序。例如，可以先制备字线、再制备位线和电容器。又如，字线也可以在刻蚀第一沟槽和第二沟槽的过程中进行。

为了便于理解上述实施例中的半导体结构的制备方法，本公开的图1还提供了该半导体结构的制备方法的其中一种制备步骤示意图，参照图1所示，该半导体结构的制备方法包括步骤S1～步骤S5。

步骤S1，提供半导体衬底，沿第一方向刻蚀多条相间隔的第一沟槽，沿第二方向刻蚀多条相间隔的第一隔离槽。

图2示出了刻蚀有多条相间隔的第一沟槽101的半导体衬底110。在该实施例中，依图2中所示的方向，y方向为第二方向，z方向为第三方向，x方向为第四方向。第二方向、第三方向和第四方向两两垂直。

在该实施例的一些示例中，半导体衬底110的材料可以包括硅、锗、锗化硅、碳化硅和砷化镓中的一种或多种。在该实施例中，半导体衬底110的材料包括硅。半导体衬底110用于制备后续的有源柱111。因而，半导体衬底110中还可以是经过特定类型掺杂的半导体。掺杂类型可以是N型和P型，可选地，N型掺杂元素可以是氮、磷和砷中的一种或多种。P型掺杂元素可以是硼、铝和镓中的一种或多种。掺杂可以在对半导体衬底110进行刻蚀之前完成。

参照图2所示，多道第一沟槽101均沿第一方向延伸，因而多条第一沟槽101之间是平行设置的。第二方向和第四方向所确定的平面与第一方向平行。其中，第一沟槽101的延伸方向指的是第一沟槽101的截面的延伸方向，第一沟槽101的截面垂直于槽口至槽底的方向。在该实施例中，槽口至槽底的方向为第三方向。可以理解，多道第一沟槽101的排布方向垂直于第一方向和第三方向。

图3示出了图2所示结构中沿AA’方向的截面示意图。参照图3所示，第一方向为w方向。第一方向与第二方向倾斜相交，相邻的第一沟槽101之间以半导体衬底110相间隔。

其中，“倾斜相交”指的是，第一方向和第二方向所确定的锐角夹角大于0度且小于90度。在该实施例的一些示例中，第一方向与第二方向所确定的锐角夹角大于30°且小于90°。第一方向与第二方向所确定的锐角夹角为45°～75°。进一步可选地，第一方向与第二方向所确定的锐角夹角为60°。当第一方向与第二方向所确定的锐角夹角为60°时，能够使得后续形成的有源柱111阵列直接实现六方排布，进而最大幅度地降低电容器170进行六方密排时所需的偏移量。

在该实施例的一些示例中，刻蚀第一沟槽101的方式可以是采用等离子体进行干法刻蚀。

在该实施例的一些示例中，各第一沟槽101的宽度是相等的，并且相邻的第一沟槽101之间的间距也是相等的。

图4示出了在图2所示结构的基础上进一步刻蚀出第一隔离槽1021的结构。参照图4所示，第一隔离槽1021沿第二方向延伸，第一隔离槽1021的槽口至槽底的方向也为第三方向，多道第一隔离槽1021的排布方向与第二方向和第三方向垂直。例如，多道第一隔离槽1021在第四方向上依次排布。

图5示出了图4所示结构中沿AA’方向的截面示意图。参照图5所示，第一隔离槽1021与第一沟槽101相交设置。第一隔离槽1021与第一沟槽101之间的夹角即第一方向与第二方向之间的夹角。

在该实施例的一些示例中，各第一隔离槽1021的宽度是相等的，并且相邻的第一隔离槽1021之间的间距也是相等的。

步骤S2，在第一隔离槽1021中填充栅材料层120。

图6示出了在图4所示结构的基础上填充栅材料层120的结构。参照图6所示，栅材料层120填充于各第一隔离槽1021中。并且，在该实施例的一些示例中，栅材料层120还填充于各第一沟槽101中。可以理解，第一沟槽101用于间隔出有源柱111，栅材料层120则用于制备栅极结构121。因此，在第一沟槽101中填充栅材料层120，有利于后续制备的有源柱111靠近第一沟槽101的侧壁上也形成栅极结构121，也有利于扩大沟道区的面积。

可选地，栅材料层120可以包括导电材料。例如，栅材料层120可以包括钛、银、金和钨中的一种或多种。

在该实施例的一些示例中，在填充栅材料层120之前，还可以包括：对第一沟槽101和第一隔离槽1021中露出的半导体衬底110进行刻蚀处理。对露出的半导体衬底110进行刻蚀处理，能够使得半导体衬底110的边角更为圆滑。

在该实施例的一些示例中，在填充栅材料层120之前，还可以包括：在半导体衬底110上制备栅介质层(未示出)的步骤。可选地，栅介质层的材料可以是氧化硅、氮化硅和氮氧化硅中的一种或多种。形成栅介质层的方式可以是在半导体衬底110表面沉积栅介质层的材料，也可以是对半导体衬底110进行氧化以获得栅介质层的材料。

在该实施例的一些示例中，栅材料层120可以仅制备于部分第一隔离槽1021中。例如参照图6所示，在制备栅材料层120之前，还包括：在第一隔离槽1021中制备第一绝缘介质层131的步骤，在制备栅材料层120之后，还包括：在栅材料层120上的第一隔离槽1021中制备第二绝缘介质层132的步骤。可以理解，第一绝缘介质层131位于栅材料层120下方，第二绝缘介质层132位于栅材料层120上方。在该实施例的一些示例中，第二绝缘介质层132与第一隔离槽1021的槽口持平。进一步地，在该实施例的一些示例中，制备第一绝缘介质层131和制备第二绝缘介质层132的步骤还在第一沟槽101中进行。

其中，可选地，第一绝缘介质层131和第二绝缘介质层132各自独立地选自氮化硅、氧化硅和氮氧化硅中的一种或多种。第一绝缘介质层131和第二绝缘介质层132的材料可以相同。

图7示出了图6所示结构中沿AA’方向的截面示意图。参照图7所示，栅材料层120在宽度方向上填满第一沟槽101和第一隔离槽1021。

步骤S3，刻蚀位于第一隔离槽1021中的栅材料层120，以及刻蚀出第二隔离槽1022。

图8示出了在图6所示结构的基础上刻蚀栅材料层120以及形成第二隔离槽1022的结构。参照图8所示，对位于第一隔离槽1021中的栅材料层120进行刻蚀，从栅材料层120的顶部刻蚀至栅材料层120的底部，以形成贯穿所述栅材料层的栅材料间隔槽1201。栅材料间隔槽1201将位于该第一隔离槽1021中的栅材料层120间隔为分别接触该第一隔离槽1021两侧的半导体衬底110的栅极结构121。

在该实施例中，还包括沿第二方向在相邻的第一隔离槽1021之间刻蚀第二隔离槽1022的步骤。参照图8所示，其中还形成了第二隔离槽1022，刻蚀的第一隔离槽1021与第二隔离槽1022交替设置，第一隔离槽1021与第二隔离槽1022之间是平行的，第一隔离槽1021和第二隔离槽1022共同组成第二沟槽。第一沟槽101和第二沟槽在半导体衬底110中间隔出了多个阵列排布的有源柱111。有源柱111的轴向沿第三方向。

可以理解，有源柱111具有位于两端的源漏区以及位于源漏区之间的沟道区。

在该实施例的一些示例中，刻蚀第二隔离槽1022可以与刻蚀栅材料层120同时进行，也可以在刻蚀栅材料层120的步骤之前或之后进行。

该实施例中先形成了栅材料层120再刻蚀出第二隔离槽1022，能够在形成有源柱111的同时截断第一沟槽101中填充的栅材料层120，以获得相间隔的字线。

在该实施例的一些示例中，各第二隔离槽1022的宽度相等，相邻的第二隔离槽1022之间的距离也相等。

图9示出了图8所示结构中沿AA’方向的截面示意图。参照图9所示，第二隔离槽1022中不具有栅极结构121。栅极结构121位于有源柱111靠近第一隔离槽1021的侧壁上，以及，栅极结构121还位于有源柱111靠近第一沟槽101的侧壁上。

参照图9所示，在该实施例的一些示例中，多个有源柱111中包括多个第一有源柱组1111和多个第二有源柱组1112，第一有源柱组1111中的有源柱111和第二有源柱组1112中的有源柱111均沿第二方向依次排布，第一有源柱组1111和第二有源柱组1112在与第二方向垂直的第四方向上交替设置。参照图9可以理解，第一有源柱组1111的两侧分别具有第一隔离槽1021和第二隔离槽1022，第二有源柱组1112的两侧也分别具有第一隔离槽1021和第二隔离槽1022。

其中，第一有源柱组1111中的相邻的两个有源柱111之间具有第一中轴线L₁，第二有源柱组1112中的相邻的两个有源柱111之间具有第二中轴线L₂，第一中轴线L₁与第二中轴线L₂不重合。进一步可选地，第一中轴线L₁穿过第二有源柱组1112中的有源柱111，第二中轴线L₂穿过第一有源柱组1111中的有源柱111。可以理解，由于第一中轴线L₁和第二中轴线L₂不重合，对应地形成六方密排电容时所需的偏移量也能够得到降低。可选地，第一中轴线L₁位于相邻的第二中轴线L₂之间的正中，第二中轴线L₂也位于相邻的第一中轴线L₁的正中。

在该实施例的一些示例中，有源柱111阵列呈六方排布。参照图9所示，一个居中的有源柱111与六个有源柱111相邻，并且，居中的有源柱111占据了正六边形的中心，与其相邻的六个有源柱111分别占据了正六边形的六个顶点。通过使有源柱111直接呈六方排布，能够使得电容器170在无需进行偏移的情况下实现最为密集的六方排布，显著降低工艺难度。

可以理解，通过步骤S3，能够形成有源柱111以及设置于有源柱111侧壁上的栅极结构121。并且，在第二方向上相邻的栅极结构121之间是相互连接的，该相互连接的栅极结构121整体可以作为字线，或者，还可以进一步制备连接第二方向上的栅极结构121的导电材料，以与已经制备的栅极结构121共同组成字线。

传统技术中通常单独制备各字线，由于单个字线的尺寸较小，曝光的工艺难度也较高。该实施例的步骤S2～步骤S3先在第一隔离槽1021中填充栅材料层120，再将栅材料层120分隔为位于两侧的栅极结构121，能够大幅度简化栅极结构121的工艺难度。

在该实施例的一些示例中，在形成第二隔离槽1022之后，还包括：在第二隔离槽1022中填充第三绝缘介质层133。图10示出了在图8所示结构的基础上制备第三绝缘介质层133的结构。图11示出了图10所示结构中沿AA’方向的截面示意图。

参照图10和图11所示，第三绝缘介质层133填充于第二隔离槽1022中。第二隔离槽1022中的第三绝缘介质层133将相邻的有源柱111间隔，以形成单边沟道结构的晶体管，有利于改善晶体管的漏电情况。

可选地，第三绝缘介质层133还填充于栅材料间隔槽1201中，以将栅材料间隔槽1201两侧的栅极结构121绝缘间隔。

第三绝缘介质层133的材料可以与第一绝缘介质层131的材料相同，也可以不同。在该实施例中，第三绝缘介质层133的材料包括氧化硅。

步骤S4，在有源柱111的一端制备位线140。

图12示出了在图10所示结构的基础上制备位线140的结构示意图。参照图12所示，位线140可以制备于有源柱111的底端，并且，位线140电连接于有源柱111。

可选地，制备位线140的步骤包括：在远离有源柱111的方向上制备依次层叠设置的位线140阻挡层和位线140导电层。其中，位线140阻挡层的材料可以包括钛和氮化钛中的一种或多种。位线140导电层的材料可以包括金属，例如银、金和钨中的一种或多种。

在该实施例的一些示例中，制备的位线140包括第一位线组和第二位线组。第一位线组电连接于第一有源柱组1111中的有源柱111，第二位线组电连接于第二有源柱组1112中的有源柱111。参照图12所示，在正面露出的沿第二方向排列的一排有源柱111为第一有源柱组1111，在第一有源柱组1111之后的未露出的沿第二方向排列的一排有源柱111为第二有源柱组1112。第一位线组电连接于露出的第一有源柱组1111中的有源柱111，第二位线组电连接于未露出的第二有源柱组1112中的有源柱111。第一位线组的位线140和第二位线组的位线140交替间隔设置。

参照图12所示，在该实施例的一些示例中，第二位线组为沿第四方向延伸的直线状。

参照图12所示，位线140与有源柱111之间还制备有位线接触150。在该实施例的一些示例中，在制备位线140之前，还包括：在有源柱111用于连接位线140的一端上制备位线接触150的步骤。

在该实施例的一些示例中，制备位线接触150的步骤包括：在有源柱111上制备第一金属层，将部分第一金属层与部分有源柱111烧结，以形成第一金属化合物层，位线接触150包括第一金属化合物层和部分第一金属层。

可选地，第一金属层可以包括镍、钴和钛中的一种或多种。对应地，第一金属化合物层也可以包括硅化镍、硅化钴和硅化钛中的一种或多种。

参照图12所示，相邻的位线140之间还制备有位线隔离层160。位线隔离层160用于绝缘间隔相邻的位线140，防止信号串扰。可选地，位线隔离层160的材料包括氮化硅、氧化硅和氮氧化硅中的一种或多种。在该实施例中，位线隔离层160的材料为氮化硅。

进一步地，位线隔离层160还设置于位线140远离有源柱111的一侧。

步骤S5，在有源柱111的另一端制备电容器170。

图13示出了在图12所示结构的基础上制备电容器170的结构示意图。参照图13所示，电容器170制备于有源柱111的顶端。可以理解，电容器170与有源柱111一一对应，每一个有源柱111上均制备有与其电连接的对应的电容器170。

在该实施例的一些示例中，电容器170包括下电极171、电介质层172和上电极173。下电极171电连接于有源柱111，上电极173与下电极171相对且间隔设置，电介质层172设置于上电极173与下电极171之间。

其中，下电极171和上电极173的材料可以是导电材料。可选地，上电极173和下电极171的材料各自独立地选自铜、铝、银、金、钛和钨中的一种或多种。

其中，电介质层172绝缘间隔上电极173与下电极171。可选地，电介质层172的材料可以选自氮化硅、氧化硅和氮氧化硅中的一种或多种。

在该实施例的一些示例中，多个电容器170的上电极173之间可以相互连接的，以便于使得所有上电极173具有相同的电位。在实际操作时，仅需通过有源柱111控制对应的下电极171进行充电或放电即可。

在该实施例的一些示例中，有源柱111与电容器170之间还可以设置有电容接触(图中未示出)。电容接触电连接于有源柱111与电容器170，用于增强电容器170与有源柱111之间的导电性能和附着力。

制备电容接触的步骤可以在制备电容器170的步骤之前进行。可选地，制备电容接触的步骤包括：在有源柱111上制备第二金属层，将部分第二金属层与部分有源柱111烧结，以形成第二金属化合物层，电容接触包括第二金属化合物层和部分第二金属层。

其中，第二金属层可以包括镍、钴和钛中的一种或多种。对应地，第二金属化合物层也可以包括硅化镍、硅化钴和硅化钛中的一种或多种。

图14示出了图13所示结构的俯视图。为了便于理解该结构中电容器170、有源柱111、字线与位线140的相对位置，图14中省略了图13中填充于有源柱111之间的第一绝缘介质层131、第二绝缘介质层132和第三绝缘介质层133，以及，图14中还省略了图13中的位线接触150以及位线隔离层160。

参照图14所示，电容器170的截面可以呈圆形。

参照图14所示，在该实施例的一些示例中，电容器170呈六方排布。例如，一个居中的电容器170周围有六个相邻的电容器170，该居中的电容器170占据一个正六边形的中心，相邻的六个电容器170分别占据该正六边形的六个顶点。六方排布的电容器170是最密排列，能够充分利用半导体衬底110上有限的空间，获得尽可能高的电容。

可以理解，传统的有源柱通常是在相互垂直的两个方向上呈阵列排布的，即四方排布。如果按照有源柱的排布方式制备电容器，则电容器为四方排布，这种排布方式的排布密度较低。虽然在四方排布的有源柱上也能够制备出六方排布的电容器，但是这需要将电容器的中心相对于有源柱的中心进行较大程度的偏移，从而导致工艺难度较高、良率较低。

本公开提供的制备方法采用直接更改有源柱排布方式的构思以解决上述问题。具体地，通过在倾斜相交的第一方向和第二方向上分别刻蚀第一沟槽和第二沟槽，由此制备的有源柱是在倾斜相交的两个方向上呈阵列排布的。在该有源柱上制备电容器时，如果按照有源柱的排布方式制备电容器，则相对于四方排布能够提高电容器的排布密度。如果需要制备最密的六方排布的电容器时，也能够降低电容器的偏移量，进而降低工艺难度、提高良率。更重要的是，本公开仅通过两个相交方向上的刻蚀即能够获得所需的有源柱，大大简化了非四方排布的有源柱的制备难度。

可以理解，通过包括上述步骤S1～步骤S5的制备方法能够制备得到半导体结构的阵列区。该半导体结构的阵列区通常需要电连接于外围电路以引出信号。通常，电容器和位线需要电连接于外围电路。

在该实施例的一种半导体结构中，位线可以制备于半导体衬底的正面或背面。可选地，制备的位线可以从半导体衬底的正面或背面露出，以便于降低引出位线的工艺难度。可选地，外围电路也可以制备于半导体衬底的正面或背面，并且与位线制备于同一面。例如，位线制备于半导体衬底的正面，则外围电路也制备于半导体衬底的正面；位线制备于半导体衬底的背面，则外围电路也制备于半导体衬底的背面，以进一步降低引线的工艺难度。

请注意，上述实施例仅出于说明性目的而不意味对本公开的限制。

应该理解的是，除非本文中有明确的说明，的步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，的步骤的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

Claims (15)

1.一种半导体结构的制备方法，其特征在于，包括如下步骤：

提供半导体衬底；

在所述半导体衬底中沿第一方向刻蚀多条相间隔的第一沟槽，并且在所述半导体衬底中沿与所述第一方向倾斜相交的第二方向刻蚀出多条相间隔的第二沟槽，多条所述第一沟槽与多条所述第二沟槽在所述半导体衬底中间隔出多个阵列排布的有源柱，所述有源柱的轴向沿第三方向，所述第一方向和所述第二方向均与所述第三方向垂直；

在所述有源柱的相对两端分别制备位线和电容器，所述位线和所述电容器均电连接于所述有源柱；以及，

在所述有源柱的侧壁上制备字线。

2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一方向与所述第二方向所确定的锐角夹角为45°～75°。

3.根据权利要求1所述的半导体结构的制备方法，其特征在于，多个所述有源柱中包括多个第一有源柱组和多个第二有源柱组，所述第一有源柱组中的有源柱和所述第二有源柱组中的有源柱均沿所述第二方向依次排布，所述第一有源柱组和所述第二有源柱组在与所述第二方向垂直的第四方向上交替设置；

所述第一有源柱组中的相邻的有源柱之间具有沿所述第四方向的第一中轴线，所述第二有源柱组中的相邻的有源柱之间具有沿所述第四方向的第二中轴线，所述第一中轴线与所述第二中轴线不重合。

4.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述电容器呈六方排布。

5.根据权利要求3所述的半导体结构的制备方法，其特征在于，制备的所述位线中包括第一位线组和第二位线组，所述第一位线组中的位线和所述第二位线组中的位线交替设置，所述第一位线组中的位线电连接于所述第一有源柱组中的有源柱，所述第二位线组电连接于所述第二有源柱组中的有源柱。

6.根据权利要求5所述的半导体结构的制备方法，其特征在于，制备的各所述位线均沿所述第四方向延伸。

7.根据权利要求5所述的半导体结构的制备方法，其特征在于，相邻的所述位线之间还设置有位线隔离层。

8.根据权利要求1～7任一项所述的半导体结构的制备方法，其特征在于，刻蚀的所述第二沟槽包括交替设置的第一隔离槽和第二隔离槽，所述字线包括栅极结构，至少部分所述栅极结构制备于所述第一隔离槽中。

9.根据权利要求8所述的半导体结构的制备方法，其特征在于，在制备所述栅极结构之前，在所述半导体衬底中刻蚀出所述第一隔离槽，制备所述栅极结构的步骤包括：

在所述第一隔离槽中填充栅材料层；

刻蚀位于所述第一隔离槽中的栅材料层，形成贯穿所述栅材料层的栅材料间隔槽，所述栅材料间隔槽将所述栅材料层间隔为所述栅极结构。

10.根据权利要求9所述的半导体结构的制备方法，其特征在于，还包括：在所述第一隔离槽中制备第一绝缘介质层和第二绝缘介质层；

所述栅材料层制备于所述第一绝缘介质层和所述第二绝缘介质层之间。

11.根据权利要求9所述的半导体结构的制备方法，其特征在于，在形成所述栅材料间隔槽之后还包括：在所述栅材料间隔槽中制备第三绝缘介质层。

12.根据权利要求9所述的半导体结构的制备方法，其特征在于，刻蚀所述第一沟槽的步骤在填充所述栅材料层之前进行，在所述第一隔离槽中填充栅材料层的步骤中，所述栅材料层还填充于所述第一沟槽中；

在所述第一隔离槽中填充栅材料层之后，还包括：在所述半导体衬底中刻蚀出所述第二隔离槽。

13.根据权利要求1～7及9～12任一项所述的半导体结构的制备方法，其特征在于，所述电容器包括下电极、电介质层和上电极，所述下电极电连接于所述有源柱，所述上电极与所述下电极相对且间隔设置，所述电介质层设置于所述上电极与所述下电极之间。

14.根据权利要求1～7及9～12任一项所述的半导体结构的制备方法，其特征在于，在制备位线之前，还包括：在所述有源柱用于连接所述位线的一端上制备位线接触的步骤；和/或，

在制备电容器之前，还包括：在所述有源柱用于连接所述位线的一端上制备电容接触的步骤。

15.根据权利要求14所述的半导体结构的制备方法，其特征在于，制备所述位线接触的步骤包括：在所述有源柱上制备第一金属层，将部分所述第一金属层与部分所述有源柱烧结，以形成第一金属化合物层，所述位线接触包括所述第一金属化合物层和部分所述第一金属层；

制备所述电容接触的步骤包括：在所述有源柱上制备第二金属层，将部分所述第二金属层与部分所述有源柱烧结，以形成第二金属化合物层，所述电容接触包括所述第二金属化合物层和部分所述第二金属层。

Images