CN112490244A - 半导体结构及半导体结构形成方法 - Google Patents

半导体结构及半导体结构形成方法 Download PDF

Info

Publication number
CN112490244A
CN112490244A CN201910859619.0A CN201910859619A CN112490244A CN 112490244 A CN112490244 A CN 112490244A CN 201910859619 A CN201910859619 A CN 201910859619A CN 112490244 A CN112490244 A CN 112490244A
Authority
CN
China
Prior art keywords
window
substrate
adjacent
trench
grooves
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910859619.0A
Other languages
English (en)
Inventor
陶大伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910859619.0A priority Critical patent/CN112490244A/zh
Publication of CN112490244A publication Critical patent/CN112490244A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)

Abstract

该发明涉及一种半导体结构及半导体结构形成方法。其中所述半导体结构，包括：衬底；设置于所述衬底内的多个第一沟槽；由所述第一沟槽隔开的多个有源区；穿过所述有源区的第二沟槽；位于所述衬底上表面的介电层；窗口，穿透所述介电层与所述衬底相连接，并设置在相邻二个所述第一沟槽和相邻二个所述第二沟槽之间，且所述窗口在所述衬底上表面的投影面积大于等于相邻二个所述第一沟槽和相邻二个所述第二沟槽之间有源区的尺寸。

Description

半导体结构及半导体结构形成方法
技术领域
本发明涉及DRAM加工领域，具体涉及一种半导体结构及半导体结构形成方法。
背景技术
DRAM(Dynamic Random Access Memory，动态随机存取存储器)是一种广泛应用于计算机系统的半导体存储器。每一个DRAM通常包括电容器和晶体管，且晶体管的栅极与字线连接，漏极与危险连接，源极与电容器相连接。字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。
随着半导体集成电路器件特征尺寸的不断缩小，DRAM的关键尺寸也越来越小，制程工艺越来越复杂，成本也越来越高。然而，现有技术中生产出来的DRAM良率有限，产量不能适应愈加高涨的需求。
发明内容
本发明的目的在于提供一种半导体结构及半导体结构形成方法，能够提高生产出来的DRAM良率，适应愈加高涨的产量需求。
为了解决上述技术问题，以下提供了一种半导体结构，包括：衬底；设置于所述衬底内的多个第一沟槽；由所述第一沟槽隔开的多个有源区；穿过所述有源区的第二沟槽；位于所述衬底上表面的介电层；窗口，穿透所述介电层与所述衬底相连接，并设置在相邻二个所述第一沟槽和相邻二个所述第二沟槽之间，且所述窗口在所述衬底上表面的投影面积大于等于相邻二个所述第一沟槽和相邻二个所述第二沟槽之间有源区的尺寸。
可选的，所述第一沟槽内填充有介电材料，以形成一浅沟槽隔离结构。
可选的，所述第二沟槽内填充有栅极材料及介质材料，以形成字线。
可选的，所述窗口为方形窗口，且所述方形窗口在所述衬底上表面的投影在所述第二沟槽的长度方向上的宽度大于相邻两第一沟槽之间的距离，在垂直于所述第二沟槽的长度方向上的宽度大于相邻两第二沟槽之间的距离。
可选的，所述窗口垂直向下延伸入所述衬底内部至预设深度。
可选的，所述介电层包括无定形硅层。
为了解决上述技术问题，以下还提供了一种半导体结构形成方法，包括以下步骤：提供衬底，所述衬底表面形成有介电层，所述衬底内部形成有多个第一沟槽，以及被多个第一沟槽隔开的多个有源区，所述有源区内设置有多个第二沟槽；形成窗口，所述窗口与所述衬底相接触，设置在相邻二个所述第一沟槽和相邻二个所述第二沟槽之间，且所述窗口在所述衬底上表面的投影面积大于等于相邻二个所述第一沟槽和相邻二个所述第二沟槽之间有源区的尺寸。
可选的，在所述窗口形成前，包括以下步骤：形成第一窗口，穿透所述介电层，所述第一窗口与所述衬底的上表面接触；在所述第一沟槽和所述第二沟槽外露于所述第一窗口的区域向下形成第二窗口，深入至所述衬底内部；在所述衬底外露于所述第一窗口的区域向下形成第三窗口，且所述第三窗口深入至所述衬底内部，并与所述第二窗口相连通。
可选的，在所述介电层的表面形成第一窗口前，包括以下步骤：在所述介电层的上表面形成掩膜层；在所述掩膜层的上表面形成光刻胶层。
可选的，所述掩膜层至少包括在垂直于所述衬底上表面的方向上依次垒叠的第一掩膜层和第二掩膜层。
可选的，在所述介电层的表面形成第一窗口前，还包括以下步骤：在所述光刻胶层表面形成图形，所述图形为所述第一窗口的形状。
可选的，所述第一窗口为方形窗口，且所述方形窗口在所述衬底上表面的投影在所述第二沟槽的长度方向上的宽度大于相邻两第一沟槽之间的距离，在垂直于所述第二沟槽的长度方向上的宽度大于相邻两第二沟槽之间的距离。
可选的，所述第一沟槽内填充有介电材料，以形成一浅沟槽隔离结构；所述第二沟槽内填充有栅极材料及介质材料，以形成字线。
可选的，根据所述图形，在垂直于所述衬底上表面的方向上，向下依次刻蚀各层掩膜层和介电层，直至到达所述衬底上表面。
可选的，在所述第一沟槽和所述第二沟槽外露于所述第一窗口的区域向下形成第二窗口时，包括以下步骤：使用对所述衬底有高选择比的第一刻蚀气体，从所述衬底上表面，沿垂直所述衬底上表面的方向向下刻蚀，刻蚀所述第一沟槽外露于所述第一窗口的区域至预设深度可选的，在所述衬底外露于所述第一窗口的区域向下形成第三窗口时，包括以下步骤：使用对所述第一沟槽内的填充物和第二沟槽内的填充物有高选择比的第二刻蚀气体，从所述衬底上表面，沿垂直所述衬底上表面的方向向下刻蚀，刻蚀所述衬底外露于所述第一窗口的区域至预设深度第二刻蚀气体。
本发明的半导体结构及半导体结构形成方法能够完全截断相邻两位线之间的有源区域，防止外露的有源区域与后续形成的电容接触窗的接触，防止由有源区域与电容接触窗之间的接触造成的短接，提高DRAM的生产良率，适应日渐高涨的DRAM产量需求。
附图说明
图1a为本发明的一种具体实施方式中半导体结构在字线方向上的剖面示意图。
图1b为本发明的一种具体实施方式中半导体结构在垂直字线方向上的剖面示意图。
图2a为本发明的一种具体实施方式中半导体结构在字线方向上的剖面示意图。
图2b为本发明的一种具体实施方式中半导体结构在垂直字线方向上的剖面示意图。
图3为本发明的一种具体实施方式中半导体结构的俯视示意图。
图4a至4l为本发明的一种具体实施方式中形成所述半导体结构时各个步骤所对应的结构示意图。
图5为本发明的一种具体实施方式中半导体结构形成方法的步骤流程示意图。
具体实施方式
研究发现，DRAM的存储单元中电容接触窗口与有源区之间的短路问题是影响DRAM生产良率的重要因素。现有技术中，通常是通过位线接触窗来截断有源区的，由于位线接触窗并不能完全将有源区截断，因此，还是会有有源区外露在位线接触窗，这样，在后续字线的形成过程中，即使在DRAM的晶体管的栅极两侧填充有氮化硅作为隔离，也无法完全阻绝有源区和电容接触窗的接触，这就会产生电容接触窗与有源区之间接触短路的问题。
以下结合附图和具体实施方式对本发明提出的一种半导体结构及半导体结构形成方法作进一步详细说明。
请参阅图1a和图1b，其中图1a为本发明的一种具体实施方式中半导体结构在字线方向上的剖面示意图，图1b为本发明的一种具体实施方式中半导体结构在垂直字线方向上的剖面示意图。
在该具体实施方式中，提供了一种半导体结构，包括：衬底100；设置于衬底100内的多个第一沟槽102；由第一沟槽102隔开的多个有源区107；穿过有源区107的多条第二沟槽103；形成于衬底100上表面的介电层104；窗口101，穿透介电层104与衬底100的上表面相接触，并设置在相邻两第一沟槽102和相邻两第二沟槽103之间，且窗口101在衬底100上表面的投影的尺寸大于等于相邻两第二沟槽103和相邻两第一沟槽102之间的有源区107的尺寸。
在一种具体实施方式中，衬底100的材料具体可以是单晶硅材料，有源区107的具体材料结构可以是内有元素掺杂的单晶硅材料，其电阻率介于5×103Ωm～5×103Ωm之间。
在一种具体实施方式中，第一沟槽102内填充有介电材料，以形成一浅沟槽隔离结构。在该具体实施方式中，浅沟槽隔离结构包括第一沟槽102以及填充于第一沟槽102内的介电材料，该介电材料的K值通常小于3，其用于隔离浅沟槽漏电以及减轻电耦合(coupling)，介电材料可以包含氧化硅材料等，浅沟槽深度介于800～1600纳米之间以控制晶体管隔离程度。
在一种具体实施方式中，第二沟槽103内填充有栅极材料及介质材料，以形成字线。在该具体实施方式中，字线为埋入式字线，介质材料层的介电常数介于1～8之间，包括氧化硅及氮化硅中的一种，厚度介于1～10纳米之间；栅极材料层包括钨、钛、镍、铝、铂、氮化钛、N型多晶硅及P型多晶硅所组成群组中的一种，其电阻率介于2×10-8Ωm～1×102Ωm之间。
在该具体实施方式中，由于窗口101在衬底100上表面的投影的尺寸大于等于相邻两第二沟槽103和相邻第一沟槽102之间的有源区107的尺寸，因此在窗口101内填充多晶硅等形成位线结构时，相邻两第二沟槽103和相邻第一沟槽102之间的有源区107全部被位线覆盖，不存在外露于位线的有源区107，这将大大减少了有源区107与电容接触窗(NodeContact)接触的可能。在将该半导体结构用于DRAM的生产制作时，能够有效的减少由于有源区107与电容接触窗短接而造成的DRAM报废的可能性，提高了DRAM的生产良率。
请参阅图2a、2b，其中图2a为本发明的另一种具体实施方式中半导体结构在字线103方向上的剖面示意图，图2b为本发明的另一种具体实施方式中半导体结构在垂直字线103方向上的剖面示意图。
在该具体实施方式中，位线接触窗101垂直向下延伸入衬底100内部至预设深度。通过设置一定的位线接触窗101的深度，使在位线接触窗101内形成位线时位线与字线103的接触面积更大，导电性更好。
在一种具体实施方式中，在位线接触窗101内填入多晶硅，形成多晶硅接触层，并在多晶硅接触层上通过双重图形(Pitch doubling)的方法形成位线图案，之后蚀刻图案，制作位线电极，最后将多晶硅接触层未与位线电极接触的部分蚀刻干净，形成了DRAM的位线结构。
在该具体实施方式中，在形成位线的过程中，还在位线接触窗101侧壁上形成氮化硅，以隔绝有源区107与电容接触窗301之间的接触。
在该具体实施方式中，相邻两个第二沟槽103被方形窗口部分隔断，相邻两个第一沟槽102也被方形窗口部分隔断，在第二沟槽103和第一沟槽102被填入有填充物时，方形窗口深入到被第一沟槽102填充的填充物内，也深入到第二沟槽103填充的填充物内。
在第一沟槽102被填充成浅沟槽隔离结构时，方形窗口在第二沟槽的长度方向上深入至浅沟槽隔离结构内，在第二沟槽103被填充成字线时，方形窗口在垂直于第二沟槽103的长度的方向上深入第二沟槽103的内部，但不会与字线结构接触。
在一种具体实施方式中，介电层104包括无定形硅层，厚度约为1-100nm。实际上，可根据需要选择介电层104的具体材料和厚度。
请看图3，为本发明的具体实施方式中半导体结构的俯视示意图。
在具体实施方式中，窗口101为方形窗口，且方形窗口在衬底100上表面的投影在第二沟槽103的长度方向上的宽度CD2大于相邻两第一沟槽102之间的距离，在垂直于第二沟槽103的长度方向上的宽度CD1大于相邻两第二沟槽103之间的距离。
在该具体实施方式中，相邻两个第二沟槽103外露于方形窗口的区域的面积相等，相邻两个第一沟槽102外露于方形窗口的区域的面积也相等，以保证半导体结构各个区域的电性均一。
实际上，可根据需要设置窗口101的形状，只要窗口101在衬底100上表面的投影能够覆盖相邻两第二沟槽103和相邻两第一沟槽102之间的有源区107即可。比如设置成六边形、八边形等。
请参阅图4a至图4l，图4a至图4l为本发明的具体实施方式中形成半导体结构时各个步骤所对应的结构示意图，图5为本发明的具体实施方式中半导体结构形成方法的步骤流程示意图。
在该具体实施方式中，还提供了一种半导体结构形成方法，包括以下步骤：S51提供衬底100，请参阅4a，衬底100表面形成有介电层104，衬底100内部形成有多个第一沟槽102，以及被多个第一沟槽102隔开的多个有源区107，有源区107内设置有多个第二沟槽103；S52形成窗口101，所述窗口101与所述衬底100相接触，设置在相邻二个所述第一沟槽102和相邻二个所述第二沟槽103之间，且所述窗口101在所述衬底100上表面的投影面积大于等于相邻二个所述第一沟槽102和相邻二个所述第二沟槽103之间有源区107的尺寸。此处的窗口101可参阅图1至图3。
在一种具体实施方式中，在所述窗口101形成前，包括以下步骤：形成第一窗口401，穿透所述介电层，所述第一窗口401与所述衬底100的上表面接触；在所述第一沟槽102和所述第二沟槽103外露于所述第一窗口401的区域向下形成第二窗口402，深入至所述衬底100内部；在所述衬底100外露于所述第一窗口401的区域向下形成第三窗口，且所述第三窗口深入至所述衬底100内部，并与所述第二窗口402相连通。
请参阅图4h，第一窗口401在衬底100上表面的投影的尺寸与窗口101在衬底100上表面的投影的尺寸相同，也是大于等于相邻两第二沟槽103和相邻两第一沟槽102之间的有源区107的尺寸。所述第二窗口402环绕两个相邻的第一沟槽102和两个相邻的第二沟槽103为主的有源区107一圈，并深入至所述衬底100内部预设深度。
在该具体实施方式中，由第一窗口401、第二窗口402、第三窗口403联合构成窗口101，形成可以作为位线接触窗的窗口101。
在该具体实施方式中，由于第一窗口401在衬底100上表面的投影的尺寸大于等于相邻两第二沟槽103和相邻第一沟槽102之间的有源区107的尺寸，因此在依据第一窗口401形成的窗口101内填充多晶硅等形成位线结构时，相邻两第二沟槽103和相邻第一沟槽102之间的有源区107全部被位线结构覆盖，不存在外露于位线的有源区107，这将大大减少了有源区107与电容接触窗301(Node Contact)接触的可能。在将该半导体结构用于DRAM的生产制作时，能够有效的减少由于有源区107与电容接触窗短接而造成的DRAM报废的可能性，提高了DRAM的生产良率。
在一种具体实施方式中，在介电层104的表面形成第一窗口401前，包括以下步骤：在介电层104的上表面形成掩膜层105；在掩膜层105的上表面形成光刻胶层106。此处可参阅图4b至4d。
在一种具体实施方式中，掩膜层105至少包括在垂直于衬底100上表面的方向上依次垒叠的第一掩膜层1051和第二掩膜层1051。在该具体实施方式中，可根据需要设置掩膜层105的层数，掩膜层105的层数多，有利于刻蚀加工的进行。
在一种具体实施方式中，各个掩模层可以为SiN、SiON和BARC(Bottom Anti-reflective Coating，底部抗反射层)中的一种或多种的组合。在实际的使用过程中，可根据需要设置掩膜层105的材料。在一种具体事实上中，各个掩膜层105的材料可以相同，也可以不同。
在图4c中，掩膜层105的层数为两层，包括第一掩膜层1051，设置在介电层104的上表面，以及第二掩膜层1051，设置在第一掩膜层1051的上表面。第一掩膜层1051的材料可以为碳等，厚度为100-500nm，第二掩膜层1051的材料也为碳，并且厚度也为100-500nm。实际上，第一掩膜层1051和第二掩膜层1051的材料、厚度也不相同。
在一种具体实施方式中，在介电层104的表面形成第一窗口401前，还包括以下步骤：在光刻胶层106表面形成图形，图形为第一窗口401的形状。此处可参阅图4e。
在该具体实施方式中，所述图形为方形，且方形在衬底100上表面的投影在第二沟槽103的长度方向上的宽度CD2大于相邻两第一沟槽102之间的距离，在垂直于第二沟槽103的长度方向上的宽度CD1大于相邻两第二沟槽103之间的距离。
在一种具体实施方式中，第一沟槽102内填充有介电材料，以形成一浅沟槽隔离结构。浅沟槽隔离结构包括第一沟槽102以及填充于第一沟槽102内的介电材料，该介电材料的K值通常小于3，其用于隔离浅沟槽漏电以及减轻电耦合(coupling)，介电材料可以包含氧化硅材料等，浅沟槽深度介于800～1600纳米之间以控制晶体管隔离程度。
在该具体实施方式中，第二沟槽103内填充有栅极材料及介质材料，以形成字线。字线为埋入式字线，介质材料层的介电常数介于1～8之间，包括氧化硅及氮化硅中的一种，厚度介于1～10纳米之间；栅极材料层包括钨、钛、镍、铝、铂、氮化钛、N型多晶硅及P型多晶硅所组成群组中的一种，其电阻率介于2×10-8Ωm～1×102Ωm之间。
请参阅图4f、4g、4h，在该具体实施方式中，根据光刻胶层106表面形成的图形，在垂直于衬底100上表面的方向上，向下依次刻蚀各层掩膜层105和介电层104，直至到达衬底100上表面。此时，形成了第一窗口401。
在图4f对应的步骤中，对第二掩膜层1052进行了刻蚀，在图4g对应的步骤中，对第一掩膜层1051进行了刻蚀，在图4h对应的步骤中，对介电层104进行了刻蚀。
需要注意的是，该具体实施方式中涉及到的所有刻蚀都为各向异性刻蚀。
请参阅图4i、4j，在该具体实施方式中，在所述第一沟槽102和所述第二沟槽103外露于所述第一窗口401的区域向下形成第二窗口402时，包括以下步骤：使用对所述衬底100有高选择比的第一刻蚀气体，从所述衬底100上表面，沿垂直所述衬底100上表面的方向向下刻蚀，刻蚀所述第一沟槽102外露于所述第一窗口401的区域至预设深度。
请参阅图4k以及图4l，在该具体实施方式中，在衬底100外露于第一窗口401的区域向下形成第三窗口403时，包括以下步骤：使用对第一沟槽102和第二沟槽103内填充的填充物有高选择比的第二刻蚀气体，从衬底100上表面，沿垂直衬底100上表面的方向向下刻蚀，刻蚀衬底100外露于第一窗口401的区域至预设深度。
这样，最终形成了由第一窗口401、第二窗口402、第三窗口403联合构成的窗口101，且所述窗口101的底部各区域均深入所述衬底100预设深度，因此所述窗口101的底部平滑。且窗口101深入至衬底100内部，使得在该窗口101内形成位线结构时，位线结构与有源区107之间的电性接触更好。
在刻蚀形成窗口101时，首先使用第一刻蚀气体刻蚀窗口101两侧的第一沟槽102和第二沟槽103内的填充物，形成包围有源区107的第二窗口402，再使用第二刻蚀气体刻蚀衬底100，形成深入衬底100内部预设深度的第三窗口403，针对不同的待刻蚀物，使用不同的刻蚀气体，使最终获取到的窗口101的各个侧壁更加平滑。
在一种具体实施方式中，使用刻蚀气体刻蚀衬底100及形成在衬底100表面的各个膜层，是因为刻蚀气体具有较好的各向异性，能够对衬底100以及形成在衬底100表面的各个膜层进行垂直于衬底100上表面的刻蚀，没有横向刻蚀，能够保证精确的在被刻蚀的薄膜上复制出与光刻胶层106上表面形成的图像相同的图像。
实际上，此处也可根据需要选择刻蚀液进行相应的刻蚀，但刻蚀液的各向异性较差。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种半导体结构，其特征在于，包括；
衬底；
设置于所述衬底内的多个第一沟槽；
由所述第一沟槽隔开的多个有源区；
穿过所述有源区的多条第二沟槽；
位于所述衬底上表面的介电层；
窗口，穿透所述介电层与所述衬底的上表面相接触，并设置在相邻二个所述第一沟槽和相邻二个所述第二沟槽之间，且所述窗口在所述衬底上表面的投影面积大于等于相邻二个所述第一沟槽和相邻二个所述第二沟槽之间有源区的尺寸。
2.根据权利要求1所述的半导体结构，其特征在于，所述第一沟槽内填充有介电材料，以形成一浅沟槽隔离结构。
3.根据权利要求1所述的半导体结构，其特征在于，所述第二沟槽内填充有栅极材料及介质材料，以形成字线。
4.根据权利要求1所述的半导体结构，其特征在于，所述窗口为方形窗口，且所述方形窗口在所述衬底上表面的投影在所述第二沟槽的长度方向上的宽度大于相邻两第一沟槽之间的距离，在垂直于所述第二沟槽的长度方向上的宽度大于相邻两第二沟槽之间的距离。
5.根据权利要求1所述的半导体结构，其特征在于，所述窗口垂直向下延伸入所述衬底内部至预设深度。
6.根据权利要求1所述的半导体结构，其特征在于，所述介电层包括无定形硅层。
7.一种半导体结构形成方法，其特征在于，包括以下步骤：
提供衬底，所述衬底表面形成有介电层，所述衬底内部形成有多个第一沟槽，以及被多个第一沟槽隔开的多个有源区，所述有源区内设置有多个第二沟槽；
形成窗口，所述窗口与所述衬底相接触，设置在相邻二个所述第一沟槽和相邻二个所述第二沟槽之间，且所述窗口在所述衬底上表面的投影面积大于等于相邻二个所述第一沟槽和相邻二个所述第二沟槽之间有源区的尺寸。
8.根据权利要求7所述的半导体结构形成方法，其特征在于，在所述窗口形成前，包括以下步骤：
形成第一窗口，穿透所述介电层，所述第一窗口与所述衬底的上表面接触；
在所述第一沟槽和所述第二沟槽外露于所述第一窗口的区域向下形成第二窗口，深入至所述衬底内部；
在所述衬底外露于所述第一窗口的区域向下形成第三窗口，且所述第三窗口深入至所述衬底内部，并与所述第二窗口相连通。
9.根据权利要求7所述的半导体结构形成方法，其特征在于，在所述介电层的表面形成第一窗口前，包括以下步骤：
在所述介电层的上表面形成掩膜层；
在所述掩膜层的上表面形成光刻胶层。
10.根据权利要求9所述的半导体结构形成方法，其特征在于，所述掩膜层至少包括在垂直于所述衬底上表面的方向上依次垒叠的第一掩膜层和第二掩膜层。
11.根据权利要求9所述的半导体结构形成方法，其特征在于，在所述介电层的表面形成第一窗口前，还包括以下步骤：
在所述光刻胶层表面形成图形，所述图形为所述第一窗口的形状。
12.根据权利要求8所述的半导体结构形成方法，其特征在于，所述第一窗口为方形窗口，且所述方形窗口在所述衬底上表面的投影在所述第二沟槽的长度方向上的宽度大于相邻两第一沟槽之间的距离，在垂直于所述第二沟槽的长度方向上的宽度大于相邻两第二沟槽之间的距离。
13.根据权利要求7所述的半导体结构形成方法，其特征在于，所述第一沟槽内填充有介电材料，以形成一浅沟槽隔离结构；所述第二沟槽内填充有栅极材料及介质材料，以形成字线。
14.根据权利要求11所述的半导体结构形成方法，其特征在于，根据所述图形，在垂直于所述衬底上表面的方向上，向下依次刻蚀各层掩膜层和介电层，直至到达所述衬底上表面。
15.根据权利要求8所述的半导体结构形成方法，其特征在于，在所述第一沟槽和所述第二沟槽外露于所述第一窗口的区域向下形成第二窗口时，包括以下步骤：
使用对所述衬底有高选择比的第一刻蚀气体，从所述衬底上表面，沿垂直所述衬底上表面的方向向下刻蚀，刻蚀所述第一沟槽外露于所述第一窗口的区域至预设深度。
16.根据权利要求8所述的半导体结构形成方法，其特征在于，在所述衬底外露于所述第一窗口的区域向下形成第三窗口时，包括以下步骤：
使用对所述第一沟槽内的填充物和第二沟槽内的填充物有高选择比的第二刻蚀气体，从所述衬底上表面，沿垂直所述衬底上表面的方向向下刻蚀，刻蚀所述衬底外露于所述第一窗口的区域至预设深度。
CN201910859619.0A 2019-09-11 2019-09-11 半导体结构及半导体结构形成方法 Pending CN112490244A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910859619.0A CN112490244A (zh) 2019-09-11 2019-09-11 半导体结构及半导体结构形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910859619.0A CN112490244A (zh) 2019-09-11 2019-09-11 半导体结构及半导体结构形成方法

Publications (1)

Publication Number Publication Date
CN112490244A true CN112490244A (zh) 2021-03-12

Family

ID=74919873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910859619.0A Pending CN112490244A (zh) 2019-09-11 2019-09-11 半导体结构及半导体结构形成方法

Country Status (1)

Country Link
CN (1) CN112490244A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113540094A (zh) * 2021-07-15 2021-10-22 芯盟科技有限公司 半导体结构及其形成方法
US20220344198A1 (en) * 2021-04-23 2022-10-27 Changxin Memory Technologies, Inc. Semiconductor Structure and Method for Manufacturing Same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220344198A1 (en) * 2021-04-23 2022-10-27 Changxin Memory Technologies, Inc. Semiconductor Structure and Method for Manufacturing Same
US11915968B2 (en) * 2021-04-23 2024-02-27 Changxin Memory Technologies, Inc. Semiconductor structure and method for manufacturing same
CN113540094A (zh) * 2021-07-15 2021-10-22 芯盟科技有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
US8093125B2 (en) Manufacturing method of capacitor in semiconductor device
KR100910870B1 (ko) 수직 채널 트랜지스터를 구비한 반도체 소자의 제조 방법
CN110634869A (zh) 存储器阵列及其制造方法
US9048293B2 (en) Semiconductor device and method for manufacturing the same
KR101790075B1 (ko) 매립된 워드라인을 가지는 반도체 장치
CN110707083B (zh) 半导体存储装置及其形成方法
US11189620B2 (en) Dynamic memory structure with a shared counter electrode
US20140042548A1 (en) Dram structure with buried word lines and fabrication thereof, and ic structure and fabrication thereof
KR20150100325A (ko) 반도체 장치 및 그 제조방법
US20220139925A1 (en) Semiconductor Memory Device And Method Making The Same
US10424586B2 (en) Memory device including a trench isolation structure between buried word lines and manufacturing method thereof
JP2013149686A (ja) 半導体装置
CN113192956B (zh) 动态随机存取存储器及其形成方法
KR0151012B1 (ko) 매몰 비트라인 디램 셀 및 제조방법
CN114005791B (zh) 存储器件及其形成方法
WO2022183655A1 (zh) 半导体结构的制造方法
CN113707660A (zh) 动态随机存取存储器及其形成方法
KR100207463B1 (ko) 반도체 장치의 커패시터 제조방법
CN112490244A (zh) 半导体结构及半导体结构形成方法
US9953982B1 (en) Semiconductor device and method for fabricating the same
CN114121821A (zh) 动态随机存取存储器的形成方法
CN114420641A (zh) 半导体结构的形成方法以及半导体结构
US20230005919A1 (en) Semiconductor structure and method for forming semiconductor structure
CN210092082U (zh) 半导体结构
US20110186924A1 (en) Semiconductor device and method of fabricating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination