JP2006344965A - 配線構造の形成方法，配線構造およびデュアルダマシン構造 - Google Patents

配線構造の形成方法，配線構造およびデュアルダマシン構造 Download PDF

Info

Publication number
JP2006344965A
JP2006344965A JP2006157253A JP2006157253A JP2006344965A JP 2006344965 A JP2006344965 A JP 2006344965A JP 2006157253 A JP2006157253 A JP 2006157253A JP 2006157253 A JP2006157253 A JP 2006157253A JP 2006344965 A JP2006344965 A JP 2006344965A
Authority
JP
Japan
Prior art keywords
stress
conductive
layer
low
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006157253A
Other languages
English (en)
Inventor
Yung-Cheng Lu
永誠 盧
Ming-Hsing Tsai
明興 蔡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2006344965A publication Critical patent/JP2006344965A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

【課題】応力が調整された配線構造とその製造方法を提供する。
【解決手段】 配線構造は、導電材料１０２を有する基板１００から構成される。少なくとも１つの応力調整層１０６が内部に介在された複合誘電体層１１０が、基板１００の上部に存在する。複合誘電体層１１０における導電機構Ｓが、少なくとも１つの応力調整層１０６を貫通し、導電部材１０２を電気的に接続する。
【選択図】図４

Description

本発明は、半導体機構に関するものであり、とりわけ、集積回路用の配線構造に関するものである。
集積回路機構の寸法が低減されることにより、金属線のような導電配線間における水平方向の間隔が低減されるだけでなく、導電配線の各水平面が、垂直方向に互いにより近接して配置される結果をもたらしている。その結果、こうした導電部間でキャパシタンスが増加し、ＲＣ（抵抗×コンダクタンス）による遅延時間や、クロストークの影響が生じている。
この問題に対して提案される１つの対処法は、約4.0の誘電率（ｋ）を有する従来の酸化シリコン（ＳｉＯ２）誘電体を、他のより誘電率の低い絶縁材料に置き換えて、キャパシタンスを低減する方法である。しかし残念ながら、低ｋ誘電体材料は、既存の集積回路における構造やプロセスに一体化させることが困難であるという種々の問題を有している。半導体の製造時に用いられる従来の誘電体と比較して、大部分の低ｋ材料は、概ね高い引張り応力のような特性が存在する。このような高い引張り応力を、半導体構造に積み上げると、半導体構造に、そり或いは変形，亀裂，剥がれが生じ、或いは膜内に空洞が形成されて、膜を有する配線構造を損傷または破壊し、その結果、集積回路の信頼性に影響を与えることになる。従って、改良した応力調整を有する集積回路用の配線構造が必要とされる。
本発明は、応力が調整された配線構造とその製造方法を提供するものである。配線構造の代表的な実施例は、導電部材を有する基板を備えている。少なくとも１つの応力調整層が内部に介在される複合低ｋ誘電体層が、基板上に存在する。この複合低ｋ誘電体層に形成される導電機構は、少なくとも１つの応力調整層を貫通して、導電部材を電気的に接続する。
デュアルダマシン構造の代表的な実施例は、導電部材を有する基板を備えている。少なくとも１つの応力調整層が介在される複合低ｋ誘電体層が、基板上に存在する。この複合低ｋ誘電体層に形成される導電機構は、少なくとも１つの応力調整層を貫通して、導電部材を電気的に接続し、この導電機構は、その下部に存在する導電ビアと、前記導電ビアの上に積み重ねられて、その上部に存在する導電線とから構成される。
応力が調整された配線構造の製造方法における代表的な実施例は、基板上に導電部材を提供することからなる。少なくとも１つの応力調整層が内部に介在される複合低ｋ誘電体層が、基板上に存在するように形成される。開口部は複合低ｋ誘電体層に形成され、応力調整層を貫通して、導電部材の一部を露出させる。この開口部は導電材料で充填され、導電部材と電気的に接続する導電機構を形成する。
添付の図面を参照して、以下の実施例を詳細に説明する。
ここでは、応力が調整された配線構造とその製造方法を、詳細に説明する。代表的な実施例を説明するように、本発明の幾つかの実施例は、応力が調整された誘電体層を有する配線構造を潜在的に提供することができる。ある実施例において、この配線構造は、配線構造の誘電体層間に、少なくとも１つの応力調整層を介在させることにより達成され、この応力調整層が、配線構造の近傍にある導電機構を取り囲んでいると共に、好ましくは応力調整層が、近傍にある導電機構の底面または上面に接しないようになっている。
本明細書において、「基板の上部に存在する」，「層の上方に」或いは「膜の上に」などの表現は、中間層の存在を無視して、基準となる層の表面に対しての相対的な位置関係を単に示している。従って、これらの表現は、各層の直接的な接触を示しているだけでなく、一乃至複数の積層の非接触な状態をも示している。ここで「低誘電率（low dielectric constant）」或いは「低ｋ（low-k）」という用語を使用しているが、これは従来の酸化シリコンの誘電率よりも低い誘電率（ｋ値）を意味する。低ｋの誘電率は、約4.0よりも小さいことが好ましい。
図１〜図４は、代表的な実施例に基づき、応力が調整された配線構造の製造中における基板の一部分を示す断面図である。
図１において、例えばシリコン基板である半導体基板１００が、半導体デバイスを有し、或いは、上部に存在する他の導電線を有して、最初に提供される。基板１００は、ここでは簡単な平坦状の基板として説明する。図１に示すように、半導体基板１００はさらに、下部に存在する半導体デバイスまたは導電線（双方とも図示せず）の１つに、電気的に接続する導電部材１０２が設けられている。
次に、第１種の応力を有する低ｋ誘電体層１０４，１０８と、第２種の応力を有する応力調整層１０６が、基板１００と導電部材１０２の全体を覆って交互に形成される。通常は、低ｋ誘電体層における第１種の応力は、引張り応力を示し、応力調整層１０６における第２種類の応力は、第１種の応力とは反対に圧縮応力を示す。低ｋ誘電体層１０４，１０８は、カーボンをドープされた二酸化シリコン材料，フッ化ケイ酸塩ガラス（ＦＳＧ），有機ケイ酸塩ガラス（ＯＳＧ），フッ素をドープした酸化シリコン，スピンオンガラス，シルセスキオキサン（silsesquioxane），ベンゾシクロブテン（ＢＣＢ）基ポリマー誘電体，および低ｋ誘電体を含有するあらゆるシリコンのような誘電体で構成してもよい。低ｋ誘電体層１０４，１０８は、約100〜3000Å（オングストローム＝1010ｍ）の厚さと、100〜5000Åの厚さで、各々形成される。応力調整層１０６は、約200〜1000Åの厚さで形成され、それにより約50〜550ＭＰａの圧縮応力を生じる結果、その上部と下部に存在する低ｋ誘電体層（低ｋ誘電体層１０４，１０８を参照）が提供する引張り応力を調整する。この結果、図１に示す複合膜１１０のそり或いは変形を防止し、更には、この複合膜１１０における亀裂，剥がれ，或いは空洞の形成を低減することができる。応力調整層１０６は、酸化物，オキシナイトライド，炭化シリコン，ナイトライド，酸素を含有する炭化シリコン（ＳｉａＣｂＯｃ），窒素を含有する炭化シリコン（ＳｉｘＣｙＮＺ）のような誘電体で構成してもよい。ここで、上記ａ，ｂ，ｃ，ｘ，ｙ，ｚは、約0.8〜1.2，0.8〜1.2，0〜0.8，0.8〜1.2，0.8〜1.2，0〜0.6の値で各々形成される。好ましくは、応力調整層１０６は、酸素を含有する炭化シリコン（ＳｉａＣｂＯｃ），窒素を含有する炭化シリコン（ＳｉｘＣｙＮＺ），およびナイトライド（窒化物）で構成される。応力調整層１０６は、例えばプラズマ化学気相堆積（ＰＥＣＶＤ：plasma-enhanced chemical vapor deposition）法により形成可能であり、低ｋ誘電体層１０４と１０８の一方または両方の形成中に、その場（in-situ）で形成されるか、または堆積の追加により外部（ex-situ）で形成される。
図２において、例えば、下部ビア部１１２ａと上部トレンチ部１１２ｂを有するデュアルダマシン開口部のような開口部１１２が、トレンチとビアのどちらかが先に形成される既知のデュアルダマシンプロセスを利用して、低ｋ誘電体層１０４，１０８と応力調整層１０６とを貫通して形成される。開口部１１２の下部ビア部１１２ａは、下部に存在する導電部材１０２の一部を露出させる。
開口部１１２は、連続フォトリソグラフィとエッチングの各ステップにより形成され、エッチング手段が適切なエッチング化学反応を利用する時間モードエッチングであることにより、従来は複合誘電体層１１０と基板１００との間にあって、複合誘電体層１１０の低ｋ誘電体層１０８に配置されるエッチング停止層（ＥＳＬ）の利用を削減する。従って、複合層１１０としての全体的な誘電率の上昇が、防止可能である。
図３において、拡散バリア層１１４は、開口部１１２に適合して、且つ低ｋ誘電体層１０８上を覆って、形成される。拡散バリア層１１４は、チタン（Ｔｉ），タンタル（Ｔａ），窒化チタン（ＴｉＮ），窒化タンタル（ＴａＮ），或いはこれらを組み合わせたものなどの導電材料で構成される。通常、拡散バリア層１１４は、約20〜200Åの厚さで形成される。次いで、銅または銅合金のような導電材料からなる導電層１１６が、開口部１１２内と低ｋ誘電体層１０８上を覆って形成される。この導電層１１６は、導電材料として銅または銅合金をその内部で利用する場合、既知の電気化学メッキ（ＥＣＰ）により形成可能である。
図４において、拡散バリア層１１４の一部分と開口部１１２上を覆う導電層１１６は、その後に例えば化学的機械研磨法（ＣＭＰ）によって、平坦面での配線が残るように除去される。次に、さらに追加の導電キャップ１１８が、導電層１１６上を覆って選択的に形成され、上部からの密封が行われる。この導電キャップ１１８は、例えば無電解メッキ法により選択的に形成され、コバルト・タングステン（ＣｏＷ），コバルト・リン（ＣｏＰ），或いはコバルト・タングステン・リン（ＣｏＷＰ）などの導電材料で構成される。導電キャップ１１８は、約20〜200Åの厚さで形成可能である。こうして導電機構Ｓが形成されることで、導電機構Ｓを構成する例えば銅または銅合金などの導電材料から、近傍にある低ｋ誘電体層への望ましくない中間層のイオン拡散を、除去或いは防止することができる。調整した応力を有する配線構造は、このようにして、形成される。
次に、低ｋ誘電体層などの誘電体層１２０が、低ｋ誘電体層１０８および導電機構Ｓ上を覆って形成される。誘電体層１２０上に、さらに継続してプロセスが行われ、集積回路の製造が完了する。
代表的な実施例において、導電プラグと導電線と有する導電機構Ｓを備えたデュアルダマシン構造として、ここでの配線構造を説明する。デュアルダマシン構造にて形成される応力調整層１０６は、主として低ｋ誘電体層により提供される配線構造内の引張り応力を調整することができる。
さらに、応力調整層１０６の数と位置は変更が可能である。例えば、応力調整層１０６は、図４に示す以外のどの場所に配置してもよい。この応力調整層１０６は、図５に示すように、上部トレンチ部１１２ａを囲む低誘電率体層１０８に形成可能である。さらに、２以上の応力調整層（応力調整層１０６ａ〜１０６ｃを参照）を、図６に示すように、導電機構Ｓを囲むようにして、複合層１１０の種々の場所に形成することができる。
このように、配線構造に対するエッチング停止層を追加する必要が無いので、製造を容易にするためには、応力調整層１０６を、配線構造Ｓの最上部面または最下部面から離れた位置に形成するのが好ましい。
さらに、エッチング停止層を所望する場合には、開口部１１２のビア部１１２ａとトレンチ部１１２ｂの接合部から離れた位置に、応力調整層１０６を形成してもよく、それにより、こうしたエッチング停止層の形成位置が与えられる。
上記の代表的な実施例では、デュアルダマシン構造として配線構造を示されている。本発明は、ここでは簡単のために検討しなかったシングルダマシン構造にもまた適用可能であることは、当業者により理解されることである。
図４に示すように、応力を調整した配線構造の実施例を説明する。この配線構造は、導電部材を有する基板を含んでいる。内部に少なくとも１つの応力調整層を介在した複合低ｋ誘電体層が、基板の上部に存在している。複合低ｋ誘電率層に形成される導電機構は、少なくとも１つの応力調整層を貫通し、導電部材を電気的に接続する。
上記の代表的な実施例においては、圧縮応力を有する少なくとも１つの応力調整層を形成することにより、配線構造を構成する低ｋ誘電層により生じる引張り応力は調整され、低ｋ誘電体を利用する場合、配線構造の信頼性を向上しつつ、ダマシン構造に発生するような問題を防止することができる。
さらに、配線構造における導電機構Ｓの上部表面は、導電キャップ層により密封することができ、これにより配線構造のエレクトロ−マイグレーション（ＥＭ）性能のような各要因から配線構造を守りながら、エッチング停止層を使用する必要性を削減することができる。こうして、エッチング停止層を有しない配線構造が、簡単な製造工程と低コストを得ることができる。
本発明は、例を挙げて好ましい実施例に関して説明したが、本発明は、これらの実施例に限定されないことを、理解すべきである。これに対して、本発明は、種々の変形と同様の装置の範囲に及ぶことが、（当業者にとっては明らかなように）意図される。従って、添付の請求項の範囲は、このような変形と同様の装置を全て包含するように、広範な解釈を与えられるべきである。
本発明の代表的な実施例に基づき、応力が調整された配線構造の製造中における基板の一部分を示す断面図である。 本発明の代表的な実施例に基づき、応力が調整された配線構造の製造中における基板の一部分を示す断面図である。 本発明の代表的な実施例に基づき、応力が調整された配線構造の製造中における基板の一部分を示す断面図である。 本発明の代表的な実施例に基づき、応力が調整された配線構造の製造中における基板の一部分を示す断面図である。 本発明の代表的な種々の実施例に基づき、応力が調整された配線構造の断面図である。 本発明の代表的な種々の実施例に基づき、応力が調整された配線構造の断面図である。
符号の説明
１００ 基板
１０２ 導電部材
１０４ 低ｋ誘電体層（第１の低ｋ誘電体層）
１０６，１０６ａ，１０６ｂ，１０６ｃ 応力調整層
１０８ 低ｋ誘電体層（第２の低ｋ誘電体層）
１１０ 複合誘電体層
１１２ 開口部
１１２ａ ビア部
１１２ｂ トレンチ部
１１８ 導電キャップ
Ｓ 導電機構

Claims (10)

  1. 基板の上部に導電部材を提供し、
    前記基板上に存在し、少なくとも１つの応力調整層が内部に介在される複合低ｋ誘電体層を形成し、
    前記応力調整層を貫通し、前記導電部材の一部を露出させるように、前記複合低ｋ誘電体に開口部を形成し、
    前記導電部材を電気的に接続する導電機構を形成するために、導電材料を前記開口部に充填することを特徴とする配線構造の形成方法。
  2. 前記少なくとも１つの応力調整層が内部に介在される前記複合低ｋ誘電体層の形成が、
    （ａ）前記基板上に第１の低ｋ誘電体層を形成し、
    （ｂ）前記第１の低ｋ誘電体層上に応力調整層を形成し、
    （ｃ）前記第１の応力調整層上に第２の低ｋ誘電体層を形成し、
    以上の各ステップからなることを特徴とする請求項１に記載の方法。
  3. 前記（ａ）〜（ｃ）の各ステップを少なくとも１回繰り返して、複数の応力調整層が介在される複合低ｋ誘電体層を形成することを特徴とする請求項２に記載の方法。
  4. 前記第１の低誘電体層と前記第２の低誘電体層が引張り応力を有し、前記第１の応力調整層が圧縮応力を有することを特徴とする請求項２記載の方法。
  5. 前記（ａ）〜（ｃ）の各ステップが、プラズマ化学気相堆積法により、その場で実行されることを特徴とする請求項２記載の前記方法。
  6. 導電部材を有する基板と、
    前記基板上に存在し、少なくとも１つの応力調整層が内部に介在される複合低ｋ誘電体層と、
    前記複合低ｋ誘電体層に形成され、前記少なくとも１つの応力調整層を貫通して、前記導電部材を電気的に接続する導電機構と、
    から構成されることを特徴とする配線構造。
  7. 前記複合低誘電体層は、圧縮応力を有する少なくとも１つの応力調整層が挟まれ、引張り応力を有する複数の低ｋ誘電体部から構成されることを特徴とする請求項６記載の前記配線構造。
  8. 前記導電機構の上部表面に選択的に形成される導電キャップを更に備えたことを特徴とする請求項７記載の前記配線構造。
  9. 導電部材を有する基板と、
    前記基板上に存在し、少なくとも１つの応力調整層が介在される複合低ｋ誘電体層と、
    前記複合低ｋ誘電体層に形成され、前記少なくとも１つの応力調整層を貫通して、前記導電部材を電気的に接続し、その下部に存在する導電ビアと、前記導電ビアの上に積み重ねられて、その上部に存在する導電線とから構成される導電機構と、
    から構成されることを特徴とするデュアルダマシン構造。
  10. 前記複合低誘電体層は、圧縮応力を有する少なくとも１つの応力調整層が挟まれ、引張り応力を有する複数の低ｋ誘電体部から構成されることを特徴とする請求項９記載のデュアルダマシン構造。
JP2006157253A 2005-06-06 2006-06-06 配線構造の形成方法，配線構造およびデュアルダマシン構造 Pending JP2006344965A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/144,742 US7638859B2 (en) 2005-06-06 2005-06-06 Interconnects with harmonized stress and methods for fabricating the same

Publications (1)

Publication Number Publication Date
JP2006344965A true JP2006344965A (ja) 2006-12-21

Family

ID=37494709

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006157253A Pending JP2006344965A (ja) 2005-06-06 2006-06-06 配線構造の形成方法，配線構造およびデュアルダマシン構造

Country Status (7)

Country Link
US (1) US7638859B2 (ja)
JP (1) JP2006344965A (ja)
KR (1) KR100812731B1 (ja)
CN (1) CN100403517C (ja)
FR (1) FR2887368B1 (ja)
SG (1) SG127856A1 (ja)
TW (1) TWI319217B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154395A (zh) * 2016-03-02 2017-09-12 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US10199500B2 (en) 2016-08-02 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer film device and method

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI278265B (en) * 2006-01-09 2007-04-01 Phoenix Prec Technology Corp Method for fabricating circuit board with electrically conducting structure and the same
US20070205507A1 (en) * 2006-03-01 2007-09-06 Hui-Lin Chang Carbon and nitrogen based cap materials for metal hard mask scheme
US7488984B2 (en) * 2006-04-19 2009-02-10 Flx Micro, Inc. Doping of SiC structures and methods associated with same
US8178436B2 (en) * 2006-12-21 2012-05-15 Intel Corporation Adhesion and electromigration performance at an interface between a dielectric and metal
CN102165576B (zh) * 2008-09-26 2013-12-25 罗姆股份有限公司 半导体装置以及半导体装置的制造方法
TWI632677B (zh) * 2017-06-09 2018-08-11 世界先進積體電路股份有限公司 半導體結構及其製造方法
US10276493B2 (en) * 2017-08-01 2019-04-30 Vanguard Enternational Semiconductor Corporation Semiconductor structure and method for fabricating the same
US10886465B2 (en) * 2018-02-28 2021-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Resistive random access memory device
US11495658B2 (en) * 2018-06-08 2022-11-08 Texas Instruments Incorporated Hybrid high and low stress oxide embedded capacitor dielectric
CN111640756B (zh) * 2020-03-23 2022-05-31 福建省晋华集成电路有限公司 存储器及其形成方法
CN114743952A (zh) * 2022-06-14 2022-07-12 合肥晶合集成电路股份有限公司 半导体结构及其制作方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
JP2000357737A (ja) * 1999-06-15 2000-12-26 Toshiba Corp 半導体装置及びその製造方法
JP2003209111A (ja) * 2002-01-17 2003-07-25 Sony Corp 半導体装置の製造方法
JP2003332422A (ja) * 2002-05-13 2003-11-21 Sony Corp 半導体装置およびその製造方法
US20050001321A1 (en) * 2003-05-29 2005-01-06 Chiung-Sheng Hsiung Interconnection structure and fabrication method thereof

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3226816B2 (ja) 1996-12-25 2001-11-05 キヤノン販売株式会社 層間絶縁膜の形成方法、半導体装置及びその製造方法
US6001730A (en) * 1997-10-20 1999-12-14 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers
US6362091B1 (en) 2000-03-14 2002-03-26 Intel Corporation Method for making a semiconductor device having a low-k dielectric layer
TW447075B (en) 2000-03-31 2001-07-21 Taiwan Semiconductor Mfg Method for forming dielectric layer with low dielectric constant
US6358839B1 (en) 2000-05-26 2002-03-19 Taiwan Semiconductor Manufacturing Company Solution to black diamond film delamination problem
US6764958B1 (en) 2000-07-28 2004-07-20 Applied Materials Inc. Method of depositing dielectric films
JP4350337B2 (ja) * 2001-04-27 2009-10-21 富士通マイクロエレクトロニクス株式会社 半導体装置
US20020197852A1 (en) * 2001-06-21 2002-12-26 Ming-Shi Yeh Method of fabricating a barrier layer with high tensile strength
CN1218393C (zh) 2002-06-14 2005-09-07 台湾积体电路制造股份有限公司 具有局部狭缝的金属内连线构造及其制造方法
KR100474857B1 (ko) * 2002-06-29 2005-03-10 매그나칩 반도체 유한회사 반도체 소자의 구리 배선 형성방법
US8009327B2 (en) 2002-07-11 2011-08-30 Canon Kabushiki Kaisha Method and apparatus for image processing
US6617690B1 (en) 2002-08-14 2003-09-09 Ibm Corporation Interconnect structures containing stress adjustment cap layer
CN1492496A (zh) 2002-10-24 2004-04-28 旺宏电子股份有限公司 形成多层低介电常数双镶嵌连线的制程
US20040183202A1 (en) * 2003-01-31 2004-09-23 Nec Electronics Corporation Semiconductor device having copper damascene interconnection and fabricating method thereof
JP2004282040A (ja) * 2003-02-24 2004-10-07 Nec Electronics Corp 半導体装置およびその製造方法
JP4454242B2 (ja) * 2003-03-25 2010-04-21 株式会社ルネサステクノロジ 半導体装置およびその製造方法
TW200428586A (en) * 2003-04-08 2004-12-16 Matsushita Electric Ind Co Ltd Electronic device and the manufacturing method thereof
US20040249978A1 (en) 2003-06-05 2004-12-09 International Business Machines Corporation Method and apparatus for customizing a Web page
US20050037153A1 (en) 2003-08-14 2005-02-17 Applied Materials, Inc. Stress reduction of sioc low k films
US7352053B2 (en) 2003-10-29 2008-04-01 Taiwan Semiconductor Manufacturing Company, Ltd. Insulating layer having decreased dielectric constant and increased hardness
US7049247B2 (en) * 2004-05-03 2006-05-23 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US20060027924A1 (en) * 2004-08-03 2006-02-09 Taiwan Semiconductor Manufacturing Co., Ltd. Metallization layers for crack prevention and reduced capacitance
KR20060035257A (ko) 2004-10-22 2006-04-26 한국전기초자 주식회사 플런저용 핑거의 레벨 측정장치

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6100184A (en) * 1997-08-20 2000-08-08 Sematech, Inc. Method of making a dual damascene interconnect structure using low dielectric constant material for an inter-level dielectric layer
JP2000357737A (ja) * 1999-06-15 2000-12-26 Toshiba Corp 半導体装置及びその製造方法
JP2003209111A (ja) * 2002-01-17 2003-07-25 Sony Corp 半導体装置の製造方法
JP2003332422A (ja) * 2002-05-13 2003-11-21 Sony Corp 半導体装置およびその製造方法
US20050001321A1 (en) * 2003-05-29 2005-01-06 Chiung-Sheng Hsiung Interconnection structure and fabrication method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107154395A (zh) * 2016-03-02 2017-09-12 台湾积体电路制造股份有限公司 半导体结构及其制造方法
US10269627B2 (en) 2016-03-02 2019-04-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US10840134B2 (en) 2016-03-02 2020-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US11328952B2 (en) 2016-03-02 2022-05-10 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method
US10199500B2 (en) 2016-08-02 2019-02-05 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer film device and method
US10727350B2 (en) 2016-08-02 2020-07-28 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer film device and method
US11374127B2 (en) 2016-08-02 2022-06-28 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-layer film device and method
US11777035B2 (en) 2016-08-02 2023-10-03 Taiwan Semiconductor Manufacturing Company, Ltd Multi-layer film device and method

Also Published As

Publication number Publication date
TWI319217B (en) 2010-01-01
SG127856A1 (en) 2006-12-29
CN1881558A (zh) 2006-12-20
US20060276027A1 (en) 2006-12-07
FR2887368A1 (fr) 2006-12-22
KR20060127805A (ko) 2006-12-13
TW200644159A (en) 2006-12-16
CN100403517C (zh) 2008-07-16
KR100812731B1 (ko) 2008-03-12
US7638859B2 (en) 2009-12-29
FR2887368B1 (fr) 2009-10-30

Similar Documents

Publication Publication Date Title
JP2006344965A (ja) 配線構造の形成方法，配線構造およびデュアルダマシン構造
US8264086B2 (en) Via structure with improved reliability
US7514354B2 (en) Methods for forming damascene wiring structures having line and plug conductors formed from different materials
US7741228B2 (en) Method for fabricating semiconductor device
US7611991B2 (en) Technique for increasing adhesion of metallization layers by providing dummy vias
US7348672B2 (en) Interconnects with improved reliability
US8822331B2 (en) Anchored damascene structures
US20030077897A1 (en) Method to solve via poisoning for porous low-k dielectric
US20080157380A1 (en) Method for forming metal interconnection of semiconductor device
US8102051B2 (en) Semiconductor device having an electrode and method for manufacturing the same
US20070080461A1 (en) Ultra low-k dielectric in damascene structures
KR20070063499A (ko) 반도체 장치 및 반도체 장치의 제조 방법
US9209135B2 (en) Method for reducing wettability of interconnect material at corner interface and device incorporating same
WO2017001953A1 (en) Structure and fabrication method for electromigration immortal nanoscale interconnects
US8129842B2 (en) Enhanced interconnect structure
JP2009295733A (ja) 半導体装置及びその製造方法
JP2007294625A (ja) 半導体装置の製造方法
US7482684B2 (en) Semiconductor device with a dopant region in a lower wire
US20240096796A1 (en) Integrated circuit device
US10964647B2 (en) Dielectric crack stop for advanced interconnects
US20060180934A1 (en) Wiring structures for semiconductor devices
KR100602124B1 (ko) 반도체 소자 및 그 제조방법
WO2007064471A1 (en) A technique for increasing adhesion of metallization layers by providing dummy vias

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101101