JP2004179588A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2004179588A JP2004179588A JP2002347094A JP2002347094A JP2004179588A JP 2004179588 A JP2004179588 A JP 2004179588A JP 2002347094 A JP2002347094 A JP 2002347094A JP 2002347094 A JP2002347094 A JP 2002347094A JP 2004179588 A JP2004179588 A JP 2004179588A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- polishing
- wiring
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/7684—Smoothing; Planarisation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】金属膜間の寄生容量が抑制された半導体装置の製造方法を提供する。また、金属膜同士の短絡が抑制された半導体装置の製造方法を提供する。
【解決手段】基板上に、第一の配線２０３、拡散防止膜２０５、および第二の絶縁膜２０７をこの順に形成し、第二の絶縁膜２０７の上面に犠牲膜２１３を形成する。そして接続孔２１１および配線溝２１７を形成し、犠牲膜２１３上にバリアメタル膜２１９および銅膜２２１を形成する。不要部分の銅膜２２１およびバリアメタル膜２１９を除去するＣＭＰを、バリアメタル膜２１９表面で研磨を停止する一次研磨と、残ったバリアメタル膜２１９およびテーパーの形成された犠牲膜２１３を研磨する二次研磨の２段階にて行う。
【選択図】 図４
【解決手段】基板上に、第一の配線２０３、拡散防止膜２０５、および第二の絶縁膜２０７をこの順に形成し、第二の絶縁膜２０７の上面に犠牲膜２１３を形成する。そして接続孔２１１および配線溝２１７を形成し、犠牲膜２１３上にバリアメタル膜２１９および銅膜２２１を形成する。不要部分の銅膜２２１およびバリアメタル膜２１９を除去するＣＭＰを、バリアメタル膜２１９表面で研磨を停止する一次研磨と、残ったバリアメタル膜２１９およびテーパーの形成された犠牲膜２１３を研磨する二次研磨の２段階にて行う。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にダマシン配線を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの配線材料として、比抵抗の小さい銅が用いられることが多くなってきている。銅は、反応性イオンエッチングによる加工が困難であるため、銅を配線材料として用いる場合、ダマシン（Ｄａｍａｓｃｅｎｅ）法を用いた配線形成がなされる。ダマシン法としては、配線層と接続孔とを段階的に形成していくシングルダマシン法と、配線層および接続孔を同時に形成するデュアルダマシン法が知られている。このうち、デュアルダマシン法では、接続孔と配線溝とを一度に埋め込むため、工程数削減の観点から有利なプロセスである。また接続孔にも配線と同種の銅を用いることにより、これを低抵抗化することができる（特許文献１）。
【０００３】
デュアルダマシン法による配線構造の形成方法としては、ビアファースト法とトレンチファースト法とがある。ビアファースト法は、接続孔（ビアホール）部分を先に形成し、そのパターンに重ね合わせる形で配線部分の溝（トレンチ）を形成する方法である。一方、トレンチファースト法は、配線部分の溝形成を先に行い、それに重ね合わせて接続孔を形成する方法である。このうち、ビアホールのコンタクト性能を確実にする観点からは、前者が有利である。以下、図１および図２を参照して、従来技術におけるビアファースト法のデュアルダマシンプロセスを示す。
【０００４】
図１（ａ）は、不図示の基板上に、第一の配線１０３、拡散防止膜１０５、および第二の絶縁膜１０７がこの順に形成された段階を示す。基板上に第一の絶縁膜１０１を成膜した後ドライエッチングにより配線溝を形成し、その内部を埋め込むようにバリアメタル膜（不図示）および銅膜をこの順で形成する。そして、ＣＭＰ（化学的機械的研磨）により配線溝外部に形成された不要なバリアメタル膜および銅膜を除去することにより、第一の配線１０３が形成される。次に、第一の配線１０３上に拡散防止膜１０５を形成する。拡散防止膜１０５は、銅の絶縁膜中への拡散を防止するため、また接続孔１１１形成時のエッチングストッパ膜として用いるために形成される。そして、拡散防止膜１０５上に、第二の絶縁膜１０７を形成する。
【０００５】
ここで、第二の絶縁膜１０７には低誘電率層間絶縁膜が用いられる。こうして、図１（ａ）の構造が得られる。
【０００６】
次に、図１（ｂ）に示すように、第二の絶縁膜１０７上に不図示の反射防止膜およびレジスト膜１０９をこの順に形成し、接続孔１１１のレジストパターンをリソグラフィーにより形成する。そして、ドライエッチングにより接続孔１１１を形成する。この際、第二の絶縁膜１０７と拡散防止膜１０５とのエッチングレートの差により、拡散防止膜１０５上にてエッチングを停止させる。これは、第一の配線１０３の露出による銅汚染や、エッチング後のアッシング、洗浄工程における銅へのダメージを防止するためである。エッチング後、アッシングによりレジスト膜１０９および反射防止膜を除去する。
【０００７】
次に、図１（ｃ）に示すように、第二の絶縁膜１０７上に不図示の反射防止膜とレジスト膜１１５をこの順に形成し、配線溝１１７のレジストパターンを同様に形成する。そしてドライエッチングにより配線溝１１７を形成する。この際、接続孔１１１の底部には反射防止膜またはレジスト膜１１５が埋め込まれているため、エッチングは進行しない。
【０００８】
次に、図１（ｄ）に示すように、アッシングによりレジスト膜１１５および反射防止膜を除去する。そして、図２（ａ）に示すように、接続孔１１１底部の拡散防止膜１０５をドライエッチングにより除去し、第一の配線１０３を露出させる。
【０００９】
次に、図２（ｂ）に示すように、接続孔１１１および配線溝１１７を含む第二の絶縁膜１０７上全体に、バリアメタル膜１１９および電界めっきのシード層となる銅膜（不図示）をスパッタによりこの順に形成する。そして、電界めっきにより接続孔１１１および配線溝１１７に銅膜１２１を埋め込む。
【００１０】
次に、図２（ｃ）および図２（ｄ）に示すように、不要部分の銅膜１２１およびバリアメタル膜１１９をＣＭＰにより除去する。
【００１１】
以上の工程により、配線溝１１７中の銅膜１２１すなわち第二の配線および第一の配線１０３と第二の配線とを接続する接続孔が形成される。
【００１２】
【特許文献１】
特開２００２−２０３８９８号公報
【００１３】
【発明が解決しようとする課題】
しかし、図１、図２に示す方法について本発明者が検討した結果、次のような新たな課題が発見された。すなわち、図２（ａ）の工程で接続孔１１１底部の拡散防止膜１０５をエッチングする際に、配線溝１１７の上部では、第二の絶縁膜１０７の角のエッチング速度が速く、図２に示されているように順テーパー状にエッチングされることが明らかになった。このため、微細な配線間スペースにおいては、配線溝１１７上部の間隔がさらに小さくなり、寄生容量が生じる要因となっていた。また、短絡不良の要因ともなっていた。
【００１４】
上記事情に鑑み、本発明の目的は、配線、プラグ、パッド等の金属膜間の寄生容量が抑制された半導体装置の製造方法を提供することにある。また、本発明の別の目的は、配線、プラグ、パッド等の金属膜同士の短絡が抑制された半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明によれば、半導体基板上に絶縁膜を形成し、該絶縁膜に凹部を形成した後、該凹部を埋め込む金属膜を形成する工程と、基板全面に対して第一の研磨を行い、前記凹部に埋設された形状の金属領域を形成する工程と、基板全面に対して第二の研磨を行い、前記金属領域の一部と前記絶縁膜の一部とを除去する工程と、を含み、第二の研磨を行う前記工程により、前記金属領域上部に形成される順テーパー部の少なくとも一部を除去することを特徴とする半導体装置の製造方法が提供される。
【００１６】
本発明に係る製造方法によれば、金属領域部の上部に形成される順テーパー部の少なくとも一部を除去する工程を含むため、順テーパー部で金属領域間に生じる寄生容量や、短絡不良の発生を抑制することができる。
【００１７】
なお、不要な金属膜を除去する前記工程以前の工程で凹部の上部に形成される順テーパー部は、たとえば前記基板上に下層配線が設けられた半導体装置の場合、通常下層配線を露出させる工程で形成されることが多い。
【００１８】
本発明によれば、半導体基板上に、金属膜により構成された第一の配線を形成する工程と、前記第一の配線を覆うように絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して前記第一の配線の上面に達する接続孔と、該接続孔に接続して設けられた配線溝とを形成する工程と、前記接続孔および配線溝を埋め込む金属膜を形成する工程と、基板全面に対して第一の研磨を行い、前記孔および配線溝に埋設された形状の第二の配線および接続プラグを形成する工程と、基板全面に対して第二の研磨を行い、前記第二の配線の一部と前記絶縁膜の一部とを除去する工程と、を含み、第二の研磨を行う前記工程により、前記第二の配線上部に形成される順テーパー部の少なくとも一部を除去することを特徴とする半導体装置の製造方法が提供される。
【００１９】
本発明に係る製造方法によれば、凹部の上部に形成される順テーパーの少なくとも一部を除去する工程を含むため、凹部の上部に形成されるテーパーをより一層確実に除去することができる。したがって、デュアルダマシン法においても、凹部に充填された金属膜間の寄生容量や短絡不良の発生を確実に効率よく抑制することができる。
【００２０】
本発明によれば、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に犠牲膜を形成する工程と、前記犠牲膜および前記絶縁膜を順次選択的に除去し、該絶縁膜に凹部を形成した後、該凹部を埋め込む金属膜を形成する工程と、基板全面に対して第一の研磨を行い、前記凹部に埋設された形状の金属領域を形成する工程と、基板全面に対して第二の研磨を行い、前記金属領域の一部と前記絶縁膜の一部とを除去する工程と、を含み、第二の研磨を行う前記工程により、前記犠牲膜が除去されることを特徴とする半導体装置の製造方法が提供される。
【００２１】
本発明に係る製造方法によれば、絶縁膜上に犠牲膜を形成し、これを除去する工程を含むため、凹部の上部に形成される順テーパー部を確実に除去することができる。したがって、凹部に充填された金属膜間の寄生容量や短絡不良の発生を確実に効率よく抑制することができる。
【００２２】
本発明の半導体装置の製造方法において、前記絶縁膜に凹部を形成する工程は、前記絶縁膜よりも前記犠牲膜がより遅くエッチングされるエッチング条件で前記エッチングを行う工程を含むことができる。犠牲膜が絶縁膜よりもエッチングされにくい条件でエッチングすることにより、凹部の上部に形成されるテーパーの大きさを小さくすることができる。したがって、第二の研磨での研磨する厚さを減少させることができるため、より一層効率よく配線間の短絡不良を防止することができる。
【００２３】
なお、エッチング条件として、たとえば絶縁膜の種類、エッチングガスの種類、バイアス電圧の大きさなどが挙げられる。このうち、たとえば絶縁膜を有機膜とし、エッチングガスとしてたとえば水素および窒素を含む気体を用いる場合、これに対するエッチング耐性を有するＳｉＯ２を犠牲膜の材料として用いることが好ましい。
【００２４】
本発明によれば、半導体基板上に、金属膜により構成された第一の配線を形成する工程と、前記第一の配線を覆うように絶縁膜を形成する工程と、前記絶縁膜上に犠牲膜を形成する工程と、前記絶縁膜および前記犠牲膜を選択的に順次除去して前記第一の配線の上面に達する接続孔と、該接続孔に接続して設けられた配線溝とを形成する工程と前記接続孔および配線溝を埋め込む金属膜を形成する工程と、基板全面に対して第一の研磨を行い、前記孔および配線溝に埋設された形状の第二の配線および接続プラグを形成する工程と、基板全面に対して第二の研磨を行い、前記第二の配線の一部と前記絶縁膜の一部とを除去する工程と、を含み、第二の研磨を行う前記工程により、前記第二の配線上部に形成される前記犠牲膜が除去されることを特徴とする半導体装置の製造方法が提供される。
【００２５】
デュアルダマシン法においても、絶縁膜上に犠牲膜を形成し、これを除去する工程を含むことにより、凹部に充填された金属膜間の寄生容量や短絡不良の発生を確実に効率よく抑制することができる。
【００２６】
本発明の半導体装置の製造方法において、金属領域の一部と絶縁膜の一部とを除去する前記工程以前の工程で、前記凹部の上部に形成される順テーパー部の少なくとも一部を除去する工程を含むことができる。こうすることにより、凹部の上部に形成される順テーパー部をより一層確実に除去することができる。
【００２７】
本発明の半導体装置の製造方法において、絶縁膜に接続孔および配線溝を形成する前記工程は、前記絶縁膜よりも前記犠牲膜がより遅くエッチングされるエッチング条件で前記エッチングを行う工程を含むことができる。
【００２８】
犠牲膜が絶縁膜よりもエッチングされにくい条件でエッチングすることにより、配線溝の上部に形成されるテーパーの大きさを小さくすることができる。したがって、第二の研磨での研磨する厚さを減少させることができるため、より一層効率よく配線間の短絡不良を防止することができる。
【００２９】
本発明の半導体装置の製造方法において、前記第二の研磨における研磨速度に関する情報を取得し、該情報に基づいて第二の研磨の終点を決定することことができる。
【００３０】
本発明に係る製造方法によれば、第二の研磨における研磨速度に関する情報を取得し、得られた情報に基づき設定された研磨時間の研磨を行う工程を含むため、研磨する厚さを制御することができる。したがって、金属領域の上部に形成される順テーパー部をさらに確実に除去することができる。
【００３１】
本発明の半導体装置の製造方法において、前記金属領域とともに研磨される前記絶縁膜の厚さを観測することにより、前記第二の研磨の終点を決定することができる。
【００３２】
本発明に係る製造方法によれば、研磨される前記絶縁膜の厚さを観測しながら研磨する工程を含むため、研磨する絶縁膜の厚さを制御することができる。したがって、凹部の上部に形成される順テーパー部をより一層確実に除去することができる。
【００３３】
【発明の実施の形態】
本実施形態は、金属領域の上部に形成されるテーパー部分を除去するように研磨することにより、金属領域間に発生する寄生容量や短絡不良を防止するものである。以下、好ましい実施形態について図面を参照しながら説明する。
【００３４】
（第一の実施形態）
図３および図４は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。図３（ａ）は、不図示の基板上に、第一の絶縁膜２０１および第一の絶縁膜２０１中の第一の配線２０３、拡散防止膜２０５、および第二の絶縁膜２０７がこの順に形成された段階を示す。
【００３５】
図３（ａ）の構造は、以下のようにして形成される。すなわち、基板上に第一の絶縁膜２０１を成膜した後ドライエッチングにより配線溝を形成し、その内部を埋め込むように不図示のバリアメタル膜および銅膜をこの順で形成する。そして、ＣＭＰにより配線溝外部に形成された不要なバリアメタル膜および銅膜とを除去することにより、第一の配線２０３が形成される。次に、第一の配線２０３上に拡散防止膜２０５を形成する。拡散防止膜２０５は、第一の配線２０３の材料である銅の絶縁膜中への拡散を防止するため、また接続孔２１１形成時のエッチングストッパ膜として用いるために形成される。拡散防止膜２０５上に、第二の絶縁膜２０７を形成する。以上により、図３（ａ）の構造が得られる。
【００３６】
第一の配線２０３の材料としては、Ｃｕにかわり、Ａｌ、Ｗ、ＴｉＮなどとしてもよい。また、拡散防止膜２０５の材料として、たとえばＳｉＣを用いる。また、ＳｉＮなどとしてもよい。拡散防止膜２０５の厚さは、たとえば２５ｎｍ以上１００ｎｍ以下とする。
【００３７】
第二の絶縁膜２０７の材料としては、たとえば比誘電率３．５以下のＳｉＯＣを用いる。なお、ＳｉＯＣは、ＳｉＯＣＨと表記されることもあり、構成元素としては通常、Ｓｉ、Ｏ、ＣおよびＨを含む。このとき、第二の絶縁膜２０７はＣＶＤ法等により形成することができる。また他に用いることができる材料の例として、各種低誘電率材料、たとえば水素化シロキサン系（ＨＳＱ）、メチルシロキサン系（ＭＳＱ）、水素化メチルシロキサン系（ＭＨＳＱ）、ポリイミド系（ＰＩ）、パーフルオロカーボン系（ＰＰＦＣ）、芳香族エーテル系（ＰＡＥ）、芳香族炭化水素系（ＰＡＨＣ）、ベンゾシクロブテン（ＢＣＢ）などのポリマーが挙げられる。これらの材料を用いた膜は、たとえばＣＶＤ法や塗布法により形成することができる。第二の絶縁膜２０７の厚さは、たとえば５００ｎｍ以上２０００ｎｍ以下とする。
【００３８】
次に、図３（ｂ）に示すように、第二の絶縁膜２０７上に反射防止膜（不図示）およびレジスト膜２０９をこの順に形成し、接続孔２１１のレジストパターンをリソグラフィーにより形成する。そして、ドライエッチングにより接続孔２１１を形成する。この際、第二の絶縁膜２０７と拡散防止膜２０５とのエッチングレートの差により、拡散防止膜２０５上にてエッチングを停止させる。これは、第一の配線２０３の露出による金属汚染や、エッチング後のアッシング、洗浄工程における金属へのダメージを防止するためである。エッチング後、アッシングによりレジスト膜２０９および反射防止膜を除去する。
【００３９】
次に、図３（ｃ）に示すように、第二の絶縁膜２０７上に不図示の反射防止膜とレジスト膜２１５をこの順に形成し、配線溝２１７のレジストパターンを同様に形成する。そしてドライエッチングにより配線溝２１７を形成する。この際、接続孔２１１の底部には反射防止膜またはレジスト膜２１５が埋め込まれているため、エッチングは進行しない。
【００４０】
次に、図３（ｄ）に示すように、アッシングによりレジスト膜２１５および反射防止膜を除去する。そして、図４（ａ）に示すように、接続孔２１１底部の拡散防止膜２０５をドライエッチングにより除去し、第一の配線２０３を露出させる。
【００４１】
このとき、図４（ａ）に示すように、配線溝２１７上部のエッチング速度が速いため、配線溝２１７の上部が順テーパー状にエッチングされる。
【００４２】
次に、図４（ｂ）に示すように、接続孔２１１および配線溝２１７を含む第二の絶縁膜２０７上全体に、バリアメタル膜２１９および電界めっきのシード層となる金属膜（不図示）をスパッタによりこの順に形成する。バリアメタル膜２１９の材料として、たとえばＴａ、ＴａＮ、ＴｉＮ、ＴｉＳｉＮなどの高融点金属や高融点金属化合物、またはそれらの積層膜を用いる。また、バリアメタル膜２１９の厚さは、たとえば１０ｎｍ以上５０ｎｍ以下とする。
【００４３】
そして、電界めっきにより、接続孔２１１および配線溝２１７に銅膜２２１を同時に埋め込む。銅膜２２１は、第一の配線２０３と同様の他の物質を用いてもよい。銅膜２２１の厚さは、たとえば３００ｎｍ以上２０００ｎｍ以下とする。
【００４４】
次に、図４（ｃ）、図４（ｄ）に示すように、凹部を除く領域に形成された不要部分の銅膜２２１およびバリアメタル膜２１９をＣＭＰにより除去することにより、配線溝２１７中の銅膜２２１を第二の配線とする半導体装置を得る。このときＣＭＰは、銅膜２２１とバリアメタル膜２１９との研磨選択比を大きくしてバリアメタル膜２１９表面で研磨を停止する一次研磨（図４（ｃ））と、残ったバリアメタル膜２１９を研磨する二次研磨（図４（ｄ））の２段階にて行われる。本実施形態においては、この二次研磨の段階で、バリアメタル膜２１９とともに配線溝２１７の上部に形成されたテーパー部分の第二の絶縁膜２０７および銅膜２２１を研磨し、平坦化する。これにより、配線間隔の小さくなったテーパー部分が除去されるため、微細な配線間スペースにおいても、短絡不良の発生を効果的に防止することが可能となる。
【００４５】
ここで、一次研磨においては、銅膜２２１が効率よく研磨されるスラリーを用いる。このようなスラリーとして、たとえばＨ２Ｏ２などの酸化剤や銅膜２２１の材料金属の腐食防止剤を含むものを用いることができる。
【００４６】
また、二次研磨では、バリアメタル膜２１９を効率よく研磨するため、機械的研磨を主としたスラリーを用いる。このようなスラリーとして、たとえばシリカなどの砥粒や銅膜２２１の材料の腐食防止剤を含むものを用いることができる。また、バリアメタル膜２１９とともに第二の絶縁膜２０７、銅膜２２１も研磨するため、これらの研磨速度の差が小さいスラリーを用いる。このようなスラリーとして、たとえばバリアメタルの研磨速度に対して絶縁膜の研磨速度が１／３倍以上３倍以下であるものを用いることが好ましい。こうすることにより、ディッシングやエロージョンの発生を抑制し、研磨された表面の平坦性を維持することができる。
【００４７】
二次研磨においては、配線溝２１７上部のテーパーをすべて研磨してもよいし、短絡不良が発止しない範囲で、テーパーの一部を研磨してもよい。また、第二の絶縁膜１０７としてＳｉＯＣなどの低誘電率膜を用いた場合、配線溝１１７上部に形成されるテーパーは、深さ約５０ｎｍ以上となることが多いため、二次研磨において第二の絶縁膜２０７を上面から５０ｎｍ以上研磨することが寄生容量や短絡不良の防止に特に有効である。
【００４８】
このように、本実施形態に係る製造方法においては、二次研磨においてテーパーを効率よく除去するために、研磨する厚みを制御する必要がある。この制御方法について以下説明する。
【００４９】
研磨する厚みを制御する方法の一つとして、配線溝１１７上面の間隔を計測する方法が挙げられる。この方法を図７を用いて説明する。図７は、図２（ｃ）における配線溝２１７上部の拡大図である。
【００５０】
ダミーウエーハに図３および図４と同様の方法で図４（ｃ）の配線パターンを形成する。そして、二次研磨における研磨時間を変化し（図７における各矢印）、各段階における配線溝１１７上面をＳＥＭ（走査型電子顕微鏡）等により観察する。このとき、測長ＳＥＭを用いると、精度よい観察が可能となり好ましい。配線溝１１７間の線幅を計測し、一定の幅になったところで研磨を停止する研磨条件を設定することにより、二次研磨において研磨する第二の絶縁膜２０７の厚みを簡便に効率よく制御することが可能となる。
【００５１】
なお、研磨条件の設定において、ダミーウエーハを用いるかわりに実際のウエーハを用いてもよい。
【００５２】
また、研磨する厚みを制御する別の方法として、図８に示すように、ＣＭＰ装置に光干渉式の膜厚計を設け、終点検出モジュールとして用いる方法が挙げられる。たとえば、アプライドマテリアルズ社製ＣＭＰ装置のＩＳＲＭ（ｉｎ Ｓｉｔｕ Ｒｅｍｏｖａｌ Ｍｏｎｉｔｏｒ）を用いることができる。図８において、研磨パッド１３１に透明窓１３３が設けられており、透明窓１３３には光が入射する。ウエーハ１３５が透明窓１３３上にある際には、透明窓１３３に入射した光が反射し、その際に生じる干渉からウエーハ１３５表面の絶縁膜厚が測定される。このような構成を採用すると、一枚一枚のウエーハ１３５についてバリアメタルがなくなった時点からＣＭＰ中に膜厚を測定することが可能となる。よって、膜厚の減少を測定し、膜厚が一定量減少した時点で研磨を停止することによって、研磨する第二の絶縁膜２０７の厚みを制御することが可能である。
【００５３】
（第二の実施形態）
図５および図６は、本実施形態に係る半導体装置の製造方法を示す図である。図５（ａ）に至るまでの工程は、第一の実施形態と同様である。図５（ａ）は、図３（ａ）において、第二の絶縁膜２０７の上面に犠牲膜２１３が形成された様子を示す。
【００５４】
図５（ｂ）以下、第一の実施形態における図３（ｂ）以下の工程と同様にして、接続孔２１１および配線溝２１７を形成し、配線溝２１７を含む犠牲膜２１３および第二の絶縁膜２０７上にバリアメタル膜２１９および銅膜２２１を形成する。こうして、図６（ｂ）の断面が得られる。
【００５５】
次に、図６（ｃ）、図６（ｄ）に示すように、第一の実施形態と同様に、二段階のＣＭＰを行う。ここで、二次研磨の際には、バリアメタル膜２１９およびテーパーの形成された犠牲膜２１３、銅膜２２１を研磨し、犠牲膜２１３を除去する。二次研磨における研磨量の制御は、たとえば第一の実施形態と同様にして行う。こうして、配線溝２１７中の銅膜２２１を第二の配線とする図６（ｄ）の半導体装置が得られる。
【００５６】
犠牲膜２１３に用いる材料としては、拡散防止膜２０５のエッチング速度と同等かまたはこれより小さい材料を用いることができる。拡散防止膜２０５よりもエッチング速度が小さい膜であれば、第二の絶縁膜２０７よりエッチング速度が小さく、配線溝２１７上部のテーパー形成を抑制することができる。たとえば拡散防止膜２０５の材料としてＳｉＣを用いる場合、ＳｉＣまたはこれよりもエッチングレートの低い膜、たとえばＳｉＯ２、ＳｉＮ、ＳｉＣ、ＳｉＯＮ、ＳｉＣＮ等が利用できる。また、犠牲膜２１３の膜厚は、たとえば１０ｎｍ以上１００ｎｍ以下とする。１０ｎｍ以上とすることにより、配線溝２１７上部へのテーパー形成を好適に抑制し、テーパーの大きさを小さくすることができる。また、１００ｎｍ以下とすることにより、ＣＭＰにおいて効率よく除去することが可能となる。
【００５７】
このように、本実施形態では、第二の絶縁膜２０７上に、第二の絶縁膜２０７よりもエッチング速度が遅い犠牲膜２１３を設けるため、配線溝２１７上部において角のエッチングが抑制される。このため、犠牲膜２１３を設けない場合に比べて配線溝２１７上部に形成されるテーパーの大きさを小さくすることができる。よって、図９に示すように、二次研磨における研磨量を図７の場合に比べて少なくし、たとえば３０ｎｍとすることができる。なお、図９は、図６（ｃ）における配線溝２１７上部の拡大図である。
【００５８】
以上より、本実施形態では第二の絶縁膜２０７上に犠牲膜２１３を設けることにより、さらに効率よく配線溝２１７上部のテーパー部分を除去することができる。よって、配線間の短絡をさらに効果的に防止することができる。また、犠牲膜２１３はＣＭＰで除去されるため、第二の絶縁膜２０７との間の剥離等について考慮する必要がなく、犠牲膜２１３自体としての性能を追求すればよいため、材料選択の自由度が高い。
【００５９】
以上、本発明を実施形態に基づき説明した。これらの実施形態は例示であり、それらの各構成要素や各製造工程の組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００６０】
【発明の効果】
以上説明したように本発明によれば、基板全面に対して第一の研磨を行い、凹部に埋設された形状の金属領域を形成する工程と、基板全面に対して第二の研磨を行い、金属領域の一部と絶縁膜の一部とを除去する工程と、を含み、第二の研磨を行う工程により、金属領域上部に形成される順テーパー部の少なくとも一部を除去することにより、配線、プラグ、パッド等の金属膜間の寄生容量が抑制された半導体装置の製造方法が実現される。また、本発明によれば、配線、プラグ、パッド等の金属膜同士の短絡が抑制された半導体装置の製造方法が実現される。
【図面の簡単な説明】
【図１】従来の半導体装置の製造方法を示す工程断面図である。
【図２】従来の半導体装置の製造方法を示す工程断面図である。
【図３】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図４】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図５】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図６】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図７】実施の形態に係る研磨厚さの制御方法を説明するための図である。
【図８】実施の形態に係る研磨厚さの制御方法を説明するための図である。
【図９】実施の形態に係る研磨厚さの制御方法を説明するための図である。
【符号の説明】
１０１ 第一の絶縁膜、 １０３ 第一の配線、 １０５ 拡散防止膜、 １０７ 第二の絶縁膜、 １０９ レジスト膜、 １１１ 接続孔、 １１５ レジスト膜、 １１７ 配線溝、 １１９ バリアメタル膜、 １２１ 銅膜、 １３１ 研磨パッド、 １３３ 透明窓、 １３５ ウエーハ、 ２０１ 第一の絶縁膜、 ２０３ 第一の配線、 ２０５ 拡散防止膜、 ２０７ 第二の絶縁膜、 ２０９ レジスト膜、 ２１１ 接続孔、 ２１３ 犠牲膜、 ２１５ レジスト膜、 ２１７ 配線溝、 ２１９ バリアメタル膜、 ２２１ 銅膜。
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特にダマシン配線を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの配線材料として、比抵抗の小さい銅が用いられることが多くなってきている。銅は、反応性イオンエッチングによる加工が困難であるため、銅を配線材料として用いる場合、ダマシン（Ｄａｍａｓｃｅｎｅ）法を用いた配線形成がなされる。ダマシン法としては、配線層と接続孔とを段階的に形成していくシングルダマシン法と、配線層および接続孔を同時に形成するデュアルダマシン法が知られている。このうち、デュアルダマシン法では、接続孔と配線溝とを一度に埋め込むため、工程数削減の観点から有利なプロセスである。また接続孔にも配線と同種の銅を用いることにより、これを低抵抗化することができる（特許文献１）。
【０００３】
デュアルダマシン法による配線構造の形成方法としては、ビアファースト法とトレンチファースト法とがある。ビアファースト法は、接続孔（ビアホール）部分を先に形成し、そのパターンに重ね合わせる形で配線部分の溝（トレンチ）を形成する方法である。一方、トレンチファースト法は、配線部分の溝形成を先に行い、それに重ね合わせて接続孔を形成する方法である。このうち、ビアホールのコンタクト性能を確実にする観点からは、前者が有利である。以下、図１および図２を参照して、従来技術におけるビアファースト法のデュアルダマシンプロセスを示す。
【０００４】
図１（ａ）は、不図示の基板上に、第一の配線１０３、拡散防止膜１０５、および第二の絶縁膜１０７がこの順に形成された段階を示す。基板上に第一の絶縁膜１０１を成膜した後ドライエッチングにより配線溝を形成し、その内部を埋め込むようにバリアメタル膜（不図示）および銅膜をこの順で形成する。そして、ＣＭＰ（化学的機械的研磨）により配線溝外部に形成された不要なバリアメタル膜および銅膜を除去することにより、第一の配線１０３が形成される。次に、第一の配線１０３上に拡散防止膜１０５を形成する。拡散防止膜１０５は、銅の絶縁膜中への拡散を防止するため、また接続孔１１１形成時のエッチングストッパ膜として用いるために形成される。そして、拡散防止膜１０５上に、第二の絶縁膜１０７を形成する。
【０００５】
ここで、第二の絶縁膜１０７には低誘電率層間絶縁膜が用いられる。こうして、図１（ａ）の構造が得られる。
【０００６】
次に、図１（ｂ）に示すように、第二の絶縁膜１０７上に不図示の反射防止膜およびレジスト膜１０９をこの順に形成し、接続孔１１１のレジストパターンをリソグラフィーにより形成する。そして、ドライエッチングにより接続孔１１１を形成する。この際、第二の絶縁膜１０７と拡散防止膜１０５とのエッチングレートの差により、拡散防止膜１０５上にてエッチングを停止させる。これは、第一の配線１０３の露出による銅汚染や、エッチング後のアッシング、洗浄工程における銅へのダメージを防止するためである。エッチング後、アッシングによりレジスト膜１０９および反射防止膜を除去する。
【０００７】
次に、図１（ｃ）に示すように、第二の絶縁膜１０７上に不図示の反射防止膜とレジスト膜１１５をこの順に形成し、配線溝１１７のレジストパターンを同様に形成する。そしてドライエッチングにより配線溝１１７を形成する。この際、接続孔１１１の底部には反射防止膜またはレジスト膜１１５が埋め込まれているため、エッチングは進行しない。
【０００８】
次に、図１（ｄ）に示すように、アッシングによりレジスト膜１１５および反射防止膜を除去する。そして、図２（ａ）に示すように、接続孔１１１底部の拡散防止膜１０５をドライエッチングにより除去し、第一の配線１０３を露出させる。
【０００９】
次に、図２（ｂ）に示すように、接続孔１１１および配線溝１１７を含む第二の絶縁膜１０７上全体に、バリアメタル膜１１９および電界めっきのシード層となる銅膜（不図示）をスパッタによりこの順に形成する。そして、電界めっきにより接続孔１１１および配線溝１１７に銅膜１２１を埋め込む。
【００１０】
次に、図２（ｃ）および図２（ｄ）に示すように、不要部分の銅膜１２１およびバリアメタル膜１１９をＣＭＰにより除去する。
【００１１】
以上の工程により、配線溝１１７中の銅膜１２１すなわち第二の配線および第一の配線１０３と第二の配線とを接続する接続孔が形成される。
【００１２】
【特許文献１】
特開２００２−２０３８９８号公報
【００１３】
【発明が解決しようとする課題】
しかし、図１、図２に示す方法について本発明者が検討した結果、次のような新たな課題が発見された。すなわち、図２（ａ）の工程で接続孔１１１底部の拡散防止膜１０５をエッチングする際に、配線溝１１７の上部では、第二の絶縁膜１０７の角のエッチング速度が速く、図２に示されているように順テーパー状にエッチングされることが明らかになった。このため、微細な配線間スペースにおいては、配線溝１１７上部の間隔がさらに小さくなり、寄生容量が生じる要因となっていた。また、短絡不良の要因ともなっていた。
【００１４】
上記事情に鑑み、本発明の目的は、配線、プラグ、パッド等の金属膜間の寄生容量が抑制された半導体装置の製造方法を提供することにある。また、本発明の別の目的は、配線、プラグ、パッド等の金属膜同士の短絡が抑制された半導体装置の製造方法を提供することにある。
【００１５】
【課題を解決するための手段】
本発明によれば、半導体基板上に絶縁膜を形成し、該絶縁膜に凹部を形成した後、該凹部を埋め込む金属膜を形成する工程と、基板全面に対して第一の研磨を行い、前記凹部に埋設された形状の金属領域を形成する工程と、基板全面に対して第二の研磨を行い、前記金属領域の一部と前記絶縁膜の一部とを除去する工程と、を含み、第二の研磨を行う前記工程により、前記金属領域上部に形成される順テーパー部の少なくとも一部を除去することを特徴とする半導体装置の製造方法が提供される。
【００１６】
本発明に係る製造方法によれば、金属領域部の上部に形成される順テーパー部の少なくとも一部を除去する工程を含むため、順テーパー部で金属領域間に生じる寄生容量や、短絡不良の発生を抑制することができる。
【００１７】
なお、不要な金属膜を除去する前記工程以前の工程で凹部の上部に形成される順テーパー部は、たとえば前記基板上に下層配線が設けられた半導体装置の場合、通常下層配線を露出させる工程で形成されることが多い。
【００１８】
本発明によれば、半導体基板上に、金属膜により構成された第一の配線を形成する工程と、前記第一の配線を覆うように絶縁膜を形成する工程と、前記絶縁膜を選択的に除去して前記第一の配線の上面に達する接続孔と、該接続孔に接続して設けられた配線溝とを形成する工程と、前記接続孔および配線溝を埋め込む金属膜を形成する工程と、基板全面に対して第一の研磨を行い、前記孔および配線溝に埋設された形状の第二の配線および接続プラグを形成する工程と、基板全面に対して第二の研磨を行い、前記第二の配線の一部と前記絶縁膜の一部とを除去する工程と、を含み、第二の研磨を行う前記工程により、前記第二の配線上部に形成される順テーパー部の少なくとも一部を除去することを特徴とする半導体装置の製造方法が提供される。
【００１９】
本発明に係る製造方法によれば、凹部の上部に形成される順テーパーの少なくとも一部を除去する工程を含むため、凹部の上部に形成されるテーパーをより一層確実に除去することができる。したがって、デュアルダマシン法においても、凹部に充填された金属膜間の寄生容量や短絡不良の発生を確実に効率よく抑制することができる。
【００２０】
本発明によれば、半導体基板上に絶縁膜を形成する工程と、前記絶縁膜上に犠牲膜を形成する工程と、前記犠牲膜および前記絶縁膜を順次選択的に除去し、該絶縁膜に凹部を形成した後、該凹部を埋め込む金属膜を形成する工程と、基板全面に対して第一の研磨を行い、前記凹部に埋設された形状の金属領域を形成する工程と、基板全面に対して第二の研磨を行い、前記金属領域の一部と前記絶縁膜の一部とを除去する工程と、を含み、第二の研磨を行う前記工程により、前記犠牲膜が除去されることを特徴とする半導体装置の製造方法が提供される。
【００２１】
本発明に係る製造方法によれば、絶縁膜上に犠牲膜を形成し、これを除去する工程を含むため、凹部の上部に形成される順テーパー部を確実に除去することができる。したがって、凹部に充填された金属膜間の寄生容量や短絡不良の発生を確実に効率よく抑制することができる。
【００２２】
本発明の半導体装置の製造方法において、前記絶縁膜に凹部を形成する工程は、前記絶縁膜よりも前記犠牲膜がより遅くエッチングされるエッチング条件で前記エッチングを行う工程を含むことができる。犠牲膜が絶縁膜よりもエッチングされにくい条件でエッチングすることにより、凹部の上部に形成されるテーパーの大きさを小さくすることができる。したがって、第二の研磨での研磨する厚さを減少させることができるため、より一層効率よく配線間の短絡不良を防止することができる。
【００２３】
なお、エッチング条件として、たとえば絶縁膜の種類、エッチングガスの種類、バイアス電圧の大きさなどが挙げられる。このうち、たとえば絶縁膜を有機膜とし、エッチングガスとしてたとえば水素および窒素を含む気体を用いる場合、これに対するエッチング耐性を有するＳｉＯ２を犠牲膜の材料として用いることが好ましい。
【００２４】
本発明によれば、半導体基板上に、金属膜により構成された第一の配線を形成する工程と、前記第一の配線を覆うように絶縁膜を形成する工程と、前記絶縁膜上に犠牲膜を形成する工程と、前記絶縁膜および前記犠牲膜を選択的に順次除去して前記第一の配線の上面に達する接続孔と、該接続孔に接続して設けられた配線溝とを形成する工程と前記接続孔および配線溝を埋め込む金属膜を形成する工程と、基板全面に対して第一の研磨を行い、前記孔および配線溝に埋設された形状の第二の配線および接続プラグを形成する工程と、基板全面に対して第二の研磨を行い、前記第二の配線の一部と前記絶縁膜の一部とを除去する工程と、を含み、第二の研磨を行う前記工程により、前記第二の配線上部に形成される前記犠牲膜が除去されることを特徴とする半導体装置の製造方法が提供される。
【００２５】
デュアルダマシン法においても、絶縁膜上に犠牲膜を形成し、これを除去する工程を含むことにより、凹部に充填された金属膜間の寄生容量や短絡不良の発生を確実に効率よく抑制することができる。
【００２６】
本発明の半導体装置の製造方法において、金属領域の一部と絶縁膜の一部とを除去する前記工程以前の工程で、前記凹部の上部に形成される順テーパー部の少なくとも一部を除去する工程を含むことができる。こうすることにより、凹部の上部に形成される順テーパー部をより一層確実に除去することができる。
【００２７】
本発明の半導体装置の製造方法において、絶縁膜に接続孔および配線溝を形成する前記工程は、前記絶縁膜よりも前記犠牲膜がより遅くエッチングされるエッチング条件で前記エッチングを行う工程を含むことができる。
【００２８】
犠牲膜が絶縁膜よりもエッチングされにくい条件でエッチングすることにより、配線溝の上部に形成されるテーパーの大きさを小さくすることができる。したがって、第二の研磨での研磨する厚さを減少させることができるため、より一層効率よく配線間の短絡不良を防止することができる。
【００２９】
本発明の半導体装置の製造方法において、前記第二の研磨における研磨速度に関する情報を取得し、該情報に基づいて第二の研磨の終点を決定することことができる。
【００３０】
本発明に係る製造方法によれば、第二の研磨における研磨速度に関する情報を取得し、得られた情報に基づき設定された研磨時間の研磨を行う工程を含むため、研磨する厚さを制御することができる。したがって、金属領域の上部に形成される順テーパー部をさらに確実に除去することができる。
【００３１】
本発明の半導体装置の製造方法において、前記金属領域とともに研磨される前記絶縁膜の厚さを観測することにより、前記第二の研磨の終点を決定することができる。
【００３２】
本発明に係る製造方法によれば、研磨される前記絶縁膜の厚さを観測しながら研磨する工程を含むため、研磨する絶縁膜の厚さを制御することができる。したがって、凹部の上部に形成される順テーパー部をより一層確実に除去することができる。
【００３３】
【発明の実施の形態】
本実施形態は、金属領域の上部に形成されるテーパー部分を除去するように研磨することにより、金属領域間に発生する寄生容量や短絡不良を防止するものである。以下、好ましい実施形態について図面を参照しながら説明する。
【００３４】
（第一の実施形態）
図３および図４は、本実施形態に係る半導体装置の製造方法を示す工程断面図である。図３（ａ）は、不図示の基板上に、第一の絶縁膜２０１および第一の絶縁膜２０１中の第一の配線２０３、拡散防止膜２０５、および第二の絶縁膜２０７がこの順に形成された段階を示す。
【００３５】
図３（ａ）の構造は、以下のようにして形成される。すなわち、基板上に第一の絶縁膜２０１を成膜した後ドライエッチングにより配線溝を形成し、その内部を埋め込むように不図示のバリアメタル膜および銅膜をこの順で形成する。そして、ＣＭＰにより配線溝外部に形成された不要なバリアメタル膜および銅膜とを除去することにより、第一の配線２０３が形成される。次に、第一の配線２０３上に拡散防止膜２０５を形成する。拡散防止膜２０５は、第一の配線２０３の材料である銅の絶縁膜中への拡散を防止するため、また接続孔２１１形成時のエッチングストッパ膜として用いるために形成される。拡散防止膜２０５上に、第二の絶縁膜２０７を形成する。以上により、図３（ａ）の構造が得られる。
【００３６】
第一の配線２０３の材料としては、Ｃｕにかわり、Ａｌ、Ｗ、ＴｉＮなどとしてもよい。また、拡散防止膜２０５の材料として、たとえばＳｉＣを用いる。また、ＳｉＮなどとしてもよい。拡散防止膜２０５の厚さは、たとえば２５ｎｍ以上１００ｎｍ以下とする。
【００３７】
第二の絶縁膜２０７の材料としては、たとえば比誘電率３．５以下のＳｉＯＣを用いる。なお、ＳｉＯＣは、ＳｉＯＣＨと表記されることもあり、構成元素としては通常、Ｓｉ、Ｏ、ＣおよびＨを含む。このとき、第二の絶縁膜２０７はＣＶＤ法等により形成することができる。また他に用いることができる材料の例として、各種低誘電率材料、たとえば水素化シロキサン系（ＨＳＱ）、メチルシロキサン系（ＭＳＱ）、水素化メチルシロキサン系（ＭＨＳＱ）、ポリイミド系（ＰＩ）、パーフルオロカーボン系（ＰＰＦＣ）、芳香族エーテル系（ＰＡＥ）、芳香族炭化水素系（ＰＡＨＣ）、ベンゾシクロブテン（ＢＣＢ）などのポリマーが挙げられる。これらの材料を用いた膜は、たとえばＣＶＤ法や塗布法により形成することができる。第二の絶縁膜２０７の厚さは、たとえば５００ｎｍ以上２０００ｎｍ以下とする。
【００３８】
次に、図３（ｂ）に示すように、第二の絶縁膜２０７上に反射防止膜（不図示）およびレジスト膜２０９をこの順に形成し、接続孔２１１のレジストパターンをリソグラフィーにより形成する。そして、ドライエッチングにより接続孔２１１を形成する。この際、第二の絶縁膜２０７と拡散防止膜２０５とのエッチングレートの差により、拡散防止膜２０５上にてエッチングを停止させる。これは、第一の配線２０３の露出による金属汚染や、エッチング後のアッシング、洗浄工程における金属へのダメージを防止するためである。エッチング後、アッシングによりレジスト膜２０９および反射防止膜を除去する。
【００３９】
次に、図３（ｃ）に示すように、第二の絶縁膜２０７上に不図示の反射防止膜とレジスト膜２１５をこの順に形成し、配線溝２１７のレジストパターンを同様に形成する。そしてドライエッチングにより配線溝２１７を形成する。この際、接続孔２１１の底部には反射防止膜またはレジスト膜２１５が埋め込まれているため、エッチングは進行しない。
【００４０】
次に、図３（ｄ）に示すように、アッシングによりレジスト膜２１５および反射防止膜を除去する。そして、図４（ａ）に示すように、接続孔２１１底部の拡散防止膜２０５をドライエッチングにより除去し、第一の配線２０３を露出させる。
【００４１】
このとき、図４（ａ）に示すように、配線溝２１７上部のエッチング速度が速いため、配線溝２１７の上部が順テーパー状にエッチングされる。
【００４２】
次に、図４（ｂ）に示すように、接続孔２１１および配線溝２１７を含む第二の絶縁膜２０７上全体に、バリアメタル膜２１９および電界めっきのシード層となる金属膜（不図示）をスパッタによりこの順に形成する。バリアメタル膜２１９の材料として、たとえばＴａ、ＴａＮ、ＴｉＮ、ＴｉＳｉＮなどの高融点金属や高融点金属化合物、またはそれらの積層膜を用いる。また、バリアメタル膜２１９の厚さは、たとえば１０ｎｍ以上５０ｎｍ以下とする。
【００４３】
そして、電界めっきにより、接続孔２１１および配線溝２１７に銅膜２２１を同時に埋め込む。銅膜２２１は、第一の配線２０３と同様の他の物質を用いてもよい。銅膜２２１の厚さは、たとえば３００ｎｍ以上２０００ｎｍ以下とする。
【００４４】
次に、図４（ｃ）、図４（ｄ）に示すように、凹部を除く領域に形成された不要部分の銅膜２２１およびバリアメタル膜２１９をＣＭＰにより除去することにより、配線溝２１７中の銅膜２２１を第二の配線とする半導体装置を得る。このときＣＭＰは、銅膜２２１とバリアメタル膜２１９との研磨選択比を大きくしてバリアメタル膜２１９表面で研磨を停止する一次研磨（図４（ｃ））と、残ったバリアメタル膜２１９を研磨する二次研磨（図４（ｄ））の２段階にて行われる。本実施形態においては、この二次研磨の段階で、バリアメタル膜２１９とともに配線溝２１７の上部に形成されたテーパー部分の第二の絶縁膜２０７および銅膜２２１を研磨し、平坦化する。これにより、配線間隔の小さくなったテーパー部分が除去されるため、微細な配線間スペースにおいても、短絡不良の発生を効果的に防止することが可能となる。
【００４５】
ここで、一次研磨においては、銅膜２２１が効率よく研磨されるスラリーを用いる。このようなスラリーとして、たとえばＨ２Ｏ２などの酸化剤や銅膜２２１の材料金属の腐食防止剤を含むものを用いることができる。
【００４６】
また、二次研磨では、バリアメタル膜２１９を効率よく研磨するため、機械的研磨を主としたスラリーを用いる。このようなスラリーとして、たとえばシリカなどの砥粒や銅膜２２１の材料の腐食防止剤を含むものを用いることができる。また、バリアメタル膜２１９とともに第二の絶縁膜２０７、銅膜２２１も研磨するため、これらの研磨速度の差が小さいスラリーを用いる。このようなスラリーとして、たとえばバリアメタルの研磨速度に対して絶縁膜の研磨速度が１／３倍以上３倍以下であるものを用いることが好ましい。こうすることにより、ディッシングやエロージョンの発生を抑制し、研磨された表面の平坦性を維持することができる。
【００４７】
二次研磨においては、配線溝２１７上部のテーパーをすべて研磨してもよいし、短絡不良が発止しない範囲で、テーパーの一部を研磨してもよい。また、第二の絶縁膜１０７としてＳｉＯＣなどの低誘電率膜を用いた場合、配線溝１１７上部に形成されるテーパーは、深さ約５０ｎｍ以上となることが多いため、二次研磨において第二の絶縁膜２０７を上面から５０ｎｍ以上研磨することが寄生容量や短絡不良の防止に特に有効である。
【００４８】
このように、本実施形態に係る製造方法においては、二次研磨においてテーパーを効率よく除去するために、研磨する厚みを制御する必要がある。この制御方法について以下説明する。
【００４９】
研磨する厚みを制御する方法の一つとして、配線溝１１７上面の間隔を計測する方法が挙げられる。この方法を図７を用いて説明する。図７は、図２（ｃ）における配線溝２１７上部の拡大図である。
【００５０】
ダミーウエーハに図３および図４と同様の方法で図４（ｃ）の配線パターンを形成する。そして、二次研磨における研磨時間を変化し（図７における各矢印）、各段階における配線溝１１７上面をＳＥＭ（走査型電子顕微鏡）等により観察する。このとき、測長ＳＥＭを用いると、精度よい観察が可能となり好ましい。配線溝１１７間の線幅を計測し、一定の幅になったところで研磨を停止する研磨条件を設定することにより、二次研磨において研磨する第二の絶縁膜２０７の厚みを簡便に効率よく制御することが可能となる。
【００５１】
なお、研磨条件の設定において、ダミーウエーハを用いるかわりに実際のウエーハを用いてもよい。
【００５２】
また、研磨する厚みを制御する別の方法として、図８に示すように、ＣＭＰ装置に光干渉式の膜厚計を設け、終点検出モジュールとして用いる方法が挙げられる。たとえば、アプライドマテリアルズ社製ＣＭＰ装置のＩＳＲＭ（ｉｎ Ｓｉｔｕ Ｒｅｍｏｖａｌ Ｍｏｎｉｔｏｒ）を用いることができる。図８において、研磨パッド１３１に透明窓１３３が設けられており、透明窓１３３には光が入射する。ウエーハ１３５が透明窓１３３上にある際には、透明窓１３３に入射した光が反射し、その際に生じる干渉からウエーハ１３５表面の絶縁膜厚が測定される。このような構成を採用すると、一枚一枚のウエーハ１３５についてバリアメタルがなくなった時点からＣＭＰ中に膜厚を測定することが可能となる。よって、膜厚の減少を測定し、膜厚が一定量減少した時点で研磨を停止することによって、研磨する第二の絶縁膜２０７の厚みを制御することが可能である。
【００５３】
（第二の実施形態）
図５および図６は、本実施形態に係る半導体装置の製造方法を示す図である。図５（ａ）に至るまでの工程は、第一の実施形態と同様である。図５（ａ）は、図３（ａ）において、第二の絶縁膜２０７の上面に犠牲膜２１３が形成された様子を示す。
【００５４】
図５（ｂ）以下、第一の実施形態における図３（ｂ）以下の工程と同様にして、接続孔２１１および配線溝２１７を形成し、配線溝２１７を含む犠牲膜２１３および第二の絶縁膜２０７上にバリアメタル膜２１９および銅膜２２１を形成する。こうして、図６（ｂ）の断面が得られる。
【００５５】
次に、図６（ｃ）、図６（ｄ）に示すように、第一の実施形態と同様に、二段階のＣＭＰを行う。ここで、二次研磨の際には、バリアメタル膜２１９およびテーパーの形成された犠牲膜２１３、銅膜２２１を研磨し、犠牲膜２１３を除去する。二次研磨における研磨量の制御は、たとえば第一の実施形態と同様にして行う。こうして、配線溝２１７中の銅膜２２１を第二の配線とする図６（ｄ）の半導体装置が得られる。
【００５６】
犠牲膜２１３に用いる材料としては、拡散防止膜２０５のエッチング速度と同等かまたはこれより小さい材料を用いることができる。拡散防止膜２０５よりもエッチング速度が小さい膜であれば、第二の絶縁膜２０７よりエッチング速度が小さく、配線溝２１７上部のテーパー形成を抑制することができる。たとえば拡散防止膜２０５の材料としてＳｉＣを用いる場合、ＳｉＣまたはこれよりもエッチングレートの低い膜、たとえばＳｉＯ２、ＳｉＮ、ＳｉＣ、ＳｉＯＮ、ＳｉＣＮ等が利用できる。また、犠牲膜２１３の膜厚は、たとえば１０ｎｍ以上１００ｎｍ以下とする。１０ｎｍ以上とすることにより、配線溝２１７上部へのテーパー形成を好適に抑制し、テーパーの大きさを小さくすることができる。また、１００ｎｍ以下とすることにより、ＣＭＰにおいて効率よく除去することが可能となる。
【００５７】
このように、本実施形態では、第二の絶縁膜２０７上に、第二の絶縁膜２０７よりもエッチング速度が遅い犠牲膜２１３を設けるため、配線溝２１７上部において角のエッチングが抑制される。このため、犠牲膜２１３を設けない場合に比べて配線溝２１７上部に形成されるテーパーの大きさを小さくすることができる。よって、図９に示すように、二次研磨における研磨量を図７の場合に比べて少なくし、たとえば３０ｎｍとすることができる。なお、図９は、図６（ｃ）における配線溝２１７上部の拡大図である。
【００５８】
以上より、本実施形態では第二の絶縁膜２０７上に犠牲膜２１３を設けることにより、さらに効率よく配線溝２１７上部のテーパー部分を除去することができる。よって、配線間の短絡をさらに効果的に防止することができる。また、犠牲膜２１３はＣＭＰで除去されるため、第二の絶縁膜２０７との間の剥離等について考慮する必要がなく、犠牲膜２１３自体としての性能を追求すればよいため、材料選択の自由度が高い。
【００５９】
以上、本発明を実施形態に基づき説明した。これらの実施形態は例示であり、それらの各構成要素や各製造工程の組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。
【００６０】
【発明の効果】
以上説明したように本発明によれば、基板全面に対して第一の研磨を行い、凹部に埋設された形状の金属領域を形成する工程と、基板全面に対して第二の研磨を行い、金属領域の一部と絶縁膜の一部とを除去する工程と、を含み、第二の研磨を行う工程により、金属領域上部に形成される順テーパー部の少なくとも一部を除去することにより、配線、プラグ、パッド等の金属膜間の寄生容量が抑制された半導体装置の製造方法が実現される。また、本発明によれば、配線、プラグ、パッド等の金属膜同士の短絡が抑制された半導体装置の製造方法が実現される。
【図面の簡単な説明】
【図１】従来の半導体装置の製造方法を示す工程断面図である。
【図２】従来の半導体装置の製造方法を示す工程断面図である。
【図３】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図４】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図５】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図６】実施の形態に係る半導体装置の製造方法を示す工程断面図である。
【図７】実施の形態に係る研磨厚さの制御方法を説明するための図である。
【図８】実施の形態に係る研磨厚さの制御方法を説明するための図である。
【図９】実施の形態に係る研磨厚さの制御方法を説明するための図である。
【符号の説明】
１０１ 第一の絶縁膜、 １０３ 第一の配線、 １０５ 拡散防止膜、 １０７ 第二の絶縁膜、 １０９ レジスト膜、 １１１ 接続孔、 １１５ レジスト膜、 １１７ 配線溝、 １１９ バリアメタル膜、 １２１ 銅膜、 １３１ 研磨パッド、 １３３ 透明窓、 １３５ ウエーハ、 ２０１ 第一の絶縁膜、 ２０３ 第一の配線、 ２０５ 拡散防止膜、 ２０７ 第二の絶縁膜、 ２０９ レジスト膜、 ２１１ 接続孔、 ２１３ 犠牲膜、 ２１５ レジスト膜、 ２１７ 配線溝、 ２１９ バリアメタル膜、 ２２１ 銅膜。
Claims (8)
- 半導体基板上に絶縁膜を形成し、該絶縁膜に凹部を形成した後、該凹部を埋め込む金属膜を形成する工程と、
基板全面に対して第一の研磨を行い、前記凹部に埋設された形状の金属領域を形成する工程と、
基板全面に対して第二の研磨を行い、前記金属領域の一部と前記絶縁膜の一部とを除去する工程と、を含み、
第二の研磨を行う前記工程により、前記金属領域上部に形成される順テーパー部の少なくとも一部を除去することを特徴とする半導体装置の製造方法。 - 半導体基板上に、金属膜により構成された第一の配線を形成する工程と、
前記第一の配線を覆うように絶縁膜を形成する工程と、
前記絶縁膜を選択的に除去して前記第一の配線の上面に達する接続孔と、該接続孔に接続して設けられた配線溝とを形成する工程と、
前記接続孔および配線溝を埋め込む金属膜を形成する工程と、
基板全面に対して第一の研磨を行い、前記孔および配線溝に埋設された形状の第二の配線および接続プラグを形成する工程と、
基板全面に対して第二の研磨を行い、前記第二の配線の一部と前記絶縁膜の一部とを除去する工程と、を含み、
第二の研磨を行う前記工程により、前記第二の配線上部に形成される順テーパー部の少なくとも一部を除去することを特徴とする半導体装置の製造方法。 - 半導体基板上に絶縁膜を形成する工程と、
前記絶縁膜上に犠牲膜を形成する工程と、
前記犠牲膜および前記絶縁膜を順次選択的に除去し、該絶縁膜に凹部を形成した後、該凹部を埋め込む金属膜を形成する工程と、
基板全面に対して第一の研磨を行い、前記凹部に埋設された形状の金属領域を形成する工程と、
基板全面に対して第二の研磨を行い、前記金属領域の一部と前記絶縁膜の一部とを除去する工程と、を含み、
第二の研磨を行う前記工程により、前記犠牲膜が除去されることを特徴とする半導体装置の製造方法。 - 請求項３に記載の半導体装置の製造方法において、
絶縁膜に凹部を形成する前記工程は、前記絶縁膜よりも前記犠牲膜がより遅くエッチングされるエッチング条件で前記エッチングを行う工程を含むことを特徴とする半導体装置の製造方法。 - 半導体基板上に、金属膜により構成された第一の配線を形成する工程と、
前記第一の配線を覆うように絶縁膜を形成する工程と、
前記絶縁膜上に犠牲膜を形成する工程と、
前記絶縁膜および前記犠牲膜を選択的に順次除去して前記第一の配線の上面に達する接続孔と、該接続孔に接続して設けられた配線溝とを形成する工程と、
前記接続孔および配線溝を埋め込む金属膜を形成する工程と、
基板全面に対して第一の研磨を行い、前記孔および配線溝に埋設された形状の第二の配線および接続プラグを形成する工程と、
基板全面に対して第二の研磨を行い、前記第二の配線の一部と前記絶縁膜の一部とを除去する工程と、を含み、
第二の研磨を行う前記工程により、前記第二の配線上部に形成される前記犠牲膜が除去されることを特徴とする半導体装置の製造方法。 - 請求項５に記載の半導体装置の製造方法において、
絶縁膜に接続孔および配線溝を形成する前記工程は、前記絶縁膜よりも前記犠牲膜がより遅くエッチングされるエッチング条件で前記エッチングを行う工程を含むことを特徴とする半導体装置の製造方法。 - 請求項１乃至６いずれかに記載の半導体装置の製造方法において、前記第二の研磨における研磨速度に関する情報を取得し、該情報に基づいて第二の研磨の終点を決定することを特徴とする半導体装置の製造方法。
- 請求項１乃至７いずれかに記載の半導体装置の製造方法において、前記金属領域とともに研磨される前記絶縁膜の厚さを観測することにより、前記第二の研磨の終点を決定することを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002347094A JP2004179588A (ja) | 2002-11-29 | 2002-11-29 | 半導体装置の製造方法 |
| US10/724,111 US7172962B2 (en) | 2002-11-29 | 2003-12-01 | Method of manufacturing a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002347094A JP2004179588A (ja) | 2002-11-29 | 2002-11-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004179588A true JP2004179588A (ja) | 2004-06-24 |
Family
ID=32462869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002347094A Pending JP2004179588A (ja) | 2002-11-29 | 2002-11-29 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7172962B2 (ja) |
| JP (1) | JP2004179588A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009080381A (ja) * | 2007-09-27 | 2009-04-16 | Sanyo Electric Co Ltd | フォトマスク、及び電子装置の製造方法 |
| US8257143B2 (en) | 2008-02-14 | 2012-09-04 | Ebara Corporation | Method and apparatus for polishing object |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200504932A (en) * | 2003-07-31 | 2005-02-01 | Winbond Electronics Corp | Dual-damascene opening structure, and fabrication method for dual-damascene interconnect |
| US20050130407A1 (en) * | 2003-12-12 | 2005-06-16 | Jui-Neng Tu | Dual damascene process for forming a multi-layer low-k dielectric interconnect |
| KR100618343B1 (ko) * | 2004-10-28 | 2006-08-31 | 삼성전자주식회사 | 패키징 기판의 제조방법 및 이를 이용한 패키징 방법. |
| US20070148963A1 (en) * | 2005-12-27 | 2007-06-28 | The Hong Kong University Of Science And Technology | Semiconductor devices incorporating carbon nanotubes and composites thereof |
| US20070212865A1 (en) * | 2006-03-08 | 2007-09-13 | Craig Amrine | Method for planarizing vias formed in a substrate |
| DE102007004860B4 (de) * | 2007-01-31 | 2008-11-06 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zur Herstellung einer Kupfer-basierten Metallisierungsschicht mit einer leitenden Deckschicht durch ein verbessertes Integrationsschema |
| US7994639B2 (en) * | 2007-07-31 | 2011-08-09 | International Business Machines Corporation | Microelectronic structure including dual damascene structure and high contrast alignment mark |
| KR101113768B1 (ko) * | 2008-07-17 | 2012-02-27 | 주식회사 하이닉스반도체 | 듀얼 다마신 공정을 이용하는 반도체 소자의 제조 방법 |
| CN102496598B (zh) * | 2011-12-30 | 2016-08-24 | 上海集成电路研发中心有限公司 | 一种去除铜互连中阻挡层残留的方法 |
| US10892224B2 (en) * | 2018-02-26 | 2021-01-12 | Micron Technology, Inc. | Apparatuses comprising protective material along surfaces of tungsten-containing structures |
| US11652151B2 (en) | 2021-07-28 | 2023-05-16 | Nanya Technology Corporation | Semiconductor device structure with fine conductive contact and method for preparing the same |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6051500A (en) * | 1998-05-19 | 2000-04-18 | Lucent Technologies Inc. | Device and method for polishing a semiconductor substrate |
| JP4270632B2 (ja) * | 1999-03-12 | 2009-06-03 | 株式会社東芝 | ドライエッチングを用いた半導体装置の製造方法 |
| US6117782A (en) * | 1999-04-22 | 2000-09-12 | Advanced Micro Devices, Inc. | Optimized trench/via profile for damascene filling |
| JP4513145B2 (ja) * | 1999-09-07 | 2010-07-28 | ソニー株式会社 | 半導体装置の製造方法および研磨方法 |
| US6380078B1 (en) * | 2000-05-11 | 2002-04-30 | Conexant Systems, Inc. | Method for fabrication of damascene interconnects and related structures |
| JP2002203898A (ja) | 2000-12-28 | 2002-07-19 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2002208633A (ja) | 2001-01-10 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
| US6756672B1 (en) * | 2001-02-06 | 2004-06-29 | Advanced Micro Devices, Inc. | Use of sic for preventing copper contamination of low-k dielectric layers |
| JP2004006628A (ja) * | 2002-03-27 | 2004-01-08 | Hitachi Ltd | 半導体装置の製造方法 |
| US6838355B1 (en) * | 2003-08-04 | 2005-01-04 | International Business Machines Corporation | Damascene interconnect structures including etchback for low-k dielectric materials |
-
2002
- 2002-11-29 JP JP2002347094A patent/JP2004179588A/ja active Pending
-
2003
- 2003-12-01 US US10/724,111 patent/US7172962B2/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009080381A (ja) * | 2007-09-27 | 2009-04-16 | Sanyo Electric Co Ltd | フォトマスク、及び電子装置の製造方法 |
| US8257143B2 (en) | 2008-02-14 | 2012-09-04 | Ebara Corporation | Method and apparatus for polishing object |
Also Published As
| Publication number | Publication date |
|---|---|
| US7172962B2 (en) | 2007-02-06 |
| US20040110370A1 (en) | 2004-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5067039B2 (ja) | 半導体装置の製造方法 | |
| US7470616B1 (en) | Damascene wiring fabrication methods incorporating dielectric cap etch process with hard mask retention | |
| US6150272A (en) | Method for making metal plug contacts and metal lines in an insulating layer by chemical/mechanical polishing that reduces polishing-induced damage | |
| US8450212B2 (en) | Method of reducing critical dimension process bias differences between narrow and wide damascene wires | |
| US7767570B2 (en) | Dummy vias for damascene process | |
| US7871923B2 (en) | Self-aligned air-gap in interconnect structures | |
| US10504833B2 (en) | Interconnection structure and manufacturing method thereof | |
| US7511349B2 (en) | Contact or via hole structure with enlarged bottom critical dimension | |
| US7790601B1 (en) | Forming interconnects with air gaps | |
| JP2005072384A (ja) | 電子デバイスの製造方法 | |
| KR100641502B1 (ko) | 반도체 소자 제조시 듀얼 다마신 공정을 이용한 콘텍형성방법 | |
| JP2004179588A (ja) | 半導体装置の製造方法 | |
| US7220677B2 (en) | WAT process to avoid wiring defects | |
| US20080299718A1 (en) | Damascene process having retained capping layer through metallization for protecting low-k dielectrics | |
| JP4492949B2 (ja) | 電子デバイスの製造方法 | |
| US6660619B1 (en) | Dual damascene metal interconnect structure with dielectric studs | |
| JP5047504B2 (ja) | ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法 | |
| US6984875B2 (en) | Semiconductor device with improved reliability and manufacturing method of the same | |
| US7282436B2 (en) | Plasma treatment for silicon-based dielectrics | |
| KR100691105B1 (ko) | 듀얼 다마신 공정을 이용한 구리 배선 형성 방법 | |
| JP2004363447A (ja) | 半導体装置およびその製造方法 | |
| KR20090024854A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
| JP2009026866A (ja) | 半導体装置及びその製造方法 | |
| KR100737701B1 (ko) | 반도체 소자의 배선 형성 방법 | |
| JP4695842B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |