JP4270632B2 - ドライエッチングを用いた半導体装置の製造方法 - Google Patents

ドライエッチングを用いた半導体装置の製造方法 Download PDF

Info

Publication number
JP4270632B2
JP4270632B2 JP06629399A JP6629399A JP4270632B2 JP 4270632 B2 JP4270632 B2 JP 4270632B2 JP 06629399 A JP06629399 A JP 06629399A JP 6629399 A JP6629399 A JP 6629399A JP 4270632 B2 JP4270632 B2 JP 4270632B2
Authority
JP
Japan
Prior art keywords
film
organic silicon
silicon
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP06629399A
Other languages
English (en)
Other versions
JP2000260870A (ja
Inventor
渉二 瀬田
誠 関根
直文 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP06629399A priority Critical patent/JP4270632B2/ja
Priority to US09/522,175 priority patent/US6352931B1/en
Priority to TW89104437A priority patent/TW468201B/zh
Priority to KR10-2000-0012221A priority patent/KR100401040B1/ko
Publication of JP2000260870A publication Critical patent/JP2000260870A/ja
Priority to US09/995,839 priority patent/US6605542B2/en
Priority to US10/086,556 priority patent/US6849923B2/en
Priority to US10/440,136 priority patent/US20030224611A1/en
Priority to US10/983,746 priority patent/US7169697B2/en
Priority to US11/170,352 priority patent/US20060017162A1/en
Application granted granted Critical
Publication of JP4270632B2 publication Critical patent/JP4270632B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/7681—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving one or more buried masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/101—Forming openings in dielectrics
    • H01L2221/1015—Forming openings in dielectrics for dual damascene structures
    • H01L2221/1031—Dual damascene by forming vias in the via-level dielectric prior to deposition of the trench-level dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

【０００１】
【発明の属する技術分野】
本発明はドライエッチングを用いた半導体装置の製造方法に係り、特にポリシラン等の有機シリコン膜を用いた二重溝配線の層間絶縁膜の形成方法、コンタクトホール、配線溝の形成方法、深いトレンチマスクの形成方法、反射防止膜の剥離方法等に関するものである。
【０００２】
【従来の技術】
多層配線を有する半導体装置の製造工程において、例えばシリコン酸化膜、シリコン窒化膜等からなる多層絶縁膜上にレジストをマスクとしてコンタクトホール等をパターン形成する工程が多く用いられる。
【０００３】
従来、ＲＩＥ(Reactive Ion Etching)等のドライエッチングを用いて、このようなシリコン酸化膜、及びシリコン窒化膜の選択エッチングを行うとき、レジストとシリコン酸化膜とのエッチング選択比（エッチング速度の比）は大きくできるのでシリコン酸化膜の選択エッチングは容易であるが、レジストとシリコン窒化膜との間ではエッチング選択比を大きくすることができないため、レジストをマスクとしてシリコン窒化膜を選択的にエッチングすることは非常に困難であった。
【０００４】
また、近年大規模な半導体記憶装置の製造に当り、極めて多数の微細なトレンチキャパシタを高密度に集積することが必要となり、このため開口部の寸法に比べて深さが極めて大きい（以下高アスペクト比と呼ぶ）トレンチを、異方性ドライエッチングを用いて半導体基板に形成することが重要な技術の１つとなっている。
【０００５】
半導体基板に高アスペクト比のトレンチを形成する際、異方性ドライエッチングの絶縁膜マスクにも高アスペクト比の開口部を形成しなければならない。前記絶縁膜マスクの開口部の形成には従来レジストマスクが使用されてきたが、高アスペクト比の開口部を形成するためには、大電力の高周波により励起されたガスプラズマを長時間に亘ってレジストに照射する必要がある。
【０００６】
このためレジスト開口部に凹凸状の変形を生じ、半導体基板に内面が平滑で加工精度の高い多数のトレンチを高い歩留まりで形成することはいちじるしく困難であった。
【０００７】
また微細加工技術の進展に伴い、リソグラフィー工程の解像度を高めるためレジストの膜厚は薄くしなければならないが、ドライエッチングに際していわゆる膜減りを生じるため前記トレンチの形成はさらに困難であった。
【０００８】
また通常半導体装置の製造方法において、半導体基板上にパターン形成されたシリコン窒化膜をエッチングマスクとして素子分離用の分離溝を形成し、この分離溝を埋め込むように素子分離用の厚いシリコン酸化膜を形成し、シリコン窒化膜をストッパー（抑制層）として表面研磨することにより、分離溝が酸化膜で満たされるように平坦化する素子領域平坦化工程が用いられてきた。
【０００９】
表面研磨による素子領域平坦化工程において、素子領域が密な部分ではシリコン窒化膜ストッパーが多く存在するので、分離溝が丁度シリコン酸化膜で満たされるように良好な表面平坦化がなされるが、素子領域が疎な部分では窒化膜のストッパーが少ないので、平坦化工程においてシリコン酸化膜が過剰に研磨されて凹状となり、素子領域の平坦化形成がウエハ全面に亘って均一に行われないという問題があった。
【００１０】
このため、全面にさらにポリシリコン膜を堆積して平坦化加工を行い、エッチングマスクとして疎部分にポリシリコン膜を残留させる等の対策がとられる。しかし、この平坦化工程で疎部分のシリコン酸化膜に割れを生じることがあり、後に素子領域上の前記シリコン窒化膜ストッパーと前記ポリシリコンマスクとを剥離する際、シリコン基板が深くえぐられるという問題を生じていた。
【００１１】
また従来ゲート電極加工に際して、ゲート電極形成用の金属膜の上にシリコン窒化膜を形成し、シリコン窒化膜上のゲート電極形成領域にレジストをパターン形成し、このレジストをマスクとして窒化膜をパターン形成し、レジストマスク剥離の後パターン形成されたシリコン窒化膜をマスクとして、前記金属膜をゲート電極として加工する方法がとられてきた。
【００１２】
このときウエハー面内に凹凸があれば、シリコン窒化膜マスクをパターン形成する際、ウエーハの表面の凸部ではパターン形成のエッチングが過剰となって下地の金属膜にまでエッチングが及び、良好なゲート電極加工ができなくなるという問題があった。
【００１３】
また自己整合型コンタクト（以下ＳＡＣ; Self-Align Contactと呼ぶ）形成のエッチング工程では、ゲート電極間を埋める層間絶縁膜にコンタクトホールの開口を行うが、このとき、コンタクトホール開口部の下部にゲート電極の上面と側面とが交わる稜線が露出するようになる。
【００１４】
シリコン酸化膜からなる層間絶縁膜にコンタクトホールを開口するエッチング工程において、ゲート電極がエッチングされるのを防止するため、ゲート電極は通常シリコン酸化膜とのエッチング選択比が大きいシリコン窒化膜（エッチングストッパー）で被覆される。しかし、シリコン窒化膜の酸化膜に対するエッチング選択比は平坦部では高い値が得られるが、稜線部では平坦部の約１／３に低下する。
【００１５】
このため従来ＳＡＣ形成工程において、コンタクトホール開口時にゲート電極の稜線部がエッチングされてゲート金属が露出し、コンタクトホールに配線用の金属を埋め込む際、ゲート電極の短絡不良を生じる原因となっていた。このため特にゲート電極のアスペクト比（ゲート長とゲート高さとの比）が大きいＥ2 ＰＲＯＭの製造工程では、ＳＡＣの形成はいちじるしく困難であることが知られている。
【００１６】
近年微細加工技術の進展に伴い、層間絶縁膜の高アスペクト比のエッチングが多く要求されるが、このときシリコン窒化膜との間でエッチング選択比がとれる条件でシリコン酸化膜の高アスペクト比のドライエッチングを行えば、エッチングの進行中にフロロカーボン等の残渣が開口部に残留して、エッチングが途中で停止することが知られている。
【００１７】
また多層配線の形成技術として、２層の溝配線（この分野でDual-Damascene構造と呼ばれる。Damascene は象眼加工を意味する。）が多く用いられるようになったが、２層溝配線の層間絶縁膜の加工には２層の金属配線を埋め込むための溝加工と、２層の金属配線間を接続するコンタクトホール形成とを組み合わせた高アスペクト比で、かつ、微細なドライエッチング加工技術が求められる。
【００１８】
従来、層間絶縁膜の溝加工において、ウエーハ面内の溝の深さを一定値に制御することがいちじるしく困難であり、これを実現するためにはシリコン酸化膜からなる層間絶縁膜中にシリコン窒化膜を挿入して、このシリコン窒化膜をドライエッチングのストッパーとする方法がとられてきた。特に加工形状が複雑な２重溝配線ではコンタクトホール形成後、上層の溝配線の深さ制御を行うためにもシリコン窒化膜のストッパーが必要であった。
【００１９】
しかし、このようにすれば、配線の近傍にシリコン酸化膜に比べて誘電率の値が大きいシリコン窒化膜が含まれるため、配線容量が大きくなり半導体装置の動作速度を低下させる。また溝加工の際、シリコン酸化膜からなる層間絶縁膜の部分エッチングを生じ、イオンが溝の底部の角の部分に集中し、溝の角にトレンチングと呼ばれる形状を発生させる。このため配線溝への配線金属の埋め込みが困難になっていた。
【００２０】
また、従来ＤＲＡＭ(Dynamic Random Access Memory)とロジックとを１チップ上に混載したＬＳＩでは、ＤＲＡＭ部とロジック部とのデザインルールの相違から、ロジック部の合わせ幅（フリンジ）がＤＲＡＭ部の合わせ幅の１／４程度となっている。
【００２１】
例えば２重溝配線の層間絶縁膜にコンタクトホールを形成するとき、下層溝配線の上部のシリコン窒化膜エッチングストッパーに対して高い選択制を示すドライエッチング条件を用いて、シリコン酸化膜からなる層間絶縁膜にコンタクトホールを形成し、シリコン窒化膜を除去した後、コンタクトホール及び上層の配線溝に配線用の金属を埋め込む工程が行われる。
【００２２】
このとき、特に合わせマージンの小さいロジック部では、コンタクトホールの開口の一部が下層配線上を覆うシリコン窒化膜ストッパーの外部に外れることがあり、このため、下層配線の側面を埋めるシリコン酸化膜からなる層間絶縁膜が、コンタクトホール形成工程で削られるボーダーレスエッチングを生じ易く、配線金属の埋め込み不良や短絡不良を生じる欠点があった。
【００２３】
また従来リソグラフィー工程において、レジストの下に反射防止膜としてポリシランが用いられるが、パターン形成後Ｏ2 アッシングを用いてレジストを剥離する際、ポリシランが酸化して剥離し難くなるという現象があった。
【００２４】
【発明が解決しようとする課題】
上記したように、従来のドライエッチングを用いた半導体装置の製造方法には高アスペクト比のエッチングが困難であること、素子領域に粗密がある場合にウエハ全面に亘って平坦化することが困難であること、微細なゲート電極形成に際して表面の凹凸が加工不良の原因になること、ＳＡＣのコンタクトホール形成において、ゲート電極の稜線部で短絡不良を生じやすいこと等の問題があった。
【００２５】
このほか、層間絶縁膜の高アスペクト比のエッチングの際、ドライエッチングの残渣によりエッチングが途中で停止する欠点があること、２重溝配線の層間絶縁膜形成において、溝加工の深さの均一化やボーダレスエッチング回避のためエッチングストッパーとしてシリコン窒化膜を積層する必要があり、これが半導体装置の動作速度を低下させる原因になること、また溝加工に際してトレンチングを生じ、配線金属の埋め込み不良の原因になること、メモリ・ロジック混載ＬＳＩの製造に際してロジック部分の合わせマージンが小さいため、特にボーダーレスエッチングを生じやすいこと、レジストの反射防止膜として用いるポリランの剥離が困難であること等、多くの課題が含まれていた。
【００２６】
本発明は上記の課題を解決すべくなされたもので、ポリシラン等の有機シリコン膜を用いた半導体基板上の多層絶縁膜の形成方法、剥離方法、及びエッチングマスクの形成方法を提供することことにより、上記の課題を解決することを目的としている。
【００２７】
【課題を解決するための手段】
本発明のドライエッチングを用いた半導体装置の製造方法は、塗布することにより容易に平坦面を形成することができ、かつドライエッチング加工、及び平坦化加工が容易なポリシラン等の有機シリコン膜をシリコン酸化膜やシリコン窒化膜等の絶縁膜、配線に用いる金属膜等と積層し、又はこれらの構成要素の一部をなすように半導体基板上に形成し、前記絶縁膜部分を加工形状を改善するエッチングの抑制層等として役立てながら、有機シリコン膜を微細加工することにより、例えば構造の複雑な２重溝配線の層間絶縁膜の加工部分を形成し、その後この有機シリコン膜に例えば酸素を導入することにより、有機シリコン膜を有機シリコン酸化膜等からなる絶縁膜に変化させ、所望の半導体装置の構成要素を提供しようとするものである。
【００２８】
このようにして、従来のドライエッチングで困難であった配線溝の形状や深さの制御、高アスペクト比のコンタクトホール形成、ボーダレスエッチングの回避、平坦化工程における問題点の改善、反射防止膜として用いたポリシランの新たな剥離方法を提供することを特徴とする。
【００２９】
具体的には本発明のドライエッチングを用いた半導体装置の製造方法は、シリコンとシリコンとの結合を主鎖に有する有機シリコン膜を半導体基板上に形成し、前記有機シリコン膜をドライエッチングして、前記ドライエッチングされた有機シリコン膜を絶縁膜に変化させて半導体装置の絶縁物からなる部分を形成することを特徴とする。
【００３０】
好ましくは、本発明のドライエッチングを用いた半導体装置の製造方法は、前記有機シリコン膜をドライエッチングした後、少なくとも酸素、窒素、水素、及び炭素のいずれかの元素を前記有機シリコン膜に導入することにより、前記有機シリコン膜を有機シリコン酸化膜、無機シリコン酸化膜、シリコン酸化膜、及びシリコン窒化膜のいずれかに変化することを特徴とする。
【００３１】
また、好ましくは前記少なくとも酸素、窒素、水素、及び炭素のいずれかの元素を前記有機シリコン膜に導入する工程は、これらの元素又はその混合物からなるイオンを用いた反応性イオンエッチング法、アッシング法、及びイオン注入法のいずれかの方法を用いて行うことを特徴とする。
【００３２】
また、好ましくは前記少なくとも酸素、窒素、水素、及び炭素のいずれかの元素を前記有機シリコン膜に導入する工程は、前記元素、又は、その混合物からなるガス雰囲気中で熱処理することにより行うことを特徴とする。
【００３３】
また、好ましくは前記半導体装置の絶縁物からなる部分は、少なくとも前記半導体基板表面と二重溝配線における下の配線層との間、及び前記二重溝配線の上下の各配線層における金属配線の間、及び前記二重溝配線の上下の配線層の間のいずれかであることを特徴とする。
【００３４】
また、好ましくは前記有機シリコン膜は絶縁膜に積層して形成され、前記有機シリコン膜のドライエッチングにおいて、前記絶縁膜が前記ドライエッチングの抑制層として用いられることを特徴とする。
【００３５】
また、好ましくは前記半導体装置の絶縁物からなる部分は、前記半導体基板上に形成する二重溝配線のコンタクトホール、及び前記二重溝配線の上下の各配線層における配線溝を含む層間絶縁膜であることを特徴とする。
【００３６】
また、好ましくは前記コンタクトホールを形成する工程は、前記下の配線層の上部全面に前記有機シリコン膜を塗布する工程と、この有機シリコン膜を選択的にドライエッチングすることにより前記有機シリコン膜に前記下の配線層における金属配線の上面に達するコンタクトホールを形成する工程と、前記コンタクトホール形成後の有機シリコン膜を有機シリコン酸化膜、無機シリコン酸化膜、シリコン酸化膜、及びシリコン窒化膜のいずれかからなる絶縁膜に変化させる工程とを含むことを特徴とする。
【００３７】
また、好ましくは前記下の配線層は、半導体基板上の絶縁膜に埋め込まれた溝配線からなり、前記コンタクトホールの形成の際、前記絶縁膜の上面がボーダレスエッチングを抑制することを特徴とする。
【００３８】
また、好ましくは前記配線溝を形成する工程は、半導体基板上の絶縁膜の上部全面に有機シリコン膜を塗布する工程と、前記有機シリコン膜を選択的にドライエッチングすることにより前記有機シリコン膜の配線溝の形成部分を除去する工程と、前記除去工程後の有機シリコン膜を有機シリコン酸化膜、無機シリコン酸化膜、シリコン酸化膜、及びシリコン窒化膜のいずれかからなる絶縁膜に変化させる工程とを含むことを特徴とする。
【００３９】
また、好ましくは前記層間絶縁膜を形成する工程は、半導体基板上の絶縁膜にコンタクトホールを形成する工程と、前記コンタクトホールを埋め込むように前記絶縁膜の上部全面に有機シリコン膜を塗布する工程と、前記有機シリコン膜を選択的にドライエッチングすることにより、前記コンタクトホールの開口部を含む前記上の配線層の配線溝形成部分、及び前記コンタクトホールの内部における前記有機シリコン膜を除去する工程と、前記除去工程後の有機シリコン膜を有機シリコン酸化膜、無機シリコン酸化膜、シリコン酸化膜、及びシリコン窒化膜のいずれかからなる絶縁膜に変化させる工程とを含むことを特徴とする。
【００４０】
また、好ましくは前記有機シリコン膜の除去工程において、前記半導体基板上の絶縁膜の上面が前記ドライエッチングを制御することにより前記有機シリコン膜が選択的にエッチングされることを特徴とする。
【００４１】
また、好ましくは前記層間絶縁膜を形成する工程は、前記下の配線層が形成された半導体基板上の第１の絶縁膜の上部全面に前記有機シリコン膜を塗布する工程と、前記有機シリコン膜に前記下の配線層における金属配線の上面に達するコンタクトホールを形成する第１の選択的ドライエッチング工程と、前記コンタクトホールを備えた有機シリコン膜を有機シリコン酸化膜、無機シリコン酸化膜、シリコン酸化膜、及びシリコン窒化膜のいずれかからなる第２の絶縁膜に変化させる工程と、前記コンタクトホールを埋め込むように前記第２の絶縁膜の上部全面に有機シリコン膜を塗布する工程と、
前記コンタクトホールの開口部を含む前記上の配線層の配線溝形成部分、及び前記コンタクトホールの内部における前記有機シリコン膜を除去することにより、前記第２の絶縁膜に形成されたコンタクトホールに接続された上の配線層の配線溝を形成する第２の選択的ドライエッチング工程と、前記上の配線層の配線溝を備えた有機シリコン膜を有機シリコン酸化膜、無機シリコン酸化膜、シリコン酸化膜、及びシリコン窒化膜のいずれかからなる第３の絶縁膜に変化させる工程とを含むことを特徴とする。
【００４２】
また、好ましくは本発明のドライエッチングを用いた半導体装置の製造方法は、前記第１の絶縁膜が前記第１のドライエッチング工程における前記下の配線層周辺部分に生じるボーダレスエッチングを抑制し、前記第２の絶縁膜が前記上の配線層の配線溝を形成する第２の選択的ドライエッチング工程を制御することを特徴とする。
【００４３】
また、好ましくは前記層間絶縁膜を形成する工程は、前記下の配線層が形成された半導体基板上の絶縁膜の上に第１の有機シリコン酸化膜、あるいは無機シリコン酸化膜、あるいはシリコン酸化膜のいずれかを形成する工程と、前記第１の有機シリコン酸化膜、あるいは無機シリコン酸化膜、あるいはシリコン酸化膜のいずれかの上に有機シリコン膜からなるドライエッチングのストッパーを形成する工程と、前記ストッパーに前記下の配線層に達するコンタクトホールを形成するための開口部を設ける工程と、
前記開口部を設けた前記ストッパーを埋め込むように第２の有機シリコン酸化膜、あるいは無機シリコン酸化膜、あるいはシリコン酸化膜のいずれかを形成する工程と、前記開口部に合わせて上の配線層の配線溝を形成するためのエッチングマスクを形成する工程と、前記エッチングマスクと前記開口部を設けた前記ストッパーとを用いて前記第１、第２の有機シリコン酸化膜、あるいは無機シリコン酸化膜、あるいはシリコン酸化膜のいずれかを引き続き選択的にドライエッチングする工程とを含むことを特徴とする。
【００４４】
また、好ましくは前記有機シリコン膜からなるドライエッチングのストッパは、前記第１、第２の有機シリコン酸化膜、あるいは無機シリコン酸化膜、あるいはシリコン酸化膜のいずれかを引き続き選択的にドライエッチングする工程を経た後有機シリコン酸化膜に変化され、前記層間絶縁膜の一部として一体化される工程を含むことを特徴とする。
【００４５】
本発明のドライエッチングを用いた半導体装置の製造方法は、少なくともシリコンとシリコンとの結合を主鎖に有する有機シリコン膜を半導体基板上に形成し、少なくとも前記有機シリコン膜の表面に、選択的に酸素、窒素、水素、及び炭素のいずれかの元素を導入する工程と、前記有機シリコン膜の表面をマスクとして選択的にドライエッチングすることにより、前記半導体装置の絶縁物からなる部分を形成する工程と、
前記有機シリコン膜をドライエッチングした後、少なくとも酸素、窒素、水素、及び炭素のいずれかの元素を前記有機シリコン膜の内部に導入することにより、前記有機シリコン膜の表面と前記有機シリコン膜の内部とを共に有機シリコン酸化膜、無機シリコン酸化膜、シリコン酸化膜、及びシリコン窒化膜のいずれかとして一体化する工程とを含むことを特徴とする。
【００４６】
好ましくは、本発明のドライエッチングを用いた半導体装置の製造方法は、前記有機シリコン膜の表面をマスクとして選択的にドライエッチングすることにより、前記マスクの開口部周辺の縁が丸く加工されることを特徴とする。
【００４７】
また、本発明のドライエッチングを用いた半導体装置の製造方法は、少なくともシリコンとシリコンとの結合を主鎖に有する有機シリコン膜を半導体基板上に形成し、少なくとも前記有機シリコン膜の表面に、選択的に酸素、窒素、水素、及び炭素のいずれかの元素を導入する工程と、前記有機シリコン膜の表面をマスクとして選択的にドライエッチングすることにより前記半導体装置の絶縁物からなる部分を形成する工程と、
前記有機シリコン膜をドライエッチングした後、少なくとも酸素、窒素、水素、及び炭素のいずれかの元素を前記有機シリコン膜の内部に導入することにより前記有機シリコン膜の表面と前記有機シリコン膜の内部とを互いに異種の有機シリコン酸化膜、無機シリコン酸化膜、シリコン酸化膜、及びシリコン窒化膜のいずれかとする工程と、前記有機シリコン膜の表面と内部との選択比エッチングを用いて前記マスクを除去する工程とを含むことを特徴とする。
【００４８】
好ましくは、本発明のドライエッチングを用いた半導体装置の製造方法は、有機シリコン膜を用いて半導体基板上の絶縁膜の上面にフォトリソグラフィー工程における反射防止膜を形成し、前記フオトリソグラフィー工程の後、前記有機シリコン膜に酸素、窒素、水素、及び炭素のいずれかの元素を導入することにより前記反射防止膜を有機シリコン酸化膜、無機シリコン酸化膜、シリコン酸化膜、及びシリコン窒化膜のいずれかとし、前記反射防止膜を前記絶縁膜と一体化することを特徴とする。
【００４９】
また、本発明のドライエッチングを用いた半導体装置の製造方法は、有機シリコン膜を用いて半導体基板上の絶縁膜の上面にフォトリソグラフィー工程における反射防止膜を形成し、前記フオトリソグラフィー工程の後、前記有機シリコン膜に酸素、窒素、水素、及び炭素のいずれかの元素を導入することにより前記反射防止膜を有機シリコン酸化膜、無機シリコン酸化膜、シリコン酸化膜、及びシリコン窒化膜のいずれかとし、前記工程後の反射防止膜と前記絶縁膜との選択的なエッチングを用いて前記反射防止膜をエッチング除去することを特徴とする。
【００５０】
また、本発明のドライエッチングを用いた半導体装置の製造方法は、半導体基板上に熱酸化膜を形成する工程と、前記熱酸化膜上に有機シリコン膜を塗布し前記有機シリコン膜上にシリコン酸化膜を形成する工程と、前記シリコン酸化膜と有機シリコン膜とからなる多層膜に前記半導体基板表面に達する開口部を形成する工程と、
前記工程後の前記有機シリコン膜に窒素を導入することにより前記有機シリコン膜をシリコン窒化膜に変化させる工程と、前記シリコン酸化膜と前記シリコン窒化膜とからなる多層膜をマスクとして前記半導体基板にトレンチを形成する工程とを含むことを特徴とする。
【００５１】
また、本発明のドライエッチングを用いた半導体装置の製造方法は、半導体基板上に有機シリコン膜を塗布し、レジストをマスクとして前記半導体基板上の素子領域を覆うように前記有機シリコン膜をパターン形成する工程と、前記パターン形成された有機シリコン膜と前記レジストとをマスクとして半導体基板に分離溝を形成し、前記有機シリコン膜に窒素を導入することにより前記有機シリコン膜をシリコン窒化膜に変化する工程とを含むことを特徴とする。
【００５２】
好ましくは、本発明のドライエッチングを用いた半導体装置の製造方法は、前記分離溝が形成された半導体基板の上部全面に前記分離溝を埋め込むように前記有機シリコン膜をさらに塗布する工程と、前記シリコン窒化膜を抑制層として前記有機シリコン膜の表面を平坦化する工程と、前記分離溝を埋め込む有機シリコン膜に酸素を導入することにより、前記有機シリコン膜をシリコン酸化膜、有機シリコン酸化膜、及び無機シリコン酸化膜のいずれかに変化する工程とを含むこと特徴とする。
【００５３】
また、本発明のドライエッチングを用いた半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に少なくとも１層の金属膜を形成する工程と、前記金属膜上に有機シリコン膜を塗布し、レジストをマスクとして前記金属膜で覆われた半導体基板上のゲート電極形成領域に前記有機シリコン膜をパターン形成する工程と、前記パターン形成された有機シリコン膜と前記レジストとをマスクとして、前記ゲート電極形成領域に前記金属膜からなるゲート電極をパターン形成する工程と、前記有機シリコン膜に窒素を導入することにより前記パターン形成された有機シリコン膜を窒化膜とする工程とを含むことを特徴とする。
【００５４】
また、本発明のドライエッチングを用いた半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に少なくとも１層の金属膜を形成し、前記金属膜で覆われた半導体基板のゲート電極形成領域に前記金属膜からなるゲート電極をパターン形成する工程と、前記ゲート電極をシリコン窒化膜で被覆し、前記半導体基板の上部全面に前記ゲート電極を埋め込むように第１の絶縁膜を堆積する工程と、
前記第１の絶縁膜の表面を平坦化し、この平坦化された第１の絶縁膜上に有機シリコン膜を塗布する工程と、前記ゲート電極に隣接するソース又はドレイン形成領域のいずれかと前記ゲート電極の前記ソース又はドレイン側の一部とを覆う前記有機シリコン膜を、レジストをマスクとするドライエッチングを用いて選択的に除去することにより、前記第１の絶縁膜に達するコンタクトホールを前記有機シリコン膜に形成する工程と、前記レジストと前記有機シリコン膜とをマスクとするドライエッチングを用いて前記第１の絶縁膜をさらにエッチングすることにより、前記コンタクトホールの底部に前記シリコン窒化膜を露出する工程と、前記エッチングをさらに進めて前記シリコン窒化膜とゲート絶縁膜とを除去することにより、前記半導体基板上のソース又はドレイン形成領域のいずれかの表面を自己整合的に露出する工程と、前記有機シリコン膜を有機シリコン酸化膜、無機シリコン酸化膜、シリコン酸化膜、及びシリコン窒化膜のいずれかからなる第２の絶縁膜に変化させることにより前記有機シリコン膜を前記第１の絶縁膜と一体化し、前記コンタクトホールを配線の接続に用いる工程とを含むことを特徴とする。
【００５５】
また、本発明のドライエッチングを用いた半導体装置の製造方法は、半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に少なくとも１層の金属膜を形成し、前記金属膜で覆われた半導体基板のゲート電極形成領域に前記金属膜からなるゲート電極をパターン形成する工程と、前記ゲート電極をシリコン窒化膜で被覆し、前記シリコン窒化膜に積層して第１のシリコン酸化膜をさらに被覆する工程と、
前記半導体基板の上部全面に有機シリコン膜を塗布し、前記ゲート電極に隣接するソース又はドレイン形成領域と前記ゲート電極の前記ソース又はドレイン形成領域側の一部とを覆う前記有機シリコン膜を、レジストをマスクとするドライエッチングを用いて選択的に除去することにより、前記有機シリコン膜に前記第１のシリコン酸化膜に達するコンタクトホールを形成する工程と、前記有機シリコン膜に酸素を導入することにより、前記有機シリコン膜を第２のシリコン酸化膜に変化し、前記第２のシリコン酸化膜をマスクとしてドライエッチングすることにより前記コンタクトホールの底面に露出した前記第１のシリコン酸化膜を除去する工程と、
前記第１のシリコン酸化膜の除去により露出した前記シリコン窒化膜と前記ゲート絶縁膜とをさらに除去することにより、前記半導体基板上に形成されたソース又はドレイン形成領域のいずれかの表面を自己整合的に露出し、前記コンタクトホールを配線の接続に用いる工程とを含むことを特徴とする。
【００５６】
また、本発明のドライエッチング方法は、半導体装置の絶縁物からなる部分を形成するドライエッチング方法であって、少なくともシリコンとシリコンとの結合を主査に有する有機シリコン膜を半導体基板上に形成し、少なくとも前記有機シリコン膜をドライエッチングすることにより前記半導体装置の絶縁物からなる部分を形成する工程と、前記工程後の有機シリコン膜を、少なくともＯ2 又はＮ2 又はＨ2 ガス中における熱処理、Ｏ2 又はＮ2 又はＨ2 プラズマ中における熱処理、Ｏ2 又はＮ2 又はＨ2 イオンの注入と熱処理のいずれかの方法を用いて処理することにより、前記加工部分を有機シリコン酸化膜、無機シリコン酸化膜、シリコン酸化膜、シリコン窒化膜のいずれかからなる絶縁膜に変化させることを特徴とする。
【００５７】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。図１乃至図３を用いて本発明の第１の実施の形態を説明する。図１乃至図３は、二重溝配線の形成に必要なコンタクトホールを含む層間絶縁膜の構造と、ドライエッチングによる形成方法、及びその問題点を説明する図である。
【００５８】
ここで二重溝配線の層間絶縁膜には、第１層の溝配線を形成するための第１の溝加工と、第２層の溝配線を形成するための第２の溝加工と、第１、第２の溝加工部分を相互に接続するコンタクトホール加工とが施される。以下、層間絶縁膜における溝加工部分を配線溝とよぶことにする。
【００５９】
図１（ａ）に示すように、シリコン基板１の上に絶縁膜２を形成し、絶縁膜２に設けた第１の配線溝を埋め込むように、シリコン窒化膜４で周辺を被覆した金属配線３が形成される。絶縁膜２の材料には通常シリコン酸化膜が用いられる。絶縁膜２の表面は、シリコン窒化膜４をストッパー（研磨工程の抑制層）としてＣＭＰ(Chemical Mechanical Polish)により平坦化する。なお、図１（ａ）に示す第１層の溝配線の形成工程については、第１の実施の形態とは直接関連しないので詳細な説明を省略する。
【００６０】
次に図１（ｂ）に示すように、平坦化された絶縁膜２の上にさらに同じ絶縁材料からなる絶縁膜を積層してその表面を平坦化し、ＲＩＥによる異方性エッチングを用いてコンタクトホール５を形成する。このときシリコン窒化膜４はエッチングストッパー（エッチングの抑制層）となる。
【００６１】
次に図１（ｃ）に示すように、全面にポリシラン６を塗布する。このポリシラン６の厚さは第２の配線溝の深さと等しくなるようにする。ポリシラン６は流動性があるので、コンタクトホール５の内部はポリシラン６で埋め込まれ、また塗布工程でポリシラン６の表面は十分に平坦化され、ウエハ全面に亘って第２の配線溝の深さを一定にすることができる。
【００６２】
次に、ポリシラン６に第２の配線溝を形成するためレジスト７を塗布し、第２の配線溝を形成するための開口部を設ける。このレジスト７をマスクとして、絶縁膜２に対するポリシラン６のエッチング選択比が大きい条件で、ＲＩＥによるポリシラン６の異方性エッチングを行えば、図２（ｄ）に示すように、絶縁膜２、及びシリコン窒化膜４をエッチングストッパーとして、コンタクトホール５の形状に何等の影響を与えることなく第２の配線溝８を形成することができる。
【００６３】
このとき用いたＲＩＥのエッチング条件は、チャンバー内の圧力７５ｍＴｏｒｒ、高周波電力３００Ｗ、Ｃｌ2 ／Ｏ2 混合ガスの流量比７５／１０ｓｃｃｍであった。この条件で、シリコン酸化膜（ＳｉＯ2 ）からなる絶縁膜２とポリシラン６との間に１００程度の高いエッチング選択比の値が得られた。
【００６４】
ポリシラン６は容易に、かつ精密にＲＩＥで異方性エッチングされ、またシリコン窒化膜４との間にも５０程度のエッチング選択比がとれるので、シリコン窒化膜４を残してコンタクトホール５の内部を埋めるポリシラン６を完全に除去することができる。
【００６５】
次に、Ｏ2 アッシング工程を用いてレジスト７を除去する。このときシリコン基板１の温度が２５０℃程度になり、熱拡散によりポリシラン６に酸素が導入されることによりポリシラン６がシリコン酸化膜に変化し、絶縁膜２の一部となる。このとき、ポリシランから変化したシリコン酸化膜は、酸化の程度が強ければＳｉＯ2 に近い結晶構造を示すようになり、電気的にもＳｉＯ2 からなる絶縁膜とみなすことができる。
【００６６】
このようにして、図２（ｅ）に示すようにポリシラン６が絶縁膜２の一部となり、コンタクトホール５と第２の配線溝８とを備えた二重溝配線の層間絶縁膜２が高い精度で形成される。
【００６７】
次に図２（ｆ）に示すように、シリコン窒化膜に対するＲＩＥエッチングの条件で金属配線３の上部を被覆するシリコン窒化膜４を除去し、コンタクトホール５と第２の配線溝８とを埋め込むように金属配線の材料を堆積する。金属配線の材料としてはＡｌ−Ｃｕ、及びＣｕを使用することができる。その後、絶縁膜２をストッパーとして、過剰に堆積した金属配線除去部３ａをＣＭＰにより除去すれば、加工形状が精密に制御された良好な二重溝配線を形成することができる。
【００６８】
次に、ここに示した二重溝配線の層間絶縁膜形成方法の他の重要な利点について、図３を用いて説明する。図３（ａ）に示すように、絶縁膜２のコンタクトホール５を形成する際、エッチングマスクの合わせずれを生じた場合について詳細に説明する。
【００６９】
従来、ＳｉＯ2 等からなる絶縁膜の表面をＣＭＰにより平坦化する際、例えば、エッチングストッパーの面内分布に粗密があれば、ウエハ全面に亘って均一な平坦化加工を行うことが困難となる。
【００７０】
したがって、図３（ａ）までのコンタクトホール５の形成工程において、コンタクトホール形成前の絶縁膜２の厚さには、ある程度のばらつきが含まれる。
【００７１】
このように、厚さの値にばらつきのある絶縁膜に対して、金属配線３を被覆する窒化膜４に確実に到達するようコンタクトホール５を形成するためには、規定の厚さよりも２０％乃至３０％過剰に異方性ＲＩＥを進めなければならない。
【００７２】
このため、もしエッチングマスクの合わせずれを生じた場合には、ずれた部分ではシリコン窒化膜４がエッチングストッパーとして働かないので、図３（ａ）に示すような過剰なエッチングを生じ、配線不良の原因となる。このように、コンタクトホールの底部に生じた過剰なエッチングをボーダーレスエッチングとよぶ。
【００７３】
従来、二重溝配線の層間絶縁膜形成方法において、当初から絶縁膜２の厚さを図２（ｅ）に示す厚さとし、シリコン窒化膜４が露出するまでコンタクトホール５を異方性ＲＩＥで形成し、さらに第２の配線溝８を異方性ＲＩＥで形成していた。
【００７４】
このため、コンタクトホール５形成時の絶縁膜２の厚さが厚くなり、したがつて、前記過剰に進める異方性ＲＩＥの量も大となる。さらに、配線溝８形成時の異方性ＲＩＥが加えられるため、ボーダレスエッチングは２回の異方性ＲＩＥを受けることになる。したがって前記ボーダレスエッチングの発生は、二重溝配線の層間絶縁膜形成工程における重要な問題点のひとつとなっていた。
【００７５】
ここに示した第１の実施の形態では、第２の配線溝８がポリシラン６を用いて形成されるため、コンタクトホール５形成時の絶縁膜２の厚さが小さく、したがって、図３（ａ）に示す絶縁膜２のボーダレスエッチングが抑制される。さらに、配線溝８は、加工の容易なポリシランを用いて行われ、絶縁膜２との間のエッチング選択比が大きいので、図３（ｂ）に示すようにコンタクトホール５のポリシランを除去する異方性ＲＩＥ工程においてボーダレスエッチングが進行する恐れはない。
【００７６】
次に図３（ｃ）に示すように、Ｏ2 アッシングによるレジスト７の除去とポリシラン６の酸化とを同時に行い、金属配線の材料を埋め込み平坦化すればボーダレスエッチングの小さい二重溝配線を形成することができる。
【００７７】
本第１の実施の形態は、ＤＲＡＭ部分とロジック部分とを１チップ上に搭載したメモリ・ロジック混載ＬＳＩの製造方法として特に有用である。さきにのべたように、ロジック部分の合わせマージンはメモリ部に比べて小さいので、ボーダレスエッチングはロジック部で生じ易いが、第１の実施の形態を用いれば、この場合でも高い歩留まりでメモリ・ロジック混載ＬＳＩを製造することができる。
次に、図４、図５に基づき本発明の第２の実施の形態について説明する。図４（ａ）に示すように、絶縁膜２に第１層の溝配線を形成し、シリコン窒化膜４をストッパーとして平坦化した後、全面にポリシラン６を塗布する。レジスト７と異方性ＲＩＥとを用いてポリシラン６にコンタクトホール５を形成し、Ｏ2 アッシングによりレジスト７を除去すると同時に、ポリシラン６をシリコン酸化膜からなる絶縁膜２に変化させ、第１の実施の形態で説明した図１（ｂ）に示す絶縁膜２の形状とする。これを用いて図１（ｃ）以降の工程を進めることができる。
第２の実施の形態において、コンタクトホール５のレジストマスク７を形成する際、合わせずれを生じた場合を図５に示す。第２の実施の形態では、図５（ａ）に示すような合わせずれを生じてもコンタクトホール５がポリシラン６に形成されるため、絶縁膜２との間に十分なエッチング選択比をとることができる。
【００７８】
このため、絶縁膜２がエッチングストッパーとなって異方性ＲＩＥの制御性が高められ、ボーダレスエッチングを回避することができる。
【００７９】
次に図５（ｂ）に示すように、Ｏ2 アッシング工程でレジスト７を剥離すると同時にポリシラン６をシリコン酸化膜に変化させ、これを絶縁膜２の一部とした後、金属配線４の上部を覆うシリコン窒化膜４を除去すれば、図３（ｃ）以降の第１の実施の形態の二重溝配線の形成工程を引き続き適用することができる。
【００８０】
図５（ｂ）では、図３（ｃ）のようなボーダレスエッチングが全く生じないことに特徴がある。コンタクトホール５を埋める金属配線の材料と、第１層の金属配線３との接続面積は小さくなるが、ボーダレスエッチングによる配線不良を大幅に軽減することができる。
【００８１】
第２の実施の形態を用いれば、メモリ・ロジック混載ＬＳＩにおけるボーダレスエッチングによるロジック部の歩留まり低下が大幅に抑制されることはいうまでもない。
【００８２】
なお、第２の実施の形態は二重溝配線のコンタクトホール５の形成方法として説明したが、必ずしもこれに限定されるものではない。通常の多層配線のコンタクトホール形成においても同様の方法を用いることができる。
【００８３】
次に、図６を用いて、本発明の第３の実施の形態について説明する。第３の実施の形態では、図４（ａ）の絶縁膜２がポリシラン６からなることが、第２の実施の形態と異なる。
【００８４】
図６（ａ）に示すように、シリコン基板１にポリシラン６を塗布する。このシリコン基板１は、ウエハ工程終了後のものであって半導体装置の各種の構成要素が作り込まれているために、通常その表面には複雑な段差が形成されている。
【００８５】
しかし、ポリシラン６は流動性があるため、塗布により段差が埋め込まれると同時に、特に表面研磨をしなくてもウエハ全面に亘って均一なドライエッチング加工を行うに十分な表面の平坦性を備えている。
【００８６】
次に、レジスト（図示せず）をマスクとして異方性ＲＩＥを行い、第１の配線溝をポリシラン６に形成する。さきにのべように、ポリシランは異方性ＲＩＥが容易であり、かつ表面が平坦であるため、特にエッチングストッパーがなくても単にＲＩＥ条件を制御するだけで、実用上均一とみなせる深さの第１の配線溝を形成することができる。
【００８７】
シリコン窒化膜３の被覆工程と金属配線４の埋め込み工程、及びポリシラン６の上に残留した余分の金属配線材料とシリコン窒化膜とを除去する工程等を組み合わせて図６（ａ）に示す第１層の溝配線を形成する。
【００８８】
なお図６（ａ）において、ポリシラン６は第１の配線溝のパターン形成に用いたレジスト（図示せず）をＯ2 アッシング除去する工程でシリコン酸化膜に変化するが、第２の実施の形態との相違を示すためにポリシラン６として図示されている。
【００８９】
次に図６（ｂ）に示すように、前記シリコン酸化膜からなる絶縁膜２と窒化膜４を被覆した金属配線３の上にポリシラン６を塗布し、コンタクトホールの開口位置に合わせてレジスト７をパターン形成する。
【００９０】
次に図６（ｃ）に示すように、レジスト７をマスクとして窒化膜４に達するコンタクトホール５をポリシラン６に形成する。Ｏ2 アッシングでレジスト７を除去すると同時にポリシラン６をシリコン酸化膜からなる絶縁膜２に変化させ、金属配線３の上の窒化膜４を除去すれば、図６（ｄ）に示すように、第２の実施の形態で説明した図４（ｂ）の絶縁膜２の構造を全てポリシラン６を材料として形成することができる。
【００９１】
絶縁膜２に変化したポリシラン６は、一体の絶縁膜２と同様の加工特性を備えているため、図１（ｃ）以降の第１の実施の形態の製造方法を引き続き適用することができる。
【００９２】
第３の実施の形態において、図６（ａ）の第１層の溝配線をポリシランで形成する効果は、シリコン基板１の表面に段差があってもポリシランの平坦な表面が得られることにある。従来のように絶縁膜２を堆積する方法では、下地に段差があれば絶縁膜２の表面にも段差を生じるので、幅と深さが均一な第１の配線溝を形成することができなかった。
【００９３】
絶縁膜２を厚く堆積しＣＭＰで平坦化すれば第１の配線溝の形状は改善されるが、研磨に用いるストッパーの粗密等の問題が残り、ウエハ全面に亘って平坦化することは通常困難である。ポリシラン６を塗布すればこの問題を極めて容易に回避することができる。なお本第３の実施の形態において、ボーダレスエッチングに関し第２の実施の形態と同様の効果が得られることはいうまでもない。
【００９４】
次に、図７乃至図９を用いて本発明の第４の実施の形態を説明する。従来、高アスペクト比のコンタクトホール加工、または配線溝加工において、異方性ＲＩＥのマスクとして用いるレジストの膜減りを生じてレジストの残膜が薄くなり、マスクとして役立たなくなることが問題とされてきた。
【００９５】
これを回避するため、レジストを用いてコンタクトホール開口部の逆パターンを形成し、露出した開口外部のポリシラン表面をＯ2 ＲＩＥまたは、Ｏ2 のイオン注入によりシリコン酸化膜からなる絶縁膜に変化させ、この絶縁膜をマスクにしてポリシランを開口することにより、良好なコンタクトホールや配線溝を形成することが可能である。
【００９６】
すなわち図７（ａ）に示すように、シリコン基板１の上の絶縁膜２、及び窒化膜４で被覆された金属配線３からなる第１層の溝配線の上にポリシラン６を塗布し、コンタクトホールの形成位置を覆うようにレジスト７をパターン形成する。
次にレジスト７をマスクとして、Ｏ2 ＲＩＥ装置を用いてＯ2 イオンをポリシラン６の表面に導入する。引き続きＯ2 アッシングでレジスト７を除去すれば、図７（ｂ）に示すように、ポリシラン６の表面にシリコン酸化膜からなる絶縁膜２が形成される。なお、このレジスト７のＯ2 アッシングは、レジスト７の除去に必要な最小限度にとどめ、レジスト７の下部に覆われていたポリシラン６の表面がシリコン酸化膜に変化しないようにする。
【００９７】
さきにのべたように、絶縁膜２に対するポリシラン６のエッチング選択比は大きくすることができるため、レジスト７を剥離した後、図７（ｃ）に示すように、絶縁膜２をマスクとする異方性ＲＩＥを行えば、窒化膜４をエッチングストッパーとしてポリシラン６にコンタクトホール５を形成することができる。
【００９８】
引き続き、ＲＩＥと同一チャンバー内でＯ2 アッシングと同様な処理を行えば、ポリシラン６に開口したコンタクトホール５の内面からＯ2 が導入され、ポリシラン６全体をシリコン酸化膜からなる絶縁膜に変化することができる。
【００９９】
このようにして、図８（ｄ）に示すように、第１の配線溝の形成に用いた絶縁膜２と、コンタクトホール５の形成と、エッチングマスクとして用いた絶縁膜とを、全てシリコン酸化膜からなる一体の絶縁膜２として形成することができる。
このとき、エッチングマスクとして用いた絶縁膜２ａの開口部周辺の縁の部分が異方性ＲＩＥで丸く加工される。この丸い加工部分が過度に生じて構造上の問題となる場合には、図８（ｄ）に示すように、ＣＭＰを用いて絶縁膜２ａ部分を研磨除去すればよい。
【０１００】
しかし、図８（ｄ）の絶縁膜２のコンタクトホールが高アスペクト比である場合には、コンタクトホールに金属配線材料を埋め込む際、開口部周辺の縁に生じた丸い加工部分が埋め込みを円滑化する効果があることに注目しなければならない。
【０１０１】
次に図８（ｅ）に示すように、コンタクトホールを埋め込むように全面にポリシラン６を塗布し、レジスト７を用いて、第２の配線溝の開口部を覆うように逆のパターニングを行う。このレジスト７をマスクとして、Ｏ2 ＲＩＥ装置を用いて酸素をポリシラン６の表面に導入する。
【０１０２】
次に図７（ｂ）、図７（ｃ）の工程を、図８（ｆ）、図９（ｇ）に示すように繰り返し、引き続き同一チャンバー内でＯ2 アッシングと同様な処理を行えば、図９（ｈ）に示すように、全てシリコン酸化膜からなる二重溝配線の層間絶縁膜２をシリコン基板１の上に形成することができる。
【０１０３】
次に図９（ｉ）に示すように、金属配線３の上部のシリコン窒化膜４を除去し、コンタクトホール５と第２の配線溝８とを埋め込むように金属配線の材料を堆積する。金属配線の材料としてはＡｌ−Ｃｕ、及びＣｕを使用することができる。その後、絶縁膜２をストッパーとして過剰に堆積した金属配線除去部３ａをＣＭＰにより除去すれば、加工形状が精密に制御された良好な二重溝配線を形成することができる。
【０１０４】
このとき異方性ＲＩＥにより、エッチングマスクとして用いた絶縁膜２ａの開口部周辺の縁の丸い加工部分が過度に生じて構造上の問題となる場合には、ＣＭＰをさらに進めて絶縁膜除去部２ａを研磨除去すれば良い。
【０１０５】
しかし、図９（ｈ）に示す第２の配線溝８が高アスペクト比である場合には、この配線溝に金属配線材料を埋め込む際、開口部周辺に生じた図９（ｇ）の絶縁膜除去部２ａが、前記埋め込み工程を円滑化する効果があることに注目しなければならない。
【０１０６】
次に、図１０を用いて本発明の第５の実施の形態について説明する。図１０（ａ）において、コンタクトホール５を埋め込むようにポリシラン６を全面に塗布する工程までは、図８（ｅ）に示す第４の実施の形態と同様である。
【０１０７】
前記第４の実施の形態では、ポリシラン６の第２の配線溝８の開口部を覆うようにレジスト７を逆パターニングにより形成したが、第５の実施の形態では、ポリシラン６を全面に塗布した後、レジスト７を用いて配線溝８の形成位置を開口する通常のパターニングを行う。
【０１０８】
第２層の溝配線が加工の容易なポリシラン６を用いて形成されるので、異方性ＲＩＥにおけるレジストマスクの膜減りが小さい。このため図１０（ｂ）に示すように、レジスト７を第２の配線溝形成のエッチングマスクとして用いることができる。
【０１０９】
図１０（ｃ）に示すように、レジスト７のＯ2 アッシング除去工程と同時にポリシラン６をシリコン酸化膜からなる絶縁膜２に変化させれば、シリコン基板１の上の二重溝配線の層間絶縁膜２を一体のシリコン酸化膜からなる絶縁膜にすることができる。
【０１１０】
なお異方性ＲＩＥにおいて、レジスト７の開口周辺の縁に生じる丸い加工部分はレジスト７と共に除去されるので、丸い部分が加工形状として望ましくない場合にはこの方法が有用である。引き続き図２（ｆ）の金属配線材料の埋め込み工程を付加すれば、二重溝配線を形成することができる。
【０１１１】
前記第１乃至第５の実施の形態では、シリコン酸化膜からなる絶縁膜の形成方法としてＯ2 プラズマを用いたＲＩＥ、又はＯ2 イオンの注入を用いることをのべたが、必ずしもこれに限定されるものではない。
【０１１２】
その他Ｏ2 雰囲気中における熱酸化、Ｏ3 プラズマを用いたアッシング、紫外線光照射、及び硫酸と過酸化水素とを混合した水溶液中への浸漬等により、ポリシランをシリコン酸化膜からなる絶縁膜に変化させることができる。
【０１１３】
ポリシラン等の有機シリコン膜は、酸化の程度により酸化膜中にカーボンが残留した有機シリコン酸化膜からカーボンは除去されているが、結晶構造はＳｉＯ2 に比べて不規則性を含み、かつＯＨ基のある無機シリコン酸化膜から、さらに熱処理が進められて結晶構造がＳｉＯ2 と同程度にされたシリコン酸化膜まで種々の段階の絶縁膜に変化させることができる。
【０１１４】
例えば第１層の溝配線、及びコンタクトホールを有機シリコン酸化膜を用いて形成した後、有機シリコンを塗布して第２の配線溝を形成し、Ｏ2 単体のガス中でアッシングする際、温度制御を行って有機シリコンにカーボンを残すこと、又は、Ｏ2 とＣＯ2 の混合ガス雰囲気中で熱処理することにより、第２の配線溝を形成する有機シリコンを有機シリコン酸化膜と同程度の誘電率を有する有機膜系のシリコン酸化膜に変化させることができる。
【０１１５】
また、ポリシラン等の有機シリコンに対して、Ｏ2 とＣＯ2 混合ガス雰囲気中での熱処理、又はＣＯを用いたＲＩＥ、又はＣＯのイオン注入を行うことにより、有機シリコン酸化膜と同程度の誘電率を有する有機膜系のシリコン酸化膜を形成することができる。
【０１１６】
また、ポリシラン等の有機シリコンに対して、Ｈ2 単体のガス、Ｈ2 とＯ2 との混合ガスによるアッシング、ＲＩＥ、イオン注入、又は熱処理することにより無機シリコン酸化膜を形成することができる。
【０１１７】
また、ポリシラン等の有機シリコンに対して、Ｎ2 単体のガス、Ｎ2 とＯ2 との混合ガス雰囲気中で熱処理すること、又はこれらのガスを用いてアッシング、ＲＩＥ、又はイオン注入することにより、シリコン酸化窒化膜、シリコン窒化膜を形成することができる。
【０１１８】
これらの各種の有機膜系のシリコン酸化膜、シリコン酸化窒化膜、シリコン窒化膜は、いずれも本発明のコンタクトホールや配線溝のドライエッチング加工等に用いることができる。
【０１１９】
次に、図１１を用いて本発明の第６の実施の形態について説明する。第６の実施の形態では、図１１（ａ）に示すように、二重溝配線の層間絶縁膜形成において、第１層の溝配線とコンタクトホール形成までが有機シリコン酸化膜２ｂを用いて行なわれる。有機シリコン酸化膜２ｂの形成方法は、図６（ａ）乃至図６（ｄ）を用いて第３の実施の形態でのべた方法と同様に行われるため、詳細な説明を省略する。
【０１２０】
図１１（ａ）に示すように、前記有機シリコン酸化膜２ｂの上に、コンタクトホールを埋め込むようにポリシラン６を塗布し、レジスト７を用いて第２の配線溝の形成部分を開口する。次に図１１（ｂ）に示すように、レジスト７をエッチグマスクとして異方性ＲＩＥを用いて、ポリシラン６に第２の配線溝８を形成し、さらにコンタクトホール５を満たすポリシラン６を窒化膜４が露出するまで除去する。
【０１２１】
引き続きＯ2 とＣＯ2 との混合ガスを用いたアッシングを行い、レジスト７を除去すると同時に、ポリシラン６が有機シリコン酸化膜２ｂの一部として等しい誘電率を持つよう変化させる。このようにして、全て一体の有機シリコン酸化膜からなる二重溝配線の層間絶縁膜を形成することができる。
【０１２２】
次に、図１２を用いて本発明の第７の実施の形態について説明する。第７の実施の形態では、第２の配線溝形成のためのエッチングストッパーとなるポリシラン６ａを埋め込むように、二重溝配線の層間絶縁膜全体が有機シリコン酸化膜２ｂを用いて形成される。
【０１２３】
図１２（ａ）に示すように、ポリシラン６ａからなるエッチングストッパーにはあらかじめ開口部が設けられ、コンタクトホール形成のためのエッチングマスクとしても役立てられる。さらに有機シリコン酸化膜２ｂの上に反射防止膜としてポリシラン６を塗布し、レジスト７を用いて第２の配線溝の形成領域に開口部を設ける。
【０１２４】
次に図１２（ｂ）に示すように、ＲＩＥを用いてポリシラン６からなる反射防止膜を除去し、引き続き有機シリコン酸化膜２ｂに対するＲＩＥ条件を用いて窒化膜４に達する異方性エッチングを行えば、１回のＲＩＥ工程でコンタクトホール５と配線溝８とを形成することができる。
【０１２５】
このとき、Ｃ4 Ｆ8 ／ＣＯ／Ａｒ／Ｏ2 混合ガスの流量比を１０／５０／２００／８ｓｃｃｍとし、圧力４０ｍＴｏｒｒ、高周波電力１４００Ｗ印加のＲＩＥ条件で異方性エッチングすれば、ポリシラン６の有機シリコン酸化膜に対するエッチング選択比を１０以上とすることができるので、ポリシラン６をコンタクトホール５のエッチングマスクとすると同時に、第２の配線溝８形成のエッチングストッパーとして用いることができる。
【０１２６】
次に図１２（ｃ）に示すように、金属配線３の上部を被覆するシリコン窒化膜４を除去した後、Ｏ2 とＣＯ2 との混合ガスを用いてアッシングを行い、レジスト７を除去すると同時にポリシラン６、６ａが有機シリコン酸化膜２ｂの一部として等しい誘電率を示すように変化させる。このようにして、全て一体の有機シリコン酸化膜からなる二重溝配線の層間絶縁膜を形成することができる。
【０１２７】
上記第７の実施の形態において、ポリシラン６ａを埋め込むように有機シリコン酸化膜２ｂを形成しなければならない。すなわち、有機シリコン酸化膜２ｂの形成過程でポリシラン６ａの酸化を防ぐ必要がある。ポリシラン６ａの酸化防止のためには、例えばポリシラン６ａの表面を薄いプラズマＳｉＯ2 膜で覆う等の中間処理を加えてＯ2 の侵入に対するバリアを形成すればよい。
【０１２８】
薄いＳｉＯ2 膜は、図１２（ｂ）の工程でポリシラン６ａの表面から除去されるので、図１２（ｃ）の工程でポリシラン６ａが有機シリコン酸化膜の一部に変化する妨げにはならない。
【０１２９】
第７の実施の形態では、層間絶縁膜の材料として有機シリコン酸化膜を用いる場合について説明したが、必ずしも有機シリコン酸化膜に限定されるものではない。層間絶縁膜の材料として無機シリコン酸化膜、シリコン酸化膜を用いる際、同様にポリシラン６ａをエッチングストッパー及びエッチングマスクとして使用することができる。
【０１３０】
このとき、反射防止膜６としてポリシランを用いるが、必ずしもポリシランに限定されるものではなく、例えば有機膜系の反射防止膜を用いてもよい。有機膜系の反射防止膜を用いればレジスト７をアッシングにより除去する際、反射防止膜も共に除去することができる。
【０１３１】
次に、図１３を用いて、本発明の第８の実施の形態について説明する。第８の実施の形態では、ポリシランをシリコン窒化膜に変化させ、高アスペクト比のコンタクトホール形成のマスクとして用いる。
【０１３２】
図１３（ａ）に示すように、第１層の溝配線を絶縁膜２を用いて形成し、その上に再度、絶縁膜２を堆積して、第１の溝配線を厚い絶縁膜２で埋め込み、表面を平坦化する。次にポリシラン６を塗布し、その上に高アスペクト比のコンタクトホール開口用のレジスト７をパターン形成する。ポリシラン６はレジスト７を開口するリソグラフィー工程の露光の反射防止膜である。
【０１３３】
次に、レジスト７をエッチングマスクとして、異方性ＲＩＥにより絶縁膜２にコンタクトホール５を形成し、金属配線３を被覆する窒化膜４を露出させる。このとき窒化膜４は異方性ＲＩＥのストッパーとなる。
【０１３４】
引き続き図１３（ｂ）に示すように、レジストマスク７をＮ2 アッシングにより除去すると同時にポリシラン６からなる反射防止膜をシリコン窒化膜４に変化させる。このシリコン窒化膜４と金属配線３を被覆するシリコン窒化膜４とをホット燐酸処理、あるいはＣＤＥ(Chimical Dry Etching)によりエッチング除去すれば、図１３（ｃ）に示すように、第１層の金属配線３に達する高アスペクト比のコンタクトホール５が得られる。
【０１３５】
第８の実施の形態は、従来Ｏ2 アッシングでレジスト７を除去する際、表面に残留して除去が困難であったポリシラン６からなる反射防止膜を、Ｎ2 アッシングでレジスト７を除去すると同時にシリコン窒化膜に変化し、ウエットエッチング、あるいはＣＤＥにより容易に除去する点に特徴がある。
【０１３６】
次に、図１４を用いて本発明の第９の実施の形態について説明する。第９の実施の形態は第８の実施の形態の変形例であり、高アスペクト比のコンタクトホールを直接シリコン基板１に達するように形成する場合を示している。
【０１３７】
図１４（ａ）に示すように、シリコン基板１の上に直接厚い絶縁膜２を形成し、ポリシラン６からなる反射防止膜を塗布し、その上にコンタクトホールの開口部を設けたレジスト７をパターン形成する。
【０１３８】
このレジスト７をエッチングマスクとして、異方性ＲＩＥを用いてシリコン基板１の表面に達するコンタクトホール５を形成し、引き続き図１４（ｂ）に示すように、Ｎ2 アッシングによりレジスト７を除去し、同時にポリシラン６からなる反射防止膜を窒化膜４に変化する。
【０１３９】
窒化膜４に変化した反射防止膜をホット燐酸処理で除去すれば、図１４（ｃ）に示すシリコン基板の表面に達する高アスペクト比のコンタクトホールを形成することができる。
【０１４０】
次に、図１５を用いて本発明の第１０の実施の形態について説明する。第１０の実施の形態はコンタクトホール５を形成後、ポリシラン６からなる反射防止膜を絶縁膜２の一部とする点が第８の実施の形態と異なる。
【０１４１】
図１５（ａ）に示すように、シリコン基板１の上に直接厚い絶縁膜２を形成し、ポリシラン６からなる反射防止膜を塗布し、その上にコンタクトホールの開口部を設けたレジスト７をパターン形成する。
【０１４２】
このレジスト７をエッチングマスクとして、異方性ＲＩＥを用いてシリコン基板１の表面に達するコンタクトホール５を開口し、引き続き図１５（ｂ）に示すように、Ｏ2 アッシングによりレジスト７を除去すると同時にポリシラン６をシリコン酸化膜に変化すれば、反射防止膜を絶縁膜２の一部とすることができる。第１０の実施の形態において、はじめにシリコン基板１の上に形成する絶縁膜２として、ポリシランを酸化した絶縁膜を用いれば、図１５（ｂ）におけるシリコン基板１に達するコンタクトホールが反射防止膜を含めて一体のシリコン酸化膜からなる絶縁膜として形成することができる。
【０１４３】
なお、シリコン基板１の上に形成する絶縁膜２としてポリシランから変化したシリコン窒化膜を用い、レジスト７をＮ2 アッシングにより除去すれば、反射防止膜として用いたポリシラン６がシリコン窒化膜に変化するので、前記コンタクトホールを反射防止膜を含めて一体のシリコン窒化膜からなる絶縁膜として形成することができる。
【０１４４】
第１０の実施の形態では、シリコン基板１に達するコンタクトホールを形成する場合について説明したが、同様にして第１層の溝配線へのコンタクトホールを形成することができる。
【０１４５】
次に、図１６を用いて本発明の第１１の実施の形態について説明する。図１６（ａ）に示すように、シリコン基板１の上に厚い絶縁膜２を形成し、ポリシラン６からなる反射防止膜を塗布し、コンタクトホールの開口部を設けたレジスト７をパターン形成した後、レジスト７をマスクとして異方性ＲＩＥによりポリシラン６を開口する。引き続き図１６（ｂ）に示すように、Ｎ2 アッシングを行ってレジスト７を除去すると同時に、ポリシラン６をシリコン窒化膜に変化させる。次に、図１６（ｃ）に示すように、シリコン窒化膜４をマスクとして異方性ＲＩＥによりシリコン基板１に達する高アスペクト比のコンタクトホールを形成する。
【０１４６】
直接レジストマスクを用いて、異方性ＲＩＥによる高アスペクト比のコンタクトホール加工を行えばレジストマスクの膜減りを生じるが、第１１の実施の形態に示すように、シリコン窒化膜４を異方性ＲＩＥのマスクとして用いればＳｉＯ2 等からなる絶縁膜２との間で高いエッチング選択比がとれるので、前記膜減りの問題を回避することができる。
【０１４７】
図１６（ｃ）において、絶縁膜２の上のシリコン窒化膜４はホット燐酸で除去してもよいし、絶縁膜２をポリシランから変化したシリコン窒化膜として絶縁膜２の一部として一体化してもよい。このときシリコン窒化膜４の開口部周辺に生じた丸い加工部分は、コンタクトホール５に金属配線材料を円滑に埋め込むのに役立つ。
【０１４８】
次に、図１７を用いて本発明の第１２の実施の形態について説明する。図１７（ａ）に示すように、シリコン基板１に厚いシリコン酸化膜からなる絶縁膜２を形成し、その上にポリシラン６からなる反射防止膜を塗布する。レジスト７を用いて、コンタクトホール開口部を覆うようにレジスト７の逆パターンを形成する。次にＮ2 を用いたＲＩＥにより、ポリシラン４の露出した表面をシリコン窒化膜４に変化させた後、レジスト７を除去する。
【０１４９】
次に図１７（ｂ）に示すように、シリコン窒化膜４をマスクとして異方性ＲＩＥを行い、ポリシラン６とシリコン酸化膜からなる絶縁膜２にシリコン基板１に達するコンタクトホールを開口する。
【０１５０】
引き続きＯ2 アッシングと同様な処理を行って、ポシラン６をシリコン酸化膜に変化させれば、図１７（ｃ）に示すように、ポリシラン６は前記絶縁膜２の一部として一体化される。
【０１５１】
ホット燐酸を用いてマスクとして用いたシリコン窒化膜４を除去すれば、シリコン酸化膜からなる絶縁膜２にシリコン基板１に達する高アスペクト比のコンタクトホールが形成される。第１２の実施の形態でも、高アスペクト比のコンタクトホールのエッチングマスクとしてシリコン窒化膜が使用されるので、膜減りの問題を生じる恐れはない。
【０１５２】
次に、図１８を用いて本発明の第１３の実施の形態について説明する。図１８（ａ）に示すように、シリコン基板１の上に厚い有機シリコン酸化膜２ｂを形成し、ポシラン６からなる反射防止膜とコンタクトホール５の形成部を開口したレジスト７とを設ける。引き続きレジスト７を異方性ＲＩＥのマスクとして、シリコン基板１に達するコンタクトホールを形成した後、図１８（ｂ）に示すようにＯ2 アッシングによりレジスト７を除去する。
【０１５３】
このＯ2 アッシング工程で、ポリシラン６はシリコン酸化膜からなる絶縁膜２に変化する。このとき有機シリコン酸化膜２ｂとシリコン酸化膜からなる絶縁膜２との間には、希弗酸に対するエッチング選択性があるので、図１８（ｃ）に示すように、ポリシラン６から変化したシリコン酸化膜からなる絶縁膜２のみを希弗酸を用いて容易に除去することができる。
【０１５４】
前記第１１乃至第１３の実施の形態では、シリコン基板１に達するコンタクトホールを形成する場合について説明したが、同様にして第１層の溝配線へのコンタクトホールが形成されることはいうまでもない。
【０１５５】
以上の第１乃至第１３の実施の形態においては、主として二重溝配線の層間絶縁膜やコンタクトホールの加工部分にポリシラン等の有機シリコン膜を用る方法について説明したが、必ずしもこれに限定されるものではない。ポリシラン等の有機シリコン膜は、ドライエッチングを用いた半導体装置の製造方法としてさらに広く適用し得ることを以下の実施の形態を例として説明する。
【０１５６】
図１９、図２０を用いて第１４の実施の形態について説明する。第１４の実施の形態は、素子分離領域と素子領域との平坦化形成工程にポリシランを用いた例である。
【０１５７】
図１９（ａ）に示すように、シリコン基板１にポリシラン６を塗布し、ＭＯＳ(Metal-Oxide-Semiconductor) トランジスタ等を形成する素子領域を覆うようにレジスト７をパターン形成する。次に、流量７５ｓｃｃｍのＣｌ2 と、流量１０ｓｃｃｍのＯ2 との混合ガスを用いて、圧力７５ｍＴｏｒｒ、高周波電力３００Ｗ印加の条件で、図１９（ｂ）に示すように、レジスト７をマスクとする異方性ＲＩＥによりポリシラン６とシリコン基板１とをエッチングする。
【０１５８】
引き続き図１９（ｃ）に示すように、Ｎ2 アッシングを行ってレジスト７を除去すると同時に、ポリシラン６をシリコン窒化膜４に変化させる。次に図２０（ｄ）に示すように、シリコン基板１に形成された素子分離用の分離溝を埋め込むように全面にポリシラン６を塗布する。
【０１５９】
ポリシラン６は流動性があるので、塗布によりポリシラン６の表面は平坦化されるが、さらにＣＭＰによりシリコン窒化膜４をストッパーとしてシリコン窒化膜の上の過剰のポリシラン６を除去し、前記分離溝の開口部が丁度ポリシランで平坦に満たされるようにする。
【０１６０】
次に図２０（ｅ）に示すように、Ｏ2 アッシングと同様な処理をすれば、分離溝を満たすポリシラン６をシリコン酸化膜からなる絶縁膜２に変化することができる。上記の例では分離溝の埋め込みにポリシランを用いたが、必ずしもポリシランに限定されるものではない。塗布により成膜される有機、及び無機シリコン酸化膜でも同様に分離溝の埋め込みに用いることができる。
【０１６１】
さきにのべたように、従来、分離溝の形成工程には、ポリシランに比べて加工が困難なＳｉＯ2 からなる絶縁膜を厚く堆積し、分離溝に沿って大きな凹凸面となった絶縁膜の表面をＳｉ3 Ｎ4 からなるシリコン窒化膜をストッパーとしてＣＭＰにより平坦化する方法が用いられてきた。したがってストッパーで覆われた素子領域の分布の粗密により、例えばストッパーが粗に分布するフイールド領域では研磨が過度に進行し、表面が凹面状になるという問題を生じていた。
【０１６２】
しかし、第１４の実施の形態では、ＳｉＯ2 の代わりに極めて研磨容易なポリシランを塗布することにより、その表面を当初から平坦にすることができ、またシリコン窒化膜上に僅かに残留する薄膜状のポリシランのみをＣＭＰにより除去すればよいのでＣＭＰ後の表面平坦性は従来の方法に比べて大幅に改善される。次に、図２１を用いて本発明の第１５の実施の形態について説明する。第１５の実施の形態は、シリコン基板１に形成されたＭＯＳトランジスタのゲート電極間に設けられた、ソース／ドレイン拡散層９に達するコンタクトホールを自己整合的に形成するＳＡＣのドライエッチング加工部分に、本発明のポリシランを用いる方法を示すものである。
【０１６３】
図２１（ａ）に示すように、ＭＯＳトランジスタのソース／ドレイン拡散層９が形成されたシリコン基板１の上にゲート酸化膜１０を形成し、このゲート酸化膜１０の上にポリシリコン１１とタングステン１２とシリコン窒化膜４とを積層し、パターン形成することによりＭＯＳトランジスタのゲート電極を形成し、このゲート電極の周囲をシリコン窒化膜４で被覆する。
【０１６４】
次に、前記ゲート電極が形成されたシリコン基板１の全面に、例えばＳｉＯ2 からなる絶縁膜２を堆積し、ＣＭＰによりその表面を平坦化する。この平坦化された絶縁膜上にさらにポリシラン６を塗布し、セルフアラインコンタクトホールの形成部分を開口したレジスト７をパターン形成する。
【０１６５】
次に図２１（ｂ）に示すように、異方性ＲＩＥによりレジスト７をマスクとしてポリシラン６を開口する。さらに図２１（ｃ）に示すように、ゲート電極周囲を被覆するシリコン窒化膜４からなるエッチングストッパーに達するまで、セルフアラインコンタクトホール１３を異方性ＲＩＥにより形成する。
【０１６６】
このとき、セルフアラインコンタクトホール１３の内部に露出したゲート電極の稜線部分では、前記ゲート電極の周囲を覆う窒化膜４のシリコン酸化膜２に対するエッチング選択比が低下するため、セルフアラインコンタクトホール１３の異方性ＲＩＥで、図２１（ｃ）に示すように、前記窒化膜４の稜線部分の角が削られるようになる。
【０１６７】
このゲート電極の角の削れは、ゲート電極最上層のシリコン窒化膜ストッパー４により保護されるので、ポリシラン６に比べて加工困難な絶縁膜２のエッチング深さが小さい場合には問題とならない。
【０１６８】
すなわち、第１５の実施の形態において、絶縁膜２を薄くしてその上にポリシラン６を積層することにより、ゲート電極の稜線部が露出するまでの絶縁膜２のエッチング深さを最小にしている。
【０１６９】
第１５の実施の形態では、図２１（ｄ）に示すように、Ｏ2 アッシングによりレジスト７を除去すると同時にポリシラン６をシリコン酸化膜として絶縁膜２の一部となるように変化させ、ソース／ドレイン拡散層９を覆うシリコン窒化膜４とゲート酸化膜１０とを除去し、金属配線材料をセルフアラインコンタクトホール１３に埋め込むことにより、ソース／ドレイン拡散層９に接続されたＳＡＣが形成される。
【０１７０】
ここで、図２１（ａ）に示す絶縁膜２の厚さが従来のようにポリシラン６との合計値まで厚くされれば、ポリシラン６に比べて絶縁膜２をエッチングするのにより強力な異方性ＲＩＥが必要となるので、ゲート電極の稜線部の削れ量が増加しゲート電極のポリシリコン１２が露出すれば、金属配線材料をセルフアラインコンタクトホール１３に埋め込む工程でゲート電極とソース／ドレイン拡散層９とが短絡することになる。
【０１７１】
すなわち第１５の実施の形態では、絶縁膜２とポリシラン６とを積層し、後にポリシラン６を絶縁膜２の一部となるよう変化させ、実質的に絶縁膜２の異方性ＲＩＥによる加工量を減少させ、ゲート電極とソース／ドレイン拡散層９とが短絡するのを回避して半導体装置の歩留まりを向上させることに特徴がある。
【０１７２】
次に、図２２、図２３を用いて本発明の第１６の実施の形態について説明する。図２２（ａ）に示すように、ソース／ドレイン拡散層９を備えたシリコン基板１の上にゲート酸化膜１０を形成し、ポリシリコン１１、タングステン１２、シリコン窒化膜４を積層したゲート電極をパターン形成した後、ゲート電極の周囲をシリコン窒化膜４で被覆する。ここまでの工程は前記図２１（ａ）と同様である。
【０１７３】
次に図２２（ｂ）に示すように、ゲート電極を被覆するシリコン窒化膜４の上にさらにシリコン酸化膜１０を被覆する。この工程後のシリコン基板１の上部全面にポリシラン６を厚く塗布する。第１６の実施の形態では、ゲート電極を埋め込む絶縁膜がほぼポリシラン６からなることに特徴がある。
【０１７４】
セルフアラインコンタクトの形成位置に、レジスト７の開口部をパターン形成し、レジスト７をマスクとして、厚いポリシラン膜６にセルフアラインコンタクトホール１３を開口する。このとき、ポリシラン６は、異方性ＲＩＥにより容易に除去できるので、ゲート電極を被覆するシリコン酸化膜１０がストッパーとなり、ゲート電極稜線部の削れを完全に回避し、半導体装置の歩留まりを向上することができる。
【０１７５】
次に図２２（ｃ）に示すように、Ｏ2 アッシングによりレジスト７を除去すると同時にポリシラン６をシリコン酸化膜に変化させる。
【０１７６】
次に図２３（ｄ）に示すように、ゲート電極を被覆する酸化膜１０をエッチングにより除去する。このときゲート電極を被覆するシリコン窒化膜４の稜線部の削れを最大限に抑制するため、シリコン酸化膜エッチングはシリコン窒化膜との選択比が高いＲＩＥ条件で行う。なおポリシラン６から変化した絶縁膜２とゲート電極を被覆する酸化膜１０との間にはエッチング選択比がとれるので、このようにして前記酸化膜１０のみをエッチング除去することができる。
【０１７７】
さらに図２３（ｅ）に示すように、異方性ＲＩＥを用いてソース／ドレイン拡散層を覆うシリコン窒化膜４とゲート酸化膜１０とを除去する。このときゲート電極の稜線部分を覆うシリコン窒化膜に多少の削れを生じるが、ドライエッチング量が僅かであるため、ゲート電極とソース／ドレイン拡散層９との間に短絡不良を生じる恐れはない。
【０１７８】
次に、図２４を用いて本発明の第１７の実施の形態を説明する。第１７の実施の形態は第１６の実施の形態の変形例である。図２４（ａ）に示すように、図２２（ａ）の工程を経たシリコン基板１の上のゲート電極に、さらに厚いシリコン酸化膜１０を被覆し、図２４（ｂ）に示すように、異方性ＲＩＥを用いてエッチバックすることによりゲート側壁の酸化膜１０を形成する。
【０１７９】
次に、図２４（ｃ）に示すように厚いポリシラン６を塗布し、セルフアラインコンタクト形成部分を開口したレジスト７をパターン形成する。このレジスト７をマスクとして異方性ＲＩＥを用いてポリシラン６にセルフアラインコンタクトホール１３を形成する。このポリシランの異方性ＲＩＥにおいて、ゲート側壁の酸化膜がエッチングストッパーとなるのでゲート電極稜線部の削れは生じない。次にＯ2 アッシングにより、レジスト７を除去すると同時にポリシラン６をシリコン酸化膜からなる絶縁膜２に変化する。その後の工程は図２２（ｃ）以降と同様にして、ソース／ドレイン拡散層９に接続されたＳＡＣが形成される。
【０１８０】
なお上記の説明では、図２４（ｂ）においてゲート電極を覆う厚いシリコン酸化膜１０をエッチバックして、図２４（ｂ）のゲート側壁のシリコン酸化膜１０としたが、必ずしもエッチバックする必要はなく、エッチング条件を最適化すれば、厚いシリコン酸化膜１０のままでも同様の効果を得ることができる。
【０１８１】
次に、図２５を用いて本発明の第１８の実施の形態について説明する。第１８の実施の形態では、ポリシランを配線溝の加工に適用する例を示す。図２５（ａ）に示すように、シリコン基板１の上にシリコン酸化膜からなる絶縁膜２を形成し、この絶縁膜２の上にポリシラン６を塗布する。
【０１８２】
ポリシラン６の上の配線溝の形成位置にレジスト７を開口し、このレジスト７をマスクとして、図２５（ｂ）に示すように、異方性ＲＩＥを用いて配線溝８を形成する。このときシリコン酸化膜からなる絶縁膜２に対するポリシラン６のエッチング選択比が非常に高いことから、絶縁膜２は異方性ＲＩＥのストッパーとなり、一定深さの配線溝８が形成される。
【０１８３】
次に図２５（ｃ）に示すように、Ｏ2 アッシングを行ってレジスト７を除去すると同時に、ポリシラン６をシリコン酸化膜からなる絶縁膜２の一部に変化させる。さきにのべたようにポリシラン６は塗布により平坦化し、異方性ＲＩＥの条件を制御すれば、必ずしも絶縁膜２からなるエッチングストッパーがなくてもポリシラン６に配線溝８を形成することができる。
【０１８４】
しかし、一般に第１層の溝配線はもっとも微細化が要求され、また一定以上のアスペクト比（配線幅と高さとの比）が必要な場合には、第１８の実施の形態に示すようにエッチングストッパーとして絶縁膜２を用いた方が良好な結果が得られる。
【０１８５】
なお第１８の実施の形態において、エッチングストッパーとしてシリコン酸化膜を用いたが、有機シリコン酸化膜、無機シリコン酸化膜を用いても同様な結果がえられる。このとき下地に合わせてポリシランの種類を選択すればさらに良好な結果が得られる。
【０１８６】
次に、図２６、図２７を用いて、本発明の第１９の実施の形態について説明する。第１９の実施の形態は、シリコン基板への深いシリコントレンチ形成に用いる高アスペクト比の絶縁膜マスクの開口部形成方法を示すものである。
【０１８７】
図２６（ａ）に示すように、シリコン基板１の上にエッチングストッパーとして熱酸化膜１０を形成し、その上に下層のポリシラン６を塗布する。下層のポリシラン６に上に、例えばシリコン酸化膜からなる絶縁膜２を堆積した後、反射防止膜として再度上層のポリシラン６を塗布し、深いトレンチの形成位置を覆うようにレジスト７の逆パターンを形成する。このレジスト７をマスクとしてＮ2 ＲＩＥ又はＮ2 イオン注入を行い、露出した上層のポリシラン６の表面をシリコン窒化膜４に変化させる。
【０１８８】
レジスト７の除去後、シリコン窒化膜４をマスクとしてシリコン窒化膜に対するポリシランのエッチング選択比が高い、Ｃｌ2 ／Ｏ2 の流量比７５／１０ｓｃｃｍ、圧力７５ｍＴｏｒｒ、高周波電力３００Ｗ印加の条件で異方性ＲＩＥを行い、まず反射防止膜となる上層のポリシラン６を開口する。
【０１８９】
引き続きシリコン窒化膜４に対して、シリコン酸化膜からなる絶縁膜２のエッチング選択比が高いＣ4 Ｆ8 ／ＣＯ／Ａｒの流量比１０／５０／２００ｓｃｃｍ、圧力４０ｍＴｏｒｒ、高周波電力１４００Ｗ印加の条件で異方性ＲＩＥを行い、図２６（ｂ）に示すように下層のポリシラン６までのトレンチ１４ａを形成する。
【０１９０】
このエッチング条件ではポリシラン６とのエッチング選択比がとれるので、下層のポリシラン６がエッチングストッパーとなり、トレンチ１４ａを制御性良く形成することができる。
【０１９１】
次に、シリコン窒化膜４及びシリコン酸化膜１０に対する下層のポリシラン６のエッチング選択比が高い条件で、図２６（ｃ）に示すように、シリコン熱酸化膜１０をエッチングストッパーとしてトレンチ１４ｂを形成する。
【０１９２】
引き続き前記シリコン窒化膜に対するシリコン熱酸化膜１０のエッチング選択比が高い条件を用いて、図２７（ｄ）に示すように、シリコン熱酸化膜１０を除去する。このときシリコン基板１の表面がストッパーとなり、シリコン表面までのトレンチ１４ｃを制御性良く形成することができる。
【０１９３】
最後に図２７（ｅ）に示すように、Ｎ2 雰囲気中の熱処理により上層と下層のポリシラン６をシリコン窒化膜４に変化させる。このようにしてシリコン基板１の上に、熱酸化膜１０を介して上下に窒化膜４で挟まれた絶縁膜２に高アスペクト比のトレンチが形成された深いトレンチマスク１４を形成することができる。なおこの最後の処理は、シリコン熱酸化膜１０の除去前に行うことも可能である。また上層のシリコン窒化膜４は除去してもよい。
【０１９４】
第１９の実施の形態に示した深いトレンチマスクの形成方法は、異方性ＲＩＥの途中で、数回のエッチングストッパーによる加工制御が行われる点に特徴がある。この方法によれば、従来不可能であった深さまで高い精度でエッチングマスクにトレンチ加工を施すことができる。
【０１９５】
なお最後に行うＮ2 雰囲気中の熱処理に代えて、異方性ＲＩＥに用いた条件をＮ2 流量１００ｓｃｃｍ、圧力１５０ｍＴｏｒｒ、高周波電力１００Ｗ印加に変更し、Ｎ2 ラジカルの多い条件にして引き続き処理すればポリシラン６がシリコン窒化膜に変化し、工程数の削減に役立てることができる。
【０１９６】
次に、図２８を用いて本発明の第２０の実施の形態について説明する。図２８（ａ）に示すように、シリコン基板１の上にエッチングストッパーとして熱酸化膜１０を形成し、下層のポリシラン６を塗布し、シリコン酸化膜からなる絶縁膜２を堆積する。さらに反射防止膜として上層のポリシラン６を塗布し、トレンチの形成部分を開口したレジスト７をパターン形成する。次にレジスト７をエッチングマスクとして反射防止膜となる上層のポリシラン６を開口する。
【０１９７】
引き続き図２８（ｂ）に示すように、Ｎ2 アッシングによりレジスト７を除去すると同時に上層のポリシラン６をシリコン窒化膜４に変化させ、この窒化膜４をマスクとして異方性ＲＩＥにより下層のポリシラン６に達するトレンチ１４ａを形成する。
【０１９８】
次に図２８（ｃ）に示すように、異方性ＲＩＥの条件を切り換えて熱酸化膜１０をエッチングストッパーとして下層のポリシラン６にトレンチ１４ｂを形成する。引き続きＮ2 アッシングと同様な処理を行い、下層のポリシラン６をシリコン窒化膜に変化させる。最後にシリコン熱酸化膜１０を除去すればシリコン基板１の表面に達する深いトレンチマスクを形成することができる。なお、ここでＮ2 アッシングはシリコン熱酸化膜１０の除去後に行ってもよい。
【０１９９】
第２０の実施の形態において、ドライエッチング条件の切替えは第１９の実施の形態に準じて行うことができる。また各層がエッチングストッパーとして働くために、第１９の実施の形態と同様に、高い制御性で高アスペクト比のエッチングマスクを形成することができる。
【０２００】
次に、図２９を用いて本発明の第２１の実施の形態について説明する。第２１の実施の形態は、半導体基板１の上にＭＯＳトランジスタのゲート電極をパターン形成する際、ポリシラン６を用いる工程を示すものである。
【０２０１】
図２９（ａ）に示すように、シリコン基板１の表面に熱酸化膜１０からなるゲート絶縁膜を形成し、その上にゲート電極材料としてポリシリコン１１とタングステン１２からなる膜を形成する。その全面にポリシラン６を塗布し、さらにゲート電極形成部分を覆うようにレジスト７をパターン形成する。
【０２０２】
次に図２９（ｂ）に示すように、このレジスト７をエッチングマスクとして異方性ＲＩＥを行い、ポリシリコン１１とタングステン１２とポリシラン６とからなる積層膜をゲート電極としてパターン形成する。
【０２０３】
引き続き図２９（ｃ）に示すように、Ｎ2 アッシングを行ってレジスト７を除去すると同時にゲート電極の最上層にパターン形成されたポリシラン６をシリコン窒化膜４に変化させる。このシリコン窒化膜４を備えたゲート電極マスクとして、イオン注入と熱処理によりソース／ドレイン拡散層９を自己整合的に形成し、シリコン基板上のＭＯＳトランジスタを得ることができる。なおゲート電極のポリシリコン１１とタングステン１２とは、熱処理によりタングステンシリサイドとされる。
【０２０４】
従来ポリシリコンとタングステンとシリコン窒化膜とからなる積層膜をゲート電極としてパターン形成するには、まずレジストをマスクとしてシリコン窒化膜をパターン形成し、次にこのシリコン窒化膜をマスクとしてタングステンとポリシリコンとパターン形成するという２段階の工程が必要であった。
【０２０５】
第２１の実施の形態ではＣｌ2 ／Ｏ2 の流量比７５／１０ｓｃｃｍ、圧力７５ｍＴｏｒｒ、高周波電力３００Ｗ印加のポリシラン６に対するエッチング条件で、同時にタングステン１２とポリシリコン１１とをパターン形成することができるので工程数の削減になり、制御性よくゲート電極を加工することができる。このときタングステンシリサイドの形成を先に行って、ポリシリコンとタングステンシリサイドとを同時にパターン形成することも可能である。
【０２０６】
以上の各実施の形態におけるＲＩＥやアッシング工程に使用したドライエッチング装置の構成を図３０に示す。このドライエッチング装置は真空チャンバー１５と、シリコンウエハ等の被処理物１６と、この被処理物の載置台１７と、対向電極１８と、ガス導入管１９と、排気口２０と、高周波源２１と、磁石２２とから構成される。
【０２０７】
載置台１７は温度調節機構を有し、被処理物１６の温度を制御することができる。また対向電極１８をなす真空チャンバーの天壁にはガス導入管１９が接続されている。ガス導入管１９から真空チャンバーにガスが導入され、排気口２０の弁により圧力が調整される。
【０２０８】
圧力が安定化した後、載置台１７下の高周波源１７から高周波を印可し、真空チャンバー内にプラズマを発生させる。また真空チャンバーの外周部には磁石２２が設けられ、真空中に高密度な磁界を作ると同時にプラズマ中のイオンに異方性を付与し被処理物１６をエッチングする。
【０２０９】
図２９に示すドライエッチング装置はマグネトロンＲＩＥ装置であるが、これほかＥＣＲ(Electron Cycrotron Resonance)、ヘリコン、誘導結合型プラズマ等の他のドライエッチング装置を使用することも可能である。
【０２１０】
最後にポリシラン等を用いた塗布法による有機シリコン膜の形成方法について詳細に説明する。まずシリコンとシリコンとの結合を主鎖とする有機シリコン化合物（請求項において有機シリコンと総称する）を有機溶剤に溶解して溶液材料を作成する。
【０２１１】
シリコンとシリコンとの結合を主鎖とする有機シリコン化合物としては、例えば一般式（ＳｉＲ11Ｒ12）で表わされるポリシランがあげられる。ここでＲ11、Ｒ12は水素原子または炭素数１乃至２０の置換もしくは非置換の脂肪族炭化水素、又は芳香族炭化水素等を示す。
【０２１２】
ポリシランは単独重合体又は共重合体のいずれでもよい。また２種以上のポリシランが酸素原子、窒素原子、脂肪族基、芳香族基を介して互いに結合した構造を有するものでもよい。有機シリコン化合物の具体例を化１乃至化１５に示す。
【０２１３】
【化１】
Figure 0004270632
【０２１４】
【化２】
Figure 0004270632
【０２１５】
【化３】
Figure 0004270632
【０２１６】
【化４】
Figure 0004270632
【０２１７】
【化５】
Figure 0004270632
【０２１８】
【化６】
Figure 0004270632
【０２１９】
【化７】
Figure 0004270632
【０２２０】
【化８】
Figure 0004270632
【０２２１】
【化９】
Figure 0004270632
【０２２２】
【化１０】
Figure 0004270632
【０２２３】
【化１１】
Figure 0004270632
【０２２４】
【化１２】
Figure 0004270632
【０２２５】
【化１３】
Figure 0004270632
【０２２６】
【化１４】
Figure 0004270632
【０２２７】
【化１５】
Figure 0004270632
【０２２８】
なお式中のｍ、ｎは正の整数である。これらの化合物の重量平均分子量の値は特に限定されるものではないが、２００乃至１００，０００の範囲内であることが望ましい。その理由は、分子量が２００未満では有機シリコン膜がレジストの溶剤に溶解してしまい、一方１００，０００を超えれば有機溶剤に溶解し難く溶液材料の作成が困難になるためである。
【０２２９】
有機シリコン化合物は一種類に限定されるものではなく、数種類の化合物を混合して用いてもよい。また必要に応じて貯蔵安定性をはかるために、熱重合防止剤、シリコン系絶縁膜への密着性を向上させるための密着性向上剤、シリコン系絶縁膜からレジスト膜中ヘの反射光の防止に役立つ紫外光の吸収染料、ポリサルフォン、ポリベンズイミダゾールなどの紫外光を吸収するポリマー、導電性物質、光、熱で導電性が生じる物質、又は有機シリコン化合物を架橋させる架橋剤を添加してもよい。
【０２３０】
導電性物質としては、例えば有機スルフォン酸、有機カルボン酸、多価アルコール、多価チオール（例えばヨウ素、臭素）、ＳｂＦ5 、ＰＦ5 、ＢＦ5 、ＳｎＦ5 などがあげられる。
【０２３１】
光、熱等のエネルギーで導電性が生じる物質としては、炭素クラスタ（Ｃ60、Ｃ70）、シアノアントラセン、ジシアノアントラセン、トリフェニルピリウム、テトラフルオロボレート、テトラシアノキノジメタン、テトラシアノエチレン、フタルイミドトリフレート、パークロロペンタシクロドデカン、ジシアノベンゼン、ベンゾニトリル、トリクロロメチルトリアジン、ベンゾイルペルオキシド、ベンゾフエノンテトラカルボン酸、ｔ−ブチルペオキシドなどがあげられる。具体的には次の化合物があげられる。
【０２３２】
【化１６】
Figure 0004270632
【０２３３】
【化１７】
Figure 0004270632
【０２３４】
【化１８】
Figure 0004270632
【０２３５】
【化１９】
Figure 0004270632
【０２３６】
【化２０】
Figure 0004270632
【０２３７】
【化２１】
Figure 0004270632
【０２３８】
【化２２】
Figure 0004270632
【０２３９】
【化２３】
Figure 0004270632
【０２４０】
【化２４】
Figure 0004270632
【０２４１】
【化２５】
Figure 0004270632
【０２４２】
架橋剤としては、例えば多重結合を有する有機ケイ素化合物や、アクリル系の不飽和化合物があげられる。溶剤としては、極性の有機溶剤でも無極性の有機溶剤でもよく、具体的には乳酸エチル（ＥＬ）、エチル−３−エトキシプロピオネート（ＥＥＰ）、プロピレングリコールモノメチルエーテルアセテート （ＰＧＭＥＡ）、プロピレングリコールモノメチルエーテル（ＰＧＭＥ）等や、シクロヘキサノン、２−ヘプタノン、３−ヘプタノン、アセチルアセトン、シクロペンタノンなどのケトン類、プロピレングリコールモノエチルエーテルアセテート、エチルセロソルブアセテート、メチルセロソルブアセテート、メチル−３−メトキシプロピオネート、エチル−３−メトキシプロピオネート、メチル−３−エトキシプロピオネート、ピルビン酸メチル、ピルビン酸エチルなどのエステル類、ジエチレングリコールジメチルエーテル、プロピレングリコールジメチルエーテルなどのエーテル類、乳酸メチル、グリコール酸エチルなどのグリコール酸エステル誘導体などがあげられるが、これらに限定されるものではない。
【０２４３】
以上の方法で塗布材料を作成し、シリコン系絶縁膜上に、例えばスピンコーティング法等を用いて溶液材料を塗布した後、加熱して溶剤を気化することにより有機シリコン膜を形成する。この段階でレジストに対して十分なエッチング選択比を示すガラス転移温度が得られればよいが、レジストに対して十分なエッチング選択比が得られない場合には、さらに塗膜に対して加熱、又はエネルギービームを照射して塗膜を架橋させる。
【０２４４】
エネルギービームとしては、例えば、紫外光、Ｘ線、電子線、イオン線などをあげることができる。特に加熱とエネルギービームの照射とを同時に行うことにより架橋反応の進行を早め、実用的な処理時間の範囲内でガラス転移温度をいちじるしく向上させることができる。
【０２４５】
なお加熱、あるいはエネルギービームの照射で、シリコンとシリコンとの結合を主鎖とする有機シリコン化合物中における主鎖をなすシリコンとシリコンとの結合が開烈し、酸素と結合することにより酸化し易くなってレジストとシリコン有機膜とのエッチング選択比が低下する場合が生じる。このような場合には加熱及びエネルギービームの照射を空気より酸素濃度が低い雰囲気中で行うことが望ましい。
【０２４６】
なお本発明は上記の実施の形態に限定されることはない。例えば、以上の説明において、主としてシリコン酸化膜からなる絶縁膜とポリシランとを積層し、ポリシランをシリコン酸化膜又はシリコン窒化膜に変化する例について説明したが、同様の方法を組み合わせればシリコン窒化膜からなる絶縁膜とポリシランとを積層し、ポリシランをシリコン酸化膜又はシリコン窒化膜に変化することによりシリコン窒化膜からなる絶縁膜の一部にすること、又はポリシランをシリコン酸化膜に変化することによりシリコン窒化膜からなる絶縁膜から除去することも可能である。
【０２４７】
また第１乃至第６の実施の形態において、二重溝配線の層間膜の形成にポリシランを用いるドライエッチング加工方法を説明したが、必ずしも二重溝配線の層間膜に限定されるものではない。一般に多重の溝配線に対して同様な方法が適用可能であることはいうまでもない。その他本発明の要旨を逸脱しない範囲で、種々変形して実施することができる。
【０２４８】
【発明の効果】
上述したように本発明のドライエッチングを用いた半導体装置の製造方法によれば、ポリシラン等からなる有機シリコン膜を半導体装置の絶縁膜の一部として形成し、この有機シリコン膜からなる加工部分をドライエッチングを用いて加工し、その後この加工部分を酸化物又は窒化物とすることにより前記有機シリコン膜からな加工部分を絶縁膜の一部として一体化することが可能になる。また同様の方法を用いれば、従来困難であった反射防止膜の除去を容易にすることができる。
【０２４９】
また、前記有機シリコン膜の表面領域を選択的に酸化物または窒化物に変化し、これをマスクとしてドライエッチングを行い、その後前記有機シリコン膜を絶縁膜の一部になるように処理することにより、従来のレジストマスクに比べて高アスペクト比のコンタクトホール等を形成することが可能になる。
【０２５０】
これらの有機シリコン膜を組み合わせたドライエッチング方法を適用することにより、従来困難であった二重溝配線の層間絶縁膜、配線溝、及び二重溝配線のコンタクトホールの加工を容易にすることができる。またシリコン基板への深いトレンチ形成に必要な、絶縁膜を用いた高アスペクト比のエッチングマスクを形成することができる。
【０２５１】
このほか、高密度の半導体集積回路を高い歩留まりで製造する際の鍵となる素子領域と素子分離領域の平坦化加工、ＳＡＣの形成、微細なゲート電極のパターニング等に広く応用することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態の半導体装置の製造方法を示す工程断面図。
【図２】第１の実施の形態の半導体装置の製造方法の続きを示す工程断面図。
【図３】第１の実施の形態の半導体装置の製造方法の効果を示す工程断面図。
【図４】本発明の第２の実施の形態の半導体装置の製造方法を示す工程断面図。
【図５】第２の実施の形態の半導体装置の製造方法の効果を示す工程断面図。
【図６】本発明の第３の実施の形態の半導体装置の製造方法を示す工程断面図。
【図７】本発明の第４の実施の形態の半導体装置の製造方法を示す工程断面図。
【図８】第４の実施の形態の半導体装置の製造方法の続きを示す工程断面図。
【図９】第４の実施の形態の半導体装置の製造方法の続きを示す工程断面図。
【図１０】本発明の第５の実施の形態の半導体装置の製造方法を示す工程断面図。
【図１１】本発明の第６の実施の形態の半導体装置の製造方法を示す工程断面図。
【図１２】本発明の第７の実施の形態の半導体装置の製造方法を示す工程断面図。
【図１３】本発明の第８の実施の形態の半導体装置の製造方法を示す工程断面図。
【図１４】本発明の第９の実施の形態の半導体装置の製造方法を示す工程断面図。
【図１５】本発明の第１０の実施の形態の半導体装置の製造方法を示す工程断面図。
【図１６】本発明の第１１の実施の形態の半導体装置の製造方法を示す工程断面図。
【図１７】本発明の第１２の実施の形態の半導体装置の製造方法を示す工程断面図。
【図１８】本発明の第１３の実施の形態の半導体装置の製造方法を示す工程断面図。
【図１９】本発明の第１４の実施の形態の半導体装置の製造方法を示す工程断面図。
【図２０】第１４の実施の形態の半導体装置の製造方法の続きを示す工程断面図。
【図２１】本発明の第１５の実施の形態の半導体装置の製造方法を示す工程断面図。
【図２２】本発明の第１６の実施の形態の半導体装置の製造方法を示す工程断面図。
【図２３】第１６の実施の形態の半導体装置の製造方法の続きを示す工程断面図。
【図２４】本発明の第１７の実施の形態の半導体装置の製造方法を示す工程断面図。
【図２５】本発明の第１８の実施の形態の半導体装置の製造方法を示す工程断面図。
【図２６】本発明の第１９の実施の形態の半導体装置の製造方法を示す工程断面図。
【図２７】第１９の実施の形態の半導体装置の製造方法の続きを示す工程断面図。
【図２８】本発明の第２０の実施の形態の半導体装置の製造方法を示す工程断面図。
【図２９】本発明の第２１の実施の形態の半導体装置の製造方法を示す工程断面図。
【図３０】本発明の半導体装置の製造方法に用いたドライエッチング装置を示す図。
【符号の説明】
１…シリコン基板
２…絶縁膜
２ａ…絶縁膜除去部
２ｂ…有機シリコン酸化膜
３…金属配線
３ａ…金属配線除去部
４…シリコン窒化膜
５…コンタクトホール
６…ポリシラン
７…レジスト
８…配線溝
９…ソース／ドレイン拡散層
１０…酸化膜
１１…ポリシリコン
１２…タングステン
１３…セルフアラインコンタクトホール
１４…深いトレンチマスク
１４ａ…下層ポリシランまでのトレンチ
１４ｂ…熱酸化膜までのトレンチ
１４ｃ…シリコン表面までのトレンチ
１５…真空チャンバー
１６…被処理物
１７…載置台
１８…対向電極
１９…ガス導入管
２０…排気口
２１…高周波源
２２…磁石

Claims (12)

  1. シリコンとシリコンとの結合を主鎖に有する有機シリコン膜を半導体基板上に形成する工程、
    前記有機シリコン膜をドライエッチングする工程、および
    少なくとも酸素、窒素、水素、及び炭素のいずれかの元素を前記有機シリコン膜に導入することにより、前記有機シリコン膜をシリコン酸化膜及びシリコン窒化膜のいずれかに変化させて、前記半導体基板上に形成する二重溝配線の上下の各配線層における配線溝を含む層間絶縁膜を形成する工程を具備し、
    前記有機シリコン膜を変化させる工程は、
    前記元素又はその混合物からなるイオンを用いた反応性イオンエッチング法、アッシング法、及びイオン注入法のいずれかの方法、あるいは、
    前記元素、又は、その混合物からなるガス雰囲気中で熱処理することにより行われ、
    前記層間絶縁膜を形成する工程は、半導体基板上の第１の絶縁膜にコンタクトホールを形成する工程と、
    前記コンタクトホールを埋め込むように前記第１の絶縁膜の上部全面に有機シリコン膜を塗布する工程と、
    前記有機シリコン膜を選択的にドライエッチングすることにより、前記コンタクトホールの開口部を含む前記上の配線層の配線溝形成部分、及び前記コンタクトホールの内部における前記有機シリコン膜を除去する工程と、
    前記除去工程後の有機シリコン膜を、シリコン酸化膜及びシリコン窒化膜のいずれかからなる第２の絶縁膜に変化させる工程と、
    を含むことを特徴とするドライエッチングを用いた半導体装置の製造方法。
  2. シリコンとシリコンとの結合を主鎖に有する有機シリコン膜を半導体基板上に形成する工程、
    前記有機シリコン膜をドライエッチングする工程、および
    少なくとも酸素、窒素、水素、及び炭素のいずれかの元素を前記有機シリコン膜に導入することにより、前記有機シリコン膜をシリコン酸化膜及びシリコン窒化膜のいずれかに変化させて、前記半導体基板上に形成する二重溝配線の上下の各配線層おける配線溝を含む層間絶縁膜を形成する工程を具備し、
    前記有機シリコン膜を変化させる工程は、
    前記元素又はその混合物からなるイオンを用いた反応性イオンエッチング法、アッシング法、及びイオン注入法のいずれかの方法、あるいは、
    前記元素、又は、その混合物からなるガス雰囲気中で熱処理することにより行われ、
    前記層間絶縁膜を形成する工程は、
    前記下の配線層が形成された半導体基板上の第１の絶縁膜の上部全面に前記有機シリコン膜を塗布する工程と、
    前記有機シリコン膜に、前記下の配線層における金属配線の上面に達するコンタクトホールを形成する第１の選択的ドライエッチング工程と、
    前記コンタクトホールを備えた有機シリコン膜を、シリコン酸化膜及びシリコン窒化膜のいずれかからなる第２の絶縁膜に変化させる工程と、
    前記コンタクトホールを埋め込むように前記第２の絶縁膜の上部全面に有機シリコン膜を塗布する工程と、
    前記コンタクトホールの開口部を含む前記上の配線層の配線溝形成部分、及び前記コンタクトホールの内部における前記有機シリコン膜を除去することにより、前記第２の絶縁膜に形成されたコンタクトホールに接続された上の配線層の配線溝を形成する第２の選択的ドライエッチング工程と、
    前記上の配線層の配線溝を備えた有機シリコン膜を、シリコン酸化膜及びシリコン窒化膜のいずれかからなる第３の絶縁膜に変化させる工程と、
    を含むことを特徴とするドライエッチングを用いた半導体装置の製造方法
  3. シリコンとシリコンとの結合を主鎖に有する有機シリコン膜を半導体基板上に形成する工程、
    前記有機シリコン膜をドライエッチングする工程、および
    少なくとも酸素、及び炭素のいずれかの元素を前記有機シリコン膜に導入することにより、前記有機シリコン膜をシリコン酸化膜に変化させて、前記半導体基板上に形成する二重溝配線の上下の各配線層における配線溝を含む層間絶縁膜を形成する工程を具備し、
    前記層間絶縁膜を形成する工程は、
    前記下の配線層が形成された半導体基板上の絶縁膜の上に第１のシリコン酸化膜を形成する工程と、
    前記第１のシリコン酸化膜の上に、有機シリコン膜からなるドライエッチングのストッパーを形成する工程と、
    前記ストッパーに前記下の配線層に達するコンタクトホールを形成するための開口部を設ける工程と、
    前記開口部を設けた前記ストッパーを埋め込むように、第２のシリコン酸化膜を形成する工程と、
    前記開口部に合わせて上の配線層の配線溝を形成するためのエッチングマスクを形成する工程と、
    前記エッチングマスクと前記開口部を設けた前記ストッパーとを用いて前記第１、第２のシリコン酸化膜を引き続き選択的にドライエッチングする工程と、
    前記第１、第２のシリコン酸化膜のドライエッチング後に、酸素と二酸化炭素との混合ガスを用いたアッシングを行い、前記有機シリコン膜をシリコン酸化膜に変化させる工程と
    を含むことを特徴とするドライエッチングを用いた半導体装置の製造方法。
  4. 前記有機シリコン膜からなるドライエッチングのストッパは、前記第１、第２のシリコン酸化膜を引き続き選択的にドライエッチングする工程を経た後、有機シリコン酸化膜に変化され、前記層間絶縁膜の一部として一体化される工程を含むことを特徴とする請求項３記載のドライエッチングを用いた半導体装置の製造方法。
  5. 半導体基板上に、少なくともシリコンとシリコンとの結合を主鎖に有する有機シリコン膜を塗布し、レジストをマスクとして前記半導体基板上の素子領域を覆うように前記有機シリコン膜をパターン形成する工程と、前記パターン形成された有機シリコン膜と前記レジストとをマスクとして半導体基板に分離溝を形成し、前記有機シリコン膜に窒素を導入することにより前記有機シリコン膜をシリコン窒化膜に変化する工程と、を含むことを特徴とするドライエッチングを用いた半導体装置の製造方法。
  6. 前記分離溝が形成された半導体基板の上部全面に、前記分離溝を埋め込むように前記有機シリコン膜をさらに塗布する工程と、前記シリコン窒化膜を抑制層として前記有機シリコン膜の表面を平坦化する工程と、前記分離溝を埋め込む有機シリコン膜に酸素を導入することにより、前記有機シリコン膜をシリコン酸化膜に変化させる工程と、を含むこと特徴とする請求項５記載のドライエッチングを用いた半導体装置の製造方法。
  7. 半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に少なくとも１層の金属膜を形成する工程と、
    前記金属膜上に、少なくともシリコンとシリコンとの結合を主鎖に有する有機シリコン膜を塗布し、レジストをマスクとして前記金属膜で覆われた半導体基板上のゲート電極形成領域に前記有機シリコン膜をパターン形成する工程と、
    前記パターン形成された有機シリコン膜と前記レジストとをマスクとして、前記ゲート電極形成領域に前記金属膜からなるゲート電極をパターン形成する工程と、
    前記有機シリコン膜に窒素を導入することにより前記パターン形成された有機シリコン膜をシリコン窒化膜とする工程と、
    を含むことを特徴とするドライエッチングを用いた半導体装置の製造方法。
  8. 半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に少なくとも１層の金属膜を形成し、前記金属膜で覆われた半導体基板のゲート電極形成領域に前 記金属膜からなるゲート電極をパターン形成する工程と、
    前記ゲート電極をシリコン窒化膜で被覆し、前記シリコン窒化膜に積層して前記半導体基板の上部全面に前記ゲート電極を埋め込むように絶縁膜を堆積する工程と、
    前記絶縁膜の表面を平坦化し、この平坦化された絶縁膜上に、少なくともシリコンとシリコンとの結合を主鎖に有する有機シリコン膜を塗布する工程と、
    前記ゲート電極に隣接するソース又はドレイン形成領域のいずれかと、前記ゲート電極の前記ソース又はドレイン側の一部とを覆う前記有機シリコン膜をレジストをマスクとするドライエッチングを用いて選択的に除去することにより、前記絶縁膜に達するコンタクトホールを前記有機シリコン膜に形成する工程と、
    前記レジストと前記有機シリコン膜とをマスクとするドライエッチングを用いて前記絶縁膜をさらにエッチングすることにより、前記コンタクトホールの底部に前記シリコン窒化膜を露出する工程と、
    前記エッチングをさらに進めて前記シリコン窒化膜とゲート絶縁膜とを除去することにより、前記半導体基板上のソース又はドレイン形成領域のいずれかの表面を自己整合的に露出する工程と、
    前記有機シリコン膜を、Ｏ 2 アッシングによりシリコン酸化膜に変化させることにより前記有機シリコン膜を前記絶縁膜と一体化し、前記コンタクトホールを配線の接続に用いる工程と、
    を含むことを特徴とするドライエッチングを用いた半導体装置の製造方法。
  9. 半導体基板上にゲート絶縁膜を形成し、前記ゲート絶縁膜上に少なくとも１層の金属膜を形成し、前記金属膜で覆われた半導体基板のゲート電極形成領域に前記金属膜からなるゲート電極をパターン形成する工程と、
    前記ゲート電極をシリコン窒化膜で被覆し、前記シリコン窒化膜に積層して第１のシリコン酸化膜をさらに被覆する工程と、
    前記半導体基板の上部全面に、少なくともシリコンとシリコンとの結合を主鎖に有する有機シリコン膜を塗布し、前記ゲート電極に隣接するソース又はドレイン形成領域と前記ゲート電極の前記ソース又はドレイン形成領域側の一部とを覆う前記有機シリコン膜を、レジストをマスクとするドライエッチングを用いて選択的に除去することにより前記有機シリコン膜に前記第１のシリコン酸化膜に達するコンタクトホールを形成する工程と、
    前記有機シリコン膜に酸素を導入することにより前記有機シリコン膜を第２のシリコン酸化膜に変化し、前記第２のシリコン酸化膜をマスクとしてドライエッチングすることにより前記コンタクトホールの底面に露出した前記第１のシリコン酸化膜を除去する工程と、
    前記第１のシリコン酸化膜の除去により露出した前記シリコン窒化膜と前記ゲート絶縁膜とをさらに除去することにより、前記半導体基板上に形成されたソース又はドレイン形成領域のいずれかの表面を自己整合的に露出し、前記コンタクトホールを配線の接続に用いる工程と、
    を含むことを特徴とするドライエッチングを用いた半導体装置の製造方法。
  10. 分離溝が形成され、前記分離溝以外の領域にシリコン窒化膜が形成された半導体基板の上部全面に、前記分離溝を埋め込むように、少なくともシリコンとシリコンとの結合を主鎖に有する有機シリコン膜を塗布する工程と、
    前記シリコン窒化膜を抑制層として前記有機シリコン膜の表面を平坦化する工程と、
    前記分離溝を埋め込む有機シリコン膜に酸素を導入することにより、前記有機シリコン膜をシリコン酸化膜に変化させる工程とを具備することを特徴とするドライエッチングを用いた半導体装置の製造方法。
  11. 半導体基板上に、少なくともシリコンとシリコンとの結合を主鎖に有する有機シリコン膜を塗布し、レジストをマスクとして前記半導体基板上の素子領域を覆うように前記有機シリコン膜をパターン形成する工程と、
    前記パターン形成された有機シリコン膜と前記レジストとをマスクとして半導体基板に分離溝を形成し、前記有機シリコン膜に窒素を導入することにより、前記有機シリコン膜 をシリコン窒化膜に変化させる工程と、
    前記分離溝が形成された前記半導体基板の上部全面に、前記分離溝を埋め込むように前記有機シリコン膜を塗布する工程と、
    前記シリコン窒化膜を抑制層として前記有機シリコン膜の表面を平坦化する工程と、
    前記分離溝を埋め込む有機シリコン膜に酸素を導入することにより、前記有機シリコン膜をシリコン酸化膜に変化させる工程とを具備することを特徴とするドライエッチングを用いた半導体装置の製造方法。
  12. 半導体基板上に、少なくともシリコンとシリコンとの結合を主鎖に有する有機シリコン膜を形成する工程と、
    前記有機シリコン膜をドライエッチングする工程、および
    少なくとも酸素、窒素、水素、及び炭素のいずれかの元素を前記有機シリコン膜に導入することにより、前記有機シリコン膜をシリコン酸化膜またはシリコン窒化膜に変化させて半導体層に絶縁物となる部分を形成する工程を具備し、
    前記有機シリコン膜を変化させる工程は、これらの元素又はその混合物からなるイオンを用いた反応性イオンエッチング法、アッシング法、及びイオン注入法のいずれかの方法、あるいは、前記元素、又は、その混合物からなるガス雰囲気中で熱処理することにより行われ、
    前記絶縁物からなる半導体装置の部分は、第１の絶縁膜に設けられた溝であり、
    前記溝を形成する工程は、
    半導体基板上に第１の絶縁膜を形成する工程と、
    前記第１の絶縁膜の上部全面に有機シリコン膜を塗布する工程と、
    前記有機シリコン膜を選択的にドライエッチングして前記第１の絶縁膜の上面を露出することにより、前記溝が形成される有機シリコン膜の部分を除去する工程と、
    除去工程後の前記有機シリコン膜を、シリコン酸化膜、シリコン窒化膜およびシリコン酸窒化膜のいずれかからなる第２の絶縁膜に変化させる工程と、
    を具備することを特徴とするドライエッチングを用いた半導体装置の製造方法。
JP06629399A 1999-03-12 1999-03-12 ドライエッチングを用いた半導体装置の製造方法 Expired - Lifetime JP4270632B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP06629399A JP4270632B2 (ja) 1999-03-12 1999-03-12 ドライエッチングを用いた半導体装置の製造方法
US09/522,175 US6352931B1 (en) 1999-03-12 2000-03-09 Manufacturing method of semiconductor devices by using dry etching technology
TW89104437A TW468201B (en) 1999-03-12 2000-03-10 Dry etching process
KR10-2000-0012221A KR100401040B1 (ko) 1999-03-12 2000-03-11 드라이 에칭법을 이용한 반도체 장치의 제조 방법
US09/995,839 US6605542B2 (en) 1999-03-12 2001-11-29 Manufacturing method of semiconductor devices by using dry etching technology
US10/086,556 US6849923B2 (en) 1999-03-12 2002-03-04 Semiconductor device and manufacturing method of the same
US10/440,136 US20030224611A1 (en) 1999-03-12 2003-05-19 Manufacturing method of semiconductor devices by using dry etching technology
US10/983,746 US7169697B2 (en) 1999-03-12 2004-11-09 Semiconductor device and manufacturing method of the same
US11/170,352 US20060017162A1 (en) 1999-03-12 2005-06-30 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06629399A JP4270632B2 (ja) 1999-03-12 1999-03-12 ドライエッチングを用いた半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000260870A JP2000260870A (ja) 2000-09-22
JP4270632B2 true JP4270632B2 (ja) 2009-06-03

Family

ID=13311642

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06629399A Expired - Lifetime JP4270632B2 (ja) 1999-03-12 1999-03-12 ドライエッチングを用いた半導体装置の製造方法

Country Status (4)

Country Link
US (3) US6352931B1 (ja)
JP (1) JP4270632B2 (ja)
KR (1) KR100401040B1 (ja)
TW (1) TW468201B (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6849923B2 (en) * 1999-03-12 2005-02-01 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same
US20060017162A1 (en) * 1999-03-12 2006-01-26 Shoji Seta Semiconductor device and manufacturing method of the same
JP4270632B2 (ja) * 1999-03-12 2009-06-03 株式会社東芝 ドライエッチングを用いた半導体装置の製造方法
JP2003502449A (ja) * 1999-06-10 2003-01-21 ハネウエル・インターナシヨナル・インコーポレーテツド フォトリソグラフィ用スピンオンガラス反射防止コーティング
US6824879B2 (en) 1999-06-10 2004-11-30 Honeywell International Inc. Spin-on-glass anti-reflective coatings for photolithography
US6566242B1 (en) * 2001-03-23 2003-05-20 International Business Machines Corporation Dual damascene copper interconnect to a damascene tungsten wiring level
US6740594B2 (en) * 2001-05-31 2004-05-25 Infineon Technologies Ag Method for removing carbon-containing polysilane from a semiconductor without stripping
US6583060B2 (en) * 2001-07-13 2003-06-24 Micron Technology, Inc. Dual depth trench isolation
JP4381143B2 (ja) * 2001-11-15 2009-12-09 ハネウェル・インターナショナル・インコーポレーテッド フォトリソグラフィー用スピンオン反射防止膜
KR100704469B1 (ko) * 2001-12-14 2007-04-09 주식회사 하이닉스반도체 반도체 소자 제조 방법
EP1543549A1 (en) * 2002-09-20 2005-06-22 Honeywell International, Inc. Interlayer adhesion promoter for low k materials
JP2004179588A (ja) * 2002-11-29 2004-06-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JP3918933B2 (ja) * 2002-12-06 2007-05-23 Ｊｓｒ株式会社 化学機械研磨ストッパー、その製造方法および化学機械研磨方法
JP3951124B2 (ja) * 2002-12-06 2007-08-01 Ｊｓｒ株式会社 絶縁膜
TWI223870B (en) * 2003-06-27 2004-11-11 Nanya Technology Corp Method of forming capacitors having geometric deep trench
US8053159B2 (en) 2003-11-18 2011-11-08 Honeywell International Inc. Antireflective coatings for via fill and photolithography applications and methods of preparation thereof
JP3879751B2 (ja) 2004-07-27 2007-02-14 セイコーエプソン株式会社 コンタクトホールの形成方法、回路基板の製造方法、及び、電気光学装置の製造方法
US20060255315A1 (en) * 2004-11-19 2006-11-16 Yellowaga Deborah L Selective removal chemistries for semiconductor applications, methods of production and uses thereof
US8642246B2 (en) 2007-02-26 2014-02-04 Honeywell International Inc. Compositions, coatings and films for tri-layer patterning applications and methods of preparation thereof
DE112009002023T5 (de) 2008-08-19 2011-06-30 Lintec Corp. Geformter Gegenstand, Verfahren zur Herstellung desselben, elektronisches Vorrichtungsteil und elektronische Vorrichtung
JP2009111433A (ja) * 2009-02-18 2009-05-21 Fujikura Ltd 貫通電極付き半導体基板の製造方法、貫通電極付き半導体デバイスの製造方法
JP5379530B2 (ja) 2009-03-26 2013-12-25 リンテック株式会社 成形体、その製造方法、電子デバイス用部材および電子デバイス
US9365922B2 (en) 2009-05-22 2016-06-14 Lintec Corporation Formed article, method of producing same, electronic device member, and electronic device
WO2010134611A1 (ja) * 2009-05-22 2010-11-25 リンテック株式会社 成形体、その製造方法、電子デバイス用部材及び電子デバイス
US8557877B2 (en) 2009-06-10 2013-10-15 Honeywell International Inc. Anti-reflective coatings for optically transparent substrates
US20110020753A1 (en) * 2009-07-27 2011-01-27 International Business Machines Corporation Method for reversing tone of patterns on integrated circuit and patterning sub-lithography trenches
JP2011096829A (ja) * 2009-10-29 2011-05-12 Elpida Memory Inc 半導体装置の製造方法
JP5697230B2 (ja) 2010-03-31 2015-04-08 リンテック株式会社 成形体、その製造方法、電子デバイス用部材及び電子デバイス
CN103249767B (zh) 2010-08-20 2015-05-06 琳得科株式会社 成形体、其制备方法、电子装置用部件及电子装置
CN102403219B (zh) * 2010-09-14 2015-10-07 中微半导体设备(上海)有限公司 一种铜制程等离子刻蚀方法
TWI457235B (zh) 2010-09-21 2014-10-21 Lintec Corp A gas barrier film, a manufacturing method thereof, an electronic device element, and an electronic device
TWI535561B (zh) 2010-09-21 2016-06-01 Lintec Corp A molded body, a manufacturing method thereof, an electronic device element, and an electronic device
JP2011009781A (ja) * 2010-09-29 2011-01-13 Fujikura Ltd 貫通電極付き半導体デバイスの製造方法
JP5664392B2 (ja) * 2011-03-23 2015-02-04 ソニー株式会社 半導体装置、半導体装置の製造方法、及び配線基板の製造方法
US8864898B2 (en) 2011-05-31 2014-10-21 Honeywell International Inc. Coating formulations for optical elements
US10544329B2 (en) 2015-04-13 2020-01-28 Honeywell International Inc. Polysiloxane formulations and coatings for optoelectronic applications
US9786753B2 (en) * 2015-07-13 2017-10-10 Diodes Incorporated Self-aligned dual trench device
CN106206283B (zh) * 2016-07-27 2019-05-03 上海华虹宏力半导体制造有限公司 沟槽刻蚀方法及第一金属层制造方法
US10658180B1 (en) * 2018-11-01 2020-05-19 International Business Machines Corporation EUV pattern transfer with ion implantation and reduced impact of resist residue
CN111446166A (zh) * 2020-03-16 2020-07-24 绍兴同芯成集成电路有限公司 一种利用聚合物隔离层生成双沟槽晶体管的工艺方法
CN111540677B (zh) * 2020-05-28 2023-03-21 绍兴同芯成集成电路有限公司 一种三层阶梯状沟槽晶体管的制造工艺
TW202403912A (zh) * 2022-07-01 2024-01-16 聯華電子股份有限公司 用於偵測參數行為偏離的錯誤偵測方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4576834A (en) * 1985-05-20 1986-03-18 Ncr Corporation Method for forming trench isolation structures
JPS6329951A (ja) * 1986-07-23 1988-02-08 Nec Corp 微細配線パタ−ン形成法
US4948755A (en) * 1987-10-08 1990-08-14 Standard Microsystems Corporation Method of manufacturing self-aligned conformal metallization of semiconductor wafer by selective metal deposition
JPH01199456A (ja) * 1988-02-04 1989-08-10 Matsushita Electric Ind Co Ltd 半導体集積回路の製造方法
JP2976642B2 (ja) * 1991-11-07 1999-11-10 日本電気株式会社 光結合回路
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5739579A (en) * 1992-06-29 1998-04-14 Intel Corporation Method for forming interconnections for semiconductor fabrication and semiconductor device having such interconnections
JPH0794477A (ja) * 1993-09-22 1995-04-07 Hitachi Ltd ドライエッチング方法
US5962581A (en) * 1995-04-28 1999-10-05 Kabushiki Kaisha Toshiba Silicone polymer composition, method of forming a pattern and method of forming an insulating film
JPH09172009A (ja) 1995-12-20 1997-06-30 Toshiba Corp 絶縁膜の形成方法および絶縁膜パターンの形成方法
JPH09232428A (ja) * 1996-02-28 1997-09-05 Hitachi Ltd 半導体装置の製造方法
US5602053A (en) * 1996-04-08 1997-02-11 Chartered Semidconductor Manufacturing Pte, Ltd. Method of making a dual damascene antifuse structure
KR100245180B1 (ko) * 1996-05-29 2000-02-15 니시무로 타이죠 감광성 조성물 및 그를 이용한 패턴 형성방법
US5989998A (en) * 1996-08-29 1999-11-23 Matsushita Electric Industrial Co., Ltd. Method of forming interlayer insulating film
JP2985789B2 (ja) * 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法
JPH1088176A (ja) * 1996-09-18 1998-04-07 Yushiro Chem Ind Co Ltd 水溶性しごき成形用潤滑剤原液組成物
JP3409984B2 (ja) * 1996-11-14 2003-05-26 東京エレクトロン株式会社 半導体装置及び半導体装置の製造方法
JPH1160735A (ja) * 1996-12-09 1999-03-05 Toshiba Corp ポリシランおよびパターン形成方法
US5893752A (en) * 1997-12-22 1999-04-13 Motorola, Inc. Process for forming a semiconductor device
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6197688B1 (en) * 1998-02-12 2001-03-06 Motorola Inc. Interconnect structure in a semiconductor device and method of formation
US5939788A (en) * 1998-03-11 1999-08-17 Micron Technology, Inc. Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
TW405223B (en) * 1998-07-28 2000-09-11 United Microelectronics Corp Method for avoiding the poisoning at the trench of the dual damascene structure and the dielectric hole
US6110648A (en) * 1998-09-17 2000-08-29 Taiwan Semiconductor Manufacturing Company Method of enclosing copper conductor in a dual damascene process
JP4270632B2 (ja) * 1999-03-12 2009-06-03 株式会社東芝 ドライエッチングを用いた半導体装置の製造方法
US6251781B1 (en) * 1999-08-16 2001-06-26 Chartered Semiconductor Manufacturing Ltd. Method to deposit a platinum seed layer for use in selective copper plating
US6147012A (en) * 1999-11-12 2000-11-14 Lsi Logic Corporation Process for forming low k silicon oxide dielectric material while suppressing pressure spiking and inhibiting increase in dielectric constant

Also Published As

Publication number Publication date
JP2000260870A (ja) 2000-09-22
TW468201B (en) 2001-12-11
US20030224611A1 (en) 2003-12-04
US6605542B2 (en) 2003-08-12
US20020059899A1 (en) 2002-05-23
KR20000076824A (ko) 2000-12-26
KR100401040B1 (ko) 2003-10-10
US6352931B1 (en) 2002-03-05

Similar Documents

Publication Publication Date Title
JP4270632B2 (ja) ドライエッチングを用いた半導体装置の製造方法
US6849923B2 (en) Semiconductor device and manufacturing method of the same
US7602066B2 (en) Method of filling structures for forming via-first dual damascene interconnects
US7981812B2 (en) Methods for forming ultra thin structures on a substrate
US6699799B2 (en) Method of forming a semiconductor device
TW200524124A (en) Method for forming novel BARC open for precision critical dimension control
US20060199370A1 (en) Method of in-situ ash strip to eliminate memory effect and reduce wafer damage
JP3803523B2 (ja) ドライエッチング方法及び半導体装置の製造方法
US8089153B2 (en) Method for eliminating loading effect using a via plug
TWI250558B (en) Method for fabricating semiconductor device with fine patterns
US6855629B2 (en) Method for forming a dual damascene wiring pattern in a semiconductor device
US6649489B1 (en) Poly etching solution to improve silicon trench for low STI profile
US6521542B1 (en) Method for forming dual damascene structure
US6828248B1 (en) Method of pull back for forming shallow trench isolation
TWI322485B (en) Method for forming contact hole of semiconductor device
US7300878B1 (en) Gas switching during an etch process to modulate the characteristics of the etch
KR100670706B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
JPH09120990A (ja) 接続孔の形成方法
JP2006344815A (ja) 半導体装置の製造方法
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
US20040115565A1 (en) Method for patterning a layer of a low dielectric constant material
JP2005327873A (ja) 半導体装置及びその製造方法
US20090197388A1 (en) Method of manufacturing semiconductor device
TW396455B (en) Semiconductor process for improving non-uniform etching thickness by providing etch stop layer
KR100623876B1 (ko) 얕은 트렌치 소자분리막 형성 방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081014

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090224

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120306

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130306

Year of fee payment: 4