JPS6329951A - 微細配線パタ−ン形成法 - Google Patents

微細配線パタ−ン形成法

Info

Publication number
JPS6329951A
JPS6329951A JP17447886A JP17447886A JPS6329951A JP S6329951 A JPS6329951 A JP S6329951A JP 17447886 A JP17447886 A JP 17447886A JP 17447886 A JP17447886 A JP 17447886A JP S6329951 A JPS6329951 A JP S6329951A
Authority
JP
Japan
Prior art keywords
wiring pattern
silicone resin
film
resin material
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17447886A
Other languages
English (en)
Inventor
Teruo Iino
飯野 輝夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP17447886A priority Critical patent/JPS6329951A/ja
Publication of JPS6329951A publication Critical patent/JPS6329951A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSI、[LSI  などの装置における、
半導体素子間の電気的接続のための金属配線パターンの
形成方法に関する。
〔従来の技術〕
半導体装置の製造においては、半導体基板面に素子を形
成後、素子間お工び外部へのリード線引出し用ポンディ
ングパッドとの間を、電気的に接続するため、以下に示
す工程で配線全形成する。
先ず、コンタクト穴全所定の場所にあけた絶縁膜によっ
ておおわれた半導体基板上に、真空蒸着法・スパッタ法
などにニジ約1μ程度の厚さの金属薄膜を全面に付着さ
せる。金属薄膜は例えばAt で、このAt薄膜にホト
レジストによる配線のためのパターンを形成する。この
レジストパターンは、例えばポジレジスト材0FPR−
800,50CP(商品名、東京応化工業製造)を約2
.0μ の厚さに塗布し、露光・現1家などの処理によ
って選択的に除去して作成する。
次に、上記のレジストパターンをマスクトシて、平行平
板型反応性イオンエツチング装置を用い、CC64のよ
うなハロゲン系ガス中で、半導体基板を処理し、 A4
薄膜の所定の部分を除去する。最後にレジストパターン
をレジストパターンで処理して除去し、At 配線パタ
ーンが完成する。
〔発明が解決しようとする向題点〕
LSI、超LSIのように集積度が極めて大きくなると
、素子および配線パターンの微細化の要求も格段と厳し
くなる。しかし、従来のように、ホトレジストとして0
FPRs o oのようなフェノールノボラック系のポ
ジレジストを用いると、反応性イオンエツチング(プラ
ズマエツチング)でAt H膜全エツチングする際、ホ
トレジストも約10〜1.2μも削られてしまう。その
之め現行よりもレジスト塗布膜厚を薄くすることができ
ず、したがってレジストパターンの現行以上の微細化が
困難であった。
本発明の目的は、上記の問題点を解決し、従来に比して
格段と微細な配線パターンの形成法を提供することにあ
る。
〔問題点全解決するための手段〕
本発明でに、半導体基板の一工面上に付層した金属薄膜
上に、感光性シリコーン樹脂材を選択的に形成し、該感
光性シリコーン樹脂材をマスクとして、ハロゲン系ガス
による反応性イオンエツチングにより、前記金属薄課を
選択的に除去し、金属配線パターンを形成する。
こ\で感光性シリコーン樹脂について説明する。シリコ
ーン樹脂は、分子構造の骨格として、70キサン結甘−
8i−0−8i−0−から出来ており、/リコン原子に
アルキル、アリールまたはそれらの訪導基が結合した側
鎖をもつ高分子と定義され1合底にはクロルシラン誘導
体RnSi C6(4−n)(n=1〜3* R:フル
キル基)を加水分解して有機シロキ酸にし、これを酸塩
基触媒で加熱重合すると鎖状高分子が得られる。
従ってこの様にして得られたシリコーン樹脂中のシリコ
ン原子に感光基を付与すれば容易に感光性高分子を合成
することが可能となる。
例えばメチルトリクロロシラン(CH3S i CL5
 )を所定条件で加水分解して加熱重合すると下記の様
な梯子型シリコーン高分子が得られる。
この梯子型シリコーン高分子の側鎖部分のメチルlr所
定の割合で、アソトラキノンスルホン酸塩頌、ジフエニ
ススルホンキシド、まehベンゾフェノチアジン類等の
感光基で買換し酢酸ノルマルブチル族に所定の濃度に溶
かしたものは、感光性シリコーン樹脂液の一例となる。
〔実 施 例〕
以下、図面を参照して本発明の一実施例につき説明する
。第1図が工程順に示した断面図である。第1図(、)
に示すように、Si基板1上に熱酸化法で形成された、
厚さ1000〜1200AのS i 02膜11の所定
の位置に、コンタクト用の窓明はパターン2全開口して
から、At膜12ヲ約tOμの厚さに真空、A漕法もし
くはスパッタ法により形成する。
次に第1図(b)に示すように、At膜12上に感光性
シリコーン樹脂液をFJl、2μの厚さに血布し、90
C,60秒間ベータして、感光性シリコーン樹脂族13
全形底する。次いで、第1図(C)に示すように、選択
的露光?行なった後、酢酸ノルマルブチルを三成分とす
る現像液で処理すると、露光部分は架橋反応をおこし、
分子量が増大しているために、現像故に溶けず、一方未
露元部のみ現像故に溶けて除去され、レジストパターン
13aが形成される。
次に第1N(d)に示すように、Si基板1 f N2
ガス中で200℃1時間加熱処理して、レジストパター
ン13aとA/S膜1膜上2そ層性を強化した後、レジ
ストパターン13at−マスクとして、平行平板型反応
性イオンエツチング族[fl用い、CCt4の工つなハ
ロゲン系ガスでSi基板1を処理し、At配線パターン
12aを形成する。
【1こ、真空中で350℃、1時間加熱処理すると、レ
ジストパターン13a中の有機物成分が3発して、第1
図(c)に示すように、厚さ0.5〜0.6μの酸化シ
リコン族(成分としてSiO□とSiOとの混合物’k
Vする)パターン14aが形成される。この膜は無峨物
であって、At配線パターン12aの沫謹換として作用
する。
〔発明の効来〕
シリコーン樹脂レジストは、反応性イオンエツチングに
対する耐性が極めて大きい。従来の7エノールノボラツ
ク系ポジ型レジストではCCt4ガスを用いたエツチン
グにおいて、to〜12μ程度レジスト膜が削られるの
に対し、同一条件で0,1μ程度しか削られない。した
がって、従来は、レジストとして最低2.0μの厚さに
する必要があ)、そのためレジス)ui)wi像度から
15μ以下の微細配線パターンは実現不可能であったが
、本発明ではレジストとして1.0μの厚さVこするこ
とができ、配線パターンとして、0.8〜toμ程度と
することができる。さらに、配線パターン形成後、加熱
処理により残存レジストの有機物灰分が揮発し、酸化シ
リコン膜となり、配線パターンを保護する効果がある。
このように、従来、実現困難であった0、 8〜1.0
μ程度の微細アルミニウム配線パターンが形成可能とな
り、LS1.超LSIの製造に極めて有用である。
瓜 図面の簡単72:説明 第1図は本発明の一実施例全工程順に示す断面図である
1・・・Si基板、  2・・・フンタクト窓明はパタ
ーン、11・・・5i02課、    12・・・At
膜、13・・・感光性シリコーン樹脂膜、13a・・・
レジストパターン。
12a・・・M配線パターン、14a・・・酸化シリコ
ン膜パターン。

Claims (1)

    【特許請求の範囲】
  1.  半導体基板の一主面上に付着した金属薄膜上に、感光
    性シリコーン樹脂材を選択的に形成し、該感光性シリコ
    ーン樹脂材をマスクとして、ハロゲン系ガスによる反応
    性イオンエッチングにより、前記金属薄膜を選択的に除
    去し、金属配線パターンを形成することを特徴とする微
    細配線パターン形成法。
JP17447886A 1986-07-23 1986-07-23 微細配線パタ−ン形成法 Pending JPS6329951A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP17447886A JPS6329951A (ja) 1986-07-23 1986-07-23 微細配線パタ−ン形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP17447886A JPS6329951A (ja) 1986-07-23 1986-07-23 微細配線パタ−ン形成法

Publications (1)

Publication Number Publication Date
JPS6329951A true JPS6329951A (ja) 1988-02-08

Family

ID=15979183

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17447886A Pending JPS6329951A (ja) 1986-07-23 1986-07-23 微細配線パタ−ン形成法

Country Status (1)

Country Link
JP (1) JPS6329951A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027871U (ja) * 1988-06-29 1990-01-18
KR100401040B1 (ko) * 1999-03-12 2003-10-10 가부시끼가이샤 도시바 드라이 에칭법을 이용한 반도체 장치의 제조 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH027871U (ja) * 1988-06-29 1990-01-18
KR100401040B1 (ko) * 1999-03-12 2003-10-10 가부시끼가이샤 도시바 드라이 에칭법을 이용한 반도체 장치의 제조 방법

Similar Documents

Publication Publication Date Title
US4692205A (en) Silicon-containing polyimides as oxygen etch stop and dual dielectric coatings
US4524126A (en) Adhesion of a photoresist to a substrate
JPH0622219B2 (ja) ポリオルガノシリコン層を使用する半導体装置の製造方法
US4339526A (en) Acetylene terminated, branched polyphenylene resist and protective coating for integrated circuit devices
JPH0722156B2 (ja) 半導体デバイスのパタ−ン形成方法
JPS6329951A (ja) 微細配線パタ−ン形成法
EP0030604A2 (en) Photoresist image hardening process
TWI238456B (en) Composite layer method for minimizing PED effect
JPH04176123A (ja) 半導体装置の製造方法
JP4675450B2 (ja) 薄膜パターンの形成方法
CA1184321A (en) Adhesion of a photoresist to a substrate
JPS6256947A (ja) 二層構造レジスト用平坦化層組成物
JPH058856B2 (ja)
JP3257126B2 (ja) パターン形成方法
JPH0697061A (ja) 塗膜形成方法およびそのための装置
JPS63254728A (ja) レジストパタ−ンの形成方法
JPS60247947A (ja) 半導体装置の製造方法
JPS59149025A (ja) 半導体装置の製造法
JP3453369B2 (ja) 微細パターンの形成方法、半導体装置の製造方法および半導体装置
JP2940250B2 (ja) 乾式現像パターンの形成方法
JPH01297648A (ja) 半導体装置の製造方法
JPS61121332A (ja) パタ−ン形成方法
JPS61231545A (ja) フオトレジスト組成物及びレジストパタ−ン形成方法
JPS63117422A (ja) 半導体装置の製造方法
JPH03179727A (ja) パターン形成方法