JPS63254728A - レジストパタ−ンの形成方法 - Google Patents

レジストパタ−ンの形成方法

Info

Publication number
JPS63254728A
JPS63254728A JP8953987A JP8953987A JPS63254728A JP S63254728 A JPS63254728 A JP S63254728A JP 8953987 A JP8953987 A JP 8953987A JP 8953987 A JP8953987 A JP 8953987A JP S63254728 A JPS63254728 A JP S63254728A
Authority
JP
Japan
Prior art keywords
pattern
film
conductive polymer
electron beam
resist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8953987A
Other languages
English (en)
Other versions
JPH081884B2 (ja
Inventor
Hisashi Watanabe
尚志 渡辺
Yoshihiro Todokoro
義博 戸所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP62089539A priority Critical patent/JPH081884B2/ja
Publication of JPS63254728A publication Critical patent/JPS63254728A/ja
Priority to US07/602,930 priority patent/US5139922A/en
Publication of JPH081884B2 publication Critical patent/JPH081884B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子ビーム露光を用いたレジストパターンの
形成方法に関するものである。
従来の技術 半導体装置のパターンが微細化される(つれて。
電子ビーム露光がパターン形成に採用されるようになっ
た。また、解像度の向上および基板の凹凸の影響の軽減
を意図し、レジストを多層構造とする配慮も払われてい
る。さらに、多層構造レジスト膜を使用した電子ビーム
露光においては下層レジストの膜厚が大であると入射電
子によシ下層レジストが帯電し、電子ビームが曲げられ
て描画パターンの位置ずれが発生するため、レジスト間
に導電性を持つシリコン(Si )薄膜を配置し、下層
レジストの帯電を防止する対策が講じられている。
発明が解決しようとする問題点 このような従来の方法では、多層構造のレジスト間に本
来は不必要である導電性のSi薄膜を形成しなければな
らず、また、Si薄膜の形成のためにプラズマCVDあ
るいは蒸着などの処理を施す必要があり、これらの工程
が、塗布、熱処理工程などからなるホトレジスト工程と
は異質なものであるため工程が複雑化する問題があった
問題点を解決するだめの手段 本発明は、このような問題点の排除を意図してなされた
ものであり、基板上に導電性高分子薄膜を塗布したのち
、同導電性高分子薄膜に熱処理を施し、次いで、電子ビ
ーム露光処理、現像処理を施して導電性高分子薄膜パタ
ーンを形成する方法である。
作用 本発明のレジストパターンの形成方法によれば、Si薄
膜を用いることなく帯電現象を防止することが可能とな
り、パターンの歪み1位置ずれのない高精度のレジスト
パターンが実現される。
実施例 以下に第1図〜第6図を参照して本発明のレジストパタ
ーンの形成方法について詳しく説明する。
第1図は、本発明のレジストパターンの形成方法の第1
の実施例を説明するだめの図であり、この方法において
は、先ず、半絶縁性GaAs基板1の表面上に導電性高
分子薄膜2としてポリスチレンスルホン酸アンモニウム
膜を形成する。この薄膜の形成は、ポリスチレンスルホ
ン酸アンモニウム水溶液を400 Orpmの条件で回
転塗布し、こののち、窒素(N2)雰囲気中で200″
0.30分間の熱処理を施すことによって行った。次に
、加速電圧が25KVの電子ビーム3を用いて電子ビー
ム露光を行う〔第1図(a)〕。このようにして所定の
パターン露光がなされた薄膜をメチルアルコール中で1
0秒間の現像することによってパターン4が形成される
〔第1図(b)〕。
以上の処理を経て形成したパターンには、歪みあるいは
位置ずれはまったく見られなかった。
なお、上記と同様に半絶縁性GaA3基板を用い、レジ
ストとしてPMM人(ポリメチルメタクリレート)を用
いた場合、電子ビーム露光、現像後のパターンには、大
きなパターン歪み1位置ずれの生じることが確認された
ところで、ポリスチレンスルホン酸アンモニウムの構造
は第2図で示すようにポリスチレンスルホン酸のアニオ
ン基と正電荷を帯びたアンモニウム基の塩とからなるも
のであって、イオン伝導性を有している。また、アンモ
ニウム基は、窒素と水素とから構成され、金属を含まな
いため、半導体基板を汚染するおそれがなく、半導体装
置の製造工程におけるレジストパターンの形成に特に好
適である。勿論、アンモニウム基以外の他の正電荷を帯
びた基を用いることもできる。
第3図は、熱処理温度を変化させた場合のポリスチレン
スルホン酸アンモニウム膜ノシート抵抗の変化とスパッ
タ蒸着で形成したSi膜のシート抵抗とを示した図であ
る。この図から明らかなよウニ、ポリスチレンスルホン
酸アンモニウム膜のシート抵抗は、熱処理温度の上昇に
つれて高くなる。しかしながら、2oo℃の熱処理温度
では。
θ×107.Q/口のシート抵抗が得られており、スパ
ッタ蒸着で形成したS1膜のシート抵抗よりもわずかに
大きい程度である。したがって、電子ビーム露光時に入
射する電子を放電させるのに十分な低い抵抗値が得られ
ておシ、入射電子が帯電することはない。
第4図は、ポリスチレンスルホン酸アンモニウム膜をメ
チルアルコールで10秒間現像した場合の感度曲線を示
す図であり、感度100μO/ctl、γ値1.6が得
られた。また、解像度としては、0.4μmのラインア
ンドスペースが得られた。
第6図は、基板としてシリコン基板を用いるとともに、
この基板上に最上層がポリスチレンスルホン酸アンモニ
ウム膜である3層レジストを形成し、これをパターニン
する他の実施例を示す図である。
この方法では、シリコン基板6を準備し、先ず、この上
に有機薄膜6としてノボラック系ポジ形レジスト膜を2
μmの厚さに塗布し、270°C930分の熱処理を施
す。次いで、塗布シリコン酸化膜(SOG)7を1μm
の厚さに塗布し、260°C930分の熱処理を施す。
さらに、導電性高分子膜2としてポリスチレンスルホン
酸アンモニウム膜をo、sμmの厚さに塗布し、200
°C930分の熱処理を施す〔第5図(2L) 〕。
次に、露光量120μC;/dで電子ビーム露光を行い
、メチルアルコールを用いて現像を行い、パターン4を
形成する〔第6図(b)〕。最後に、導電性高分子膜2
をマスクとして、 CHF310□プラズマエツチング
により塗布シリコン酸化膜7を選択的に除去し、さらに
、塗布シリコン酸化膜7をマスクとして、02プラズマ
を用いて有機薄膜eをエツチングすることによって、パ
ターン8を形成する〔第6図(C)〕。このような過程
を経て形成されたパターンでは、±0.1μm(3σ)
という高い重ね合せ精度かえられた。なお、3層レジス
トの最上層を通常の電子ビームレジストとした場合、形
成されたパターンには帯電による位置ずれが生じ、±0
.7μm(3σ)という低い重ね合せ精度しかえられな
かった。
発明の効果 以上の説明から明らかなように、本発明のレジストパタ
ーンの形成方法によれば、入射電子によるレジスト膜の
帯電を排除した電子ビーム露光が可能となり、このため
、電子ビームが曲げられることがなく、パターン歪みお
よびパターンの位置ずれのないレジストパターンを形成
することができる。
まだ、Si膜等の導電性被膜を使用する必要がないこと
などにより、工程を簡略化する効果も奏される。
【図面の簡単な説明】
第」図(a)および(b)は本発明のレジストパターン
の形成方法によりレジストパターンが形成される過程を
示す断面図、第2図はポリスチレンスルホン酸アンモニ
ウムの構造を示す分子構造図、第3図は熱処理温度を変
化させた場合のポリスチレンスルホン酸アンモニウム膜
のシート抵抗の変化とスパッタ蒸着で形成したSi膜の
シート抵抗とを示した特性図、第4図はポリスチレンス
ルホン酸アンモニウム膜をメチルアルコールで10秒間
現像した場合の感度曲線図、第5図(IL)〜(C)は
本発明のレジストパターンの形成方法の他の実施例によ
りレジストパターンが形成される過程を示す断面図であ
る。 1・・・・・・半絶縁性GaAs基板、2・・・・・・
導電性高分子薄膜、3・・・・・・電子ビーム、4・・
・・・・パターン、5・・・・・・シリコン基板、6・
・・・・・有機薄膜、了・・・・・・塗布シリコン酸化
膜、8・・・・・・パターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名(b
) 第2図 第3図 aX理慧(°C) 第4図 露光量(μ(:、7cm2ン

Claims (1)

    【特許請求の範囲】
  1. 基板上に導電性高分子薄膜を塗布したのち、同導電性高
    分子薄膜に熱処理を施し、次いで、電子ビーム露光処理
    、現像処理を施して導電性高分子薄膜パターンを形成す
    ることを特徴とするレジストパターンの形成方法。
JP62089539A 1987-04-10 1987-04-10 レジストパタ−ンの形成方法 Expired - Lifetime JPH081884B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62089539A JPH081884B2 (ja) 1987-04-10 1987-04-10 レジストパタ−ンの形成方法
US07/602,930 US5139922A (en) 1987-04-10 1990-10-25 Method of making resist pattern

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62089539A JPH081884B2 (ja) 1987-04-10 1987-04-10 レジストパタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS63254728A true JPS63254728A (ja) 1988-10-21
JPH081884B2 JPH081884B2 (ja) 1996-01-10

Family

ID=13973619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62089539A Expired - Lifetime JPH081884B2 (ja) 1987-04-10 1987-04-10 レジストパタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPH081884B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019485A (en) * 1988-10-13 1991-05-28 Fujitsu Limited Process of using an electrically conductive layer-providing composition for formation of resist patterns

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2910760C (en) 2007-12-04 2019-07-09 Muthiah Manoharan Targeting lipids
JP5788312B2 (ja) 2008-04-11 2015-09-30 アルニラム ファーマスーティカルズ インコーポレイテッドAlnylam Pharmaceuticals, Inc. 標的リガンドをエンドソーム分解性成分と組み合わせることによる核酸の部位特異的送達

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56125833A (en) * 1980-03-07 1981-10-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Exposing method for electron beam
JPS62272528A (ja) * 1986-05-20 1987-11-26 Fujitsu Ltd パタ−ン形成方法
JPS63181428A (ja) * 1987-01-23 1988-07-26 Matsushita Electronics Corp レジストパタ−ンの形成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56125833A (en) * 1980-03-07 1981-10-02 Chiyou Lsi Gijutsu Kenkyu Kumiai Exposing method for electron beam
JPS62272528A (ja) * 1986-05-20 1987-11-26 Fujitsu Ltd パタ−ン形成方法
JPS63181428A (ja) * 1987-01-23 1988-07-26 Matsushita Electronics Corp レジストパタ−ンの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5019485A (en) * 1988-10-13 1991-05-28 Fujitsu Limited Process of using an electrically conductive layer-providing composition for formation of resist patterns

Also Published As

Publication number Publication date
JPH081884B2 (ja) 1996-01-10

Similar Documents

Publication Publication Date Title
KR930000293B1 (ko) 미세패턴형성방법
US4218532A (en) Photolithographic technique for depositing thin films
JPS6323657B2 (ja)
JP2532589B2 (ja) 微細パタ―ン形成方法
US5139922A (en) Method of making resist pattern
US3767492A (en) Semiconductor masking
JP2502564B2 (ja) レジストパタ−ンの形成方法
JPS63254728A (ja) レジストパタ−ンの形成方法
JPS63254729A (ja) レジストパタ−ンの形成方法
JPH022175A (ja) 薄膜トランジスタ及びその製造方法
JPS58132927A (ja) パタ−ン形成方法
JPH01118127A (ja) パターン形成方法
WO1983003485A1 (en) Electron beam-optical hybrid lithographic resist process
JP2583986B2 (ja) レジストパターンの形成方法
JPS63181428A (ja) レジストパタ−ンの形成方法
JPH04291733A (ja) GaAsデバイス及びT字型ゲート電極の作成方法
JPS6386434A (ja) レジストパタ−ン形成方法
JPH0812842B2 (ja) レジストパターンの形成方法
JPH03188447A (ja) レジストパターンの形成方法
JPH04269756A (ja) リフトオフ加工に適したレジスト膜
JPS5912437A (ja) レジストパタ−ン形成方法
JPS58207632A (ja) 半導体デバイスの製造方法
JPS6151414B2 (ja)
JPS5892224A (ja) パタ−ン形成方法
JPH01218021A (ja) 微細パターン形成方法