JP2583986B2 - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JP2583986B2 JP2583986B2 JP63179569A JP17956988A JP2583986B2 JP 2583986 B2 JP2583986 B2 JP 2583986B2 JP 63179569 A JP63179569 A JP 63179569A JP 17956988 A JP17956988 A JP 17956988A JP 2583986 B2 JP2583986 B2 JP 2583986B2
- Authority
- JP
- Japan
- Prior art keywords
- resist
- layer
- resist pattern
- film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、電子ビーム露光を用いたレジストパターン
の形成方法に関するものである。
の形成方法に関するものである。
従来の技術 半導体装置のパターンが微細化されるにつれて、電子
ビーム露光がレジストパターンの形成に採用されるよう
になってきた。さらに、解像度の向上および基板の凹凸
の影響の軽減を意図してレジスト膜を多層構造とする配
慮も払われてきている。しかし、多層構造レジスト膜を
使用した電子ビーム露光においては、下層レジスト膜の
膜厚が大であると基板およびレジスト膜が絶縁体か半絶
縁体であるため入射電子により下層レジスト膜が帯電
し、電子ビームが曲げられて描画パターンの位置ずれが
発生する。このため、多層のレジスト膜の間に導電性を
持つシリコン（Si）薄膜を配置し、下層レジスト膜の帯
電を防止する対策が講じられている。
ビーム露光がレジストパターンの形成に採用されるよう
になってきた。さらに、解像度の向上および基板の凹凸
の影響の軽減を意図してレジスト膜を多層構造とする配
慮も払われてきている。しかし、多層構造レジスト膜を
使用した電子ビーム露光においては、下層レジスト膜の
膜厚が大であると基板およびレジスト膜が絶縁体か半絶
縁体であるため入射電子により下層レジスト膜が帯電
し、電子ビームが曲げられて描画パターンの位置ずれが
発生する。このため、多層のレジスト膜の間に導電性を
持つシリコン（Si）薄膜を配置し、下層レジスト膜の帯
電を防止する対策が講じられている。
発明が解決しようとする課題 このような従来の方法では、多層構造のレジスト膜の
間に、本来は不必要である、導電性のSi薄膜の形成のた
めのプラズマCVDあるいは蒸着などの処理を施すことが
必要であり、かかる工程が、レジスト膜の塗布、熱処理
などの各工程とくらべて、かなり複雑である問題があっ
た。
間に、本来は不必要である、導電性のSi薄膜の形成のた
めのプラズマCVDあるいは蒸着などの処理を施すことが
必要であり、かかる工程が、レジスト膜の塗布、熱処理
などの各工程とくらべて、かなり複雑である問題があっ
た。
課題を解決するための手段 本発明のレジストパターンの形成方法は、基板上に４
級アンモニウム塩構造を主鎖または側鎖の一部に含む導
電性高分子薄膜の第１層と感光性レジスト膜による第２
層とを形成した後、前記第２層を電子ビーム露光現像
後、前記第１層をドライエッチング処理してパターン形
成する工程をそなえたものである。
級アンモニウム塩構造を主鎖または側鎖の一部に含む導
電性高分子薄膜の第１層と感光性レジスト膜による第２
層とを形成した後、前記第２層を電子ビーム露光現像
後、前記第１層をドライエッチング処理してパターン形
成する工程をそなえたものである。
作用 本発明のレジストパターンの形成方法によれば、４級
アンモニウム塩構造を主鎖また側鎖の一部に含む導電性
高分子薄膜上にレジスト膜を形成して、前記レジスト膜
を電子ビーム露光現像したのち、前記導電性高分子薄膜
をドライエッチング処理するので、レジスト膜の帯電を
防止し、高い精度のパターン形成ができる。
アンモニウム塩構造を主鎖また側鎖の一部に含む導電性
高分子薄膜上にレジスト膜を形成して、前記レジスト膜
を電子ビーム露光現像したのち、前記導電性高分子薄膜
をドライエッチング処理するので、レジスト膜の帯電を
防止し、高い精度のパターン形成ができる。
実施例 本発明のレジストパターンの形成方法について第１図
に示した工程断面図を参照して説明する。
に示した工程断面図を参照して説明する。
まず、第１図（ａ）で示すように、Si基板１の表面上
に４級アンモニウム塩構造を主鎖または側鎖の一部に含
む高分子薄膜２、例えばポリ塩化ビニルベンジルトリメ
チルアンモニウム塩の薄膜を約２μｍの厚さに塗布した
のち、200℃の温度で、30分間の熱処理を施す。次い
で、Si系レジスト層３、例えばクロロメチル化ポリジフ
ェニールシロキサン層を塗布し、さらに、80℃の温度
で、30分間の熱処理を施すことによって２層構造のレジ
スト膜を形成する。ところで、ポリ塩化ビニルベンジル
トリメチルアンモニウム塩は、導電性を有し、しかも、
水溶性である。このため、塗布前の管理が容易であると
ともに、塗布も容易である。また、電荷が帯電すること
のない膜としても作用する。
に４級アンモニウム塩構造を主鎖または側鎖の一部に含
む高分子薄膜２、例えばポリ塩化ビニルベンジルトリメ
チルアンモニウム塩の薄膜を約２μｍの厚さに塗布した
のち、200℃の温度で、30分間の熱処理を施す。次い
で、Si系レジスト層３、例えばクロロメチル化ポリジフ
ェニールシロキサン層を塗布し、さらに、80℃の温度
で、30分間の熱処理を施すことによって２層構造のレジ
スト膜を形成する。ところで、ポリ塩化ビニルベンジル
トリメチルアンモニウム塩は、導電性を有し、しかも、
水溶性である。このため、塗布前の管理が容易であると
ともに、塗布も容易である。また、電荷が帯電すること
のない膜としても作用する。
このようにして、２層構造のレジスト膜を形成したの
ち、露光量が30μC/cm2の強さで電子ビーム露光処理を
施し、さらに、ジイソブチルケトンとエチルクロヘキサ
ンの容積比を5:1とした現像液で１分間現像することに
よって、第１図（ｂ）で示すSi系レジストパターン４を
形成する。
ち、露光量が30μC/cm2の強さで電子ビーム露光処理を
施し、さらに、ジイソブチルケトンとエチルクロヘキサ
ンの容積比を5:1とした現像液で１分間現像することに
よって、第１図（ｂ）で示すSi系レジストパターン４を
形成する。
最後に、Si系レジストパターン４をマスクにして酸素
（O2）ガスを用いた反応性イオンエッチングによりポリ
塩化ビニルベンジルトリメチルアンモニウム塩の高分子
薄膜２をエッチングして第１図（ｃ）で示す高分子薄膜
パターン５を形成する。
（O2）ガスを用いた反応性イオンエッチングによりポリ
塩化ビニルベンジルトリメチルアンモニウム塩の高分子
薄膜２をエッチングして第１図（ｃ）で示す高分子薄膜
パターン５を形成する。
以上の過程を経て形成されたレジストパターンでは、
第１層目の導電性の高分子薄膜２を形成しているため、
帯電の影響がないので±0.1μｍ（３σ）の高い重ね合
わせ精度が得られた。
第１層目の導電性の高分子薄膜２を形成しているため、
帯電の影響がないので±0.1μｍ（３σ）の高い重ね合
わせ精度が得られた。
なお、高分子薄膜２の部分を通常の絶縁性のホトレジ
スト、例えば、ノボラック系ポジ系ホトレジスト膜とし
た場合、形成されたレジストパターンの重ね合わせ精度
は、帯電による位置ずれのために、±0.7μｍ（３σ）
の低い精度であった。
スト、例えば、ノボラック系ポジ系ホトレジスト膜とし
た場合、形成されたレジストパターンの重ね合わせ精度
は、帯電による位置ずれのために、±0.7μｍ（３σ）
の低い精度であった。
ところで、上記のポリ塩化ビニルベンジルトリメチル
アンモニウム塩は、第２図にその構造を示すように、４
級アンモニウム塩構造を側鎖の一部に含む高分子材料で
あり、イオン導電性を有している。
アンモニウム塩は、第２図にその構造を示すように、４
級アンモニウム塩構造を側鎖の一部に含む高分子材料で
あり、イオン導電性を有している。
また、ポリ塩化ビニルベンジルトリメチルアンモニウ
ム塩は金属を含まないため、半導体基板を汚染するおそ
れがなく、半導体装置の製造工程におけるレジストパタ
ーンの形成に特に好適である。勿論、キャリアーとなる
陰イオンとして塩素イオン以外の陰電荷を帯びたイオン
または基を用いることもできる。
ム塩は金属を含まないため、半導体基板を汚染するおそ
れがなく、半導体装置の製造工程におけるレジストパタ
ーンの形成に特に好適である。勿論、キャリアーとなる
陰イオンとして塩素イオン以外の陰電荷を帯びたイオン
または基を用いることもできる。
ポリ塩化ビニルベンジルトリメチルアンモニウム塩膜
の2.0μｍ厚さのシート抵抗は８×107Ω／口の値が得ら
れており、この値はスパッタ蒸着で形成したSi膜のシー
ト抵抗よりもわすかに大きい程度である。したがって、
電子ビーム露光時に入射する電子を放電させるのに十分
な低い抵抗値が得られており、入射電子が帯電すること
はない。
の2.0μｍ厚さのシート抵抗は８×107Ω／口の値が得ら
れており、この値はスパッタ蒸着で形成したSi膜のシー
ト抵抗よりもわすかに大きい程度である。したがって、
電子ビーム露光時に入射する電子を放電させるのに十分
な低い抵抗値が得られており、入射電子が帯電すること
はない。
なお、実施例はポリ塩化ビニルトリメチルアンモニウ
ム塩について述べたが、第23図に示したポリ塩化ビニル
オキシエチルジメチルアンモニウム塩を用いても、全く
同様にレジストパターンが形成できる。厚さが2.0μｍ
のポリ塩化ビニルオキシエチルジメチルアンモニウム塩
膜のシート抵抗は1.2×108Ω／口であり、十分に導電性
膜として使用できる。
ム塩について述べたが、第23図に示したポリ塩化ビニル
オキシエチルジメチルアンモニウム塩を用いても、全く
同様にレジストパターンが形成できる。厚さが2.0μｍ
のポリ塩化ビニルオキシエチルジメチルアンモニウム塩
膜のシート抵抗は1.2×108Ω／口であり、十分に導電性
膜として使用できる。
なお、以上説明した実施例では、上層がSi系レジスト
膜、下層が高分子薄膜の２層レジスト膜構造を例示した
が、この例に限られるものではなく、例えば、下層と上
層との間に塗布酸化膜の中間層を形成して３層構造とす
るなどの多層レジスト構造であってもよい。
膜、下層が高分子薄膜の２層レジスト膜構造を例示した
が、この例に限られるものではなく、例えば、下層と上
層との間に塗布酸化膜の中間層を形成して３層構造とす
るなどの多層レジスト構造であってもよい。
発明の効果 以上の説明から明らかなように、本発明のレシストパ
ターンの形成方法によれば、入射電子によるレジスト膜
の帯電を排除した電子ビーム露光が可能となり、このた
め、電子ビームが曲げられることがなく、パターン歪み
およびパターンの位置ずれのないレジストパターンを形
成することができる。
ターンの形成方法によれば、入射電子によるレジスト膜
の帯電を排除した電子ビーム露光が可能となり、このた
め、電子ビームが曲げられることがなく、パターン歪み
およびパターンの位置ずれのないレジストパターンを形
成することができる。
また、本発明に用いる４級アンモニウム塩構造を主鎖
または側鎖の内部に含む高分子薄膜が水溶性であるた
め、塗布前の管理および塗布が容易であること、Si膜等
の導電性被膜を使用する必要がないことなどにより、工
程を簡略化する効果が奏される。
または側鎖の内部に含む高分子薄膜が水溶性であるた
め、塗布前の管理および塗布が容易であること、Si膜等
の導電性被膜を使用する必要がないことなどにより、工
程を簡略化する効果が奏される。
第１図は本発明のレジストパターンの形成方法によりレ
ジストパターンが形成される過程を示す工程断面図、第
２図はポリ塩化ビニルベンジルトリメチルアンモニウム
塩の構造を示す図、第３図はポリ塩化ビニルベンジルオ
キシエチルジメチルアンモニウム塩の構造を示す図であ
る。 １……シリコン（Si）基板、２……高分子薄膜、３……
Si系レジスト層、４……Si系レジストパターン、５……
高分子薄膜パターン。
ジストパターンが形成される過程を示す工程断面図、第
２図はポリ塩化ビニルベンジルトリメチルアンモニウム
塩の構造を示す図、第３図はポリ塩化ビニルベンジルオ
キシエチルジメチルアンモニウム塩の構造を示す図であ
る。 １……シリコン（Si）基板、２……高分子薄膜、３……
Si系レジスト層、４……Si系レジストパターン、５……
高分子薄膜パターン。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭57−96333（ＪＰ，Ａ) 特開 昭59−53837（ＪＰ，Ａ) 特開 平２−10354（ＪＰ，Ａ) 特開 昭61−3146（ＪＰ，Ａ) 特開 昭61−3147（ＪＰ，Ａ) 特開 昭63−204724（ＪＰ，Ａ)
Claims (1)
- 【請求項１】基板上に４級アンモニウム塩構造を主鎖ま
たは側鎖の一部に含む導電性高分子薄膜の第１層と感光
性レジスト膜による第２層とを形成した後、前記第２層
を電子ビーム露光現像後、前記第１層をドライエッチン
グ処理してパターン形成する工程をそなえたレジストパ
ターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179569A JP2583986B2 (ja) | 1988-07-19 | 1988-07-19 | レジストパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63179569A JP2583986B2 (ja) | 1988-07-19 | 1988-07-19 | レジストパターンの形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0229653A JPH0229653A (ja) | 1990-01-31 |
| JP2583986B2 true JP2583986B2 (ja) | 1997-02-19 |
Family
ID=16068031
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63179569A Expired - Lifetime JP2583986B2 (ja) | 1988-07-19 | 1988-07-19 | レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2583986B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200393760A1 (en) * | 2019-06-17 | 2020-12-17 | Shin-Etsu Chemical Co., Ltd. | Positive resist composition and patterning process |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5796333A (en) * | 1980-12-09 | 1982-06-15 | Fujitsu Ltd | Production of substrate for exposure of charged beam |
| JPS5953837A (ja) * | 1982-09-21 | 1984-03-28 | Nippon Telegr & Teleph Corp <Ntt> | パタン形成材料およびパタン形成法 |
| JPS613146A (ja) * | 1984-06-15 | 1986-01-09 | Ricoh Co Ltd | 静電記録体 |
| JPS613147A (ja) * | 1984-06-15 | 1986-01-09 | Ricoh Co Ltd | 静電記録体 |
| JP2502564B2 (ja) * | 1987-02-20 | 1996-05-29 | 松下電子工業株式会社 | レジストパタ−ンの形成方法 |
| JP2548308B2 (ja) * | 1988-06-29 | 1996-10-30 | 松下電器産業株式会社 | パターン形成方法 |
-
1988
- 1988-07-19 JP JP63179569A patent/JP2583986B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20200393760A1 (en) * | 2019-06-17 | 2020-12-17 | Shin-Etsu Chemical Co., Ltd. | Positive resist composition and patterning process |
| US11506977B2 (en) * | 2019-06-17 | 2022-11-22 | Shin-Etsu Chemical Co., Ltd. | Positive resist composition and patterning process |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0229653A (ja) | 1990-01-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1123118A (en) | Fabrication of integrated circuits utilizing thick high-resolution patterns | |
| US4315984A (en) | Method of producing a semiconductor device | |
| JPS59153A (ja) | プラズマエツチングに耐性を有するレジストマスクを形成する方法 | |
| JPS5851412B2 (ja) | 半導体装置の微細加工方法 | |
| JPS62142323A (ja) | Ｘ線ホトリソグラフイに使用するマスクの加法的方法及びその結果得られるマスク | |
| JP2583986B2 (ja) | レジストパターンの形成方法 | |
| JP2502564B2 (ja) | レジストパタ−ンの形成方法 | |
| JPH0458167B2 (ja) | ||
| JPH0795509B2 (ja) | レジストパタ−ンの形成方法 | |
| JPH081884B2 (ja) | レジストパタ−ンの形成方法 | |
| JPS63181428A (ja) | レジストパタ−ンの形成方法 | |
| JPS5937494B2 (ja) | 薄膜のパタ−ン形成法 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPH0812842B2 (ja) | レジストパターンの形成方法 | |
| JPS5892224A (ja) | パタ−ン形成方法 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| JPS61174637A (ja) | 電極金属配線パタ−ンの形成方法 | |
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| JPS5912437A (ja) | レジストパタ−ン形成方法 | |
| JPS5934632A (ja) | Ｘ線マスクの製造方法 | |
| JPS627536B2 (ja) | ||
| JPH0744148B2 (ja) | 両面吸収体ｘ線マスクの製造方法 | |
| JPS60120526A (ja) | 微細パタン形成法 | |
| JPH0232542A (ja) | 半導体装置の製造方法 | |
| JPH0536600A (ja) | 半導体装置の製造方法 |