JPH0229653A - レジストパターンの形成方法 - Google Patents

レジストパターンの形成方法

Info

Publication number
JPH0229653A
JPH0229653A JP17956988A JP17956988A JPH0229653A JP H0229653 A JPH0229653 A JP H0229653A JP 17956988 A JP17956988 A JP 17956988A JP 17956988 A JP17956988 A JP 17956988A JP H0229653 A JPH0229653 A JP H0229653A
Authority
JP
Japan
Prior art keywords
resist
film
films
thin
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP17956988A
Other languages
English (en)
Other versions
JP2583986B2 (ja
Inventor
Hisashi Watanabe
尚志 渡辺
Yoshihiro Todokoro
義博 戸所
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP63179569A priority Critical patent/JP2583986B2/ja
Publication of JPH0229653A publication Critical patent/JPH0229653A/ja
Application granted granted Critical
Publication of JP2583986B2 publication Critical patent/JP2583986B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子ビーム露光を用いたレジストパターンの
形成方法に関するものである。
従来の技術 半導体装置のパターンが微細化されるにつれて、電子ビ
ーム露光がレジストパターンの形成に採用されるように
なってきた。さらに、解像度の向上および基板の凹凸の
影響の軽減を意図してレジスト膜を多層構造とする配慮
・も払われてきている。しかし、多層構造レジスト膜を
使用した電子ビーム露光においては、下層レジスト膜の
膜厚が大であると基板およびレジスト膜が絶縁体か半絶
縁体であるため入射電子により下層レジスト膜が帯電し
、電子ビームが曲げられて描画パターンの位置ずれが発
生する。このため、多層のレジスト膜の間に導電性を持
つシリコン(Si)薄膜を配置し、下層レジスト膜の帯
電を防止する対策が講じられている。
発明が解決しようとする課題 このような従来の方法では、多層構造のレジスト膜の間
に本来は不必要である導電性のSi薄膜を形成しなけれ
ばならず、また、Si薄膜の形成のためにプラズマCD
Vあるいは蒸着などの処理を施す必要があり、これらの
工程が、塗布、熱処理工程などからなるホトレジスト工
程と比べて複雑である問題があった。
課題を解決するための手段 本発明のレジストパターンの形成方法は、基板上にどれ
か一層を4級アンモニウム塩構造を主鎖または側鎖の一
部に含む高分子薄膜とした多層構造レジスト膜を形成し
た後、同多層構造レジスト膜に電子ビーム露光処理を施
すことによってレジストパターンの形成を行うものであ
る。
作用 本発明のレジストパターンの形成方法によれば、多層構
造レジスト膜のうちどれか1層に導電性の高分子薄膜を
用いるため、Si薄膜を用いることなく下層レジストの
帯電を防止することができる。
実施例 本発明のレジストパターンの形成方法について第1図に
示した工程断面図を参照して説明する。
まず、第1図(a)で示すように、Si基板1の表面上
に4級アンモニウム塩構造を主鎖または側鎖の一部に含
む高分子薄膜2、例えばポリ塩化ビニルベンジルトリメ
チルアンモニウム塩の薄膜を約2μmの厚さに塗布した
のち、200℃の温度で、30分間の熱処理を施す。次
いで、Si系レジスト層3、例えばクロロメチル化ポリ
ジフェニールシロキサン層を塗布し、さらに、80℃の
温度で、30分間の熱処理を施すことによって2層構造
のレジスト膜を形成する。ところで、ポリ塩化ビニルベ
ンジルトリメチルアンモニウム塩は、導電性を有し、し
かも、水溶性である。このため、塗布前の管理が容易で
あるとともに、塗布も容易である。また、電荷が帯電す
ることのない膜としても作用する。
このようにして、2層構造のレジスト膜を形成したのち
、露光量が30μC/cJの強さで電子ビーム露光処理
を施し、さらに、ジイソブチルケトンとエチルクロヘキ
サンの容積比を5=1とした現像液で1分間現像するこ
とによって、第1図(b)で示すSi系レジストパター
ン4を形成する。
最後に、Si系レジストパターン4をマスクにして酸素
(02)ガスを用いた反応性イオンエツチングによりポ
リ塩化ビニルベンジルトリメチルアンモニウム塩の高分
子薄膜2をエツチングして第1図(C)で示す高分子薄
膜パターン5を形成する。
以上の過程を経て形成されたレジストパターンでは、第
1層目に導電性の高分子薄膜2を形成しているため、帯
電の影響がないので±0.1μm(3σ)の高い重ね合
わせ精度が得られた。
なお、高分子薄膜2の部分を通常の絶縁性のホトレジス
ト、例えば、ノボラック系ポジ形ホトレジスト膜とした
場合、形成されたレジストパターンの重ね合わせ精度は
、帯電による位置ずれのために、±0.7μm(3σ)
の低い精度であった。
ところで、上記のポリ塩化ビニルベンジルトリメチルア
ンモニウム塩は、第2図にその構造を示すように、4級
アンモニウム塩構造を側鎖の一部に含む高分子材料であ
り、イオン伝導性を有している。
また、ポリ塩化ビニルベンジルトリメチルアンモニウム
塩は金属を含まないため、半導体基板を汚染するおそれ
がなく、半導体装置の製造工程におけるレジストパター
ンの形成に特に好適である。勿論、キャリアーとなる陰
イオンとして塩素イオン以外の陰電荷を帯びたイオンま
たは基を用いることもできる。
ポリ塩化ビニルベンジルトリメチルアンモニウム塩膜の
2.0μm厚さのシート抵抗は8X107Ω/口の値が
得られており、この値はスパッタ蒸着で形成したSi膜
のシート抵抗よりもわずかに大きい程度である。したが
って、電子ビーム露光時に入射する電子を放電させるの
に十分な低い抵抗値が得られており、入射電子が帯電す
ることはない。
なお、実施例はポリ塩化ビニルトリメチルアンモニウム
塩について述べたが、第3図に示したポリ塩化ビニルオ
キシエチルジメチルアンモニウム塩を用いても、全く同
様にレジストパターンが形成できる。厚さが2.0μm
のポリ塩化ビニルオキシエチルジメチルアンモニウム塩
膜のシート抵抗は1.2X108Ω/口であり、十分に
導電性膜として使用できる。
なお、以上説明した実施例では、上層がSi系レジスト
膜、下層が高分子薄膜の2層レジスト膜構造を例示した
が、この例に限られるものではな(、例えば、下層と上
層との間に塗布酸化膜の中間層を形成して3層構造とす
るなどの多層レジスト構造であってもよい。また導電性
高分子薄膜を第1層目に形成する必要はなく、第2層目
等に形成してもよい。
発明の効果 以上の説明から明らかなように、本発明のレジストパタ
ーンの形成方法によれば、入射電子によるレジスト膜の
帯電を排除した電子ビーム露光が可能となり、このため
、電子ビームが曲げられることがなく、パターン歪みお
よびパターンの位置ずれのないレジストパターンを形成
することができる。
また、本発明に用いる高分子膜が水溶性であるため、塗
布前の管理および塗布が容易であること、Si膜等の導
電性被膜を使用する必要がないことなどにより、工程を
簡略化する効果が奏される。
【図面の簡単な説明】
第1図は本発明のレジストパターンの形成方法によりレ
ジストパターンが形成される過程を示す工程断面図、第
2図はポリ塩化ビニルベンジルトリメチルアンモニウム
塩の構造を示す図、第3図はポリ塩化ビニルベンジルオ
キシエチルジメチルアンモニウム塩の構造を示す図であ
る。 1・・・・・・シリコン(Si)基板、2・・・・・・
高分子薄膜、3・・・・・・Si系レジスト層、4・・
・・・・Si系レジストパターン、5・・・・・・高分
子薄膜パターン。 代理人の氏名 弁理士 粟野重孝 ほか1名第 図 第2図 3  、Si玉しシスト眉 / 第3図 ことH40H

Claims (1)

    【特許請求の範囲】
  1. 基板上に、どれか一層を4級アンモニウム塩構造を主鎖
    または側鎖の一部に含む高分子薄膜とした多層構造のレ
    ジスト膜を形成した後、同多層構造レジスト膜に電子ビ
    ーム露光処理を施すことを特徴とするレジストパターン
    の形成方法。
JP63179569A 1988-07-19 1988-07-19 レジストパターンの形成方法 Expired - Lifetime JP2583986B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63179569A JP2583986B2 (ja) 1988-07-19 1988-07-19 レジストパターンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63179569A JP2583986B2 (ja) 1988-07-19 1988-07-19 レジストパターンの形成方法

Publications (2)

Publication Number Publication Date
JPH0229653A true JPH0229653A (ja) 1990-01-31
JP2583986B2 JP2583986B2 (ja) 1997-02-19

Family

ID=16068031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63179569A Expired - Lifetime JP2583986B2 (ja) 1988-07-19 1988-07-19 レジストパターンの形成方法

Country Status (1)

Country Link
JP (1) JP2583986B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7351256B2 (ja) * 2019-06-17 2023-09-27 信越化学工業株式会社 ポジ型レジスト材料及びパターン形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5796333A (en) * 1980-12-09 1982-06-15 Fujitsu Ltd Production of substrate for exposure of charged beam
JPS5953837A (ja) * 1982-09-21 1984-03-28 Nippon Telegr & Teleph Corp <Ntt> パタン形成材料およびパタン形成法
JPS613147A (ja) * 1984-06-15 1986-01-09 Ricoh Co Ltd 静電記録体
JPS613146A (ja) * 1984-06-15 1986-01-09 Ricoh Co Ltd 静電記録体
JPS63204724A (ja) * 1987-02-20 1988-08-24 Matsushita Electronics Corp レジストパタ−ンの形成方法
JPH0210354A (ja) * 1988-06-29 1990-01-16 Matsushita Electric Ind Co Ltd パターン形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5796333A (en) * 1980-12-09 1982-06-15 Fujitsu Ltd Production of substrate for exposure of charged beam
JPS5953837A (ja) * 1982-09-21 1984-03-28 Nippon Telegr & Teleph Corp <Ntt> パタン形成材料およびパタン形成法
JPS613147A (ja) * 1984-06-15 1986-01-09 Ricoh Co Ltd 静電記録体
JPS613146A (ja) * 1984-06-15 1986-01-09 Ricoh Co Ltd 静電記録体
JPS63204724A (ja) * 1987-02-20 1988-08-24 Matsushita Electronics Corp レジストパタ−ンの形成方法
JPH0210354A (ja) * 1988-06-29 1990-01-16 Matsushita Electric Ind Co Ltd パターン形成方法

Also Published As

Publication number Publication date
JP2583986B2 (ja) 1997-02-19

Similar Documents

Publication Publication Date Title
KR930000293B1 (ko) 미세패턴형성방법
EP0123560B1 (en) Method for forming flattened film
JP2502564B2 (ja) レジストパタ−ンの形成方法
JPS62142323A (ja) X線ホトリソグラフイに使用するマスクの加法的方法及びその結果得られるマスク
JPH0229653A (ja) レジストパターンの形成方法
JPS63181428A (ja) レジストパタ−ンの形成方法
JPH0795509B2 (ja) レジストパタ−ンの形成方法
JPH081884B2 (ja) レジストパタ−ンの形成方法
JPH0314172B2 (ja)
JPH01118127A (ja) パターン形成方法
JPH0229654A (ja) レジストパターンの形成方法
JPH022175A (ja) 薄膜トランジスタ及びその製造方法
JPS59132124A (ja) 半導体装置の製造方法
JPS58132927A (ja) パタ−ン形成方法
JPS627699B2 (ja)
JPS61114527A (ja) パタ−ン形成方法
JPH0744148B2 (ja) 両面吸収体x線マスクの製造方法
JPH02174216A (ja) 半導体装置の製造方法
JP2738693B2 (ja) 微細パターン形成方法
JPS63278333A (ja) パタ−ン形成方法
JPS59114824A (ja) 半導体装置の平坦化方法
JPS63245922A (ja) X線露光用マスク
JPS5892224A (ja) パタ−ン形成方法
JPS5912437A (ja) レジストパタ−ン形成方法
JPH04152514A (ja) 半導体素子の製造方法