JPS63204724A - レジストパタ−ンの形成方法 - Google Patents

レジストパタ−ンの形成方法

Info

Publication number
JPS63204724A
JPS63204724A JP3849887A JP3849887A JPS63204724A JP S63204724 A JPS63204724 A JP S63204724A JP 3849887 A JP3849887 A JP 3849887A JP 3849887 A JP3849887 A JP 3849887A JP S63204724 A JPS63204724 A JP S63204724A
Authority
JP
Japan
Prior art keywords
film
resist
layer
electron beam
sulfonic acid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3849887A
Other languages
English (en)
Other versions
JP2502564B2 (ja
Inventor
Hisashi Watanabe
尚志 渡辺
Yoshihiro Todokoro
義博 戸所
Masazumi Hasegawa
正積 長谷川
Sanju Fukuda
三寿 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tosoh Corp
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Tosoh Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp, Tosoh Corp filed Critical Matsushita Electronics Corp
Priority to JP62038498A priority Critical patent/JP2502564B2/ja
Publication of JPS63204724A publication Critical patent/JPS63204724A/ja
Application granted granted Critical
Publication of JP2502564B2 publication Critical patent/JP2502564B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子ビーム露光を用いたレジストパターンの
形成方法に関するものである。
従来の技術 半導体装置のパターンが微細化されるにつれて、電子ビ
ーム露光がパターン形成に採用されるようになった。ま
た、解像度の向上および基板の凹凸の影響の軽減を意図
し、レジストを多層構造とする配慮も払われている。さ
らに、多層構造レジスト膜を使用した電子ビーム露光に
おいては下層レジストの膜厚が大であると入射電子によ
シ下層レジストが帯電し、電子ビームが曲げられて描画
パターンの位置ずれが発生するため、レジスト間に導電
性を持つシリコン(St)薄膜を配置し、下層レジスト
の帯電を防止する対策が講じられている。
発明が解決しようとする問題点 このような従来の方法では、多層構造のレジスト間に本
来は不必要である導電性のSi薄膜を形成しなければな
らず、また、Si薄膜の形成のためにプラズマCVDあ
るいは蒸着などの処理を施す必要があシ、これらの工程
が、塗布、熱処理工程などからなるホトレジスト工程と
は異質なものであるため工程が複雑化する問題があった
問題点を解決するための手段 本発明は、このような問題点の排除を意図してなされた
ものであり、基板上に形成する多層構造レジスト膜の1
層を、ポリスチレンスルホン酸のアニオン基と正電荷を
帯びた基との塩からなる高分子薄膜となし、この多層構
造レジスト膜に電子ビーム露光処理を施すことによって
レジストパターンの形成を行うことを特徴とする方法で
ある。
作  用 本発明のレジストパターンの形成方法によれば、St薄
膜を用いることなく下層レジストの帯電を防止すること
が可能になる。
実施例 以下に第1図〜第3図を参照して本発明のレジストパタ
ーンの形成方法について詳しく説明する。
第1図fa)〜(b)は、本発明のレジストパターンの
形成方法によシレジストパターンが形成される過程を説
明する工程図であり、まず、〔第1図(a)〕で示すよ
うに、81基板1の表面上にポリスチレンスルホン酸の
アニオン基と正電荷を帯びた基との塩からなる高分子薄
膜、たとえば、ポリスチレンスルホン酸アンモニュウム
(A m S S ) 薄膜2を約2μmの厚みに塗布
したのち、200℃、30分の熱処理を施す。次いで、
Si系レジスト層、例えば、クロロメチル化ポリジフェ
ニールシロキサン層3を塗布によシ形成し、さらに、8
0℃、30分の熱処理を施すことによって2層構造のレ
ジスト膜を形成する。ところで、ポリスチレンスルホン
酸アンモニュウムは、導電性を有し、しかも、水溶性で
ある。このため、塗布前の管理が容易であるとともに、
塗布も容易である。また、帯電することのない膜として
も作用する。
このようにして、2層構造のレジスト膜を形成したのち
、露光量30μC/ caで電子ビーム舘光処理を施し
、さらに、ジイソブチルケトン:エチルクロヘキサン=
5=1の現像液で1分間現像することによって、第1図
(b)で示すSl系レジストのパターン4を形成する。
最後に、酸素(02)ガスを用いた反応性イオンエソチ
ンクニヨシホリスチレンスルホン酸アンモニュウム薄膜
2をエツチングして第1図(C)で示す高分子薄膜パタ
ーン5を形成する。
以上の過程を経て形成されたレジストパターンでは、±
0.1μm(3σ)の高い重ね合わせ精度が得られた。
なお、高分子薄膜2の部分を通常のホトレジスト、例え
ば、ノボラック系ポジ形ホトレジスト膜とした場合、形
成されたレジストパターンの重ね合わせ精度は、帯電に
よる位置ずれのために、±0.7μm(sσ)の低い精
度であった。
ところで、上記のポリスチレンスルホン酸アンモニュウ
ムは、第2図にその構造を示すように、ポリスチレンス
ルホン酸のアニオン基と正電荷を帯びた基との塩とから
なるもので、イオン伝導性を有する。また、アンモニュ
ウム基は窒素と水素とから構成され、金属を含まないた
め、半導体基板を汚染するおそれがなく、半導体装置の
製造工程におけるレジストパターンの形成に特に好適で
ある。勿論、アンモニュウム基以外の他の正電荷を帯び
た基を用いることもできる。
第3図は、熱処理温度を変化させた場合のポリスチレン
スルホン酸アンモニュウム膜のシート抵抗の変化とスパ
ッタ蒸着で形成したSi膜のシート抵抗とを示した図で
ある。この図から明らかなように、ポリスチレンスルホ
ン酸アンモニュウム膜のシート抵抗は、熱処理温度の上
昇につれて高くなる。しかしながら、200℃の熱処理
温度では、6×100/口のシート抵抗が得られており
、スパッタ蒸着で形成したSi膜のシート抵抗よりもわ
ずかに大きい程度である。したがって、電子ビーム露光
時に入射する電子を放電させるのに十分な低い抵抗値が
得られており、入射電子が帯電することはない。
なお、以上説明した実施例では、上層が81系レジスト
膜、下層が高分子薄膜の2層レジスト構造を例示したが
、この例に限られるものではなく、例えば、下層と上層
との間に塗布酸化膜の中間層を形成して3層構造とする
などの多層レジスト構造であってもよい。
発明の効果 以上の説明から明らかなように、本発明のレジストパタ
ーンの形成方法によれば、入射電子によるレジスト膜の
帯電を排除した電子ビーム露光が可能となり、このため
、電子ビームが曲げられることがなく、パターン歪みお
よびパターンの位置ずれのないレジストパターンを形成
することができる。
また、高分子薄膜が水溶性であるため、塗布前の管理お
よび塗布が容易であること、Si膜等の導電性被膜を使
用する必要がないことなどにより、工程を簡略化する効
果が奏される。
【図面の簡単な説明】
第1図(a)〜(C)は本発明のレジストパターンの形
成方法によシレジストパターンが形成される過程を示す
図、第2図はポリスチレンスルホン酸アンモニュウムの
構造を示す図、第3図は、熱処理温度を変化させた場合
のポリスチレンスルホン酸アンモニュウム膜のシート抵
抗の変化とスパッタ蒸着で形成したSi膜のシート抵抗
とを示した図である。 1・・・・・・St基板、2・・・・・・高分子薄膜(
ポリスチレンスルホン酸アンモニュウム膜)、3・・・
・・・St系レジスト層(クロロメチル化ポリジフェニ
ールシロキサン層)、4・・・・・・Si系レジストパ
ターン、6・・・・・・高分子薄膜パターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第3

Claims (1)

    【特許請求の範囲】
  1.  基板上に形成した多層構造レジスト膜の1層をポリス
    チレンスルホン酸のアニオン基と正電荷を帯びた基との
    塩からなる高分子薄膜となし、この多層構造レジスト膜
    に電子ビーム露光処理を施すことを特徴とするレジスト
    パターンの形成方法。
JP62038498A 1987-02-20 1987-02-20 レジストパタ−ンの形成方法 Expired - Fee Related JP2502564B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62038498A JP2502564B2 (ja) 1987-02-20 1987-02-20 レジストパタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62038498A JP2502564B2 (ja) 1987-02-20 1987-02-20 レジストパタ−ンの形成方法

Publications (2)

Publication Number Publication Date
JPS63204724A true JPS63204724A (ja) 1988-08-24
JP2502564B2 JP2502564B2 (ja) 1996-05-29

Family

ID=12526927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62038498A Expired - Fee Related JP2502564B2 (ja) 1987-02-20 1987-02-20 レジストパタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JP2502564B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0229653A (ja) * 1988-07-19 1990-01-31 Matsushita Electron Corp レジストパターンの形成方法
US5019485A (en) * 1988-10-13 1991-05-28 Fujitsu Limited Process of using an electrically conductive layer-providing composition for formation of resist patterns
JPH03139650A (ja) * 1989-10-25 1991-06-13 Matsushita Electric Ind Co Ltd 微細パターン形成材料及びパターン形成方法
EP0459255A2 (en) * 1990-05-30 1991-12-04 Hitachi, Ltd. Method for suppression of electrification
JPH04204848A (ja) * 1990-11-30 1992-07-27 Matsushita Electric Ind Co Ltd 微細パターン形成方法
WO2000031591A1 (fr) * 1998-11-26 2000-06-02 Kansai Paint Co., Ltd. Procede de formation d'un motif conducteur

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5796333A (en) * 1980-12-09 1982-06-15 Fujitsu Ltd Production of substrate for exposure of charged beam
JPS589056A (ja) * 1981-07-08 1983-01-19 Sharp Corp 感湿抵抗素子
JPS59173742A (ja) * 1983-03-22 1984-10-01 Sharp Corp 温湿度センサ−
JPS613147A (ja) * 1984-06-15 1986-01-09 Ricoh Co Ltd 静電記録体
JPS613146A (ja) * 1984-06-15 1986-01-09 Ricoh Co Ltd 静電記録体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5796333A (en) * 1980-12-09 1982-06-15 Fujitsu Ltd Production of substrate for exposure of charged beam
JPS589056A (ja) * 1981-07-08 1983-01-19 Sharp Corp 感湿抵抗素子
JPS59173742A (ja) * 1983-03-22 1984-10-01 Sharp Corp 温湿度センサ−
JPS613147A (ja) * 1984-06-15 1986-01-09 Ricoh Co Ltd 静電記録体
JPS613146A (ja) * 1984-06-15 1986-01-09 Ricoh Co Ltd 静電記録体

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0229653A (ja) * 1988-07-19 1990-01-31 Matsushita Electron Corp レジストパターンの形成方法
US5019485A (en) * 1988-10-13 1991-05-28 Fujitsu Limited Process of using an electrically conductive layer-providing composition for formation of resist patterns
JPH03139650A (ja) * 1989-10-25 1991-06-13 Matsushita Electric Ind Co Ltd 微細パターン形成材料及びパターン形成方法
EP0459255A2 (en) * 1990-05-30 1991-12-04 Hitachi, Ltd. Method for suppression of electrification
US5256454A (en) * 1990-05-30 1993-10-26 Hitachi, Ltd. Method for suppression of electrification
JPH04204848A (ja) * 1990-11-30 1992-07-27 Matsushita Electric Ind Co Ltd 微細パターン形成方法
WO2000031591A1 (fr) * 1998-11-26 2000-06-02 Kansai Paint Co., Ltd. Procede de formation d'un motif conducteur
US6660457B1 (en) 1998-11-26 2003-12-09 Kansai Paint Co., Ltd. Method of forming conductive pattern
KR100470467B1 (ko) * 1998-11-26 2005-02-21 간사이 페인트 가부시키가이샤 도전성 패턴 형성 방법

Also Published As

Publication number Publication date
JP2502564B2 (ja) 1996-05-29

Similar Documents

Publication Publication Date Title
US4202914A (en) Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask
JPS5851412B2 (ja) 半導体装置の微細加工方法
JPS63204724A (ja) レジストパタ−ンの形成方法
JPS6025024B2 (ja) フオトマスク用原板
JPH03174724A (ja) パターン形成方法
JPS6239817B2 (ja)
JPS63254729A (ja) レジストパタ−ンの形成方法
JPH03129349A (ja) フォトマスクの製法
JPS63254728A (ja) レジストパタ−ンの形成方法
JPS63181428A (ja) レジストパタ−ンの形成方法
JP2583986B2 (ja) レジストパターンの形成方法
JPH0229654A (ja) レジストパターンの形成方法
JPS63278333A (ja) パタ−ン形成方法
JPS63245922A (ja) X線露光用マスク
Muller et al. Etching on silicon membranes for sub‐0.25‐μm x‐ray mask manufacturing
JPS58132927A (ja) パタ−ン形成方法
JPS6066432A (ja) 微細パタ−ン形成法
JPS60120526A (ja) 微細パタン形成法
JPH05251314A (ja) 両面吸収体x線マスクの製造方法
JPH03188447A (ja) レジストパターンの形成方法
JPS61174637A (ja) 電極金属配線パタ−ンの形成方法
JPS5912437A (ja) レジストパタ−ン形成方法
JPS6257218A (ja) 導電性薄膜の形成方法
JPS58207632A (ja) 半導体デバイスの製造方法
JPH0683025A (ja) フォトマスクとその形成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees