JPH0683025A - フォトマスクとその形成方法 - Google Patents
フォトマスクとその形成方法Info
- Publication number
- JPH0683025A JPH0683025A JP23065592A JP23065592A JPH0683025A JP H0683025 A JPH0683025 A JP H0683025A JP 23065592 A JP23065592 A JP 23065592A JP 23065592 A JP23065592 A JP 23065592A JP H0683025 A JPH0683025 A JP H0683025A
- Authority
- JP
- Japan
- Prior art keywords
- electron beam
- silver halide
- film
- containing silver
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Electron Beam Exposure (AREA)
Abstract
(57)【要約】
【目的】 本発明は，ＬＳＩ微細パターン形成のための
フォトマスクとその形成方法に関し，安定して精度良い
微細パターンを得るための電子線リソグラフィー用導電
性下層材料を用いたパターン形成方法を得ることを目的
とする。 【構成】 ガラス基板１上にパターン形成された遮光膜
がハロゲン化銀を含む樹脂膜２からなるように，また，
ガラス基板１上にハロゲン化銀を含む樹脂膜２を形成す
る工程と，ハロゲン化銀を含む樹脂膜２上に電子線用レ
ジスト膜３を積層する工程と，電子線用レジスト膜３を
電子線露光法を用いてパターニングする工程と，パター
ニングされた電子線用レジスト膜３をマスクとして，ハ
ロゲン化銀を含む樹脂膜２を異方性ドライエッチング法
を用いてパターニングする工程と,パターニングされた
ハロゲン化銀を含む樹脂膜２上の電子線用レジスト膜３
を除去する工程とを含むように構成する。
フォトマスクとその形成方法に関し，安定して精度良い
微細パターンを得るための電子線リソグラフィー用導電
性下層材料を用いたパターン形成方法を得ることを目的
とする。 【構成】 ガラス基板１上にパターン形成された遮光膜
がハロゲン化銀を含む樹脂膜２からなるように，また，
ガラス基板１上にハロゲン化銀を含む樹脂膜２を形成す
る工程と，ハロゲン化銀を含む樹脂膜２上に電子線用レ
ジスト膜３を積層する工程と，電子線用レジスト膜３を
電子線露光法を用いてパターニングする工程と，パター
ニングされた電子線用レジスト膜３をマスクとして，ハ
ロゲン化銀を含む樹脂膜２を異方性ドライエッチング法
を用いてパターニングする工程と,パターニングされた
ハロゲン化銀を含む樹脂膜２上の電子線用レジスト膜３
を除去する工程とを含むように構成する。
Description
【０００１】
【産業上の利用分野】本発明は，半導体デバイスの製造
に利用する電子線リソグラフィー用レジスト膜の下層材
料に関する。
に利用する電子線リソグラフィー用レジスト膜の下層材
料に関する。
【０００２】半導体分野におけるフォトマスクのパター
ン形成は，主に，電子線露光方法によって行われてい
る。基本的には，フォトマスク，及びレチクルの構造は
石英ガラス基板上にクロム(Cr), 及び酸化クロム(Cr
2O3) を数千Åの厚さに成膜した材料を用い, その上に
電子線用レジスト膜をコーティングし，ＬＳＩ用デバイ
スパターンを描画し，パターン形成を行っている。
ン形成は，主に，電子線露光方法によって行われてい
る。基本的には，フォトマスク，及びレチクルの構造は
石英ガラス基板上にクロム(Cr), 及び酸化クロム(Cr
2O3) を数千Åの厚さに成膜した材料を用い, その上に
電子線用レジスト膜をコーティングし，ＬＳＩ用デバイ
スパターンを描画し，パターン形成を行っている。
【０００３】
【従来の技術】図３は従来例の説明図であり, 工程順模
式断面図を示す。図において，11はガラス基板, 12はク
ロム遮光膜, 13は電子線用レジスト膜である。
式断面図を示す。図において，11はガラス基板, 12はク
ロム遮光膜, 13は電子線用レジスト膜である。
【０００４】従来のフォトマスク形成用の電子線描画パ
ターン形成方法においては，電子ビームのチャージアッ
プによるパターン変形を防止するため，ガラス基板11上
のクロム遮光膜12をアース線に導く導電体として用いて
いた。
ターン形成方法においては，電子ビームのチャージアッ
プによるパターン変形を防止するため，ガラス基板11上
のクロム遮光膜12をアース線に導く導電体として用いて
いた。
【０００５】又, これらのクロム遮光膜12は，電子線用
レジスト13に電子線描画した後の現像処理によって電子
線用レジスト膜13のパターン形成後，この電子線用レジ
スト膜13をマスクとしてクロム遮光膜12のエッチングを
行い，最終的に遮光するパターンを形成していた。
レジスト13に電子線描画した後の現像処理によって電子
線用レジスト膜13のパターン形成後，この電子線用レジ
スト膜13をマスクとしてクロム遮光膜12のエッチングを
行い，最終的に遮光するパターンを形成していた。
【０００６】
【発明が解決しようとする課題】ところが，この方法
は，最近の０．５μｍの線幅を安定してコントロールす
ることが必要となる大容量，微細パターン形成におい
て，微弱なレジスト膜中に生じるチャージアップによる
線幅の変形，レジスト膜の現像条件によるパターン寸法
の不安定，更に，クロム遮光膜のエッチング条件等の要
因で，要求されるパターン寸法を安定して確保するのに
問題があった。
は，最近の０．５μｍの線幅を安定してコントロールす
ることが必要となる大容量，微細パターン形成におい
て，微弱なレジスト膜中に生じるチャージアップによる
線幅の変形，レジスト膜の現像条件によるパターン寸法
の不安定，更に，クロム遮光膜のエッチング条件等の要
因で，要求されるパターン寸法を安定して確保するのに
問題があった。
【０００７】本発明は，上記の点を鑑み，安定して精度
良い微細パターンを得るための電子線リソグラフィー用
導電性下層材料を用いたパターン形成方法によるフォト
マスクとその製造方法を得ることを目的として提供され
るものである。
良い微細パターンを得るための電子線リソグラフィー用
導電性下層材料を用いたパターン形成方法によるフォト
マスクとその製造方法を得ることを目的として提供され
るものである。
【０００８】
【課題を解決するための手段】図１は本発明の原理説明
図である。図において，１はガラス基板, ２はハロゲン
化銀を含む樹脂膜，３は電子線用レジスト膜, ４は電子
線，５はエッチングイオン，６はフォトマスクである。
図である。図において，１はガラス基板, ２はハロゲン
化銀を含む樹脂膜，３は電子線用レジスト膜, ４は電子
線，５はエッチングイオン，６はフォトマスクである。
【０００９】上記の問題点を解決する手段として，本発
明では，クロム遮光膜のエッチング処理を削除し，ハロ
ゲン化銀を含む樹脂膜２を遮光膜として使用できること
を可能にすれば良い。
明では，クロム遮光膜のエッチング処理を削除し，ハロ
ゲン化銀を含む樹脂膜２を遮光膜として使用できること
を可能にすれば良い。
【００１０】即ち，図１に示すように，合成石英等のガ
ラス基板１上にクロム遮光膜の成膜を行わず，導電膜と
してハロゲン化銀を含んだ樹脂膜２をコーティングし，
その上層に電子線用レジスト膜３をコーティングするこ
とによって，電子線４による描画時に，電子線４がハロ
ゲン化銀を含んだ樹脂膜２内のハロゲン化銀の結晶によ
って散乱され，そのためにハロゲン化銀によって電子線
４のチャージアップが防止でき，電子線用レジスト膜３
上にパターン寸法の安定した高精度のパターン描画が可
能となる。
ラス基板１上にクロム遮光膜の成膜を行わず，導電膜と
してハロゲン化銀を含んだ樹脂膜２をコーティングし，
その上層に電子線用レジスト膜３をコーティングするこ
とによって，電子線４による描画時に，電子線４がハロ
ゲン化銀を含んだ樹脂膜２内のハロゲン化銀の結晶によ
って散乱され，そのためにハロゲン化銀によって電子線
４のチャージアップが防止でき，電子線用レジスト膜３
上にパターン寸法の安定した高精度のパターン描画が可
能となる。
【００１１】そして，その後のレジスト現像によるプロ
セス条件コントロールによって，パターン寸法の不安定
要因を削除することが可能となる。すなわち，本発明の
目的は，図１に示すようにガラス基板１上にパターン形
成された遮光膜がハロゲン化銀を含む樹脂膜２からなる
ことにより，また，図２（ａ）に示すように，ガラス基
板１上にハロゲン化銀を含む樹脂膜２を形成する工程
と，該ハロゲン化銀を含む樹脂膜(2) 上に電子線用レジ
スト膜３を積層する工程と，図２（ｂ）〜（ｃ）に示す
ように，該電子線用レジスト膜３を電子線露光法を用い
てパターニングする工程と，図２（ｄ）に示すように，
パターニングされた該電子線用レジスト膜３をマスクと
して，該ハロゲン化銀を含む樹脂膜２を異方性ドライエ
ッチング法を用いてパターニングする工程と,図２
（ｅ）に示すように，パターニングされた該ハロゲン化
銀を含む樹脂膜２上の該電子線用レジスト膜３を除去す
る工程とを含むことにより達成される。
セス条件コントロールによって，パターン寸法の不安定
要因を削除することが可能となる。すなわち，本発明の
目的は，図１に示すようにガラス基板１上にパターン形
成された遮光膜がハロゲン化銀を含む樹脂膜２からなる
ことにより，また，図２（ａ）に示すように，ガラス基
板１上にハロゲン化銀を含む樹脂膜２を形成する工程
と，該ハロゲン化銀を含む樹脂膜(2) 上に電子線用レジ
スト膜３を積層する工程と，図２（ｂ）〜（ｃ）に示す
ように，該電子線用レジスト膜３を電子線露光法を用い
てパターニングする工程と，図２（ｄ）に示すように，
パターニングされた該電子線用レジスト膜３をマスクと
して，該ハロゲン化銀を含む樹脂膜２を異方性ドライエ
ッチング法を用いてパターニングする工程と,図２
（ｅ）に示すように，パターニングされた該ハロゲン化
銀を含む樹脂膜２上の該電子線用レジスト膜３を除去す
る工程とを含むことにより達成される。
【００１２】
【作用】ハロゲン化銀は一般に導電性があり，充分，従
来のクロム遮光膜に代わって，チャッジアップ防止の材
料として使用できる。
来のクロム遮光膜に代わって，チャッジアップ防止の材
料として使用できる。
【００１３】本発明では，上述のように，ハロゲン化銀
を含む樹脂膜２，例えばレジスト膜を電子線フォトリソ
グラフィによるパターン描画の時のチャージアップ防止
のための導電膜として使用し，その上層に電子線用レジ
スト膜３をコーティングすることによって，電子線４に
よる描画時に，電子線４がハロゲン化銀を含んだ樹脂膜
２内のハロゲン化銀の結晶によって散乱され，そのため
にハロゲン化銀によって電子線４のチャージアップが防
止でき，電子線用レジスト膜３上にパターン寸法の安定
した高精度のパターン描画が可能となる。
を含む樹脂膜２，例えばレジスト膜を電子線フォトリソ
グラフィによるパターン描画の時のチャージアップ防止
のための導電膜として使用し，その上層に電子線用レジ
スト膜３をコーティングすることによって，電子線４に
よる描画時に，電子線４がハロゲン化銀を含んだ樹脂膜
２内のハロゲン化銀の結晶によって散乱され，そのため
にハロゲン化銀によって電子線４のチャージアップが防
止でき，電子線用レジスト膜３上にパターン寸法の安定
した高精度のパターン描画が可能となる。
【００１４】また，ハロゲン化銀を適当の濃度でレジス
ト膜等の樹脂膜に混合すれば，光源の波長や強度，樹脂
膜の厚さを適当に選択することによって，クロム系の膜
と同様に遮光膜として充分利用できるものである。
ト膜等の樹脂膜に混合すれば，光源の波長や強度，樹脂
膜の厚さを適当に選択することによって，クロム系の膜
と同様に遮光膜として充分利用できるものである。
【００１５】
【実施例】図２は本発明の一実施例の工程順模式断面図
である。図において，１はガラス基板, ２はハロゲン化
銀を含む樹脂膜，３は電子線用レジスト膜, ４は電子
線, ５はエッチングイオン, ６はフォトマスクである。
である。図において，１はガラス基板, ２はハロゲン化
銀を含む樹脂膜，３は電子線用レジスト膜, ４は電子
線, ５はエッチングイオン, ６はフォトマスクである。
【００１６】図２（ａ）に示すように，合成石英製のガ
ラス基板１の界面を酸素(O2)プラズマによるアッシング
処理等で親水性にしておき, 処理後, 直ちに，塩化銀(A
gCl)を20〜200mg ／100cm2を含有するように, ネガ型フ
ォトレジストに加えて混合したものを, 約 5,000Åの厚
さにスピンコートして遮光用のハロゲン化銀を含む樹脂
膜２とする。
ラス基板１の界面を酸素(O2)プラズマによるアッシング
処理等で親水性にしておき, 処理後, 直ちに，塩化銀(A
gCl)を20〜200mg ／100cm2を含有するように, ネガ型フ
ォトレジストに加えて混合したものを, 約 5,000Åの厚
さにスピンコートして遮光用のハロゲン化銀を含む樹脂
膜２とする。
【００１７】次に，図２（ｂ）に示すように，ポジ型の
電子線用レジストを約 2,000Å厚さにスピンコートし
て，95℃で約２分間ベーキングする。この様に石英ガラ
ス基板１上に導電性材料と電子線用レジスト膜を形成し
た二層構成の乾板を作る。
電子線用レジストを約 2,000Å厚さにスピンコートし
て，95℃で約２分間ベーキングする。この様に石英ガラ
ス基板１上に導電性材料と電子線用レジスト膜を形成し
た二層構成の乾板を作る。
【００１８】加速電圧10kVの電子線を用い，ドーズ量30
μＣ／cm2 の条件で上記の電子線用レジスト膜３にパタ
ーン描画する。続いて，図２（ｃ）に示すように，電子
線描画の終わったガラス基板１をエチルシクロヘキサン
とジイソブチルケトンからなる現像液で30秒間現像し,
その後, イソプロピルアルコールで10秒間のリンスを行
って, 上層の電子線用レジスト膜３のパターン形成を行
う。
μＣ／cm2 の条件で上記の電子線用レジスト膜３にパタ
ーン描画する。続いて，図２（ｃ）に示すように，電子
線描画の終わったガラス基板１をエチルシクロヘキサン
とジイソブチルケトンからなる現像液で30秒間現像し,
その後, イソプロピルアルコールで10秒間のリンスを行
って, 上層の電子線用レジスト膜３のパターン形成を行
う。
【００１９】その後に, ポストベークを 400℃で２〜10
分間行う。この熱処理により, 塩化銀が酸化されて遮光
性が増す。図２（ｄ）に示すように，この下層のハロゲ
ン化銀を含む樹脂膜２を上層の電子線用レジスト膜３の
パターンをマスクとしてＲＩＥによる異方性ドライエッ
チングを行う。エッチング条件は出力 100Ｗ, 酸素ガス
流量 100sccm，圧力 0.01Torrで下層のハロゲン化銀を
含む樹脂膜２をドライエッチングして微細パターンの遮
光膜を形成する。
分間行う。この熱処理により, 塩化銀が酸化されて遮光
性が増す。図２（ｄ）に示すように，この下層のハロゲ
ン化銀を含む樹脂膜２を上層の電子線用レジスト膜３の
パターンをマスクとしてＲＩＥによる異方性ドライエッ
チングを行う。エッチング条件は出力 100Ｗ, 酸素ガス
流量 100sccm，圧力 0.01Torrで下層のハロゲン化銀を
含む樹脂膜２をドライエッチングして微細パターンの遮
光膜を形成する。
【００２０】最後に，図２（ｅ）に示すように，電子線
用レジスト膜２のみをアッシングにより除去して，ＬＳ
Ｉ微細パターン形成用のフォトマスクが完成する。尚，
上記方法の内，ハロゲン化銀を含む樹脂膜２のベーキン
グとドライエッチングの順序を入れ換えても良い。
用レジスト膜２のみをアッシングにより除去して，ＬＳ
Ｉ微細パターン形成用のフォトマスクが完成する。尚，
上記方法の内，ハロゲン化銀を含む樹脂膜２のベーキン
グとドライエッチングの順序を入れ換えても良い。
【００２１】
【発明の効果】以上説明したように，本発明によれば，
遮光膜に導電性を有したハロゲン化銀を用いることで,
クロム膜を用いず, チャージアップによるパターン変形
を防止でき, 微細で高精度寸法のパターンを得ることが
できる。
遮光膜に導電性を有したハロゲン化銀を用いることで,
クロム膜を用いず, チャージアップによるパターン変形
を防止でき, 微細で高精度寸法のパターンを得ることが
できる。
【００２２】更に, レシスト膜を二層化することで, 下
層のレジスト膜が電子線の二次散乱を吸収でき, 非常に
設計パターンに忠実な精密なパターン形成が可能にな
る。従って, サブミクロンの微細パターンのマスク形成
が可能となり, 半導体デバイスの高集積化, 微細化に寄
与するところが大きい。
層のレジスト膜が電子線の二次散乱を吸収でき, 非常に
設計パターンに忠実な精密なパターン形成が可能にな
る。従って, サブミクロンの微細パターンのマスク形成
が可能となり, 半導体デバイスの高集積化, 微細化に寄
与するところが大きい。
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の工程順模式断面図
【図３】 従来例の説明図
１ ガラス基板 ２ ハロゲン化銀を含む樹脂膜 ３ 電子線用レジスト膜 ４ 電子線 ５ エッチングイオン ６ フォトマスク
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/027 (72)発明者 森重 明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (2)
- 【請求項１】 ガラス基板(1) 上にパターン形成された
遮光膜がハロゲン化銀を含む樹脂膜(2) からなることを
特徴とするフォトマスク。 - 【請求項２】 ガラス基板(1) 上にハロゲン化銀を含む
樹脂膜(2) を形成する工程と，該ハロゲン化銀を含む樹
脂膜(2) 上に電子線用レジスト膜(3) を積層する工程
と，該電子線用レジスト膜(3) を電子線露光法を用いて
パターニングする工程と，パターニングされた該電子線
用レジスト膜(3) をマスクとして，該ハロゲン化銀を含
む樹脂膜(2) を異方性ドライエッチング法を用いてパタ
ーニングする工程と,パターニングされた該ハロゲン化
銀を含む樹脂膜(2) 上の該電子線用レジスト膜(3) を除
去する工程とを含むことを特徴とするフォトマスクの形
成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23065592A JPH0683025A (ja) | 1992-08-31 | 1992-08-31 | フォトマスクとその形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23065592A JPH0683025A (ja) | 1992-08-31 | 1992-08-31 | フォトマスクとその形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0683025A true JPH0683025A (ja) | 1994-03-25 |
Family
ID=16911211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23065592A Withdrawn JPH0683025A (ja) | 1992-08-31 | 1992-08-31 | フォトマスクとその形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0683025A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677107B1 (en) | 1999-06-30 | 2004-01-13 | Hitacji, Ltd. | Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor |
| CN103779190A (zh) * | 2012-10-17 | 2014-05-07 | 中国科学院微电子研究所 | 精细线条制备方法 |
-
1992
- 1992-08-31 JP JP23065592A patent/JPH0683025A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6677107B1 (en) | 1999-06-30 | 2004-01-13 | Hitacji, Ltd. | Method for manufacturing semiconductor integrated circuit device, optical mask used therefor, method for manufacturing the same, and mask blanks used therefor |
| US7125651B2 (en) | 1999-06-30 | 2006-10-24 | Renesas Technology Corp. | Method of manufacturing semiconductor integrated circuit device optical mask therefor, its manufacturing method, and mask blanks |
| CN103779190A (zh) * | 2012-10-17 | 2014-05-07 | 中国科学院微电子研究所 | 精细线条制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3355239B2 (ja) | パターンの形成方法 | |
| JP2919004B2 (ja) | パターン形成方法 | |
| JPS6323657B2 (ja) | ||
| EP0907105A2 (en) | Method for fabricating photomasks having a phase shift layer | |
| JP3373147B2 (ja) | フォトレジスト膜及びそのパターン形成方法 | |
| JP2532589B2 (ja) | 微細パタ―ン形成方法 | |
| JP2641362B2 (ja) | リソグラフィー方法および位相シフトマスクの作製方法 | |
| US5139922A (en) | Method of making resist pattern | |
| JPH0683025A (ja) | フォトマスクとその形成方法 | |
| JPH04301846A (ja) | 露光用マスク基板の製造方法 | |
| EP0104235A4 (en) | METHOD OF FORMING A HYBRID LITHOGRAPHIC PROTECTION MATERIAL WITH ELECTRONIC / OPTICAL RADIUS. | |
| JPS63254729A (ja) | レジストパタ−ンの形成方法 | |
| JPH0778756A (ja) | 微細パターン形成方法 | |
| JPS646448B2 (ja) | ||
| JPH03283418A (ja) | レジストパターン形成方法 | |
| JP2930604B2 (ja) | レジストパターンの形成方法 | |
| JPH042183B2 (ja) | ||
| JPH09213609A (ja) | 半導体装置の製造方法 | |
| JPS62183449A (ja) | パタ−ン形成方法 | |
| JPH01185632A (ja) | 転写用マスク、およびこの転写用マスクを使用した露光転写方法 | |
| JPS5852639A (ja) | レジストパタ−ン形成方法 | |
| JPH01296620A (ja) | パターン形成方法 | |
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPS5898924A (ja) | 微細パタ−ン形成方法 | |
| JPH07230162A (ja) | ホトプレートの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |