JPS61294821A - 微細パタン形成法 - Google Patents
微細パタン形成法Info
- Publication number
- JPS61294821A JPS61294821A JP13615185A JP13615185A JPS61294821A JP S61294821 A JPS61294821 A JP S61294821A JP 13615185 A JP13615185 A JP 13615185A JP 13615185 A JP13615185 A JP 13615185A JP S61294821 A JPS61294821 A JP S61294821A
- Authority
- JP
- Japan
- Prior art keywords
- photoresist
- pattern
- etching
- substrate
- fine pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体集積回路装置の製造工程における微細
パタンの形成法に関するものである。
パタンの形成法に関するものである。
微細レジストパタン形成には、従来、電子ビーム露光装
置やＸ線露光装置が用いられているが、これらはいずれ
も装置が高価であるうえ操作が繁雑なため、半導体集積
回路のコストを増大させるという問題点があった。また
比較的安価な密着露光装置を用いる場合は、ぬきパタン
形成につぎのような問題点があった。
置やＸ線露光装置が用いられているが、これらはいずれ
も装置が高価であるうえ操作が繁雑なため、半導体集積
回路のコストを増大させるという問題点があった。また
比較的安価な密着露光装置を用いる場合は、ぬきパタン
形成につぎのような問題点があった。
従来の密着露光によるレジストパタン形成は、第３図に
示す工程に従ってレジストパタンを形成していた。すな
わち第３図（ａ）において、半導体基板１の表面に解像
性がすぐれたポジタイプレジスト２を塗布し、ガラスマ
スク３を用いて紫外光４による露光を行い、現像して第
３図（ｂ）に示すレジストパタンを形成していた。この
際、ホトレジスト膜は薄ければ薄い程、微細なレジスト
パタンを形成する上で有利であるが、半導体基板表面の
凹凸状態、ホトレジスト膜の均一性、およびレジストパ
タン形成後の工程に対する耐性を考慮すると、ホトレジ
ストの薄膜化には限界がある。
示す工程に従ってレジストパタンを形成していた。すな
わち第３図（ａ）において、半導体基板１の表面に解像
性がすぐれたポジタイプレジスト２を塗布し、ガラスマ
スク３を用いて紫外光４による露光を行い、現像して第
３図（ｂ）に示すレジストパタンを形成していた。この
際、ホトレジスト膜は薄ければ薄い程、微細なレジスト
パタンを形成する上で有利であるが、半導体基板表面の
凹凸状態、ホトレジスト膜の均一性、およびレジストパ
タン形成後の工程に対する耐性を考慮すると、ホトレジ
ストの薄膜化には限界がある。
上記のように、一定の膜厚を有するホトレジストに露光
して現像することによりレジストパタンを形成する場合
、通常行われる現像液による現像では、該現像による横
波がりがホトレジスト膜厚と同程度生じるため、微細な
ガラスマスク上のパタン幅Ω、よりも広いホトレジスト
パタン幅Ｑ２になってしまう欠点があった。
して現像することによりレジストパタンを形成する場合
、通常行われる現像液による現像では、該現像による横
波がりがホトレジスト膜厚と同程度生じるため、微細な
ガラスマスク上のパタン幅Ω、よりも広いホトレジスト
パタン幅Ｑ２になってしまう欠点があった。
上記ホトレジストの現像工程において、ぬきパタン部の
ホトレジストを一部残して現像し、上記パタン部の残り
のホトレジストを、引続いて方向性エツチングを行うこ
とによって除去するものである。
ホトレジストを一部残して現像し、上記パタン部の残り
のホトレジストを、引続いて方向性エツチングを行うこ
とによって除去するものである。
本発明は、基板上にホトレジストを塗布する工程と、マ
スクを用いてパタンを露光する工程と、露光部のホトレ
ジストを一部残して現像する工程と、残りのホトレジス
トを方向性エツチングする工程とからなり、現像による
横波がりを生じる前に現像を打切り、それ以後のホトレ
ジストを方向性エツチングで除去してレジストパタン幅
の横波がりを防いだものである。
スクを用いてパタンを露光する工程と、露光部のホトレ
ジストを一部残して現像する工程と、残りのホトレジス
トを方向性エツチングする工程とからなり、現像による
横波がりを生じる前に現像を打切り、それ以後のホトレ
ジストを方向性エツチングで除去してレジストパタン幅
の横波がりを防いだものである。
つぎに本発明の実施例を図面とともに説明する。
第１図は本発明による微細パタン形成法の第１実施例を
示す工程図、第２図は本発明の第２実施例を示す工程図
で、第１図および第２図の（ａ）、（ｂ）、（ｃ）はそ
れぞれの工程を示す図である。
示す工程図、第２図は本発明の第２実施例を示す工程図
で、第１図および第２図の（ａ）、（ｂ）、（ｃ）はそ
れぞれの工程を示す図である。
第１図（、）において、基板１の表面にポジタイプホト
レジスト２を４４００人塗布し、０．４４幅のパタンを
有する石英マスク３を設け、密着露光方式によって遠紫
外光４を照射する。その後、第１図（ｂ）に示すように
ホトレジスト膜２が６００人残６ように現像する。この
ときは現像によってレジストパタン幅の横波がりがほと
んど進行していないため、レジストパタン底部において
は、パタン幅がマスクパタン幅とほぼ同じであって、
０．４７ｍである。つぎに方向性をもつエツチングであ
る反応性イオンエツチングにより１例えば０２ガスを用
いて、上記残りのホトレジスト膜を第１図（Ｑ）に示す
ように基板１の表面までエツチングする。
レジスト２を４４００人塗布し、０．４４幅のパタンを
有する石英マスク３を設け、密着露光方式によって遠紫
外光４を照射する。その後、第１図（ｂ）に示すように
ホトレジスト膜２が６００人残６ように現像する。この
ときは現像によってレジストパタン幅の横波がりがほと
んど進行していないため、レジストパタン底部において
は、パタン幅がマスクパタン幅とほぼ同じであって、
０．４７ｍである。つぎに方向性をもつエツチングであ
る反応性イオンエツチングにより１例えば０２ガスを用
いて、上記残りのホトレジスト膜を第１図（Ｑ）に示す
ように基板１の表面までエツチングする。
この場合、方向性エツチングを用いるため、ホトレジス
ト開口部の横波がりが生じない。したがってマスク幅と
ほぼ等しい微細パタンを形成することができる。また、
上記開口部以外のホトレジスト膜厚は３４００人であり
、その後のプロセスに耐える厚さであった。なお、上記
方法により０．５４以下の微細パタンを形成することが
できた。
ト開口部の横波がりが生じない。したがってマスク幅と
ほぼ等しい微細パタンを形成することができる。また、
上記開口部以外のホトレジスト膜厚は３４００人であり
、その後のプロセスに耐える厚さであった。なお、上記
方法により０．５４以下の微細パタンを形成することが
できた。
第２図に示す第２実施例は、第２図（ａ）において例え
ば窒化シリコン膜５を１５００人堆積した基板１の表面
に、ポジタイプホトレジスト２を４４００人塗布し、０
．４．幅のパタンを有する石英マスク３を設け、密着露
光方式によって遠紫外光４を照射して露光した。その後
、第２図（ｂ）に示すようにホトレジスト膜２が６００
人残６ように現像する。このときレジストパタン幅は現
像による横波がりがほとんど進行していないため、レジ
ストパタン底部ではマスクパタン幅とほぼ同じで０．４
／ｆｆｉである。つぎに方向性をもつ反応性イオンエツ
チングを用いて、上記ホトレジスト２と窒化シリコン膜
５との双方がエツチング可能なガス、例えばＣＦ４によ
り、上記残ったホトレジストと窒化シリコン膜とを第２
図（Ｑ）に示すように連続的にエツチングする。この場
合も上記第１実施例と同様にマスク線幅とほぼ同一の微
細パタンか得られる上に、レジスト残膜と薄膜とのエツ
チングが１工程でセきるため、上記第１実施例よりも工
程数が簡略化できる利点がある。また開口部以外のホト
レジスト膜厚は２４００人であり、その後のプロセスに
耐える厚さであった。
ば窒化シリコン膜５を１５００人堆積した基板１の表面
に、ポジタイプホトレジスト２を４４００人塗布し、０
．４．幅のパタンを有する石英マスク３を設け、密着露
光方式によって遠紫外光４を照射して露光した。その後
、第２図（ｂ）に示すようにホトレジスト膜２が６００
人残６ように現像する。このときレジストパタン幅は現
像による横波がりがほとんど進行していないため、レジ
ストパタン底部ではマスクパタン幅とほぼ同じで０．４
／ｆｆｉである。つぎに方向性をもつ反応性イオンエツ
チングを用いて、上記ホトレジスト２と窒化シリコン膜
５との双方がエツチング可能なガス、例えばＣＦ４によ
り、上記残ったホトレジストと窒化シリコン膜とを第２
図（Ｑ）に示すように連続的にエツチングする。この場
合も上記第１実施例と同様にマスク線幅とほぼ同一の微
細パタンか得られる上に、レジスト残膜と薄膜とのエツ
チングが１工程でセきるため、上記第１実施例よりも工
程数が簡略化できる利点がある。また開口部以外のホト
レジスト膜厚は２４００人であり、その後のプロセスに
耐える厚さであった。
上記各実施例においては、いずれも密着露光方式、遠紫
外光を用い、また第２実施例では窒化シリコン薄膜を用
いた例について記したが、縮小投影露光などの他の露光
方式、あるいは紫外線などの他光源や酸化シリコンなど
の他の薄膜材料についても同様な効果が得られる。
外光を用い、また第２実施例では窒化シリコン薄膜を用
いた例について記したが、縮小投影露光などの他の露光
方式、あるいは紫外線などの他光源や酸化シリコンなど
の他の薄膜材料についても同様な効果が得られる。
上記のように本発明の微細パタン形成法は、基板上にホ
トレジストを塗布する工程と、マスクを用いてパタンを
紫外線もしくは遠紫外線により露光する工程と、露光部
のホトレジストを一部残して現像する工程と、残りのホ
トレジストを方向性エツチング法によりエツチングする
工程とを備えることによって、通常の紫外線または遠紫
外線を利用したホトレジストパタン形成技術を用いて、
高性能な微細レジストパタン形成技術である電子ビーム
露光やＸ線露光に較べて劣らない微細パタンを形成する
ことができる。したがって半導体集積回路のコストを非
常に安くすることができる効果がある。
トレジストを塗布する工程と、マスクを用いてパタンを
紫外線もしくは遠紫外線により露光する工程と、露光部
のホトレジストを一部残して現像する工程と、残りのホ
トレジストを方向性エツチング法によりエツチングする
工程とを備えることによって、通常の紫外線または遠紫
外線を利用したホトレジストパタン形成技術を用いて、
高性能な微細レジストパタン形成技術である電子ビーム
露光やＸ線露光に較べて劣らない微細パタンを形成する
ことができる。したがって半導体集積回路のコストを非
常に安くすることができる効果がある。
第１図は本発明による微細パタン形成法の第１実施例を
示す工程図、第２図は本発明の第２実施例を示す工程図
で、第１図、第２図の（ａ）、（ｂ）、（ｃ）はそれぞ
れの工程を示す図、第３図は従来例を示す工程図で、（
ａ）、（ｂ）はそれぞれの工程を示す図である。 １・・・基板 ２・・・ホトレジスト３０
０．マスク ４・・・遠紫外光５・・・窒化
シリコン薄膜゛ ｔｌ 図 Ａ嵩０．Ｕ１７Ｆ＋ １：１ｈｊｌｔ ２：ホトレジスト ３：マス
ク ４：＆嘩りト光５：電把シリコ〉噂護 １Ｆ２図 ４・０．９ｍ
示す工程図、第２図は本発明の第２実施例を示す工程図
で、第１図、第２図の（ａ）、（ｂ）、（ｃ）はそれぞ
れの工程を示す図、第３図は従来例を示す工程図で、（
ａ）、（ｂ）はそれぞれの工程を示す図である。 １・・・基板 ２・・・ホトレジスト３０
０．マスク ４・・・遠紫外光５・・・窒化
シリコン薄膜゛ ｔｌ 図 Ａ嵩０．Ｕ１７Ｆ＋ １：１ｈｊｌｔ ２：ホトレジスト ３：マス
ク ４：＆嘩りト光５：電把シリコ〉噂護 １Ｆ２図 ４・０．９ｍ
Claims (2)
- （１）基板上にホトレジストを塗布する工程と、マスク
を用いてパタンを紫外光もしくは遠紫外光により露光す
る工程と、露光部のホトレジストを一部残して現像する
工程と、残りのホトレジストを方向性エッチング法によ
りエッチングする工程とを備えた微細パタン形成法。 - （２）上記残りのホトレジストは、該ホトレジストの下
に位置する基板、もしくは基板上の薄膜を伴うものであ
ることを特徴とする特許請求の範囲第１項記載の微細パ
タン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13615185A JPS61294821A (ja) | 1985-06-24 | 1985-06-24 | 微細パタン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13615185A JPS61294821A (ja) | 1985-06-24 | 1985-06-24 | 微細パタン形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61294821A true JPS61294821A (ja) | 1986-12-25 |
Family
ID=15168503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13615185A Pending JPS61294821A (ja) | 1985-06-24 | 1985-06-24 | 微細パタン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61294821A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01105536A (ja) * | 1987-10-19 | 1989-04-24 | Sanyo Electric Co Ltd | フォトレジストパターン形成方法 |
| JP2013113999A (ja) * | 2011-11-28 | 2013-06-10 | Hoya Corp | モールドの製造方法及びレジスト処理方法 |
-
1985
- 1985-06-24 JP JP13615185A patent/JPS61294821A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01105536A (ja) * | 1987-10-19 | 1989-04-24 | Sanyo Electric Co Ltd | フォトレジストパターン形成方法 |
| JP2013113999A (ja) * | 2011-11-28 | 2013-06-10 | Hoya Corp | モールドの製造方法及びレジスト処理方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007173B1 (ko) | 미세패턴 형성방법 | |
| JPH0471222A (ja) | パターン形成方法 | |
| JPS6323657B2 (ja) | ||
| JPH0466345B2 (ja) | ||
| JPS61294821A (ja) | 微細パタン形成法 | |
| JPH04348030A (ja) | 傾斜エッチング法 | |
| JPS62166520A (ja) | 微細パタ−ンのパタ−ニング法 | |
| WO1983003485A1 (en) | Electron beam-optical hybrid lithographic resist process | |
| KR100214063B1 (ko) | 위상반전마스크 제조방법 | |
| JPH0544169B2 (ja) | ||
| JPS61128524A (ja) | 微細パタ−ン形成方法 | |
| JP2583986B2 (ja) | レジストパターンの形成方法 | |
| JPH02231705A (ja) | 現像法 | |
| JPH01296620A (ja) | パターン形成方法 | |
| JPH01140629A (ja) | パターン形成方法 | |
| JPS60106132A (ja) | パタ−ン形成方法 | |
| JPH0685070B2 (ja) | レジストパターンの現像方法 | |
| JPS60207339A (ja) | パタ−ン形成方法 | |
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPH01239928A (ja) | パターン形成方法 | |
| JPS646448B2 (ja) | ||
| JPH05267253A (ja) | 半導体装置の製造方法 | |
| JPH06295053A (ja) | 位相シフトマスクの形成方法 | |
| JPS61121332A (ja) | パタ−ン形成方法 | |
| JPS63252429A (ja) | 微細パタ−ン形成方法 |