JPS62166520A - 微細パタ−ンのパタ−ニング法 - Google Patents
微細パタ−ンのパタ−ニング法Info
- Publication number
- JPS62166520A JPS62166520A JP61010409A JP1040986A JPS62166520A JP S62166520 A JPS62166520 A JP S62166520A JP 61010409 A JP61010409 A JP 61010409A JP 1040986 A JP1040986 A JP 1040986A JP S62166520 A JPS62166520 A JP S62166520A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- pattern
- resolution
- exposing unit
- patterning method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は、微細なパターンのパターニング法に関し、特
に半導体素子の形成に用いるパターニング法に関する。
に半導体素子の形成に用いるパターニング法に関する。
(従来の技術)
半導体集積回路の高密度化のため素子の微細化が進めら
れておシ、半導体製造のなかでリングラフィ技術が大き
なウェイトを占めている。リングラフィ技術は、基板上
にレジストを塗布し、パターンを有するマスクを用いて
レジストを露光する。
れておシ、半導体製造のなかでリングラフィ技術が大き
なウェイトを占めている。リングラフィ技術は、基板上
にレジストを塗布し、パターンを有するマスクを用いて
レジストを露光する。
リソグラフィ技術としては光が広く用いられているが、
そのパターンの解像度には限界がありエレクトロンビー
ムおよびエックス線も検討されている。
そのパターンの解像度には限界がありエレクトロンビー
ムおよびエックス線も検討されている。
(発明が解決しようとする問題点)
半導体集積回路の高密度化により、サブミクロンの解像
が可能なリングラフィ技術が要求されている。しかしな
がら光を用いた露光装置には使用波長およびレンズ系の
性能による解像度の限界が、また、エックス線を用いた
露光装置には使用波長および散乱による限界が、そして
エレクトロンビームを用いた露光装置にはレンズ系の性
能および二次電子の影響による解像度の限界がそれぞれ
存在し、微細パターンを得ることが困難であった。
が可能なリングラフィ技術が要求されている。しかしな
がら光を用いた露光装置には使用波長およびレンズ系の
性能による解像度の限界が、また、エックス線を用いた
露光装置には使用波長および散乱による限界が、そして
エレクトロンビームを用いた露光装置にはレンズ系の性
能および二次電子の影響による解像度の限界がそれぞれ
存在し、微細パターンを得ることが困難であった。
本発明の目的は同一の露光装置を用いてその装置の解像
度の最大2倍の微細なパターンまで得られるパターニン
グ法を提供することである。
度の最大2倍の微細なパターンまで得られるパターニン
グ法を提供することである。
(問題を解決するための手段)
本発明によれば、レジストの塗布、露光および現像によ
シラインとスペースの繰り返しパターンを得るための第
一のレジスト工程と、それに続くレジストの塗布、露光
および現像により先のラインとスペースの繰シ返しパタ
ーンとは半周期ずれたラインとスペースのパターンを得
るための第二のレジスト工程と、ドライエツチングまた
はウェットエツチング忙よるレジストのエッチバック工
程とからなる微細パターンのパターニング法が得られる
。
シラインとスペースの繰り返しパターンを得るための第
一のレジスト工程と、それに続くレジストの塗布、露光
および現像により先のラインとスペースの繰シ返しパタ
ーンとは半周期ずれたラインとスペースのパターンを得
るための第二のレジスト工程と、ドライエツチングまた
はウェットエツチング忙よるレジストのエッチバック工
程とからなる微細パターンのパターニング法が得られる
。
(実施例)
以下、本発明の一実施例について、第1図〜第4図を参
照しながら説明する。
照しながら説明する。
シリコン基板もしくは種々の薄膜101上に第一レジス
)102を塗布し、光、エックス線もしくハエレクトロ
ンピームを用いてラインとスペースの繰シ返しパターン
のパターニングを行った状態ば第1図である。このとき
のパターン幅は、露光装置の性能により決定される解像
度の限界までが得られる。次に、この第一のレジストを
高温によりベークした後に第二のレジストtoacol
[を行った後の状態を第2図に示す。さらに、この第二
のレジストについて第一のレジストの露光に使用したパ
ターンと同一周期のパターンで第一のレジストハターン
とは半周期ずれたラインとスペースのパターンの露光を
行う。これによシ、第3図に示す状態が得られる。続い
て第一のレジストおよび第二のレジストのパターンを高
温によりベークした後に、このパターンのエッチパック
をドライエッチまたはウェットエツチングによシ行うこ
とによシ第4図に示すように、無光装置の性能によシ決
定される解像度の限界の最大2倍までのラインとスペー
スのパターン寸法が得られる。
)102を塗布し、光、エックス線もしくハエレクトロ
ンピームを用いてラインとスペースの繰シ返しパターン
のパターニングを行った状態ば第1図である。このとき
のパターン幅は、露光装置の性能により決定される解像
度の限界までが得られる。次に、この第一のレジストを
高温によりベークした後に第二のレジストtoacol
[を行った後の状態を第2図に示す。さらに、この第二
のレジストについて第一のレジストの露光に使用したパ
ターンと同一周期のパターンで第一のレジストハターン
とは半周期ずれたラインとスペースのパターンの露光を
行う。これによシ、第3図に示す状態が得られる。続い
て第一のレジストおよび第二のレジストのパターンを高
温によりベークした後に、このパターンのエッチパック
をドライエッチまたはウェットエツチングによシ行うこ
とによシ第4図に示すように、無光装置の性能によシ決
定される解像度の限界の最大2倍までのラインとスペー
スのパターン寸法が得られる。
(発明の効果)
このように、本方法によれば露光装置の性能により決定
される解像度の最大2倍までの繰り返しパターンが同一
の露光装置によって得られる。従って微細パターンが必
要な最近の半導体装置の製造に非常に有効である。
される解像度の最大2倍までの繰り返しパターンが同一
の露光装置によって得られる。従って微細パターンが必
要な最近の半導体装置の製造に非常に有効である。
第1図乃至第4図は本発明の一実施例の塗布およびパタ
ーニングされたレジストの工程断面模式図中、101・
・曲基板、102・・・・・・第1のレジスト、103
・・間第2のレジスト、−t’4ル。 ′451 回 筋2図 ゛ ?f53図 筋4 図
ーニングされたレジストの工程断面模式図中、101・
・曲基板、102・・・・・・第1のレジスト、103
・・間第2のレジスト、−t’4ル。 ′451 回 筋2図 ゛ ?f53図 筋4 図
Claims (1)
- レジストの塗布、露光および現像によりラインとスペー
スの繰り返しパターンを得るための第一のレジスト工程
と、それに続くレジストの塗布、露光および現像によの
先のラインとスペースの繰り返しパターンとは半周期ず
れたラインとスペースのパターンを得るための第二のレ
ジスト工程と、ドライエッチングまたはウェットエッチ
ングによるレジストのエッチバック工程とからなること
を特徴とする微細パターンのパターニング法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61010409A JPS62166520A (ja) | 1986-01-20 | 1986-01-20 | 微細パタ−ンのパタ−ニング法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61010409A JPS62166520A (ja) | 1986-01-20 | 1986-01-20 | 微細パタ−ンのパタ−ニング法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62166520A true JPS62166520A (ja) | 1987-07-23 |
Family
ID=11749343
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61010409A Pending JPS62166520A (ja) | 1986-01-20 | 1986-01-20 | 微細パタ−ンのパタ−ニング法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62166520A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4408507A1 (de) * | 1994-03-14 | 1995-09-28 | Heidelberg Instruments Mikrotechnik Gmbh | Lithografisches Verfahren |
US6627392B2 (en) | 1999-08-10 | 2003-09-30 | Infineon Technologies Ag | Method of transferring a pattern of high structure density by multiple exposure of less dense partial patterns |
JP2007227934A (ja) * | 2006-02-24 | 2007-09-06 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法及び基板用パターン形成方法 |
JP2009135462A (ja) * | 2007-11-30 | 2009-06-18 | Taiwan Semiconductor Manufacturing Co Ltd | リソグラフィによるダブルパターンニング方法 |
JP2009218556A (ja) * | 2008-03-12 | 2009-09-24 | Taiwan Semiconductor Manufacturing Co Ltd | リソグラフィパターンの形成方法 |
US11467487B2 (en) * | 2019-01-03 | 2022-10-11 | Boe Technology Group Co., Ltd. | Method for manufacturing template |
-
1986
- 1986-01-20 JP JP61010409A patent/JPS62166520A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4408507A1 (de) * | 1994-03-14 | 1995-09-28 | Heidelberg Instruments Mikrotechnik Gmbh | Lithografisches Verfahren |
US6627392B2 (en) | 1999-08-10 | 2003-09-30 | Infineon Technologies Ag | Method of transferring a pattern of high structure density by multiple exposure of less dense partial patterns |
JP2007227934A (ja) * | 2006-02-24 | 2007-09-06 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法及び基板用パターン形成方法 |
JP2009135462A (ja) * | 2007-11-30 | 2009-06-18 | Taiwan Semiconductor Manufacturing Co Ltd | リソグラフィによるダブルパターンニング方法 |
US7935477B2 (en) | 2007-11-30 | 2011-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench |
JP2009218556A (ja) * | 2008-03-12 | 2009-09-24 | Taiwan Semiconductor Manufacturing Co Ltd | リソグラフィパターンの形成方法 |
US8048616B2 (en) | 2008-03-12 | 2011-11-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
US11467487B2 (en) * | 2019-01-03 | 2022-10-11 | Boe Technology Group Co., Ltd. | Method for manufacturing template |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0471222A (ja) | パターン形成方法 | |
JPS62166520A (ja) | 微細パタ−ンのパタ−ニング法 | |
KR100310541B1 (ko) | 스텐실 마스크 | |
KR100907887B1 (ko) | 하프톤형 위상 시프트 마스크의 제조방법 | |
JPH08227873A (ja) | 半導体装置の製造方法 | |
JPS63170917A (ja) | 微細パタ−ンの形成方法 | |
JPS5819127B2 (ja) | 微細パタ−ン形成方法 | |
JPH06244156A (ja) | パタ―ン形成法 | |
JPS63133629A (ja) | 集積回路装置の製造方法 | |
JP3509761B2 (ja) | レジストパターン形成方法及び微細パターン形成方法 | |
JPS6110241A (ja) | 半導体装置の製造方法 | |
JPS6033505A (ja) | 回折格子の製造方法 | |
JPH0313949A (ja) | レジストパターンの形成方法 | |
JPS61294821A (ja) | 微細パタン形成法 | |
KR100258803B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
JPS6354726A (ja) | レジスト膜のエツチング方法 | |
JPH0770466B2 (ja) | X線マスクおよびその製造方法 | |
JPH01296620A (ja) | パターン形成方法 | |
JPS594018A (ja) | モニタパタ−ン | |
JPS60106132A (ja) | パタ−ン形成方法 | |
JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 | |
JPH01192116A (ja) | パターン形成方法 | |
JPH0341746A (ja) | パターン検査方法 | |
JPH02231705A (ja) | 現像法 | |
JPH0795507B2 (ja) | レジスト膜パタ−ン形成方法 |