JP2009218556A - リソグラフィパターンの形成方法 - Google Patents
リソグラフィパターンの形成方法 Download PDFInfo
- Publication number
- JP2009218556A JP2009218556A JP2008268135A JP2008268135A JP2009218556A JP 2009218556 A JP2009218556 A JP 2009218556A JP 2008268135 A JP2008268135 A JP 2008268135A JP 2008268135 A JP2008268135 A JP 2008268135A JP 2009218556 A JP2009218556 A JP 2009218556A
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- pattern
- forming
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 149
- 238000001459 lithography Methods 0.000 title claims abstract description 93
- 238000000059 patterning Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 229920002120 photoresistant polymer Polymers 0.000 claims description 116
- 239000000463 material Substances 0.000 claims description 89
- 230000008569 process Effects 0.000 claims description 56
- 238000005530 etching Methods 0.000 claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 34
- 239000003989 dielectric material Substances 0.000 claims description 16
- 239000002904 solvent Substances 0.000 claims description 15
- 238000004528 spin coating Methods 0.000 claims description 11
- 238000007796 conventional method Methods 0.000 abstract 1
- 230000007547 defect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 144
- 230000015572 biosynthetic process Effects 0.000 description 16
- 238000004519 manufacturing process Methods 0.000 description 7
- ARXJGSRGQADJSQ-UHFFFAOYSA-N 1-methoxypropan-2-ol Chemical compound COCC(C)O ARXJGSRGQADJSQ-UHFFFAOYSA-N 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000002253 acid Substances 0.000 description 4
- 239000006117 anti-reflective coating Substances 0.000 description 4
- 238000001723 curing Methods 0.000 description 4
- 230000018109 developmental process Effects 0.000 description 4
- 230000007261 regionalization Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 2
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000673 Indium arsenide Inorganic materials 0.000 description 2
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 229910003481 amorphous carbon Inorganic materials 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 2
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- RPQDHPTXJYYUPQ-UHFFFAOYSA-N indium arsenide Chemical compound [In]#[As] RPQDHPTXJYYUPQ-UHFFFAOYSA-N 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 239000002861 polymer material Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 150000007513 acids Chemical class 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004964 aerogel Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- ISQINHMJILFLAQ-UHFFFAOYSA-N argon hydrofluoride Chemical compound F.[Ar] ISQINHMJILFLAQ-UHFFFAOYSA-N 0.000 description 1
- 239000003849 aromatic solvent Substances 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 238000006555 catalytic reaction Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- URQUNWYOBNUYJQ-UHFFFAOYSA-N diazonaphthoquinone Chemical compound C1=CC=C2C(=O)C(=[N]=[N])C=CC2=C1 URQUNWYOBNUYJQ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007687 exposure technique Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- WGCNASOHLSPBMP-UHFFFAOYSA-N hydroxyacetaldehyde Natural products OCC=O WGCNASOHLSPBMP-UHFFFAOYSA-N 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052743 krypton Inorganic materials 0.000 description 1
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910003465 moissanite Inorganic materials 0.000 description 1
- ZIUHHBKFKCYYJD-UHFFFAOYSA-N n,n'-methylenebisacrylamide Chemical compound C=CC(=O)NCNC(=O)C=C ZIUHHBKFKCYYJD-UHFFFAOYSA-N 0.000 description 1
- 229920003986 novolac Polymers 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000003504 photosensitizing agent Substances 0.000 description 1
- 229920000052 poly(p-xylylene) Polymers 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000002243 precursor Substances 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920003051 synthetic elastomer Polymers 0.000 description 1
- 239000005061 synthetic rubber Substances 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 238000003631 wet chemical etching Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Abstract
【課題】従来技術が有していた欠点を改善させることが可能なリソグラフィパターンの形成方法を提供する。
【解決手段】リソグラフィパターンの形成方法は、複数の開口を含む第１のレジストパターンを基板１１０上に形成する工程と、第１のレジストパターンの複数の開口の間に、少なくとも１つの開口を含む第２のレジストパターンを形成する工程と、第１のレジストパターンを除去し、第１のレジストパターンで覆われている基板１１０の一部を露出させる工程と、を含む。
【選択図】図８
【解決手段】リソグラフィパターンの形成方法は、複数の開口を含む第１のレジストパターンを基板１１０上に形成する工程と、第１のレジストパターンの複数の開口の間に、少なくとも１つの開口を含む第２のレジストパターンを形成する工程と、第１のレジストパターンを除去し、第１のレジストパターンで覆われている基板１１０の一部を露出させる工程と、を含む。
【選択図】図８
Description
本発明はリソグラフィパターンの形成方法に関し、特に、コンタクトホールおよびトレンチを形成するリソグラフィパターンの形成方法に関する。
現在の半導体技術の形状サイズは、小型化に向かって発展している。近年の形状サイズは、６５ナノメートル、４５ナノメートル、さらにより小さいレベルまで進歩している。マイクロ集積回路レイアウトを形成させるレジスト層は、通常、高いアスペクト比を有する。上述の状況では、様々な理由から理想的な臨界寸法（Ｃｒｉｔｉｃａｌ Ｄｉｍｅｎｓｉｏｎ：ＣＤ）を維持させることは困難であり、レジスト層の臨界寸法を向上させるには限界があった。例えば、リソグラフィパターンの形成工程では、レジスト層にパターン倒れ（ｐａｔｔｅｒｎ ｃｏｌｌａｐｓｅ）が発生し、臨界寸法が低下するという悪影響を受け易いため、製造工程は理想的でなかった。
そのため、本発明の目的は、従来技術が有していた上述の欠点を改善させることが可能なリソグラフィパターンの形成方法を提供することにある。
（１） 複数の開口を含む第１のレジストパターンを基板上に形成する工程と、前記第１のレジストパターンの前記複数の開口の間に、少なくとも１つの開口を含む第２のレジストパターンを形成する工程と、前記第１のレジストパターンを除去し、前記第１のレジストパターンで覆われている前記基板の一部を露出させる工程と、を含むことを特徴とするリソグラフィパターンの形成方法を提供する。
（２） 前記第１のレジストパターンはポジ型レジスト材料を含み、前記第２のレジストパターンはネガ型レジスト材料を含むことを特徴とする（１）に記載のリソグラフィパターンの形成方法を提供する。
（３） 前記第１のレジストパターンは、前記第２のレジストパターンよりも高いエッチングレートを有することを特徴とする（１）に記載のリソグラフィパターンの形成方法を提供する。
（４） 前記第１のレジストパターンを除去する工程は、エッチング工程を行い、前記第２のレジストパターンに対し、前記第１のレジストパターンを選択的に除去する工程を含むことを特徴とする（１）に記載のリソグラフィパターンの形成方法を提供する。
（５） 前記第１のレジストパターンを除去する工程は、前記第１のレジストパターンは溶解可能であるが、前記第２のレジストパターンは溶解不能である溶剤を施し、前記第１のレジストパターンを溶解させる工程を含むことを特徴とする（１）に記載のリソグラフィパターンの形成方法を提供する。
（６） 前記第１のレジストパターンを除去する工程を行った後に、前記第２のレジストパターンに対応した前記基板の前記少なくとも１つの開口の部分にエッチングを行い、前記基板上に複数のコンタクトホールを形成する工程をさらに行うことを特徴とする（１）に記載のリソグラフィパターンの形成方法を提供する。
（７） 前記第１のレジストパターンを除去する工程を行った後に、前記第２のレジストパターンの前記少なくとも１つの開口の部分に対し、前記基板をエッチングし、前記基板上に複数のトレンチを形成する工程をさらに行うことを特徴とする（１）に記載のリソグラフィパターンの形成方法を提供する。
（８） 複数のポジ型レジスト材料を含むポジ型レジストパターンを基板上に形成する工程と、ネガ型レジスト層により覆われていない頂面を含んだ前記複数のポジ型レジスト材料の間に形成した前記ネガ型レジスト層を前記基板上に形成する工程と、前記ネガ型レジスト層に対して露光を行い、前記基板上に複数の露光されていないネガ型レジスト材料を画定させる工程と、溶剤を施し、前記ポジ型レジストパターンを除去する工程と、を含むことを特徴とするリソグラフィパターンの形成方法を提供する。
（９） 前記溶剤を施し、前記ポジ型レジストパターンを除去する工程は、現像液を施し、前記ポジ型レジストパターンおよび前記複数の露光されていないネガ型レジスト材料を除去する工程を含むことを特徴とする（８）に記載のリソグラフィパターンの形成方法を提供する。
（１０） 前記ネガ型レジスト層は、回転速度を調整し、第１のポジ型レジストパターンよりも薄い前記ネガ型レジスト層を形成することが可能なスピンコーティング方法を用いて形成されることを特徴とする（８）に記載のリソグラフィパターンの形成方法を提供する。
（１１） 前記ネガ型レジスト層は、前記ネガ型レジスト層の表面張力を調整し、第１のポジ型レジストパターンよりも薄い前記ネガ型レジスト層を形成するスピンコーティング方法を用いて形成されることを特徴とする（８）に記載のリソグラフィパターンの形成方法を提供する。
（１２） ポジ型レジストパターンを基板上に形成する工程と、前記基板上および前記ポジ型レジストパターン上にネガ型レジスト層を形成する工程と、前記ネガ型レジスト層に対してパターニングを行い、前記基板上にネガ型レジストパターンを形成する工程と、エッチング工程により前記ポジ型レジストパターンを選択的に除去し、前記ネガ型レジストパターンにより画定される複数の開口を形成する工程と、を含むことを特徴とするリソグラフィパターンの形成方法を提供する。
（１３） 前記ネガ型レジスト層は、前記ポジ型レジストパターンよりも高い頂面を有することを特徴とする（１２）に記載のリソグラフィパターンの形成方法を提供する。
（１４） 前記基板は、半導体材料層と、前記半導体材料層上に形成された誘電体材料層とを含むことを特徴とする（１２）に記載のリソグラフィパターンの形成方法を提供する。
（１５） 前記ネガ型レジストパターンにより画定された前記複数の開口に対応し、前記基板をエッチングする工程をさらに含むことを特徴とする（１２）に記載のリソグラフィパターンの形成方法を提供する。
本発明のリソグラフィパターンの形成方法は、従来技術が有していた上述の欠点を改善することができる。
以下、本発明の実施形態について図に基づいて説明する。なお、これによって本発明が限定されるものではない。
（第１実施形態）
図１〜図８は、本発明の第１実施形態によるリソグラフィパターンの形成方法の各工程における半導体デバイス１００を示す断面図である。図９は、本発明の第１実施形態によるリソグラフィパターンの形成方法２００を示す流れ図である。以下、図１〜図９を基に、リソグラフィパターンの形成方法２００および半導体デバイス１００を同時に説明する。
図１〜図８は、本発明の第１実施形態によるリソグラフィパターンの形成方法の各工程における半導体デバイス１００を示す断面図である。図９は、本発明の第１実施形態によるリソグラフィパターンの形成方法２００を示す流れ図である。以下、図１〜図９を基に、リソグラフィパターンの形成方法２００および半導体デバイス１００を同時に説明する。
図１〜図９を参照する。図１〜図９に示すように、本発明の第１実施形態によるリソグラフィパターンの形成方法の第１工程である工程２０２において、基板１１０上にアンダー材料（ｕｎｄｅｒｌｙｉｎｇ ｍａｔｅｒｉａｌ）層を形成する。基板１１０は、ゲルマニウムＧｅ、シリコンゲル・マニウムＳｉＧｅまたはガリウム・ヒ素ＧａＡｓを含む半導体工程に好ましいその他の材料からなってもよい。さらに基板１１０は、例えば、ダイヤモンドなどの元素半導体（ｅｌｅｍｅｎｔａｒｙ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、炭化ケイ素ＳｉＣ、インジウム・ヒ素ＩｎＡｓ、インジウム・リンＩｎＰなどの化合物半導体材料またはシリコン・ゲルマニウム・カーボンＳｉＧｅＣ、ガリウム・ヒ素リンＧａＡｓＰ、ガリウム・インジウム・リンＧａＩｎＰなどの好ましい合金半導体材料からなってもよい。また、基板１１０は、ガラス基板などの非半導体材料からなり、薄膜トランジスタ液晶表示装置を形成したり、石英ガラス（ｆｕｓｅｄ ｑｕａｒｔｚ）、フッ化カルシウム（ｃａｌｃｉｕｍ ｆｌｕｏｒｉｄｅ）によりフォトマスクを形成してもよい。基板１１０は、異なるイオンドープ領域、誘電体材料および多層配線をさらに含んでもよい。他の実施形態において、基板１１０は、例えば、ＣＭＯＳＦＥＴ（Ｃｏｍｐｌｅｍｅｎｔａｒｙ Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ−Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、撮像センサ、メモリセル、容量素子などの超小型電子部品に応じ、様々なドーピング材料を含んでもよい。基板１１０は、様々な超小型電子部品の接続または分離を行うために、様々な導電性材料と誘電体材料との組み合わせを含んでもよい。基板１１０は、その上に形成された１つまたは複数の材料層を含んでもよい。
アンダー材料層（ｕｎｄｅｒ ｍａｔｅｒｉａｌ ｌａｙｅｒ）は、必要に応じて様々な機能を提供する複数の薄膜層を含んでもよい。材料層１１２は、基板１１０上に形成される。材料層１１２は、シリコン、ポリシリコン、誘電体材料、導電性材料またはこれらの組み合わせからなる。第１実施形態において、材料層１１２の厚さは、１００〜９０００Åの間であるが、好ましくは１０００〜３５００Å（10-10m）、の間である。材料層１１２は、ＩＬＤ（Ｉｎｔｅｒｌａｙｅｒ Ｄｉｅｌｅｃｔｒｉｃ）層またはＩＭＤ（Ｉｎｔｅｒ Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃ）層を形成する誘電体材料を含む。誘電体層は、酸化ケイ素および／または誘電率が４よりも小さい低誘電材料を含む。例えば、低誘電材料は、ＦＳＧ（Ｆｌｕｏｒｉｎａｔｅｄ Ｓｉｌｉｃａ Ｇｌａｓｓ）、カーボンドープ酸化ケイ素、ブラックダイヤモンド（ＢＬＡＣＫ ＤＩＡＭＯＮＤ）（登録商標）、キセロゲル（Ｘｅｒｏｇｅｌ）、エアロジェル（Ａｅｒｏｇｅｌ）、フッ素化アモルファスカーボン膜（ｆｌｕｏｒｉｎａｔｅｄ ａｍｏｒｐｈｏｕｓ ｃａｒｂｏｎ ｆｉｌｍ）、パリレン（Ｐａｒｙｌｅｎｅ）、ＢＣＢ（ｂｉｓ−ｂｅｎｚｏｙｃｌｏｂｕｔａｎｅ）、ＳｉＬＫ（登録商標）誘電体樹脂、ポリイミド（ｐｏｌｙｉｍｉｄｅ）および／またはその他好ましい多孔性高分子（ｐｏｒｏｕｓ ｐｏｌｙｍｅｒｉｃ）材料からなってもよい。誘電体層は、スピンコーティング、化学気相成長法を用いて形成させたり、その他好ましい工程により形成させてもよい。
続いて、材料層１１２上にマスク層１１４を形成させる。マスク層１１４は、窒化ケイ素、酸窒化ケイ素または化学気相成長法などにより形成されるその他好ましい材料からなってもよい。化学気相成長法で使用し、窒化ケイ素材料層を形成させる反応源（ｐｒｅｃｕｒｓｏｒ）には、ヘキサクロロジシラン（ｈｅｘａｃｈｌｏｒｏｄｉｓｉｌａｎｅ：ＨＣＤ）、ジクロロシラン（ｄｉｃｈｌｏｒｏｓｉｌａｎｅ）、有機シリコン前駆体物質（ＢＴＢＡＳ）（Ｂｉｓ（ＴｅｒｔｉａｒｙＢｕｔｙｌＡｍｉｎｏ）Ｓｉｌａｎｅ）、ジシラン（ｄｉｓｉｌａｎｅ：ＤＳ）が含まれている。マスク層１１４の厚さは、５０〜１０００Åの間であり、その後のエッチング材料層１１２および／または基板１１０の製造工程において、マスクとして用いる。
続いて、マスク層１１４上に材料層１１６を形成し、リソグラフィ露光工程で発生する反射を低減させる。材料層１１６には、ＡＲＣ（Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）材料またはＢＡＲＣ（Ｂｏｔｔｏｍ Ａｎｔｉ−Ｒｅｆｌｅｃｔｉｖｅ Ｃｏａｔｉｎｇ）材料が含まれる。第１実施形態のＢＡＲＣ材料には、スピンコーティングで形成された有機ＢＡＲＣ材料が含まれる。材料層１１６の厚さは、５０〜５００Åの間である。他の実施形態では、マスク層１１４をマスクおよびＡＲＣ材料として用いるため、ＢＡＲＣ層１１６は必要ない。他の実施形態では、必要に応じて、異なる材料を組み合わせた材料層を用いてもよい。
図１〜図９を参照する。図１〜図９に示すように、リソグラフィパターンの形成方法２００の工程２０４において、ポジ型レジストパターン１１８を基板上に形成する。ポジ型レジストは、露光された部分が除去されたことを示す。本発明の第１実施形態において、ポジ型レジスト層を基板上に形成し、第１のリソグラフィ工程により図１に示すようにポジ型レジストパターン１１８を形成する。ポジ型レジストパターン１１８は、アンダー材料層の一部を露出させる複数の開口をその間に有する複数のポジ型レジスト材料を含む。第１のリソグラフィ工程は、リソグラフィシステムおよび第１のマスクを用いる。ポジ型レジストパターン１１８の開口は、第１のマスク上に予め形成された集積回路パターンにより画定される。第１実施形態において、ポジ型レジスト材料間にはピッチが存在する。このピッチとは、ポジ型レジストパターン中で、ポジ型レジスト材料から隣接したポジ型レジスト材料までの距離を示す。このピッチは、５０〜２００ｎｍの間の距離であるが、好ましくは１００ｎｍである。第１のレジストパターン１１８の厚さは、５００〜５０００Åの間である。第１実施形態において、ポジ型レジストパターン１１８の厚さは、５００〜３０００Åの間であるか、５００〜１５００Åの間である。ポジ型レジストパターン１１８を形成する第１のリソグラフィ工程は、レジスト塗布、ソフトベーク（ｓｏｆｔ ｂａｋｉｎｇ）、マスク位置合わせ（ｍａｓｋ ａｌｉｇｎｉｎｇ）、露光、ポストエクスポージャーベーク（ｐｏｓｔ−ｅｘｐｏｓｕｒｅ ｂａｋｉｎｇ）、現像（ｄｅｖｅｌｏｐｉｎｇ）およびハードベーク（ｈａｒｄ ｂａｋｉｎｇ）でもよい。この露光工程では、放射ビームを利用して半導体デバイス１００の露光を行う。
図２および図９を参照する。図２および図９に示すように、リソグラフィパターンの形成方法２００の工程２０６において、基板上にネガ型レジスト層１２０を形成する。ネガ型レジスト層１２０は、アンダー材料層上およびポジ型レジストパターン１１８上に形成され、ポジ型レジストの開口間に形成される。半導体デバイス１００は、その上がネガ型レジスト層１２０により覆われるが、ネガ型レジスト層１２０の頂面がポジ型レジストパターン１１８よりも低いため、ポジ型レジストパターン１１８はネガ型レジスト層１２０により覆われていない状態である。第１実施形態では、ネガ型レジスト層１２０は、高い表面張力を有するように調整され、ネガ型レジスト層１２０の頂面は、ポジ型レジストパターン１１８の頂面に形成されていない。そのため、第１のポジ型レジストパターンよりも薄いネガ型レジスト層１２０を形成させることができる。他の実施形態では、スピンコーティングの速度を高速に調整し、ネガ型レジスト層１２０の頂面がポジ型レジストパターン１１８の頂面により覆われないようにする。他の実施形態では、ネガ型レジストパターン１２０を溶剤で溶解させるが、この溶剤はポジ型レジストパターン１１８を溶解させることはない。例えば、ネガ型レジスト層１２０は水溶性である一方、ポジ型レジストパターン１１８は水溶性でないが有機溶剤に溶ける。
図３および図９を参照する。リソグラフィパターンの形成方法２００の工程２０８において、第２のリソグラフィ工程により、ネガ型レジスト層１２０のパターニングを行い、ネガ型レジストパターン１２０（ここでは、混乱しないように同じ符号を用いる）を図３に示すように形成する。ネガ型レジストパターン１２０は、ポジ型レジストパターン１１８と同様に、複数のネガ型レジスト材料および複数の開口を含む。ネガ型レジスト材料の間は、５０〜２００ｎｍで離間されている。開口間のアンダー材料層は覆われていない。第１実施形態では、各ネガ型レジスト材料がポジ型レジストに水平に当接されている。第２のリソグラフィ工程では、予め形成した集積回路パターンを有する第２のマスクと、リソグラフィシステムとにより露光を行う。第２のリソグラフィパターンの形成工程は、実質的に、レジストのポストエクスポージャーベーク、現像およびハードベークの工程を含んでもよい。
図４および図９を参照する。図４および図９に示すように、リソグラフィパターンの形成方法２００の工程２１０において、ポジ型レジストパターン１１８を除去する。本発明の第１実施形態では、ポジ型レジストを溶解させることが可能であるが、ネガ型レジストを溶解させない溶剤を使用し、ポジ型レジストパターン１１８を除去してネガ型レジストパターンを残す。他の実施形態では、有機溶剤を使用し、ポジ型レジストパターン１１８を選択的に除去してもよい。他の実施形態では、工程２０８において、ポジ型レジストパターン１１８は、第２のリソグラフィパターンの形成工程中の現像工程を省略してもよい。現像工程を省略する場合、工程２１０において、ネガ型レジスト層のパターニングの工程を一つにしてもよい。ポジ型レジストパターン１１８を除去すると、図４に示すように、ネガ型レジスト層１２０中に複数の開口１２１が形成される。上述の工程から分かるように、開口１２１は、第１のマスクと第２のマスクとにより画定されて形成される。
ネガ型レジストパターン１２０の構造をポジ型レジストパターン１１８に対応させて構成し、ダブルパターニングの構造を形成する。第１実施形態において、ネガ型レジストパターン１２０間の開口１２１は、ピッチ分割（ｐｉｔｃｈ ｓｐｌｉｔｔｉｎｇ）の構造に形成される。第１実施形態において、この間隔は約１００ｎｍである。第１実施形態において、ポジ型レジストパターン１１８とネガ型レジストパターン１２０との間には、ピッチ間隔が存在する。このピッチ間隔は、ポジ型レジストパターンのポジ型レジスト材料の間またはネガ型レジストパターンのネガ型レジスト材料の間の距離の半分であるため、開口１２１が画定される間隔は半分となり、さらに小さな最小形状サイズ（ｍｉｎｉｍｕｍ ｆｅａｔｕｒｅｓ ｓｉｚｅ）を得ることができる。他の実施形態では、開口１２１を用いることにより、金属線のコンタクトホールまたはトレンチを形成する。
図５および図９を参照する。図５および図９に示すように、リソグラフィパターンの形成方法２００の工程２１２において、アンダー材料層のエッチングを行う。マスク層１１４は、開口１２１に対応した部分がネガ型レジストパターン１２０により覆われておらず、エッチングにより除去される。そのため、ネガ型レジスト層１２０により画定された開口１２１が延伸されてマスク層１１４上に形成される。エッチング工程において、マスク層１１４は、ネガ型レジスト層１２０よりも高いエッチングレートを有する。そのため、開口１２１間の覆われていないレジスト層は、実質的に、エッチング工程により一緒に除去される。第１実施形態において、開口１２１間のＢＡＲＣ材料１１６は、この工程のエッチング工程において除去される。他の実施形態において、開口１２１間のＢＡＲＣ層１１６は、工程２１０において、ポジ型レジストパターン１１８の溶剤を除去するときに、一緒に除去される。
図６および図９を参照する。図６および図９に示すように、リソグラフィパターンの形成方法２００の工程２１４において、ネガ型レジスト層１２０により画定された開口１２１に対応し、アンダー材料層をエッチングすると、ネガ型レジストパターン１２０が除去される。レジスト灰化（ｒｅｓｉｓｔ ａｓｈｉｎｇ）工程では、レジスト材料と、覆われていないＢＡＲＣ材料とを除去する。工程２１４では、湿式化学エッチング工程または乾式プラズマエッチング工程によりネガ型レジスト層１２０を除去する。例えば、酸素プラズマ（ｏｘｙｇｅｎ ｐｌａｓｍａ）エッチングを行い、ネガ型レジスト層１２０を除去する。この他、ＢＡＲＣ層１１６を同様のプラズマエッチング工程により除去してもよい。
図７を参照する。図７は、半導体デバイス１００を示す側面図である。誘電体材料層１１２は、パターニングされたマスク層１１４をハードマスクとして用いてエッチング工程を行い、マスク層１１４により画定された開口を誘電体材料層１１２に形成する。誘電体材料層１１２は、パターニングされたマスク層１１４の開口部分の箇所に対応し、乾式エッチング工程または湿式エッチング工程によりエッチング除去を行い、誘電体材料層１１２上に複数のトレンチまたはコンタクトホールを形成する。マスク層１１４は、材料層１１２よりも高いエッチング耐性を有するため、この工程ではハードマスクとして用いることができる。エッチング工程には、好ましいエッチングガス（例えば、ＨＢｒ、Ｃｌ2、ＳＦ6、Ｏ2、ＡｒまたはＨｅ）を使用してもよい。マスク層１１４はエッチング工程で消費され、残りの部分は図８に示すように除去される。
図１〜図９を参照する。図１〜図９に示すように、本発明は、さらにリソグラフィダブルパターニング工程の形成方法を提供する。このリソグラフィパターンの形成方法は、二重露光と、アンダー材料層または基板のエッチング工程により行い、生産コストおよびＣＤ変異の影響を低減させることができる。他の長所としては、例えば、ポジ型レジストパターン１１８とネガ型レジストパターン１２０との間のオーバーレイエラー（ｏｖｅｒｌａｙ ｅｒｒｏｒ）は、２つの隣接した開口位置を変えるが、開口１２１のサイズを制限し続けることができる点がある。オーバーレイエラーは、各集積回路素子（例えば、コンタクトホールまたは金属線）のサイズを変えることができるため、本発明のリソグラフィダブルパターニングの形成方法２００は発生しない。
マスク層１１４をハードマスクとして用い、アンダー材料層または基板のエッチングを行うため、エッチング耐性が高いマスク層１１４を選択した後、本発明のリソグラフィパターンの形成方法を利用すると、厚い材料層のエッチングを行うことができる。他の実施形態では、アンダー材料層を１つだけのエッチング工程で完成させることができるため、従来のダブルパターニング工程およびダブルエッチング工程よりも生産コスト、製造スループットおよび生産品質において優れている。他の実施形態では、アンダー材料層を除去するエッチング工程においてアンダー材料層１２２をハードマスク（ｈａｒｄ ｍａｓｋ）として用いるため、上述のエッチング工程において、ポジ型パターニングおよびネガ型パターニングにエッチング耐性の効果を与える必要がない。そのため、ポジ型パターニングおよびネガ型パターニングの厚さを低減させることができる。他の実施形態では、マスク層１１４をハードマスクとして用いてアンダー材料層または基板のエッチングを行うため、エッチング耐性の高いマスク層１１４を選択した後、本発明のリソグラフィパターンの形成方法を用いた場合、さらに厚い材料層をエッチングすることができる。
（第２実施形態）
以下、図９〜図１３を基に、本発明の第２実施形態によるリソグラフィパターンの形成方法２００を説明する。第２実施形態では、基板１１０上にアンダー材料層を形成する工程２０２から開始し、第１実施形態と同様に、工程２０４においてポジ型レジストパターン１１８をアンダー材料層上に形成する。
以下、図９〜図１３を基に、本発明の第２実施形態によるリソグラフィパターンの形成方法２００を説明する。第２実施形態では、基板１１０上にアンダー材料層を形成する工程２０２から開始し、第１実施形態と同様に、工程２０４においてポジ型レジストパターン１１８をアンダー材料層上に形成する。
図１０および図９を参照する。図１０および図９に示すように、リソグラフィパターンの形成方法２００の工程２０６において、基板１１０上にネガ型レジストパターン１２０を形成する。図１０に示すように、ネガ型レジスト層１２０は、アンダー材料層上およびポジ型レジストパターン１１８上に形成される。半導体デバイス１３０上をネガ型レジスト層１２０で覆うと、ネガ型レジスト層１２０の頂面がポジ型レジストパターン１１８よりも高いため、ポジ型レジストパターン１１８がネガ型レジスト層１２０により覆われる。第２実施形態では、ポジ型レジストパターン１１８上に形成されたネガ型レジスト層１２０の厚さは５０〜１００Åである。続いて、スピンコーティングを利用して半導体デバイス１００上に平坦面を有するネガ型レジスト層１２０を形成する。第２実施形態において、ポジ型レジストパターン１１８は、工程２１０で使用するエッチャントに対して、ネガ型レジスト層１２０よりもエッチング耐性が低い。他の実施形態において、ポジ型レジストパターン１１８には、化学増幅型レジスト（Ｃｈｅｍｉｃａｌ Ａｍｐｌｉｆｉｅｒ：ＣＡ）が含まれる。化学増幅型レジストには、リソグラフィ露光工程で分解されて酸が発生し、触媒反応で多くの酸を発生させる光酸発生剤（Ｐｈｏｔｏａｃｉｄ Ｇｅｎｅｒａｔｏｒ：ＰＡＧ）が含まれる。他の実施形態において、ネガ型レジストは、ポジ型レジストパターンが発生させた酸に対して不活性である。
図１１および図９を参照する。リソグラフィパターンの形成方法２００の工程２０８において、図１１に示すように、ネガ型レジスト層１２０が第２のリソグラフィ工程によりパターニングされ、ネガ型レジストパターン１２０が形成される。ポジ型レジストパターン１１８と同様に、ネガ型レジストパターン１２０は、複数のネガ型レジスト材料および複数の開口を含む。開口間のアンダー材料層は覆われていない。第２のリソグラフィ工程において、ネガ型レジスト層１２０は、もう一つの所定の集積回路構造パターンの第２のマスクおよびリソグラフィシステムにより露光を行う。第２のリソグラフィパターンの形成工程には、実質的に、レジストのポストエクスポージャーベーク、現像およびハードベークが含まれてもよい。
図１２および図９を参照する。リソグラフィパターンの形成方法２００の工程２１０において、ポジ型レジストパターン１１８を除去する。第２実施形態ではエッチャントを使用するが、このエッチャントに対するエッチング耐性は、ポジ型レジストでは低くてネガ型レジストでは高いため、ポジ型レジストパターン１１８が除去されてネガ型レジストパターンが残される。他の実施形態では、ポジ型レジストパターン１１８を選択的に除去するため、有機エッチャントを使用することができる。第２実施形態において、ネガ型レジストパターン１２０の開口に対応したＢＡＲＣ層は、上述のエッチング工程において部分的または完全に除去される。ポジ型レジストパターン１１８が除去されると、図１２に示すように、ネガ型レジスト層１２０中に複数の開口１２１が形成される。開口１２１は、第１のマスクと第２のマスクとにより画定されて上述の工程により形成され、コンタクトホールまたはトレンチが形成される。
第２実施形態のリソグラフィパターンの形成方法２００は、ネガ型レジスト層の開口１２１を形成した後、第１実施形態で述べた後続工程をさらに行う。例えば、第１実施形態の工程２１２と同様に、リソグラフィパターンの形成方法２００は、図１３に示すようにマスク層１１４のエッチングを行う工程２１２をさらに行う。第２実施形態の工程２１４では、図６に示す第１実施形態の工程２１４と同様に、ネガ型レジスト層１２０を除去する。また、リソグラフィパターンの形成方法２００は、マスク層１１４下にある誘電体材料層１１２のエッチングを行い、マスク層を除去する工程をさらに行う。
本発明のリソグラフィパターンの形成方法２００の他の実施形態には、上述したように、本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。第２実施形態において、複数のコンタクトホールがポジ型レジストパターン１１８とネガ型レジストパターン１２０とにより画定され、誘電体材料層１１２上に形成される。なお、他の実施形態では、複数のトレンチがポジ型レジストパターン１１８とネガ型レジストパターン１２０とにより画定され、誘電体材料層１１２上に形成されてもよい。また他の実施形態では、ＢＡＲＣ層および／またはマスク層が形成されなくともよい。さらに他の実施形態では、ポジ型レジストパターン１１８およびネガ型レジストパターン１２０を基板１１０上に直接形成させてもよい。
露光用の放射ビームは、例えば、波長２４８ｎｍのフッ化クリプトンエキシマレーザ（ＫｒＦ ｅｘｃｉｍｅｒ ｌａｓｅｒ）または波長１９３ｎｍのフッ化アルゴンエキシマレーザ（ＡｒＦ ｅｘｃｉｍｅｒ ｌａｓｅｒ）などの紫外線または深紫外線（ｅｘｔｒｅｍｅ ｕｌｔｒａｖｉｏｌｅｔ：ＥＵＶ）でもよい。リソグラフィパターンの形成工程では、軸上（ｏｎ−ａｘｉｓ）、軸外（ｏｆｆ−ａｘｉｓ）、四極子（ｑｕａｄｒｉｐｏｌｅ）、双極子（ｄｉｐｏｌｅ）の露光技術など、他の露光モードまたは技術が利用されてもよい。リソグラフィパターンの形成工程は、マスクレスリソグラフィ（ｍａｓｋｌｅｓｓ ｌｉｔｈｏｇｒａｐｈｙ）、電子ビーム描画（ｅｌｅｃｔｒｏｎ−ｂｅａｍ ｗｒｉｔｉｎｇ）、イオンビーム露光（ｉｏｎ−ｂｅａｍ ｗｒｉｔｉｎｇ）、分子インプリント（ｍｏｌｅｃｕｌａｒ ｉｍｐｒｉｎｔ）など、他の方法で代替してもよい。第１のマスクおよび第２のマスクは、他のリソグラフィパターンの形成技術と組み合わせて使用してもよい。例えば、第１のマスクまたは第２のマスクのパターニングには、バイナリマスク（ｂｉｎａｒｙ ｍａｓｋ）よりも優れたパターニングを形成させることができる位相ソフトマスク（Ｐｈａｓｅ Ｓｈｉｆｔ Ｍａｓｋ：ＰＳＭ）を使用してもよい。
第２実施形態では、ポジ型レジストパターンに、化学増幅型レジストが含まれるが、他の実施形態では、ネガ型レジストパターンに、酸に対して不活性な材料が含まれてもよい。さらに他の実施形態では、ネガ型レジスト層に、合成ゴム系樹脂（ｓｙｎｔｈｅｔｉｃ ｒｕｂｂｅｒ ｒｅｓｉｎ）、ビス−アクリルアミド（ｂｉｓ−ａｃｒｙｌａｍｉｄｅ）および芳香族系溶剤（ａｒｏｍａｔｉｃ ｓｏｌｖｅｎｔ）が含まれてもよい。ポジ型レジスト層には、ノボラック樹脂（ｎｏｖｏｌａｃ ｒｅｓｉｎ）、感光剤（Ｐｈｏｔｏａｃｔｉｖｅ Ｃｏｍｐｏｕｎｄ：ＰＡＣ）として用いるジアゾナフトキノン（ｄｉａｚｏｎａｐｈｔｈｏｑｕｉｎｏｎｅ）、溶剤として用いるメトキシポリエチレングリコール（ＰＧＭＥ）が含まれている。他の実施形態において、ネガ型レジスト層は、シリコン含有材料であるため、ネガ型レジストは、ポジ型レジストよりも高いエッチング耐性を有する。
上述したように、ポジ型レジストパターンの除去工程２１０は、工程２０８と一緒に実施される。例えば、ネガ型レジスト層の現像に用いる現像溶液を用い、ポジ型レジストパターンを同時に除去することができるように調整または設定を行うことができる。
他の実施形態のリソグラフィパターンの形成方法２００では、ネガ型レジスト層１２０を形成する前に、ポジ型レジストパターン１１８のレジスト硬化工程を行ってもよい。硬化工程により第１のレジストパターン１１８が硬化されるため、ネガ型レジスト層が形成されるときのリソグラフィパターンの製造工程により変形されない。この硬化工程には、熱硬化工程、または、紫外線硬化、イオンボンバード（ｉｏｎ−ｉｍｐｌａｎｔ ｂｏｍｂａｒｄ）、電子ビーム処理もしくはこれらの工程の組み合わせを含む。他の実施形態では、第２のリソグラフィ工程を行う前に、第１のレジストパターン１１８上に１層の材料を形成して覆い、ポジ型レジスト材料の強化または保護を行う。ポジ型レジストパターン１１８上に形成され、保護機能を提供するこの層は、例えば、厚さが５０〜５００ÅのＢＡＲＣ材料である高分子材料からなってもよい。
本発明は、リソグラフィパターンの形成方法を提供する。このリソグラフィパターンの形成方法は、複数の開口を含む第１のレジストパターンを基板上に形成する工程と、第１のレジストパターンの開口の間に位置し、少なくとも１つの開口を含んだ第２のレジストパターンを基板上に形成する工程と、第１のレジストパターンを除去し、第１のレジストパターンが覆う基板の一部を露出させる工程と、を含む。
本発明のリソグラフィパターンの形成方法は、第１のレジストパターンがポジ型レジスト材料を含み、第２のレジストパターンがネガ型レジスト材料を含む。エッチング工程において、第１のレジストパターンは、第２のレジストパターンよりも高いエッチングレートを有する。第１レジストパターンを除去する工程には、エッチング工程を行い、第２のレジストパターンから第１のレジストパターンを選択的に除去する工程が含まれる。第１のレジストパターンを除去する工程には、溶剤を施して第１のレジストパターンを溶解させる工程がさらに含まれる。第１のレジストパターンを除去する工程には、第１のレジストパターンを溶解させるが、第２のレジストパターンは溶解させない溶剤を施し、第１のレジストパターンを溶解させる工程が含まれる。第１のレジストパターンを除去した後、第２のレジストパターンの少なくとも１つの開口部分の対した箇所にエッチングを行う工程をさらに行う。基板のエッチング工程は、基板上に複数のコンタクトホールを形成させる。基板をエッチングする工程を行うことにより、基板上に複数のトレンチを形成する。
本発明の他の実施形態は、リソグラフィダブルパターニングの形成方法をさらに提供する。このリソグラフィダブルパターニングの形成方法は、複数のポジ型レジスト材料を含むポジ型レジストパターンを基板上に形成する工程と、ネガ型レジスト層により頂面が覆われていないポジ型レジスト材料間に画定された複数の開口間にネガ型レジスト層を基板上に形成する工程と、ネガ型レジスト層に露光を行い、複数の露光されていないネガ型レジスト材料を基板上に画定させる工程と、溶剤を施し、ポジ型レジストパターンを除去する工程と、を含む。
本実施形態によるパターニングの形成方法は、ＰＧＭＥに溶剤を施し、ポジ型レジストパターンを除去する工程は、現像液（ｄｅｖｅｌｏｐｉｎｇ ｓｏｌｕｔｉｏｎ）を施し、ポジ型レジストパターンと、未露光のネガ型レジスト材料とを除去する。ネガ型レジスト層は、スピンコーティング方法により形成する。スピンコーティング方法は、回転速度を調整し、第１のポジ型レジストパターンよりも薄いネガ型レジスト層を形成する。このスピンコーティング方法は、ネガ型レジスト層の表面張力を調整し、第１のポジ型レジストパターンよりも薄いネガ型レジスト層を形成する工程を含む。
本発明の他の実施形態は、リソグラフィダブルパターニングの形成方法を提供する。このリソグラフィダブルパターニングの形成方法は、基板上にポジ型レジストパターンを形成する工程と、基板上およびポジ型レジストパターン上にネガ型レジスト層を形成する工程と、ネガ型レジスト層にパターニングを行い、基板上にネガ型レジストパターンを形成する工程と、エッチング工程によりポジ型レジストパターンを選択的に除去し、ネガ型レジストパターンを画定し、複数の開口を形成する工程と、を含む。
本実施形態によるパターニングの形成方法は、ネガ型レジスト層は、ポジ型レジストパターンよりも高い頂面を有する。ネガ型レジスト層の厚さは、ポジ型レジストパターンよりも大きく、５０〜１００Åである。基板は半導体材料層である。基板は、半導体材料層上にある誘電体材料層をさらに含む。リソグラフィパターニングの形成方法は、ネガ型レジストパターンが画定した開口に対応した基板の箇所にエッチングを行う工程をさらに含む。
当該分野の技術を熟知するものが理解できるように、本発明の好適な実施形態を前述の通り開示したが、これらは決して本発明を限定するものではない。本発明の主旨と領域を脱しない範囲内で各種の変更や修正を加えることができる。従って、本発明の特許請求の範囲は、このような変更や修正を含めて広く解釈されるべきである。
１００ 半導体デバイス
１１０ 基板
１１２ 材料層
１１４ マスク層
１１６ 材料層
１１８ ポジ型レジストパターン
１２０ ネガ型レジストパターン
１２１ 開口
１２２ アンダー材料層
１３０ 半導体デバイス
１１０ 基板
１１２ 材料層
１１４ マスク層
１１６ 材料層
１１８ ポジ型レジストパターン
１２０ ネガ型レジストパターン
１２１ 開口
１２２ アンダー材料層
１３０ 半導体デバイス
Claims (15)
- 複数の開口を含む第１のレジストパターンを基板上に形成する工程と、
前記第１のレジストパターンの前記複数の開口の間に、少なくとも１つの開口を含む第２のレジストパターンを形成する工程と、
前記第１のレジストパターンを除去し、前記第１のレジストパターンで覆われている前記基板の一部を露出させる工程と、を含むことを特徴とするリソグラフィパターンの形成方法。 - 前記第１のレジストパターンはポジ型レジスト材料を含み、
前記第２のレジストパターンはネガ型レジスト材料を含むことを特徴とする請求項１に記載のリソグラフィパターンの形成方法。 - 前記第１のレジストパターンは、前記第２のレジストパターンよりも高いエッチングレートを有することを特徴とする請求項１に記載のリソグラフィパターンの形成方法。
- 前記第１のレジストパターンを除去する工程は、
エッチング工程を行い、前記第２のレジストパターンに対し、前記第１のレジストパターンを選択的に除去する工程を含むことを特徴とする請求項１に記載のリソグラフィパターンの形成方法。 - 前記第１のレジストパターンを除去する工程は、
前記第１のレジストパターンは溶解可能であるが、前記第２のレジストパターンは溶解不能である溶剤を施し、前記第１のレジストパターンを溶解させる工程を含むことを特徴とする請求項１に記載のリソグラフィパターンの形成方法。 - 前記第１のレジストパターンを除去する工程を行った後に、
前記第２のレジストパターンに対応した前記基板の前記少なくとも１つの開口の部分にエッチングを行い、前記基板上に複数のコンタクトホールを形成する工程をさらに行うことを特徴とする請求項１に記載のリソグラフィパターンの形成方法。 - 前記第１のレジストパターンを除去する工程を行った後に、
前記第２のレジストパターンの前記少なくとも１つの開口の部分に対し、前記基板をエッチングし、前記基板上に複数のトレンチを形成する工程をさらに行うことを特徴とする請求項１に記載のリソグラフィパターンの形成方法。 - 複数のポジ型レジスト材料を含むポジ型レジストパターンを基板上に形成する工程と、
ネガ型レジスト層により覆われていない頂面を含んだ前記複数のポジ型レジスト材料の間に形成した前記ネガ型レジスト層を前記基板上に形成する工程と、
前記ネガ型レジスト層に対して露光を行い、前記基板上に複数の露光されていないネガ型レジスト材料を画定させる工程と、
溶剤を施し、前記ポジ型レジストパターンを除去する工程と、を含むことを特徴とするリソグラフィパターンの形成方法。 - 前記溶剤を施し、前記ポジ型レジストパターンを除去する工程は、
現像液を施し、前記ポジ型レジストパターンおよび前記複数の露光されていないネガ型レジスト材料を除去する工程を含むことを特徴とする請求項８に記載のリソグラフィパターンの形成方法。 - 前記ネガ型レジスト層は、回転速度を調整し、第１のポジ型レジストパターンよりも薄い前記ネガ型レジスト層を形成することが可能なスピンコーティング方法を用いて形成されることを特徴とする請求項８に記載のリソグラフィパターンの形成方法。
- 前記ネガ型レジスト層は、前記ネガ型レジスト層の表面張力を調整し、第１のポジ型レジストパターンよりも薄い前記ネガ型レジスト層を形成するスピンコーティング方法を用いて形成されることを特徴とする請求項８に記載のリソグラフィパターンの形成方法。
- ポジ型レジストパターンを基板上に形成する工程と、
前記基板上および前記ポジ型レジストパターン上にネガ型レジスト層を形成する工程と、
前記ネガ型レジスト層に対してパターニングを行い、前記基板上にネガ型レジストパターンを形成する工程と、
エッチング工程により前記ポジ型レジストパターンを選択的に除去し、前記ネガ型レジストパターンにより画定される複数の開口を形成する工程と、を含むことを特徴とするリソグラフィパターンの形成方法。 - 前記ネガ型レジスト層は、前記ポジ型レジストパターンよりも高い頂面を有することを特徴とする請求項１２に記載のリソグラフィパターンの形成方法。
- 前記基板は、半導体材料層と、前記半導体材料層上に形成された誘電体材料層とを含むことを特徴とする請求項１２に記載のリソグラフィパターンの形成方法。
- 前記ネガ型レジストパターンにより画定された前記複数の開口に対応し、前記基板をエッチングする工程をさらに含むことを特徴とする請求項１２に記載のリソグラフィパターンの形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12/047,086 | 2008-03-12 | ||
| US12/047,086 US8048616B2 (en) | 2008-03-12 | 2008-03-12 | Double patterning strategy for contact hole and trench in photolithography |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009218556A true JP2009218556A (ja) | 2009-09-24 |
| JP4890524B2 JP4890524B2 (ja) | 2012-03-07 |
Family
ID=41063426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008268135A Active JP4890524B2 (ja) | 2008-03-12 | 2008-10-17 | リソグラフィパターンの形成方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US8048616B2 (ja) |
| JP (1) | JP4890524B2 (ja) |
| KR (1) | KR101079014B1 (ja) |
| CN (1) | CN101533218B (ja) |
| TW (1) | TWI380350B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014130364A (ja) * | 2014-02-12 | 2014-07-10 | Hoya Corp | 光学素子の製造方法、光学素子 |
| JP2015146031A (ja) * | 2015-03-23 | 2015-08-13 | Hoya株式会社 | 光学素子の製造方法、光学素子 |
Families Citing this family (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8741552B2 (en) | 2009-02-11 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench in photolithography |
| US7972926B2 (en) | 2009-07-02 | 2011-07-05 | Micron Technology, Inc. | Methods of forming memory cells; and methods of forming vertical structures |
| CN102147568A (zh) * | 2010-02-09 | 2011-08-10 | 台湾积体电路制造股份有限公司 | 光刻图案化方法及双重图案化方法 |
| JP2012174976A (ja) * | 2011-02-23 | 2012-09-10 | Tokyo Electron Ltd | パターンの形成方法 |
| US9081280B2 (en) | 2011-02-24 | 2015-07-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Photoresist having improved extreme-ultraviolet lithography imaging performance |
| US8598712B2 (en) | 2011-06-20 | 2013-12-03 | United Microelectronics Corp. | Semiconductor structure formed by double patterning technique |
| US9105590B2 (en) | 2011-08-10 | 2015-08-11 | United Microelectronics Corp. | Semiconductor structure having material layers which are level with each other and manufacturing method thereof |
| US8691651B2 (en) | 2011-08-25 | 2014-04-08 | United Microelectronics Corp. | Method of forming non-planar FET |
| US8470515B2 (en) * | 2011-09-15 | 2013-06-25 | Nanya Technology Corp. | Method of forming an etch mask |
| US8729716B2 (en) | 2011-10-31 | 2014-05-20 | United Microelectronics Corp. | Alignment accuracy mark |
| US8546202B2 (en) | 2011-11-09 | 2013-10-01 | United Microelectronics Corp. | Manufacturing method for semiconductor structures |
| CN102402138A (zh) * | 2011-11-18 | 2012-04-04 | 深圳市华星光电技术有限公司 | 完成小线距的导线制作方法 |
| US8486587B2 (en) | 2011-12-20 | 2013-07-16 | United Microelectronics Corp. | Method for correcting layout pattern and method for manufacturing photomask |
| US9142421B2 (en) | 2011-12-29 | 2015-09-22 | Intel Corporation | Double patterning lithography techniques |
| US8785115B2 (en) | 2012-02-09 | 2014-07-22 | United Microelectronics Corp. | Photoresist removal method and patterning process utilizing the same |
| US8778604B2 (en) | 2012-04-24 | 2014-07-15 | United Microelectronics Corp. | Mask set for double exposure process and method of using the mask set |
| US9104833B2 (en) | 2012-04-24 | 2015-08-11 | United Microelectronics Corp. | Mask set for double exposure process and method of using the mask set |
| US9256133B2 (en) * | 2012-07-13 | 2016-02-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Apparatus and method for developing process |
| US9171898B2 (en) | 2012-11-13 | 2015-10-27 | United Microelectronics Corp. | Method for manufacturing semiconductor layout pattern, method for manufacturing semiconductor device, and semiconductor device |
| US8930860B2 (en) | 2012-11-14 | 2015-01-06 | United Microelectronics Corp. | Layout decomposition method and method for manufacturing semiconductor device applying the same |
| US8739083B1 (en) | 2012-11-14 | 2014-05-27 | United Microelectronics Corp. | Layout decomposition method and method for manufacturing semiconductor device applying the same |
| US8741507B1 (en) | 2013-01-16 | 2014-06-03 | United Microelectronics Corp. | Method for separating photomask pattern |
| US8701052B1 (en) | 2013-01-23 | 2014-04-15 | United Microelectronics Corp. | Method of optical proximity correction in combination with double patterning technique |
| US8627242B1 (en) | 2013-01-30 | 2014-01-07 | United Microelectronics Corp. | Method for making photomask layout |
| US8822328B1 (en) | 2013-03-07 | 2014-09-02 | United Microelectronics Corp. | Method for patterning semiconductor structure |
| US8951918B2 (en) | 2013-03-27 | 2015-02-10 | United Microelectronics Corp. | Method for fabricating patterned structure of semiconductor device |
| US9230812B2 (en) | 2013-05-22 | 2016-01-05 | United Microelectronics Corp. | Method for forming semiconductor structure having opening |
| US9274413B2 (en) | 2013-09-11 | 2016-03-01 | United Microelectronics Corp. | Method for forming layout pattern |
| US9177797B2 (en) * | 2013-12-04 | 2015-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Lithography using high selectivity spacers for pitch reduction |
| US9685507B2 (en) | 2015-06-25 | 2017-06-20 | International Business Machines Corporation | FinFET devices |
| TWI658483B (zh) * | 2016-04-08 | 2019-05-01 | 許銘案 | 充電線圈及其製造方法 |
| US9882028B2 (en) * | 2016-06-29 | 2018-01-30 | International Business Machines Corporation | Pitch split patterning for semiconductor devices |
| US10515847B2 (en) * | 2017-09-29 | 2019-12-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for forming vias and method for forming contacts in vias |
| CN108231796B (zh) * | 2018-01-03 | 2021-01-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58193544A (ja) * | 1982-05-07 | 1983-11-11 | Fujitsu Ltd | レジストパタ−ン形成方法 |
| JPS60231327A (ja) * | 1984-04-30 | 1985-11-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | レジスト・パタ−ンの形成方法 |
| JPS62166520A (ja) * | 1986-01-20 | 1987-07-23 | Nec Corp | 微細パタ−ンのパタ−ニング法 |
| JPH0253060A (ja) * | 1988-08-18 | 1990-02-22 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH03270227A (ja) * | 1990-03-20 | 1991-12-02 | Mitsubishi Electric Corp | 微細パターンの形成方法 |
| JPH0471222A (ja) * | 1990-07-12 | 1992-03-05 | Oki Electric Ind Co Ltd | パターン形成方法 |
| JPH05136033A (ja) * | 1991-11-13 | 1993-06-01 | Hitachi Ltd | パターン形成方法及びその装置 |
| US5328810A (en) * | 1990-05-07 | 1994-07-12 | Micron Technology, Inc. | Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process |
| JPH07130631A (ja) * | 1993-11-05 | 1995-05-19 | Sanyo Electric Co Ltd | パターン形成方法及びそれを利用した半導体記憶装置の製造方法 |
| JPH10150027A (ja) * | 1996-11-19 | 1998-06-02 | Nittetsu Semiconductor Kk | 半導体装置の微細レジストパターンの形成方法 |
| JPH11283905A (ja) * | 1998-03-30 | 1999-10-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2004515058A (ja) * | 2000-11-21 | 2004-05-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | コンタクトホールパターニングのための明視野イメージ反転 |
| JP2008072101A (ja) * | 2006-09-12 | 2008-03-27 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| JP2009003160A (ja) * | 2007-06-21 | 2009-01-08 | Tokyo Ohka Kogyo Co Ltd | ポジ型レジスト組成物およびレジストパターン形成方法 |
| JP2009053547A (ja) * | 2007-08-28 | 2009-03-12 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法及び被覆膜形成用材料 |
| WO2009054413A1 (ja) * | 2007-10-25 | 2009-04-30 | Nissan Chemical Industries, Ltd. | 半導体装置の作製方法 |
| WO2009078207A1 (ja) * | 2007-12-14 | 2009-06-25 | Jsr Corporation | パターン形成方法 |
| JP2009194248A (ja) * | 2008-02-15 | 2009-08-27 | Tokyo Electron Ltd | パターン形成方法、半導体製造装置及び記憶媒体 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02125620A (ja) | 1988-11-05 | 1990-05-14 | Mitsubishi Electric Corp | パターン形成方法 |
| US5667940A (en) * | 1994-05-11 | 1997-09-16 | United Microelectronics Corporation | Process for creating high density integrated circuits utilizing double coating photoresist mask |
| US6221562B1 (en) * | 1998-11-13 | 2001-04-24 | International Business Machines Corporation | Resist image reversal by means of spun-on-glass |
| KR20000045425A (ko) | 1998-12-30 | 2000-07-15 | 김영환 | 반도체 소자의 미세패턴 형성방법 |
| JP3974295B2 (ja) | 1999-09-24 | 2007-09-12 | 株式会社東芝 | パターン形成方法 |
| JP2001251038A (ja) | 2000-03-03 | 2001-09-14 | Nippon Mektron Ltd | 回路基板のレジストパタ−ン形成法 |
| US7399709B1 (en) * | 2002-09-27 | 2008-07-15 | Taiwan Semiconductor Manufacturing Co., Ltd. | Complementary replacement of material |
| JP3884415B2 (ja) | 2003-07-22 | 2007-02-21 | 株式会社東芝 | パターン形成方法及び半導体装置の製造方法 |
| US7910288B2 (en) * | 2004-09-01 | 2011-03-22 | Micron Technology, Inc. | Mask material conversion |
| US7482280B2 (en) | 2005-08-15 | 2009-01-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming a lithography pattern |
| US7935477B2 (en) | 2007-11-30 | 2011-05-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Double patterning strategy for contact hole and trench |
-
2008
- 2008-03-12 US US12/047,086 patent/US8048616B2/en not_active Expired - Fee Related
- 2008-10-07 TW TW097138587A patent/TWI380350B/zh active
- 2008-10-13 CN CN2008101618792A patent/CN101533218B/zh active Active
- 2008-10-17 KR KR1020080102004A patent/KR101079014B1/ko active IP Right Grant
- 2008-10-17 JP JP2008268135A patent/JP4890524B2/ja active Active
-
2011
- 2011-10-17 US US13/274,840 patent/US8450052B2/en active Active
Patent Citations (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58193544A (ja) * | 1982-05-07 | 1983-11-11 | Fujitsu Ltd | レジストパタ−ン形成方法 |
| JPS60231327A (ja) * | 1984-04-30 | 1985-11-16 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | レジスト・パタ−ンの形成方法 |
| JPS62166520A (ja) * | 1986-01-20 | 1987-07-23 | Nec Corp | 微細パタ−ンのパタ−ニング法 |
| JPH0253060A (ja) * | 1988-08-18 | 1990-02-22 | Matsushita Electron Corp | 半導体装置の製造方法 |
| JPH03270227A (ja) * | 1990-03-20 | 1991-12-02 | Mitsubishi Electric Corp | 微細パターンの形成方法 |
| US5328810A (en) * | 1990-05-07 | 1994-07-12 | Micron Technology, Inc. | Method for reducing, by a factor or 2-N, the minimum masking pitch of a photolithographic process |
| JPH0471222A (ja) * | 1990-07-12 | 1992-03-05 | Oki Electric Ind Co Ltd | パターン形成方法 |
| JPH05136033A (ja) * | 1991-11-13 | 1993-06-01 | Hitachi Ltd | パターン形成方法及びその装置 |
| JPH07130631A (ja) * | 1993-11-05 | 1995-05-19 | Sanyo Electric Co Ltd | パターン形成方法及びそれを利用した半導体記憶装置の製造方法 |
| JPH10150027A (ja) * | 1996-11-19 | 1998-06-02 | Nittetsu Semiconductor Kk | 半導体装置の微細レジストパターンの形成方法 |
| JPH11283905A (ja) * | 1998-03-30 | 1999-10-15 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP2004515058A (ja) * | 2000-11-21 | 2004-05-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | コンタクトホールパターニングのための明視野イメージ反転 |
| JP2008072101A (ja) * | 2006-09-12 | 2008-03-27 | Hynix Semiconductor Inc | 半導体素子の微細パターン形成方法 |
| JP2009003160A (ja) * | 2007-06-21 | 2009-01-08 | Tokyo Ohka Kogyo Co Ltd | ポジ型レジスト組成物およびレジストパターン形成方法 |
| JP2009053547A (ja) * | 2007-08-28 | 2009-03-12 | Tokyo Ohka Kogyo Co Ltd | パターン形成方法及び被覆膜形成用材料 |
| WO2009054413A1 (ja) * | 2007-10-25 | 2009-04-30 | Nissan Chemical Industries, Ltd. | 半導体装置の作製方法 |
| WO2009078207A1 (ja) * | 2007-12-14 | 2009-06-25 | Jsr Corporation | パターン形成方法 |
| JP2009194248A (ja) * | 2008-02-15 | 2009-08-27 | Tokyo Electron Ltd | パターン形成方法、半導体製造装置及び記憶媒体 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014130364A (ja) * | 2014-02-12 | 2014-07-10 | Hoya Corp | 光学素子の製造方法、光学素子 |
| JP2015146031A (ja) * | 2015-03-23 | 2015-08-13 | Hoya株式会社 | 光学素子の製造方法、光学素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101533218A (zh) | 2009-09-16 |
| KR20090097765A (ko) | 2009-09-16 |
| TWI380350B (en) | 2012-12-21 |
| US20120034778A1 (en) | 2012-02-09 |
| CN101533218B (zh) | 2012-05-30 |
| TW200939300A (en) | 2009-09-16 |
| US8450052B2 (en) | 2013-05-28 |
| JP4890524B2 (ja) | 2012-03-07 |
| KR101079014B1 (ko) | 2011-11-01 |
| US8048616B2 (en) | 2011-11-01 |
| US20090233238A1 (en) | 2009-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4890524B2 (ja) | リソグラフィパターンの形成方法 | |
| US8940643B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
| US8222151B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
| US9418862B2 (en) | Method for integrated circuit patterning | |
| JP4885930B2 (ja) | リソグラフィによるダブルパターンニング方法 | |
| US8470708B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
| US8741552B2 (en) | Double patterning strategy for contact hole and trench in photolithography | |
| US7354847B2 (en) | Method of trimming technology | |
| US8039195B2 (en) | Si device making method by using a novel material for packing and unpacking process | |
| US20070264828A1 (en) | Method for forming fine pattern of semiconductor device | |
| US20130175658A1 (en) | Tone inversion with partial underlayer etch for semiconductor device formation | |
| US20110059407A1 (en) | Double patterning strategy for forming fine patterns in photolithography | |
| TWI515768B (zh) | 微影圖案化方法及雙重圖案化方法 | |
| US7387869B2 (en) | Method of forming pattern for semiconductor device | |
| CN110941148B (zh) | 半导体装置的制造方法 | |
| US9396966B1 (en) | Patterning method and semiconductor structure | |
| KR101163133B1 (ko) | 반도체 소자의 미세 패턴 형성방법 | |
| JP2010087298A (ja) | 半導体装置の製造方法 | |
| JP2005150271A (ja) | パターン形成方法 | |
| JPH09129639A (ja) | 絶縁膜の平坦化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110118 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110614 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111122 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4890524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141222 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |