CN108231796B - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN108231796B
CN108231796B CN201810004159.9A CN201810004159A CN108231796B CN 108231796 B CN108231796 B CN 108231796B CN 201810004159 A CN201810004159 A CN 201810004159A CN 108231796 B CN108231796 B CN 108231796B
Authority
CN
China
Prior art keywords
hole
photoresist layer
layer
photoresist
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810004159.9A
Other languages
English (en)
Other versions
CN108231796A (zh
Inventor
朱磊
汪直超
薛锐
朱晓东
谭倩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chongqing BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chongqing BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201810004159.9A priority Critical patent/CN108231796B/zh
Publication of CN108231796A publication Critical patent/CN108231796A/zh
Application granted granted Critical
Publication of CN108231796B publication Critical patent/CN108231796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

本发明提供一种阵列基板的制作方法，包括：在玻璃基板上依次形成栅极层、栅极绝缘层及钝化层；在所述钝化层上形成第一光刻胶层；基于预设通孔图案，通过曝光显影，对所述第一光刻胶层上的所述预设通孔图案区域进行刻蚀，以形成贯穿所述第一光刻胶层的第一通孔；在形成有所述第一通孔的第一光刻胶层上形成平整的第二光刻胶层；将所述预设通孔图案相对于所述第一通孔偏移预设距离；再次进行曝光显影，对所述第二光刻胶层进行刻蚀，以形成第二通孔；在与所述玻璃基板垂直的方向上沿所述第二通孔形成依次贯穿所述钝化层和所述栅极绝缘层的目标通孔。利用该制作方法可形成具有较小尺寸的通孔，为实现窄边框、布线精细化及提高开口率提供了可能。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术及显示设备制作领域，尤其涉及一种阵列基板的制作方法，以及相应的显示装置。
背景技术
TFT-LCD，即薄膜晶体管(Thin Film Transistor，简称：TFT)液晶显示器(LiquidCrystal Display，简称：LCD)基本结构包括阵列基板(Array Substrate)和彩膜基板(CFSubstrate)。窄边框化以及布线精细化的趋势，提高开口率，是目前TFT-LCD发展的趋势,通过对阵列基板上通孔的设计可达到上述目的。
目前TFT-LCD领域阵列基板上通孔制备方法(以栅极处通孔为例)：首先在基板上依次形成栅极、栅极绝缘层、钝化层，涂布光刻胶，并进行曝光显影，形成目标通孔图案，经过干法刻蚀以及光刻胶剥离形成目标通孔。通孔关键尺寸的减小，为实现窄边框、布线精细化以及提高开口率提供了一种可能。但受制于曝光的精度，当通孔的关键尺寸减小到一定程度，对曝光设备以及光刻工艺都提出了更高的要求。
发明内容
本发明的目的旨在提供一种阵列基板的制作方法，利用该制作方法可在阵列基板上形成较小尺寸的通孔。
本发明的另一目的是提供另一种阵列基板的制作方法，同理，利用该制作方法可在阵列基板上形成较小尺寸的通孔。
本命发明的又一目的是提供一种利用上述任意一种制作方法形成的阵列基板，该阵列基板具有较小尺寸的通孔。
本发明的再一目的是提供一种显示装置，该显示装置包括所述阵列基板。
为了实现上述目的，本发明提供以下技术方案：
本发明提供一种阵列基板的制作方法，其包括如下步骤：在玻璃基板上依次形成栅极层、栅极绝缘层及钝化层；在所述钝化层上形成第一光刻胶层；基于预设通孔图案，通过曝光显影，对所述第一光刻胶层上的所述预设通孔图案区域进行刻蚀，以形成贯穿所述第一光刻胶层的第一通孔；在形成有所述第一通孔的第一光刻胶层上形成平整的第二光刻胶层，所述第二光刻胶层与所述第一光刻胶层的正负性相反；将所述预设通孔图案相对于所述第一通孔偏移预设距离；再次进行曝光显影，对所述第二光刻胶层进行刻蚀，以在所述第一通孔所处区域内形成贯穿所述第一光刻胶层与第二光刻胶层的第二通孔；所述预设距离与所述第二通孔的直径相等，所述第二通孔的直径小于所述第一通孔的直径；在与所述玻璃基板垂直的方向上沿所述第二通孔形成依次贯穿所述钝化层和所述栅极绝缘层的目标通孔，所述目标通孔的直径与所述第二通孔的直径相同。
进一步地，所述在与所述玻璃基板垂直的方向上沿所述第二通孔形成依次贯穿所述钝化层和所述栅极绝缘层的目标通孔的步骤之后，还包括：清除所述第一光刻胶层和所述第二光刻胶层。
优选地，通过在所述第一光刻胶层之上设置光罩以实现曝光显影进而形成所述第一通孔，通过将所述光罩在与所述第二光刻胶层平行的平面内相对于所述第一通孔对应的位置移动特定距离以实现曝光显影进而形成所述第二通孔。
可选地，通过在所述第一光刻胶层之上设置第一光罩以实现曝光显影进而形成所述第一通孔，通过在所述第二光刻胶层之上设置第二光罩以实现曝光显影进而形成所述第二通孔，所述第一光罩与所述第二光罩的预设通孔图案不同。
较佳地，采用干法刻蚀形成所述目标通孔。
本发明还提供另一种阵列基板的制作方法，其包括如下步骤：在玻璃基板上依次形成栅极绝缘层、数据线层及钝化层；在所述钝化层上形成第一光刻胶层；基于预设通孔图案，通过曝光显影，对所述第一光刻胶层上的所述预设通孔图案区域进行刻蚀，以形成贯穿所述第一光刻胶层的第一通孔；在形成有所述第一通孔的第一光刻胶层上形成平整的第二光刻胶层，所述第二光刻胶层与所述第一光刻胶层的正负性相反；将所述预设通孔图案相对于所述第一通孔偏移预设距离；再次进行曝光显影，对所述第二光刻胶层进行刻蚀，以在所述第一通孔所处区域内形成贯穿所述第一光刻胶层与第二光刻胶层的第二通孔；所述预设距离与所述第二通孔的直径相等，所述第二通孔的直径小于所述第一通孔的直径；在与所述玻璃基板垂直的方向上沿所述第二通孔形成贯穿所述钝化层的目标通孔，所述目标通孔的直径与所述第二通孔的直径相同。
进一步地，所述在与所述玻璃基板垂直的方向上沿所述第二通孔形成贯穿所述钝化层的目标通孔的步骤之后，还包括：清除所述第一光刻胶层和所述第二光刻胶层。
优选地，通过在所述第一光刻胶层之上设置光罩以实现曝光显影进而形成所述第一通孔，通过将所述光罩在与所述第二光刻胶层平行的平面内相对与所述第一通孔对应的位置移动特定距离以实现曝光显影进而形成所述第二通孔。
相应地，本发明还提供一种阵列基板，运用上述任一项技术方案所述的阵列基板的制作方法制作。
相应地，本发明还提供一种显示装置，其包括上述任一项技术方案所述的阵列基板。
相比现有技术，本发明的方案具有以下优点：
本发明的阵列基板的制作方法中，受制于曝光显影的精度，需要先形成所述第一光刻胶层及相应的第一通孔，进而在所述第一光刻胶层和所述第一通孔的基础上形成所述第二光刻胶层及相应的第二通孔，由于所述第一光刻胶层和第二光刻胶层的正负性相反，因此通过将所述第一通孔和第二通孔进行错位可以形成具有较小尺寸的目标通孔。
本发明的阵列基板的制作方法中，通过设置所述光罩以形成所述第一通孔，并通过将所述光罩移动特定距离以形成所述第二通孔，减少了光罩的使用量，降低了生产成本。
本发明的阵列基板采用所述阵列基板的制作方法制作而成，可形成具有较小尺寸的目标通孔，有利于提高该阵列基板的开口率。
本发明的显示装置包括所述阵列基板，因此具有所述阵列基板的优点，由于可形成具有较小尺寸的目标通孔，因此可提高实现所述显示装置的窄边框化以及布线精细化的可能性。
本发明附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明的阵列基板的制作方法的一种典型实施例的流程框图；
图2为基于图1的制作方法而形成的阵列基板的一种实施例的局部结构示意图，为便于说明，示出了第一光刻胶层；
图3为基于图1的制作方法而形成的阵列基板的一种实施例的局部结构示意图，为便于说明，示出了第一光刻胶层、第一通孔和光罩；
图4为基于图1的制作方法而形成的阵列基板的一种实施例的局部结构示意图，为便于说明，示出了第一光刻胶层和第二光刻胶层；
图5为基于图1的制作方法而形成的阵列基板的一种实施例的局部结构示意图，为便于说明，示出了第一光刻胶层、第二光刻胶层、第二通孔和光罩；
图6为基于图1的制作方法而形成的阵列基板的一种实施例的结构示意图，示出了目标通孔；
图7为本发明的阵列基板的制作方法的另一种典型实施例的流程框图；
图8为基于图7的制作方法而形成的阵列基板的一种实施例的局部结构示意图，为便于说明，示出了第一光刻胶层；
图9为基于图7的制作方法而形成的阵列基板的一种实施例的局部结构示意图，为便于说明，示出了第一光刻胶层、第一通孔和光罩；
图10为基于图7的制作方法而形成的阵列基板的一种实施例的局部结构示意图，为便于说明，示出了第一光刻胶层和第二光刻胶层；
图11为基于图7的制作方法而形成的阵列基板的一种实施例的局部结构示意图，为便于说明，示出了第一光刻胶层、第二光刻胶层、第二通孔和光罩；
图12为基于图7的制作方法而形成的阵列基板的一种实施例的结构示意图，示出了目标通孔。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能解释为对本发明的限制。
请参阅图1，本发明提供了一种阵列基板的制作方法，该制作方法包括如下步骤：
步骤S1：在玻璃基板上依次形成栅极层、栅极绝缘层及钝化层。
图2示出了所述玻璃基板1、栅极层2、栅极绝缘层3及钝化层4，其中，所述栅极层2采用Mo、Al、Cu合金或Mo、Nb、Cu合金或者其他合金金属制作，并通过溅射镀膜方法进行成膜，经过曝光显影、湿法刻蚀、光刻胶剥离后形成该栅极层2。
进一步，在所述栅极层2上利用化学气相沉积形成所述栅极绝缘层3。可选地，所述栅极绝缘层3为氮化硅的单层膜或多层膜，或者氧化硅的单层膜或多层膜。
更进一步，在所述栅极绝缘层3上利用化学气相沉积形成所述钝化层4。可选地，所述钝化层4为氮化硅的单层膜或多层膜，或者氧化硅的单层膜或多层膜。
步骤S2：在所述钝化层上形成第一光刻胶层。
请继续参阅图2，并结合图3，在所述钝化层4上涂布第一光刻胶以形成第一光刻胶层5，所述第一光刻胶层5的上表面为水平面(以附图2为基准)。
步骤S3：基于预设通孔图案，通过曝光显影，对所述第一光刻胶层上的所述预设通孔图案区域进行刻蚀，以形成贯穿所述第一光刻胶层的第一通孔。
基于所述预设通孔图案，通过采用曝光显影技术对所述第一光刻胶层5进行刻蚀可在所述第一光刻胶层5上形成第一通孔51，所述预设通孔图案的尺寸决定了所述第一通孔51的直径大小，通常，所述第一通孔51的直径与所述预设通孔图案的尺寸一致。所述第一通孔51形成于与所述玻璃基板1垂直的方向上，并且，所述第一通孔51贯穿所述第一光刻胶层5。
可选地，所述第一光刻胶层5中的第一光刻胶为正性光刻胶或负性光刻胶，正性光刻胶在光照后可形成可溶性物质，而负性光刻胶在光照后则形成不可溶物质。
以该第一光刻胶为正性光刻胶为例，在所述第一光刻胶层5的正上方设置光罩8，所述光罩8开设有预设通孔图案81，该预设通孔图案81可透光，因此所述第一光刻胶层5上正对于所述预设通孔图案81的部分第一光刻胶遇光后溶解形成可溶性物质，从而形成所述第一通孔51，所述第一通孔51的宽度与所述预设通孔图案81的尺寸一致。
反之，当所述第一光刻胶层5中的光刻胶为负性光刻胶时，可设置预设通孔图案与所述光罩8相反的光罩以形成相应的第一通孔。
步骤S4：在形成有所述第一通孔的第一光刻胶层上形成平整的第二光刻胶层，所述第二光刻胶层与所述第一光刻胶层的正负性相反。
请结合图4和图5，在形成所述第一通孔51后，在所述第一通孔51中填充第二光刻胶并在所述第一光刻胶层5上涂布所述第二光刻胶以形成第二光刻胶层6。
所述第二光刻胶与所述第一光刻胶的正负性相反，换言之，当所述第一光刻胶为正性光刻胶时，所述第二光刻胶为负性光刻胶；反之，当所述第一光刻胶为负性光刻胶时，所述第二光刻胶为正性光刻胶。
步骤S5：将所述预设通孔图案相对于所述第一通孔偏移预设距离。
步骤S6：再次进行曝光显影，对所述第二光刻胶层进行刻蚀，已在所述第一通孔所处区域内形成贯穿所述第一光刻胶层与第二光刻胶层的第二通孔；所述预设距离与所述第二通孔的直径相等，所述第二通孔的直径小于所述第一通孔的直径。
同理，将所述预设通孔图案相对于所述第一通孔偏移预设距离后，基于曝光显影技术可形成第二通孔61，所述第二通孔61形成于与所述玻璃基板1垂直的方向上，并且，所述第二通孔61依次贯穿所述第二光刻胶层6和所述第一光刻胶层5，其中，所述第二通孔61贯穿所述第一光刻胶层5是指所述第二通孔61贯穿填充在所述第一通孔51中的第二光刻胶层。特别地，所述预设距离小于所述第一通孔51的直径，而所述第二通孔61的直径等于所述预设距离，因此所述第二通孔61的直径小于所述第一通孔51的直径。又由于所述第一通孔51的直径与所述预设通孔图案的尺寸一致，因此所述第二通孔61的尺寸小于所述预设通孔图案的尺寸。
一种实施例中，与所述第一光刻胶为正性光刻胶对应地，所述第二光刻胶为负性光刻胶，此时将所述光罩8相对于其原来所处的位置向左或向右(以图5为基准)移动所述预设距离，使得所述预设通孔图案81经移动后所处的位置与其原来所处的位置形成错位。所述第二光刻胶层正对于所述预设通孔图案81的部分遇光后形成不可溶性物质，而其余被所述光罩8遮挡的部分则形成可溶性物质，特别地，在被所述光罩8遮挡的部分第二光刻胶层中，处于所述第一通孔51中的部分第二光刻胶以及其上方的第二光刻胶由于被所述光罩8遮挡，也形成可溶性物质，从而形成所述第二通孔61，并且，所述第二通孔61的直径小于所述预设通孔图案81的尺寸。
在另一种实施例中，可通过设置两个具有不同通孔图案的第一光罩(未图示，下同)和第二光罩(未图示，下同)以分别形成所述第一通孔51和第二通孔61。其中，可选地，所述第一光罩与所述光罩8具有相同的结构，所述第二光罩的预设通孔图案与所述光罩8的预设通孔图案不同。所述第一光罩和第二光罩的位置是固定的，在依次形成所述第一通孔51和所述第二通孔61的过程中，无需移动所述第一光罩和第二光罩。与仅采用所述光罩8的方案相比，同时采用所述第一光罩和第二光罩增加了工艺成本，因此，在其他工艺基本相同的情况下，仅采用所述光罩8的方案为优选方案，可在一定程度上节约生产成本。
步骤S7：在与所述玻璃基板垂直的方向上沿所述第二通孔形成依次贯穿所述钝化层和所述栅极绝缘层的目标通孔，所述目标通孔的直径与所述第二通孔的直径相同。
在形成所述第二通孔61后，以所述第一光刻胶层5和所述第二光刻胶层6为掩膜层，可沿着该第二通孔61在沿与所述玻璃基板1垂直的方向上对所述钝化层4和所述栅极绝缘层3进行干法刻蚀以形成目标通孔7，对应地，所述目标通孔7依次贯穿所述钝化层4和所述栅极绝缘层3。从而显露出所述栅极层2。
请参阅图6，所述第一光刻胶层5和所述第二光刻胶层6并非所述阵列基板100的必要结构，因此在所述第二通孔61的基础上形成所述目标通孔7后，还需要将所述第一光刻胶层5和所述第二光刻胶层6清除。优选地，采用湿法剥离技术清除所述第一光刻胶层5和所述第二光刻胶层6。
现有技术中，由于曝光精度的限制，目标通孔的大小很难达到小于曝光精度的尺寸。而在本发明的阵列基板的制作方法中，由于采用了具有不同正负性的两种光刻胶，通过进行错位曝光以形成所述目标通孔7，不受曝光精度的限制，从而形成具有较小尺寸的目标通孔，有助于提高所述阵列基板100的开口率。
请参阅图7，本发明提供了另一种阵列基板的制作方法，该制作方法包括如下步骤：
步骤S11：在玻璃基板上依次形成栅极绝缘层、数据线层及钝化层。
图8示出了所述玻璃基板11、栅极绝缘层12、数据线层13及钝化层14，其中，在所述玻璃基板11上利用化学气相沉积形成所述栅极绝缘层12。可选地，所述栅极绝缘层12为氮化硅的单层膜或多层膜，或者氧化硅的单层膜或多层膜。
进一步，所述数据线层13采用Mo、Al、Cu合金或Mo、Nb、Cu合金或者其他合金金属制作，并通过溅射镀膜方法进行成膜，经过曝光显影、湿法刻蚀、光刻胶剥离后形成该数据线层13。
更进一步，在所述数据线层13上利用化学气相沉积形成所述钝化层14。可选地，所述钝化层14为氮化硅的单层膜或多层膜，或者氧化硅的单层膜或多层膜。
步骤S12：在所述钝化层上形成第一光刻胶层。
请继续参阅图8，并结合图9，在所述钝化层14上涂布第一光刻胶以形成第一光刻胶层15，所述第一光刻胶层15的上表面为水平面(以附图8为基准)。
步骤S13：基于预设通孔图案，通过曝光显影，对所述第一光刻胶层上的所述预设通孔图案区域进行刻蚀，以形成贯穿所述第一光刻胶层的第一通孔。
基于所述预设通孔图案，通过采用曝光显影技术对所述第一光刻胶层15进行刻蚀可在所述第一光刻胶层15上形成第一通孔151，所述预设通孔图案的尺寸决定了所述第一通孔151的直径大小，通常，所述第一通孔151的直径与所述预设通孔图案的尺寸一致。所述第一通孔151形成于与所述玻璃基板11垂直的方向上，并且，所述第一通孔151贯穿所述第一光刻胶层15。
可选地，所述第一光刻胶层15中的第一光刻胶为正性光刻胶或负性光刻胶，正性光刻胶在光照后可形成可溶性物质，而负性光刻胶在光照后则形成不可溶物质。
以该第一光刻胶为正性光刻胶为例，在所述第一光刻胶层15的正上方设置光罩18，所述光罩18开设有预设通孔图案181，该预设通孔图案181可透光，因此所述第一光刻胶层15上正对于所述预设通孔图案181的部分第一光刻胶遇光后溶解形成可溶性物质，从而形成所述第一通孔151，所述第一通孔151的宽度与所述预设通孔图案181的尺寸一致。
反之，当所述第一光刻胶层15中的光刻胶为负性光刻胶时，可设置预设通孔图案与所述光罩18相反的光罩以形成相应的第一通孔。
步骤S14：在形成有所述第一通孔的第一光刻胶层上形成平整的第二光刻胶层，所述第二光刻胶层与所述第一光刻胶层的正负性相反。
请结合图10和图11，在形成所述第一通孔151后，在所述第一通孔151中填充第二光刻胶并在所述第一光刻胶层15上涂布所述第二光刻胶以形成第二光刻胶层16。
所述第二光刻胶与所述第一光刻胶的正负性相反，换言之，当所述第一光刻胶为正性光刻胶时，所述第二光刻胶为负性光刻胶；反之，当所述第一光刻胶为负性光刻胶时，所述第二光刻胶为正性光刻胶。
步骤S15：将所述预设通孔图案相对于所述第一通孔偏移预设距离。
步骤S16：再次进行曝光显影，对所述第二光刻胶层进行刻蚀，已在所述第一通孔所处区域内形成贯穿所述第一光刻胶层与第二光刻胶层的第二通孔；所述预设距离与所述第二通孔的直径相等，所述第二通孔的直径小于所述第一通孔的直径。
同理，将所述预设通孔图案相对于所述第一通孔偏移预设距离后，基于曝光显影技术可形成第二通孔161，所述第二通孔161形成于与所述玻璃基板11垂直的方向上，并且，所述第二通孔161依次贯穿所述第二光刻胶层16和所述第一光刻胶层15，其中，所述第二通孔161贯穿所述第一光刻胶层15是指所述第二通孔161贯穿填充在所述第一通孔151中的第二光刻胶层。特别地，所述预设距离小于所述第一通孔151的直径，而所述第二通孔161的直径等于所述预设距离，因此所述第二通孔161的直径小于所述第一通孔151的直径。又由于所述第一通孔151的直径与所述预设通孔图案的尺寸一致，因此所述第二通孔161的尺寸小于所述预设通孔图案的尺寸。
一种实施例中，与所述第一光刻胶为正性光刻胶对应地，所述第二光刻胶为负性光刻胶，此时将所述光罩18相对于其原来所处的位置向左或向右(以图11为基准)移动所述预设距离，使得所述预设通孔图案81经移动后所处的位置与其原来所处的位置形成错位。所述第二光刻胶层16正对于所述预设通孔图案181的部分遇光后形成不可溶性物质，而其余被所述光罩18遮挡的部分则形成可溶性物质，特别地，在被所述光罩18遮挡的部分第二光刻胶层中，处于所述第一通孔151中的部分第二光刻胶以及其上方的第二光刻胶由于被所述光罩18遮挡，也形成可溶性物质，从而形成所述第二通孔161，并且，所述第二通孔161的直径小于所述预设通孔图案181的尺寸。
在另一种实施例中，可通过设置两个具有不同通孔图案的第一光罩(未图示，下同)和第二光罩(未图示，下同)以分别形成所述第一通孔151和第二通孔161。其中，可选地，所述第一光罩与所述光罩18具有相同的结构，所述第二光罩的预设通孔图案与所述光罩18的预设通孔图案不同。所述第一光罩和第二光罩的位置是固定的，在依次形成所述第一通孔151和所述第二通孔161的过程中，无需移动所述第一光罩和第二光罩。与仅采用所述光罩18的方案相比，同时采用所述第一光罩和第二光罩增加了工艺成本，因此，在其他工艺基本相同的情况下，仅采用所述光罩18的方案为优选方案，可在一定程度上节约生产成本。
步骤S17：在与所述玻璃基板垂直的方向上沿所述第二通孔形成贯穿所述钝化层的目标通孔，所述目标通孔的直径与所述第二通孔的直径相同。
在形成所述第二通孔161后，以所述第一光刻胶层15和所述第二光刻胶层16为掩膜层，可沿着该第二通孔161在沿与所述玻璃基板11垂直的方向上对所述钝化层14进行干法刻蚀以形成目标通孔17，对应地，所述目标通孔17贯穿所述钝化层14。从而显露出所述数据线层13。
请参阅图12，所述第一光刻胶层15和所述第二光刻胶层16并非所述阵列基板200的必要结构，因此在所述第二通孔161的基础上形成所述目标通孔17后，还需要将所述第一光刻胶层15和所述第二光刻胶层16清除。优选地，采用湿法剥离技术清除所述第一光刻胶层15和所述第二光刻胶层16。
现有技术中，由于曝光精度的限制，目标通孔的大小很难达到小于曝光精度的尺寸。而在本发明的阵列基板的制作方法中，由于采用了具有不同正负性的两种光刻胶，通过进行错位曝光以形成所述目标通孔17，不受曝光精度的限制，从而形成具有较小尺寸的目标通孔，有助于提高所述阵列基板100的开口率。
相应地，本发明还提供了一种显示装置，所述显示装置采用了所述阵列基板100和/或阵列基板200，因此具有所述阵列基板的优点，由于可形成具有较小尺寸的目标通孔，因此可提高实现所述显示装置的窄边框化以及布线精细化的可能性。所述显示装置可以为电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅是本发明的部分实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种阵列基板的制作方法，其特征在于，包括如下步骤：
在玻璃基板上依次形成栅极层、栅极绝缘层及钝化层；
在所述钝化层上形成第一光刻胶层；
通过在所述第一光刻胶层之上设置具有预设通孔图案的光罩以实现曝光显影，对所述第一光刻胶层上的所述预设通孔图案区域进行刻蚀，以形成贯穿所述第一光刻胶层的第一通孔；
在形成有所述第一通孔的第一光刻胶层上形成平整的第二光刻胶层，所述第二光刻胶层与所述第一光刻胶层的正负性相反；
将所述光罩在与所述第二光刻胶层平行的平面内相对于所述第一通孔偏移预设距离；
再次利用所述光罩进行曝光显影，对所述第二光刻胶层进行刻蚀，以在所述第一通孔所处区域内形成贯穿所述第一光刻胶层与第二光刻胶层的第二通孔；所述预设距离与所述第二通孔的直径相等，所述第二通孔的直径小于所述第一通孔的直径；
在与所述玻璃基板垂直的方向上沿所述第二通孔形成依次贯穿所述钝化层和所述栅极绝缘层的目标通孔，所述目标通孔的直径与所述第二通孔的直径相同。
2.根据权利要求1所述的阵列基板的制作方法，其特征在于，所述在与所述玻璃基板垂直的方向上沿所述第二通孔形成依次贯穿所述钝化层和所述栅极绝缘层的目标通孔的步骤之后，还包括：
清除所述第一光刻胶层和所述第二光刻胶层。
3.根据权利要求1所述的阵列基板的制作方法，其特征在于，采用干法刻蚀形成所述目标通孔。
4.一种阵列基板的制作方法，其特征在于，包括如下步骤：
在玻璃基板上依次形成栅极绝缘层、数据线层及钝化层；
在所述钝化层上形成第一光刻胶层；
通过在所述第一光刻胶层之上设置具有预设通孔图案的光罩以实现曝光显影，对所述第一光刻胶层上的所述预设通孔图案区域进行刻蚀，以形成贯穿所述第一光刻胶层的第一通孔；
在形成有所述第一通孔的第一光刻胶层上形成平整的第二光刻胶层，所述第二光刻胶层与所述第一光刻胶层的正负性相反；
将所述光罩在与所述第二光刻胶层平行的平面内相对于所述第一通孔偏移预设距离；
再次利用所述光罩进行曝光显影，对所述第二光刻胶层进行刻蚀，以在所述第一通孔所处区域内形成贯穿所述第一光刻胶层与第二光刻胶层的第二通孔；所述预设距离与所述第二通孔的直径相等，所述第二通孔的直径小于所述第一通孔的直径；
在与所述玻璃基板垂直的方向上沿所述第二通孔形成贯穿所述钝化层的目标通孔，所述目标通孔的直径与所述第二通孔的直径相同。
5.根据权利要求4所述的阵列基板的制作方法，其特征在于，所述在与所述玻璃基板垂直的方向上沿所述第二通孔形成贯穿所述钝化层的目标通孔的步骤之后，还包括：
清除所述第一光刻胶层和所述第二光刻胶层。
6.一种阵列基板，其特征在于，运用权利要求1-3或权利要求4-5中任一项所述的阵列基板的制作方法制作。
7.一种显示装置，其特征在于，包括权利要求6所述的阵列基板。
CN201810004159.9A 2018-01-03 2018-01-03 阵列基板及其制作方法、显示装置 Active CN108231796B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810004159.9A CN108231796B (zh) 2018-01-03 2018-01-03 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810004159.9A CN108231796B (zh) 2018-01-03 2018-01-03 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN108231796A CN108231796A (zh) 2018-06-29
CN108231796B true CN108231796B (zh) 2021-01-22

Family

ID=62642612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810004159.9A Active CN108231796B (zh) 2018-01-03 2018-01-03 阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN108231796B (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970007173B1 (ko) * 1994-07-14 1997-05-03 현대전자산업 주식회사 미세패턴 형성방법
KR20080057562A (ko) * 2006-12-20 2008-06-25 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8048616B2 (en) * 2008-03-12 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
CN101459119B (zh) * 2007-12-13 2010-11-10 中芯国际集成电路制造(上海)有限公司 形成接触孔的方法
US8043794B2 (en) * 2008-02-01 2011-10-25 Qimonda Ag Method of double patterning, method of processing a plurality of semiconductor wafers and semiconductor device
CN103065948B (zh) * 2012-12-28 2017-04-19 上海集成电路研发中心有限公司 小线宽沟槽图形的制备方法
US8791024B1 (en) * 2013-05-14 2014-07-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method to define multiple layer patterns using a single exposure
CN103367120B (zh) * 2013-07-08 2018-01-26 上海集成电路研发中心有限公司 高分辨率沟槽图形的形成方法
US10032639B2 (en) * 2016-05-31 2018-07-24 Taiwan Semiconductor Manufacturing Company, Ltd. Methods for improved critical dimension uniformity in a semiconductor device fabrication process
CN106933064B (zh) * 2017-03-27 2018-11-09 上海华力微电子有限公司 实现更小线宽的光刻工艺

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
降低双重图形光刻的成本;J.Provoost等;《集成电路应用》;20081105;37-38页 *

Also Published As

Publication number Publication date
CN108231796A (zh) 2018-06-29

Similar Documents

Publication Publication Date Title
US9698171B2 (en) Array substrate and method of manufacturing the same, and display device
JP2003045893A (ja) 薄膜トランジスタの製造方法及び素子の形成方法
CN106653774B (zh) 阵列基板及其制造方法、掩膜版、显示装置
CN101436528A (zh) 制造半导体器件的方法
US8017460B2 (en) Method of manufacturing flat panel display
KR101860493B1 (ko) 미세 패턴 마스크의 형성 방법 및 이를 이용한 미세 패턴의 형성 방법
WO2018006446A1 (zh) 薄膜晶体管阵列基板及其制造方法
KR101051586B1 (ko) 2개의 포토 마스크를 이용한 박막 트랜지스터의 제조 방법
US20060240359A1 (en) Patterning process and contact structure
CN108231796B (zh) 阵列基板及其制作方法、显示装置
US7196015B2 (en) Pattern forming method and electric device fabricating method using the same
CN104614948B (zh) 一种紫外线固化掩膜板及其制作方法和显示装置
US20070117278A1 (en) Formation of devices on a substrate
CN105161454A (zh) 一种阵列基板及其制备方法、显示装置
US20070178410A1 (en) Method of forming three-dimensional lithographic pattern
KR20070017784A (ko) 반도체 장치의 제조방법
US20130252428A1 (en) Photo-etching and Exposing System
CN111427188B (zh) 彩色滤光基板及制作方法
US10095115B2 (en) Forming edge etch protection using dual layer of positive-negative tone resists
JP5691357B2 (ja) 半導体デバイス形成用基板の製造方法及びドライエッチング方法
US20210217783A1 (en) Transistor arrays
WO1988003703A1 (en) Multilayer resist structure
KR20030090439A (ko) 감광막 인쇄장치 및 이를 이용한 액정표시소자의 제조방법
JP2005300693A (ja) フォトリソグラフィによるパターン形成方法
CN114200796A (zh) 对准标记及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant