CN103065948B - 小线宽沟槽图形的制备方法 - Google Patents
小线宽沟槽图形的制备方法 Download PDFInfo
- Publication number
- CN103065948B CN103065948B CN201210586227.XA CN201210586227A CN103065948B CN 103065948 B CN103065948 B CN 103065948B CN 201210586227 A CN201210586227 A CN 201210586227A CN 103065948 B CN103065948 B CN 103065948B
- Authority
- CN
- China
- Prior art keywords
- photoetching
- photoresist
- side lobe
- lobe pattern
- shapes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
本发明公开了一种小线宽沟槽图形的制备方法,包括提供半导体衬底,在该半导体衬底上依次形成目标材料层、第一底部抗反射层以及第一光刻胶;第一次光刻,形成第一光刻胶主图形以及小尺寸旁瓣图形;在第一光刻胶主图形和相应旁瓣图形上涂布第二光刻胶;对该第二光刻胶进行光刻,产生定义第一次光刻后的旁瓣图形的区域;采用自对准技术,将旁瓣图形经刻蚀传递至目标材料层,形成具有小线宽的沟槽图形。本发明利用旁瓣现象,采用两次光刻实现小线宽沟槽图形,在线宽超过光刻机极限时,可以对现有光刻机的能力有很大的拓展。
Description
技术领域
本发明涉及集成电路制造技术领域,特别涉及一种利用旁瓣光(sidelobe)图形制备小线宽沟槽图形的方法。
背景技术
随着集成电路制造技术的不断发展,半导体芯片的特征尺寸不断缩小,为达到缩小图形尺寸的目的,一系列技术应运而生,典型的,如众多分辨率增强技术(RET),双重曝光技术等等都可以达到缩小图形尺寸的目的。除了上述新的光刻技术外,通过刻蚀的缩胶(trim)工艺也可以有效地降低线条图形的线宽。
衰减型相移掩膜技术通过部分衍射光线的相消干涉提高了光刻的分辨率。然而,衰减型相移掩膜的一个最大的问题在于光刻后会产生不希望有的旁瓣图形(sidelobeimage),这种图形来源于相邻衍射光之间的相长干涉。
由于旁瓣图形通常具有较小的线宽,本发明通过将衰减型相移掩膜使用中出现的旁瓣图形加以利用,从而实现现有设备无法达到的小线宽沟槽,从而使光刻设备的现有能力得到了一定程度的延伸。
发明内容
本发明的目的在于解决现有技术中制备小线宽沟槽图形所存在的问题,提供一种小线宽沟槽图形的制备方法。
本发明的小线宽沟槽图形的制备方法,包括以下步骤:
步骤S101,提供半导体衬底,在该半导体衬底上依次形成目标材料层、第一底部抗反射层以及第一光刻胶;
步骤S102,第一次光刻,形成第一光刻胶主图形以及小尺寸旁瓣图形,旁瓣图形的线宽小于光刻设备分辨率;其中,该第一次光刻的掩膜版为衰减性相移掩膜版,通过常规方法调节光刻机的数值孔径和相干系数以及根据不同光刻胶或不同掩膜图形调节曝光能量获得旁瓣图形;
步骤S103,在第一光刻胶主图形和相应旁瓣图形上涂布第二光刻胶;
步骤S104,对该第二光刻胶进行第二次光刻,产生定义第一次光刻后的旁瓣图形的区域;
步骤S105,采用自对准技术,将旁瓣图形经刻蚀传递至目标材料层,去除第一光刻胶、第二光刻胶和第一底部抗反射层,最终在目标材料层上形成具有小线宽的沟槽图形。
其中,该半导体衬底可以为多层基片(例如,具有覆盖电介质和金属膜的硅衬底)、分级基片、绝缘体上硅基片(SOI)、外延硅基片、部分处理的基片(包括集成电路及其他元件的一部分)等。
其中,该目标材料层可以为金属材料或绝缘层材料。
进一步地,步骤S102中第一次光刻的光刻机数值孔径为0.5-1.2,相干系数为0.3-0.9,步骤S102还包括调节曝光能量和焦距,使掩膜版图形经曝光后获得旁瓣图形。
进一步地,步骤S104还包括通过焦距-能量矩阵实验(focus-energy matrix,FEM)确定曝光条件,使第二次光刻不产生旁瓣图形。
进一步地,该第二次光刻的掩膜版为衰减性相移掩膜版,且该掩模版图形与第一次光刻的掩膜版图形完全相同,而相应图形的透光率不完全相同
本发明提供的小线宽沟槽图形的制备方法首先通过第一次光刻形成光刻胶主图形和小尺寸旁瓣图形;之后涂布第二光刻胶并进行第二次光刻,从而产生定义第一次光刻后的旁瓣图形的区域;然后通过自对准技术,通过刻蚀将第一光刻胶中的旁瓣图形传递至目标材料层中;最终在目标材料层中得到小线宽的沟槽图形。由于旁瓣图形的尺寸较小,同时本发明对前后两次曝光的套准精度要求不高,一定程度上降低了光刻的难度。因此,当尤其对图形间距要求不高但线宽已经超过光刻设备极限时,本发明提供的小线宽沟槽图形的形成方法,可以对现有光刻机的能力进行拓展。
附图说明
为能更清楚理解本发明的目的、特点和优点,以下将结合附图对本发明的较佳实施例进行详细描述,其中:
图1是本发明小线宽沟槽图形的制备方法第一实施例的步骤流程图;
图2a至2e是本发明小线宽沟槽图形的制备方法第一实施例的各步骤中器件的剖面图。
具体实施方式
请参阅图1,本发明第一实施例中小线宽沟槽图形的制备方法包括以下步骤:
步骤S101,提供半导体衬底,在该半导体衬底上依次形成目标材料层、第一底部抗反射层以及第一光刻胶;
步骤S102,第一次光刻,形成第一光刻胶主图形以及小尺寸旁瓣图形;
步骤S103,在第一光刻胶主图形和相应旁瓣图形上涂布第二光刻胶;
步骤S104,对该第二光刻胶进行光刻,产生定义第一次光刻后的旁瓣图形的区域;
步骤S105,采用自对准技术将旁瓣图形刻蚀传递至目标材料层,最终形成具有小线宽的沟槽图形。
请同时结合参阅图2a至2e,分别是上述制备方法各步骤的器件剖面图。其中:
如图2a所示,结合步骤S101,首先,提供半导体衬底301,本实施例所用半导体衬底301是覆盖电介质的硅衬底,在半导体衬底301上形成目标材料层302,并涂布第一底部抗反射层303以及第一光刻胶304。其中,目标材料层302可以为金属材料或绝缘材料,本实施例采用低介电常数材料,掺碳二氧化硅(SiCOH)。
接着,如图2b所示,结合步骤S102,利用衰减型相移掩膜对第一光刻胶304进行光刻,形成第一光刻胶主图形305和相应小尺寸旁瓣图形306,本实施例中,第一次光刻时采用的掩膜版为6%衰减型相移掩膜。其中,旁瓣图形306的线宽小于光刻设备分辨率,当曝光时产生的衍射光相干干涉后的能量达到超过光刻胶感光成像阈值的某一能量后,经显影后才有可能获得旁瓣图形306。为了获得旁瓣图形306,需要较佳的光刻机的数值孔径(NA)和相干系数(sigma)以及较大的曝光能量,不同光刻胶或不同掩膜图形需要不同的曝光能量,可根据实际情况按照常规方法进行调节。本实施例的曝光光刻机为Nikon DUV scannerS204B,采用0.68NA和0.5sigma。在曝光和显影工艺之间还包含曝光后烘烤等步骤。
然后,如图2c所示,结合步骤S103,在第一光刻胶主图形305和旁瓣图形306上涂布第二光刻胶材料307,第二光刻胶307完全覆盖第一光刻胶主图形305和旁瓣图形306。
随后,如图2d所示,结合步骤S104,利用衰减型相移掩膜对第二光刻胶307进行光刻,从而产生定义第一次光刻后的旁瓣图形的区域308,本实施例中,第二次光刻时采用的掩膜版为6%衰减型相移掩膜,且通过焦距-能量矩阵实验(focus-energy matrix,FEM)确定曝光条件,使第二次光刻后不产生旁瓣图形。其中,第二次光刻中采用的掩膜版图形与第一次光刻时的掩膜版图形完全相同,但透光率不完全相同。具体的为:在本实施中,除衰减性相移遮挡区域外,对应于第一次光刻掩模版中透光率为100%的区域图形,在第二次光刻掩模版中的透光率为6%;而对应于第一次光刻掩模版中透光率为6%的区域图形,在第二次光刻掩模版中的透光率为100%。
最后,如图2e所示,结合步骤S105,以第一光刻胶304和第二光刻胶307为掩膜,采用自对准技术,将第一光刻胶中的小尺寸旁瓣图形经刻蚀传递至目标材料层302中,之后去除第二光刻胶307、第一光刻胶304以及第一底部抗发射层303,最终在目标材料层中得到小线宽沟槽图形309。
Claims (4)
1.一种小线宽沟槽图形的制备方法,其特征在于,包括以下步骤:
步骤S101,提供半导体衬底,在该半导体衬底上依次形成目标材料层、第一底部抗反射层以及第一光刻胶;
步骤S102,第一次光刻,形成第一光刻胶主图形以及小尺寸旁瓣图形,旁瓣图形的线宽小于光刻设备分辨率;其中,该第一次光刻的掩膜版为衰减性相移掩膜版,通过常规方法调节光刻机的数值孔径和相干系数以及根据不同光刻胶或不同掩膜图形调节曝光能量获得旁瓣图形;
步骤S103,在第一光刻胶主图形和相应旁瓣图形上涂布第二光刻胶;
步骤S104,对该第二光刻胶进行第二次光刻,产生定义第一次光刻后的旁瓣图形的区域;
步骤S105,采用自对准技术,将旁瓣图形经刻蚀传递至目标材料层,去除第一光刻胶、第二光刻胶和第一底部抗反射层,最终在目标材料层上形成具有小线宽的沟槽图形。
2.根据权利要求1所述的小线宽沟槽图形的制备方法,其特征在于:步骤S102中第一次光刻的光刻机数值孔径为0.5-1.2,相干系数为0.3-0.9,步骤S102还包括调节曝光能量和焦距,使掩膜版图形经曝光后获得旁瓣图形。
3.根据权利要求1所述的小线宽沟槽图形的制备方法,其特征在于:步骤S104中还包括通过焦距-能量矩阵实验确定曝光条件,使第二次光刻后不产生旁瓣图形。
4.根据权利要求3所述的小线宽沟槽图形的制备方法,其特征在于:该第二次光刻的掩膜版为衰减性相移掩膜版,且该掩模版图形与第一次光刻的掩膜版图形完全相同,而相应图形的透光率不完全相同。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210586227.XA CN103065948B (zh) | 2012-12-28 | 2012-12-28 | 小线宽沟槽图形的制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210586227.XA CN103065948B (zh) | 2012-12-28 | 2012-12-28 | 小线宽沟槽图形的制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN103065948A CN103065948A (zh) | 2013-04-24 |
CN103065948B true CN103065948B (zh) | 2017-04-19 |
Family
ID=48108519
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210586227.XA Active CN103065948B (zh) | 2012-12-28 | 2012-12-28 | 小线宽沟槽图形的制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN103065948B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103367120B (zh) * | 2013-07-08 | 2018-01-26 | 上海集成电路研发中心有限公司 | 高分辨率沟槽图形的形成方法 |
CN108231796B (zh) * | 2018-01-03 | 2021-01-22 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
CN111092014A (zh) * | 2018-10-24 | 2020-05-01 | 中电海康集团有限公司 | 半导体器件的制造方法 |
CN112147848A (zh) * | 2019-06-26 | 2020-12-29 | 山东华光光电子股份有限公司 | 一种小尺寸沟槽的制备方法 |
CN113745097A (zh) * | 2020-05-28 | 2021-12-03 | 无锡华润上华科技有限公司 | 半导体器件及其小尺寸特征图形的制造方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101281359A (zh) * | 2007-04-06 | 2008-10-08 | 中芯国际集成电路制造(上海)有限公司 | 衰减式相位移光罩的制造方法 |
CN101957555A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 掩模版图修正方法、掩模版制作方法和光学邻近校正方法 |
CN102096312A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 光刻方法 |
CN102129170A (zh) * | 2010-01-15 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 衰减相移掩膜制作方法 |
CN102437049A (zh) * | 2011-08-17 | 2012-05-02 | 上海华力微电子有限公司 | 一种简化侧墙定义的两次图形曝光工艺的方法 |
CN102446748A (zh) * | 2011-08-04 | 2012-05-09 | 上海华力微电子有限公司 | 一种缩小侧墙定义的两次图形曝光工艺中最小线宽的方法 |
-
2012
- 2012-12-28 CN CN201210586227.XA patent/CN103065948B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101281359A (zh) * | 2007-04-06 | 2008-10-08 | 中芯国际集成电路制造(上海)有限公司 | 衰减式相位移光罩的制造方法 |
CN101957555A (zh) * | 2009-07-16 | 2011-01-26 | 中芯国际集成电路制造(上海)有限公司 | 掩模版图修正方法、掩模版制作方法和光学邻近校正方法 |
CN102096312A (zh) * | 2009-12-15 | 2011-06-15 | 中芯国际集成电路制造(上海)有限公司 | 光刻方法 |
CN102129170A (zh) * | 2010-01-15 | 2011-07-20 | 中芯国际集成电路制造(上海)有限公司 | 衰减相移掩膜制作方法 |
CN102446748A (zh) * | 2011-08-04 | 2012-05-09 | 上海华力微电子有限公司 | 一种缩小侧墙定义的两次图形曝光工艺中最小线宽的方法 |
CN102437049A (zh) * | 2011-08-17 | 2012-05-02 | 上海华力微电子有限公司 | 一种简化侧墙定义的两次图形曝光工艺的方法 |
Also Published As
Publication number | Publication date |
---|---|
CN103065948A (zh) | 2013-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103065948B (zh) | 小线宽沟槽图形的制备方法 | |
CN109582995A (zh) | 集成电路制造方法及其制造系统 | |
CN103367120B (zh) | 高分辨率沟槽图形的形成方法 | |
KR101618405B1 (ko) | 마스크 패턴 생성 방법 | |
CN101566789A (zh) | 带有散射条的掩模版组合及光刻方法 | |
US20140282297A1 (en) | Method for generating post-opc layout in consideration of top loss of etch mask layer | |
KR20120126442A (ko) | 반도체 소자의 패턴 형성 방법 | |
CN101458442B (zh) | 布局、光掩模版的制作及图形化方法 | |
EP1752825A2 (en) | Lithography Masks and Methods | |
US7291425B2 (en) | Radiation patterning tools, and methods of forming radiation patterning tools | |
US6983444B2 (en) | Mask for reducing proximity effect | |
JP2001092105A5 (zh) | ||
CN104216233A (zh) | 曝光方法 | |
KR101096270B1 (ko) | 스페이서 패터닝을 이용한 반도체소자의 미세패턴 형성방법 | |
US20020182549A1 (en) | Alternate exposure method for improving photolithography resolution | |
CN109935515B (zh) | 形成图形的方法 | |
JP2011023549A (ja) | マスクパターン評価方法、マスクパターン補正方法及びマスクパターン発生装置 | |
CN108107497A (zh) | 光栅制作方法 | |
CN103105738B (zh) | 一种曝光方法 | |
JP2005276852A (ja) | 微細ホールパターンの形成方法 | |
US20030148197A1 (en) | Method for patterning semiconductors through adjustment of image peak side lobes | |
Sungauer et al. | Stack effect implementation in OPC and mask verification for production environment | |
KR20040046702A (ko) | 이중 노광을 이용한 반도체 소자의 미세 패턴 형성방법 | |
KR20130022677A (ko) | 반도체 소자의 미세 패턴들의 배열을 형성하는 방법 | |
US9091923B2 (en) | Contrast enhancing exposure system and method for use in semiconductor fabrication |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |