CN101566789A - 带有散射条的掩模版组合及光刻方法 - Google Patents
带有散射条的掩模版组合及光刻方法 Download PDFInfo
- Publication number
- CN101566789A CN101566789A CNA200810036660XA CN200810036660A CN101566789A CN 101566789 A CN101566789 A CN 101566789A CN A200810036660X A CNA200810036660X A CN A200810036660XA CN 200810036660 A CN200810036660 A CN 200810036660A CN 101566789 A CN101566789 A CN 101566789A
- Authority
- CN
- China
- Prior art keywords
- mask
- scattering strip
- combination
- scattering
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供了一种带有散射条的掩模版组合,包括第一掩模版和第二掩模版:第一掩模版包括对准标记、核心图形和位于核心图形旁边的散射条,所述散射条的宽度大于适用于该光刻版组合的光源的最小成像尺寸;第二掩模版包括与第一掩模版的对准标记相同的对准标记、遮挡图形;当两块掩模版的对准标记重合时,所述第二掩模版的遮挡图形可以将第一掩模版的核心图形完全覆盖,并且与第一掩模版的散射条之间不发生重合。本发明还提供了采用带散射条的掩模版组合进行光刻的方法。本发明的优点在于,对传统的带有散射条的掩模版加以改进,增大了散射条的宽度,并采用第二块掩模版进行再次曝光,克服了小线宽下散射条难以制作问题,提高了光刻工艺的质量。
Description
【技术领域】
本发明涉及集成电路制造领域,尤其涉及带有散射条的掩模版组合及光刻方法。
【背景技术】
光刻技术是集成电路制造领域的关键技术之一。降低集成电路的线宽在很大程度上依赖于提高光刻的精度,从而可以在半导体衬底上制作更精密的图形。
在光刻工艺进入深亚微米甚至更精细的尺度的情况下,在将图形从光刻版通过曝光的方法转移到衬底上时,在靠近掩模图形边缘的部分,由于受到光的衍射现象影响会产生条纹。如附图1所示,掩模版101表面包括掩模图形102,通过曝光的方法将掩模图形102转移到半导体衬底103表面的光刻胶104。由于掩模图形102对光的遮挡,在光刻胶104中形成光刻图形102′,并且在光刻图形102′的两侧,由于受到光的衍射现象影响而产生了条纹,进而在光刻图形102′的两侧形成附加图形102″,此附加图形的产生是不希望看到的现象。
如附图2所示,现有技术中,为了消除由于光的衍射而产生的附加图形102″,通常在掩模图形102两侧制作散射条105(Scattering Bar,SB)。散射条105对掩模图形102两侧的衍射条纹起到散射的作用,可以消除衍射条纹,并且散射条105的宽度小于曝光光源的最小成像尺寸,保证其不会在光刻胶104上成像。采用上述方法,可以保证采用掩模图形102曝光时,在光刻胶104中只形成光刻图形102′。
然而,随着光刻工艺精度的不断降低,散射条的宽度也随之减小,制作带有散射条的掩模版变得越来越难。一般来说,对于65纳米宽的掩模图形,两侧散射条的宽度要小于35nm,这给掩模版的制作造成了困难。在光刻版上制作如此窄的图形,在制作过程中采用的光刻胶图形的纵向的高度已经明显大于横向宽度,由于光刻胶质地较软,因此在制作掩模版的过程中,很容易产生横向坍倒。如附图3所示,为光刻胶图形108坍倒的示意图。掩模版由玻璃衬底106和表面的光阻挡层107构成。在采用电子束曝光或者其他工艺在光阻挡层107中制作散射条时,需要制作与散射条的宽度相对应的光刻胶图形108。虚线所示为光刻胶图形108原有的位置,实线所示为光刻胶图形108发生坍倒后的实际位置。由于光刻胶图形108的横向宽度与高度相比过窄且质地较软,因此可能发生坍倒。光刻胶图形的坍倒现象导致在小线宽情况下制作现有技术中的带有散射条的掩模版难度很大。因此如何对散射条技术做出改进,发明一种易于制备的带有散射条的掩模版,成为目前亟需解决的技术问题。
【发明内容】
本发明所要解决的技术问题是,提供一种带有散射条的掩模版组合以及光刻方法,对现有的带有散射条的掩模版做出改进,克服小线宽下散射条难以制作问题。
为了解决上述问题,本发明提供了一种带有散射条的掩模版组合,包括第一掩模版和第二掩模版,第一掩模版包括对准标记、核心图形和位于核心图形旁边的散射条,所述散射条的宽度大于适用于该光刻版组合的光源的最小成像尺寸;第二掩模版包括与第一掩模版的对准标记相同的对准标记、遮挡图形;当两块掩模版的对准标记重合时,所述第二掩模版的遮挡图形可以将第一掩模版的核心图形完全覆盖,并且与第一掩模版的散射条之间不发生重合。
作为较佳的方案,所述第二掩模版的遮挡图形的面积大于第一掩模版的核心图形的面积。
作为较佳的方案,所述核心图形的两侧均布置有散射条,所述第二掩模版的遮挡图形的边缘位于第一掩模版的核心图形和临近的散射条之间。
作为较佳的方案,所述第二掩模版中遮挡图形宽度大于第一掩模版中核心图形宽度的两倍。
作为较佳的方案,所述适用于该光刻版组合的光源的最小成像尺寸的范围为15~70nm。
作为较佳的方案,所述第一掩模版中的对准标记、核心图形、散射条,和第二掩模版中的对准标记、遮挡图形均由不透光的材料构成。
作为较佳的方案,所述第一掩模版进一步包括另一散射条,两个散射条位于核心图形同一侧且彼此相邻,所述第二掩模版还包括补充遮挡图形,当上述两块掩模版的对准标记重合时,补充遮挡图形位于两个相邻的散射条之间。
本发明还提供了一种采用带有散射条的掩模版组合进行光刻的方法,包括下列步骤:提供半导体衬底;在半导体衬底表面涂覆光刻胶层;第一次曝光,采用第一掩模版对光刻胶层进行曝光,将第一掩模版的核心图形转移到光刻胶层;第二次曝光,采用第二掩模版对光刻胶层进行曝光,对第一次曝光中受散射条影响的位置进行再次曝光。
作为较佳的方案,所述第一次曝光采用双极照明模式的曝光光源。
作为较佳的方案,所述第二次曝光采用四极照明模式的曝光光源。
本发明的优点在于,对传统的带有散射条的掩模版加以改进,增大了散射条的宽度,并采用第二块掩模版进行再次曝光,克服了小线宽下散射条难以制作问题,提高了光刻工艺的质量。
【附图说明】
附图1至附图3为本发明所述带有掩模条掩模版的现有技术的示意图;
附图4所示为本发明所提供的带有散射条的掩模版组合的具体实施方式的结构图;
附图5所示为本发明所提供的采用带有散射条的掩模版组合的光刻方法的具体实施方式的实施步骤示意图;
附图6、附图7、附图9以及附图11为本发明所提供的采用带有散射条的掩模版组合的光刻方法的具体实施方式的工艺流程图;
附图8和附图10为本发明所提供的采用带有散射条的掩模版组合的光刻方法的具体实施方式中两次曝光所采用的曝光光源的透光面示意图;
附图12至附图14所示为本发明所提供的带有散射条的掩模版组合的另一个具体实施方式的结构图。
【具体实施方式】
下面结合附图对本发明所提供的带有散射条的掩模版组合及光刻方法做详细的说明。
附图4所示为本发明所提供的带有散射条的掩模版组合的具体实施方式的结构图。所述掩模版组合包括第一掩模版210和第二掩模版220。第一掩模版210包括基底211、对准标记212、核心图形213和位于核心图形213旁边的散射条214。第二掩模版220包括基底221、对准标记222、遮挡图形223。
本实施例中,在核心图形213的两侧对称地布置有散射条214。实际的工艺环境中,可以根据掩模版表面核心图形的尺寸、形状以及分布的情况,选择在核心图形的一侧或者两侧制作散射条,两侧散射条的数目可以相同也可以不相同,分布可以是对称的,也可以是非对称的。
所述第二掩模版220的遮挡图形223可以将第一掩模版210的核心图形213完全覆盖,并且与第一掩模版210的散射条214之间不发生重合。比较好的设计方案是第二掩模版220的遮挡图形223的面积大于第一掩模版210的核心图形213的面积。
在光刻工艺的实施过程中,首先采用第一掩模版210进行曝光,然后采用第二掩模版220进行再次曝光。
基底211和221的采用透明材料构成,例如石英。所述第一掩模版210中的对准标记212、核心图形213、散射条214,和第二掩模版中的对准标记222、遮挡图形223均由不透光的材料构成。根据具体实施情况的需要,上述图形也可以是由不透明材料镂空之后形成的图案。
设计掩模版时需要考虑所采用的曝光光源的波长。一般来说,一套掩模版的设计方案只针对某一特定的波长,例如248nm、193nm或者157nm。在所采用的曝光光源波长以及成像的光学系统被确定的情况下,光源的最小成像尺寸也是确定的。例如对于65nm节点工艺,采用的曝光光源为193nm时,光源的最小成像尺寸为35nm,也就意味着,如果掩模版上图形的宽度小于35nm,则不能在光刻胶中成像,反之则可以在光刻胶中成像。对于采用248nm或者157nm等其他波长光源的工艺,以及在成像中采用不同的光学系统,光源的最小成像尺寸会有所不同。对于目前的主流光刻机,通常的最小成像尺寸范围为15nm~70nm。
将散射条214的宽度加大可以解决散射条在宽度过窄的情况下,制作过程中采用的光刻胶图形的发生横向坍倒的问题。在先进的小线宽的光刻工艺中,若避免上述现象的发生,则散射条214的宽度通常要大于曝光光源的最小成像尺寸,这就意味着散射条会在光刻胶中成像。采用第二掩模版220进行再次曝光的目的就在于解决这一问题。
如附图4所示,当两块掩模版的对准标记重合时,所述第二掩模版220的遮挡图形223的边缘223a和223b位于第一掩模版210的核心图形213和临近的散射条214之间。此方案是为了保证采用第二掩模版220进行再次曝光时,可以将受到散射条214影响的区域再次曝光,并且不影响由核心图形213形成的图形。在图形尺寸比较小的情况下,第二掩模版220中遮挡图形223宽度大于第一掩模版210中核心图形213宽度的两倍是一种较佳的技术方案。此方案在保证再次曝光不影响由核心图形213形成的图形的情况下,有利于进一步避免遮挡图形223边缘的衍射现象对核心图形213形成的图形产生影响。
附图5所示为本发明所提供的采用带有散射条的掩模版组合的光刻方法的具体实施方式的实施步骤示意图。在使用上述掩模版组合进行光刻,包括如下步骤:步骤S10,提供半导体衬底;步骤S11,在半导体衬底表面涂覆光刻胶;步骤S12,第一次曝光,采用采用第一掩模版对光刻胶进行曝光,将第一掩模版的核心图形转移到光刻胶层;步骤S13,第二次曝光,采用第二掩模版对光刻胶进行曝光,对第一次曝光中受散射条影响的位置进行再次曝光;步骤S14,显影。
下面参考附图详细的说明上述步骤的实施流程。附图6、附图7、附图9以及附图11为本发明所提供的采用带有散射条的掩模版组合的光刻方法的具体实施方式的工艺流程图。附图8和附图10为本具体实施方式中两次曝光所采用的曝光光源的透光面示意图。
步骤S10,提供半导体衬底200。所述半导体衬底200为单晶硅衬底。除此之外,所述半导体衬底200也可以是多晶硅、绝缘体上的硅等其他硅基衬底;也可以是GaAs、GaN以及InP等化合物半导体衬底中的一种。所述半导体衬底200可以是空白的半导体衬底,也可以是在表面已经制作了结构以及器件的衬底。
附图6所示,参考步骤S11,在半导体衬底200表面涂覆光刻胶层201。光刻胶层201的厚度为0.1μm~0.5μm。
附图7所示,参考步骤S12,第一次曝光,采用第一掩模版210对光刻胶层201进行曝光,将第一掩模版210的核心图形213转移到光刻胶层201。
第一掩模版210的核心图形213转移到光刻胶层201,在光刻胶层201中形成核心图形213′,对准标记212也可相应的在光刻胶层201中形成对准标记212′。光刻胶层201中的核心图形213′和对准标记212′都是由未曝光的光刻胶所形成的。散射条214的宽度大于曝光光源最小成像尺寸,这意味着,在此条件下进行曝光,散射214条可以在光刻胶层201中成像,形成由未曝光的光刻胶构成的散射图形214′。采用第一掩模版210对光刻胶层201进行的曝光虽然采用散射条214解决了核心图形213边缘的衍射问题,但是由于散射条214的宽度大于光源的分辨率,因此形成了散射图形214′。散射图形214′也是由未曝光的光刻胶形成的,因此需要进行再次曝光对第一次曝光进行补偿,消除散射图形214′。
附图8示为步骤S12所述之第一次曝光所采用的曝光光源的透光面示意图。光源发出的光通过此透光面照射到掩模版和半导体衬底的表面。镂空的白色部分为光可以透过的区域。由于具有两个对称分布的可透光区域,因此被称作双极照明模式。第一次曝光采用双极照明模式的曝光光源,其目的在于可以得到更好的曝光效果,双极照明模式的光源的成像具有较高的对比度,有利于发挥散射条的作用,提高核心图形的曝光质量。
附图9所示,参考步骤S13,第二次曝光,采用第二掩模版220对光刻胶层201进行曝光,对第一次曝光中受到散射条214影响的位置进行再次曝光。
第二掩模版220的作用在于对采用第一掩模版210进行曝光后的光刻胶图形进行再次曝光。由于散射条214可以在光刻胶中形成由未曝光的光刻胶构成的散射图形214′,因此需要对散射图形214′进行再次曝光,将其消除。
在曝光时,要先将第二掩模版中的对准标记222同第一次光刻在光刻胶层201中形成的对准标记212′相互对准。在两者相互对准的情况下,第二掩模版中的遮挡图形223可以将光刻胶层201中的核心图形213′遮挡起来,保护核心图形213′在第二次曝光操作时不会被曝光。而散射图形214′在第二次曝光中由于没有被遮挡而被曝光。由于第二掩模版220的遮挡图形223的边缘位于第一掩模版210的核心图形213和临近的散射条214之间,因此保证了散射图形214′在第二次曝光操作中可以被曝光。
附图10所示为步骤S13所述之第二次曝光所采用的曝光光源的透光面示意图。为了得到更好的曝光效果,第二次曝光采用四极照明模式的曝光光源。四极照明模式光源的成像对比度较低,有利于提高再次曝光的效果,并降低再次曝光对核心图形的影响。
上述的双极和四极照明模式都是目前光刻领域内常见的照明模式,更加详细的描述可以参考ASML公司TWINSCAN XT 1400型光刻机以及其他类似设备的产品说明书。
附图11所示,参考步骤S14,显影。显影的目的在于除去曝光的光刻胶。所述显影可以选择采用干法以及湿法显影工艺。上述工艺是本领域技术人员所孰知的技术,此处不详细描述。
在具体实施中,为了更好的发挥散射条的效果,也可以在第一掩模版的核心图形的旁边制作两个相邻的散射条。例如附图12所示的情况,在核心图形313两侧各制作两组散射条314和315,分别与核心图形313边缘的第一衍射峰和第二衍射峰的位置相对应。在此情况下,作为再次曝光中采用的第二掩模版,至少要保证与两组散射条相对应的位置是透光的。例如附图13为一种可选的设计方案,第二掩模版只在与核心图形313相对应的位置制作遮挡图形323,遮挡图形322的边缘位于核心图形313与第一组散射条314之间。也可以采用附图14的设计方案,在第二掩模版中除了在与核心图形313相对应的位置制作遮挡图形323以外,在两组相邻的散射条314和315之间制作补充遮挡图形324,只保持与散射条314和315相对应的位置是透光的。在具体实施中,可以根据需要选择在掩模版的一侧或者两侧制作两个或者多个连续分布的散射条。在不同的情况下,第二掩模版可以只在与核心图形相对应的位置制作遮挡图形,也可以进一步在两个相邻的散射条之间制作补充遮挡图形324。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员,在不脱离本发明原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (13)
1.一种带有散射条的掩模版组合,其特征在于,包括:
第一掩模版,包括对准标记、核心图形和位于核心图形旁边的散射条,所述散射条的宽度大于适用于该光刻版组合的光源的最小成像尺寸;
第二掩模版,包括与第一掩模版的对准标记相同的对准标记、遮挡图形;
当两块掩模版的对准标记重合时,所述第二掩模版的遮挡图形可以将第一掩模版的核心图形完全覆盖,并且与第一掩模版的散射条之间不发生重合。
2.根据权利要求1所述的带有散射条的掩模版组合,其特征在于,所述第二掩模版的遮挡图形的面积大于第一掩模版的核心图形的面积。
3.根据权利要求1所述的带有散射条的掩模版组合,其特征在于,所述核心图形的两侧均布置有散射条。
4.根据权利要求3所述的带有散射条的掩模版组合,其特征在于,所述第二掩模版的遮挡图形的边缘位于第一掩模版的核心图形和临近的散射条之间。
5.根据权利要求1所述的带有散射条的掩模版组合,其特征在于,所述第二掩模版中遮挡图形宽度大于第一掩模版中核心图形宽度的两倍。
6.根据权利要求1所述的带有散射条的掩模版组合,其特征在于,所述第一掩模版中的对准标记、核心图形、散射条,和第二掩模版中的对准标记、遮挡图形均由不透光的材料构成。
7.根据权利要求1所述的带有散射条的掩模版组合,其特征在于,所述适用于该光刻版组合的光源的最小成像尺寸的范围为15~70nm。
8.根据权利要求1所述的带有散射条的掩模版组合,其特征在于,所述第一掩模版进一步包括另一散射条,两个散射条位于核心图形同一侧且彼此相邻。
9.根据权利要求8所述的带有散射条的掩模版组合,其特征在于,所述第二掩模版还包括补充遮挡图形。
10.根据权利要求9所述的带有散射条的掩模版组合,其特征在于,当第一与第二掩模版的对准标记重合时,补充遮挡图形位于两个相邻的散射条之间。
11.一种采用权利要求1所述之掩模版组合进行光刻的方法,其特征在于,包括下列步骤:
提供半导体衬底;
在半导体衬底表面涂覆光刻胶层;
第一次曝光,采用第一掩模版对光刻胶层进行曝光,将第一掩模版的核心图形转移到光刻胶层;
第二次曝光,采用第二掩模版对光刻胶层进行曝光,对第一次曝光中受散射条影响的位置进行再次曝光。
12.根据权利要求11所述的光刻方法,其特征在于,所述第一次曝光采用双极照明模式的曝光光源。
13.根据权利要求11所述的光刻方法,其特征在于,所述第二次曝光采用四极照明模式的曝光光源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200810036660XA CN101566789A (zh) | 2008-04-25 | 2008-04-25 | 带有散射条的掩模版组合及光刻方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNA200810036660XA CN101566789A (zh) | 2008-04-25 | 2008-04-25 | 带有散射条的掩模版组合及光刻方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN101566789A true CN101566789A (zh) | 2009-10-28 |
Family
ID=41283012
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNA200810036660XA Pending CN101566789A (zh) | 2008-04-25 | 2008-04-25 | 带有散射条的掩模版组合及光刻方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101566789A (zh) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102866576A (zh) * | 2012-08-27 | 2013-01-09 | 京东方科技集团股份有限公司 | 一种掩膜板组及应用掩膜板组确定对位精度范围的方法 |
CN103199084A (zh) * | 2013-03-08 | 2013-07-10 | 京东方科技集团股份有限公司 | 基板对位标记及其制作方法、基板 |
CN103246155A (zh) * | 2012-02-09 | 2013-08-14 | 无锡华润上华科技有限公司 | 光刻版以及该光刻版的曝光方法 |
WO2013143183A1 (zh) * | 2012-03-26 | 2013-10-03 | 深圳市华星光电技术有限公司 | 光刻蚀方法及曝光系统 |
CN103995433A (zh) * | 2014-05-14 | 2014-08-20 | 京东方科技集团股份有限公司 | 掩模板及基板标记制作方法 |
CN104345546A (zh) * | 2013-07-24 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 光刻掩膜版及其制作方法 |
CN104752169A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 掩膜图形的形成方法 |
CN104808435A (zh) * | 2014-01-24 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | 一种opc中双掩膜版的检测方法 |
CN105226007A (zh) * | 2014-06-13 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 金属互连结构的制作方法 |
CN106125516A (zh) * | 2016-08-19 | 2016-11-16 | 京东方科技集团股份有限公司 | 一种曝光方法、基板及曝光装置 |
CN107168010A (zh) * | 2016-03-08 | 2017-09-15 | 中芯国际集成电路制造(上海)有限公司 | 光刻掩膜版的制造方法 |
CN109917616A (zh) * | 2017-12-12 | 2019-06-21 | 中芯国际集成电路制造(北京)有限公司 | 用于双重图案化的掩模版的制作方法及双重图案化方法 |
CN112558437A (zh) * | 2020-12-18 | 2021-03-26 | 中国科学院光电技术研究所 | 一种双面少层超构表面器件的加工方法 |
CN113050367A (zh) * | 2019-12-27 | 2021-06-29 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近效应修正方法和系统、掩膜版及其制备方法 |
CN113611596A (zh) * | 2020-05-25 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 形成对准标记的方法 |
CN113970875A (zh) * | 2020-07-22 | 2022-01-25 | 泉芯集成电路制造(济南)有限公司 | 一种光掩模及其制作方法 |
-
2008
- 2008-04-25 CN CNA200810036660XA patent/CN101566789A/zh active Pending
Cited By (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103246155A (zh) * | 2012-02-09 | 2013-08-14 | 无锡华润上华科技有限公司 | 光刻版以及该光刻版的曝光方法 |
CN103246155B (zh) * | 2012-02-09 | 2015-07-01 | 无锡华润上华科技有限公司 | 光刻版以及该光刻版的曝光方法 |
WO2013143183A1 (zh) * | 2012-03-26 | 2013-10-03 | 深圳市华星光电技术有限公司 | 光刻蚀方法及曝光系统 |
CN102866576A (zh) * | 2012-08-27 | 2013-01-09 | 京东方科技集团股份有限公司 | 一种掩膜板组及应用掩膜板组确定对位精度范围的方法 |
CN102866576B (zh) * | 2012-08-27 | 2014-08-06 | 京东方科技集团股份有限公司 | 一种掩膜板组及应用掩膜板组确定对位精度范围的方法 |
CN103199084A (zh) * | 2013-03-08 | 2013-07-10 | 京东方科技集团股份有限公司 | 基板对位标记及其制作方法、基板 |
CN103199084B (zh) * | 2013-03-08 | 2015-10-14 | 京东方科技集团股份有限公司 | 基板对位标记、基板及基板对位标记的制作方法 |
CN104345546A (zh) * | 2013-07-24 | 2015-02-11 | 中芯国际集成电路制造(上海)有限公司 | 光刻掩膜版及其制作方法 |
CN104752169A (zh) * | 2013-12-30 | 2015-07-01 | 中芯国际集成电路制造(上海)有限公司 | 掩膜图形的形成方法 |
CN104752169B (zh) * | 2013-12-30 | 2018-12-21 | 中芯国际集成电路制造(上海)有限公司 | 掩膜图形的形成方法 |
CN104808435B (zh) * | 2014-01-24 | 2019-05-17 | 中芯国际集成电路制造(上海)有限公司 | 一种opc中双掩膜版的检测方法 |
CN104808435A (zh) * | 2014-01-24 | 2015-07-29 | 中芯国际集成电路制造(上海)有限公司 | 一种opc中双掩膜版的检测方法 |
CN103995433B (zh) * | 2014-05-14 | 2017-10-17 | 京东方科技集团股份有限公司 | 掩模板及基板标记制作方法 |
CN103995433A (zh) * | 2014-05-14 | 2014-08-20 | 京东方科技集团股份有限公司 | 掩模板及基板标记制作方法 |
CN105226007A (zh) * | 2014-06-13 | 2016-01-06 | 中芯国际集成电路制造(上海)有限公司 | 金属互连结构的制作方法 |
CN105226007B (zh) * | 2014-06-13 | 2018-10-16 | 中芯国际集成电路制造(上海)有限公司 | 金属互连结构的制作方法 |
CN107168010B (zh) * | 2016-03-08 | 2020-06-09 | 中芯国际集成电路制造(上海)有限公司 | 光刻掩膜版的制造方法 |
CN107168010A (zh) * | 2016-03-08 | 2017-09-15 | 中芯国际集成电路制造(上海)有限公司 | 光刻掩膜版的制造方法 |
CN106125516B (zh) * | 2016-08-19 | 2018-12-18 | 京东方科技集团股份有限公司 | 一种曝光方法、基板及曝光装置 |
US20180052395A1 (en) * | 2016-08-19 | 2018-02-22 | Boe Technology Group Co., Ltd. | Exposure method, substrate and exposure apparatus |
CN106125516A (zh) * | 2016-08-19 | 2016-11-16 | 京东方科技集团股份有限公司 | 一种曝光方法、基板及曝光装置 |
CN109917616A (zh) * | 2017-12-12 | 2019-06-21 | 中芯国际集成电路制造(北京)有限公司 | 用于双重图案化的掩模版的制作方法及双重图案化方法 |
CN109917616B (zh) * | 2017-12-12 | 2022-07-05 | 中芯国际集成电路制造(北京)有限公司 | 用于双重图案化的掩模版的制作方法及双重图案化方法 |
CN113050367A (zh) * | 2019-12-27 | 2021-06-29 | 中芯国际集成电路制造(上海)有限公司 | 光学邻近效应修正方法和系统、掩膜版及其制备方法 |
CN113611596A (zh) * | 2020-05-25 | 2021-11-05 | 联芯集成电路制造(厦门)有限公司 | 形成对准标记的方法 |
CN113611596B (zh) * | 2020-05-25 | 2022-10-04 | 联芯集成电路制造(厦门)有限公司 | 形成对准标记的方法 |
CN113970875A (zh) * | 2020-07-22 | 2022-01-25 | 泉芯集成电路制造(济南)有限公司 | 一种光掩模及其制作方法 |
CN112558437A (zh) * | 2020-12-18 | 2021-03-26 | 中国科学院光电技术研究所 | 一种双面少层超构表面器件的加工方法 |
CN112558437B (zh) * | 2020-12-18 | 2023-03-31 | 中国科学院光电技术研究所 | 一种双面少层超构表面器件的加工方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101566789A (zh) | 带有散射条的掩模版组合及光刻方法 | |
KR102113244B1 (ko) | 다중-마스크 다중-노광 리소그래피 및 마스크들 | |
CN100405221C (zh) | 用于无铬相位光刻技术中将半导体器件图案分解为相位和镀铬区域的方法和装置 | |
US20050088633A1 (en) | Composite optical lithography method for patterning lines of unequal width | |
US20050074698A1 (en) | Composite optical lithography method for patterning lines of significantly different widths | |
CN1089370A (zh) | 形成图形的方法 | |
US11726408B2 (en) | Multiple-mask multiple-exposure lithography and masks | |
KR20020030729A (ko) | 포토마스크 제조 방법, 포토마스크 및 그의 노출 방법 | |
US20070216891A1 (en) | Wafer Lithographic Mask and Wafer Lithography Method Using The Same | |
CN107643651B (zh) | 一种光刻辅助图形的设计方法 | |
CN103472671A (zh) | 具有复合偏光片的光掩膜与优化不同图案的成像方法 | |
US8092958B2 (en) | Mask and method for patterning a semiconductor wafer | |
US6977715B2 (en) | Method for optimizing NILS of exposed lines | |
CN101571670A (zh) | 用于扩大焦深参数工艺窗口的掩膜版、反掩膜版及其曝光方法 | |
KR100853801B1 (ko) | 반도체 소자의 마스크 및 그를 이용한 패터닝 방법 | |
JP2004047687A (ja) | 露光方法 | |
US20080057410A1 (en) | Method of repairing a photolithographic mask | |
KR100573469B1 (ko) | 전자빔을 이용하는 포토마스크의 다중 노광방법 | |
KR100816244B1 (ko) | 반도체 소자용 마스크 및 이를 이용한 패턴 형성 방법 | |
US20130309869A1 (en) | Lithography mask and method of manufacturing semiconductor device | |
TW200300961A (en) | Multiple photolithographic exposures with different clear patterns | |
KR100824886B1 (ko) | 다중 경로를 갖는 노광장치 | |
Ronse | Lithography for Nanoelectronics | |
KR100641987B1 (ko) | 반도체 소자의 마스크 및 그 패턴 형성 방법 | |
KR100575081B1 (ko) | 인접한 두 패턴의 선택적인 보조 패턴 형성에 의한반도체용 마스크 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20091028 |