CN103199084B - 基板对位标记、基板及基板对位标记的制作方法 - Google Patents

基板对位标记、基板及基板对位标记的制作方法 Download PDF

Info

Publication number
CN103199084B
CN103199084B CN201310075174.XA CN201310075174A CN103199084B CN 103199084 B CN103199084 B CN 103199084B CN 201310075174 A CN201310075174 A CN 201310075174A CN 103199084 B CN103199084 B CN 103199084B
Authority
CN
China
Prior art keywords
alignment mark
substrate
mark pattern
pattern
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310075174.XA
Other languages
English (en)
Other versions
CN103199084A (zh
Inventor
田川
郝昭慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Beijing BOE Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Beijing BOE Display Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310075174.XA priority Critical patent/CN103199084B/zh
Priority to PCT/CN2013/078091 priority patent/WO2014134888A1/zh
Priority to US14/358,074 priority patent/US20150249054A1/en
Publication of CN103199084A publication Critical patent/CN103199084A/zh
Application granted granted Critical
Publication of CN103199084B publication Critical patent/CN103199084B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/64—Manufacture or treatment of solid state devices other than semiconductor devices, or of parts thereof, not peculiar to a single device provided for in groups H01L31/00 - H10K99/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明属于对位技术领域，公开了一种基板对位标记、基板及基板对位标记的制作方法，上述基板对位标记包括位于基板不同层结构上的第一对位标记图案和第二对位标记图案；其中，所述第一对位标记图案和第二对位标记图案的中心重合，且不存在交叠部分。通过在基板的不同层结构上制作两个对位标记图案，当其中一个对位标记形成过程中由于镀膜不平，导致对位时无法识别该对位标记时，还可以通过识别另一个对位标记进行对位，提升了对位标记的识别成功率，从而大大降低了基板制作工艺中由于无法识别对位标记导致的次品率。

Description

基板对位标记、基板及基板对位标记的制作方法
技术领域
本发明涉及对位技术领域，特别是涉及一种基板对位标记及其制作方法、基板。
背景技术
液晶显示技术发展至今已经相当成熟，各个面板公司的主要竞争越来越趋向于良率的提升和成本的下降。光刻是薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display,简称为“TFT-LCD”)生产中的必须环节，曝光机进行曝光时为了实现各层之间图形的重合度符合要求，通常在基板的周边上制作对位标记，来保证对位精确。
现有技术中的对位标记一般与薄膜晶体管(Thin Film Transistor,简称为“TFT”)的栅电极或源漏电极同层制作，在生产过程中涂覆、沉积或溅射等工艺形成栅电极金属层薄膜或源漏电极金属层薄膜时，可能会出现金属镀膜不平的现象，导致进行对位时显微镜下的对位标记显示为小黑点，无法有效识别并实现对位，从而增加了次品率。
发明内容
(一)要解决的技术问题
本发明提供一种基板对位标记及其制作方法，用以解决对位标记形成过程中由于镀膜不平，导致对位时无法识别对位标记的问题；
本发明还提供一种基板，其上具有如上所述的基板对位标记，降低基板制作工艺中由于无法识别对位标记导致的次品率。
(二)技术方案
为了解决上述技术问题，本发明提供一种基板对位标记，其包括位于基板不同层结构上的第一对位标记图案和第二对位标记图案；其中，所述第一对位标记图案和第二对位标记图案的中心重合，且不存在交叠部分。
如上所述的基板对位标记，优选的是，所述第二对位标记图案位于所述第一对位标记图案所在的区域内；
所述第一对位标记图案和第二对位标记图案均为空心结构，或
所述第一对位标记图案为空心结构，所述第二对位标记图案为实心结构。
如上所述的基板对位标记，优选的是，所述第一对位标记图案和第二对位标记图案具有相似结构。
如上所述的基板对位标记，优选的是，所述第一对位标记图案和第二对位标记图案均为空心的十字结构，或
所述第一对位标记图案为空心的十字结构，所述第二对位标记图案为实心的十字结构。
如上所述的基板对位标记，优选的是，所述第一对位标记图案和第二对位标记图案为不相似结构。
如上所述的基板对位标记，优选的是，所述第一对位标记图案为空心的十字结构，所述第二对位标记图案为圆环结构，或
所述第一对位标记图案为空心的十字结构，所述第二对位标记图案为实心圆结构。
同时，本发明还提供一种基板，其上具有对位标记，所述对位标记采用如上所述的基板对位标记。
如上所述的基板，优选的是，所述基板上形成有薄膜晶体管；
所述第一对位标记图案由与薄膜晶体管的栅电极相同的金属层制成；所述第二对位标记图案由与薄膜晶体管的源漏电极相同的金属层制成。
相应地，本发明提供还一种基板对位标记的制作方法，包括形成第一对位标记图案的步骤和形成第二对位标记图案的步骤；其中，所述第一对位标记图案和第二对位标记图案位于基板的不同层结构上，且中心重合，不存在交叠部分。
如上所述的基板对位标记的制作方法，优选的是，还包括形成薄膜晶体管的步骤；
形成第一对位标记图案的步骤具体为：
与薄膜晶体管的栅电极同层形成所述第一对位标记图案；
形成第二对位标记图案的步骤具体为：
与薄膜晶体管源漏电极同层形成所述第二对位标记图案。
(三)有益效果
本发明所提供的基板对位标记及其制作方法，通过在基板的不同层结构上制作两个对位标记图案，当其中一个对位标记形成过程中由于镀膜不平，导致对位时无法识别该对位标记时，还可以通过识别另一个对位标记进行对位，提升了对位标记的识别成功率，从而大大降低了基板制作工艺中由于无法识别对位标记导致的次品率。
附图说明
图1为本发明实施例中基板对位标记的结构图一；
图2为图1沿A-A方向的剖视图；
图3为本发明实施例中基板对位标记的结构图二；
图4为本发明实施例中基板对位标记的结构图三；
图5为本发明实施例中基板对位标记的结构图四。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
需要说明的是，以下内容中的术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
实施例一
为提升基板制作工艺中对位标记的识别成功率，本实施例中提供一种基板对位标记的制作方法，其包括形成第一对位标记图案的步骤和形成第二对位标记图案的步骤。其中，第一对位标记图案和第二对位标记图案位于基板的不同层结构上(这里的不同层结构是指基板上由不同层薄膜形成的图案，相应地，同层结构是指基板上由同一层薄膜形成的图案)，且中心重合，即第一对位标记图案和第二对位标记图案的中心上下对应，位于一条直线上，使得分别通过两个对位标记进行对位时，能够保持对位的一致性。且第一对位标记图案和第二对位标记图案不存在交叠部分，保证其中一个对位标记无法识别时，不会影响通过识别另一个对位标记进行对位的过程。
通过在基板的不同层薄膜上制作两个对位标记图案，当其中一个对位标记形成过程中由于镀膜不平，导致对位时无法识别该对位标记时，由于两个形成对位标记图案的层同时发生镀膜不同的概率非常低，因此还可以通过识别另一个对位标记进行对位，从而提升了对位标记的识别成功率。
根据上述实施例，本领域所属技术人员很容易推出，还可以制作更多对位标记图案，使它们的中心均重合，且任意两个对位标记图案均位于基板的不同层结构上，具体工作原理与两个对位标记图案的情况一样，使得对位标记的识别成功率更高，但由于成功率提高有限，且会增加制作成本，所以一般只需制作两个对位标记图案即可满足需求。
下面将以具有底栅结构TFT的阵列基板的制作过程为例来具体说明本实施例中基板对位标记的制作过程：
首先，与薄膜晶体管的栅电极同层形成第一对位标记图案。具体的，在通过涂覆、沉积或溅射等工艺在衬底基板(如：玻璃基板、石英基板或透明树脂基板，且如图2中的附图标记3所示)上形成栅电极金属层薄膜后，可以采用普通掩膜版通过一次构图工艺同时形成包括TFT栅电极和第一对位标记的图案(如图2中的附图标记1所示)。通常，第一对位标记位于衬底基板的周边。
然后，与薄膜晶体管的源漏电极同层形成第二对位标记图案。具体的，通过涂覆、沉积或溅射等工艺在衬底基板上依次形成栅极绝缘层、有源层(这两个层如图2中的附图标记4所示意)以及源漏金属层薄膜，并在源漏金属层薄膜上方涂覆光刻胶；之后，例如，采用半色调或灰阶掩膜版进行曝光、显影处理，使得光刻胶形成光刻胶半保留区域、光刻胶完全保留区域和光刻胶完全去除区域。其中，光刻胶半保留区域对应于TFT的沟道区域，光刻胶完全保留区域对应于TFT源漏电极和第二对位标记所在的区域，光刻胶完全去除区域对应于其他图案所在的区域；然后通过灰化工艺去除TFT沟道上方的光刻胶，并对TFT源漏电极和第二对位标记上方的光刻胶起到一个减薄的作用；之后刻蚀掉TFT沟道区域上方的源漏金属层薄膜和部分有源层(具体为，采用干刻法刻蚀掉TFT沟道区域上方的源漏金属层薄膜，并采用湿刻法刻蚀掉TFT沟道区域上方的部分有源层)，形成TFT沟道；最后剥离剩余的光刻胶，形成TFT源漏电极和第二对位标记(如图2中的附图标记2所示)的图案。相应地，第二对位标记也位于基板的周边，且第二对位标记与第一对位标记的中心位于一条直线上，并不存在交叠部分。
需要说明的是，在此只是举例说明，本发明所提供的基板对位标记的制作方法适应于所有需要制作对位标记的基板，并不局限于具有底栅结构TFT的阵列基板。而且，尽管上面描述了以半色调或灰阶掩膜版进行曝光、显影处理而形成第二标记图案的技术方案，然而，作为替代，也完全可以采用普通的全色调掩膜版进行曝光、显影处理而形成第二标记图案。
实施例二
相应地，本实施例中还提供一种基板对位标记，结合图1-图5所示，该基板对位标记包括位于基板不同层结构(这里的不同层结构是指基板上由不同层薄膜形成的图案，相应地，同层结构是指基板上由同一层薄膜形成的图案)上的第一对位标记图案1和第二对位标记图案2，其中，第一对位标记图案1的中心o和第二对位标记图案2的中心o'重合，即第一对位标记图案1和第二对位标记图案2的中心o和o'上下对应，位于一条直线上，使得分别通过两个对位标记进行对位时，能够保持对位的一致性。且第一对位标记图案1和第二对位标记图案2不存在交叠部分，保证其中一个对位标记无法识别时，不会影响通过识别另一个对位标记进行对位的过程。
为了实现第一对位标记图案1和第二对位标记图案2不存在交叠部分，本实施例中可以设计第二对位标记图案2位于第一对位标记图案1所在的区域内，且第一对位标记图案1为空心结构，而第二对位标记图案2可以为空心结构，也可以为实心结构。
进一步地，第一对位标记图案1和第二对位标记图案2可以具有相似结构，即第一对位标记图案1和第二对位标记图案2的结构相同，仅大小不同，例如：第一对位标记图案1为空心十字结构，而第二对位标记图案2可以为空心十字结构，如图1所示，也可以为实心十字结构，如图4所示。当然，第一对位标记图案1和第二对位标记图案2也可以为不相似结构，即第一对位标记图案1和第二对位标记图案2不仅大小不同，结构也不同，例如：第一对位标记图案1为空心十字结构，而第二对位标记图案2为圆环结构，如图3所示，也可以为实心圆结构，如图5所示。需要说明的是，在此只是以十字结构、圆环结构和实心圆结构举例说明，并不是对第一对位标记图案1和第二对位标记图案2结构的一种限定，第一对位标记图案1和第二对位标记图案2的结构组合还有很多种。
实施例三
本实施例中提供一种基板，其上具有对位标记，并且该对位标记采用实施例二中的基板对位标记，由于提升了对位标记识别的成功率，从而大大降低了基板制作工艺中由于无法识别对位标记导致的次品率。
对于TFT-LCD的阵列基板，其上形成有薄膜晶体管，在实际应用过程中，结合图1所示，可以设计第一对位标记图案1由与薄膜晶体管的栅电极相同的金属层制成，而第二对位标记图案2则由与薄膜晶体管的源漏电极相同的金属层制成。
由以上实施例可以看出，本发明所提供的基板对位标记及其制作方法，通过在基板的不同层结构上制作两个对位标记图案，当其中一个对位标记形成过程中由于镀膜不平，导致对位时无法识别该对位标记时，还可以通过识别另一个对位标记进行对位，提升了对位标记的识别成功率，从而大大降低了基板制作工艺中由于无法识别对位标记导致的次品率。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和替换，这些改进和替换也应视为本发明的保护范围。

Claims (10)

1.一种基板对位标记，其特征在于，其包括位于基板不同层结构上的第一对位标记图案和第二对位标记图案；其中，所述第一对位标记图案和第二对位标记图案的中心重合，且不存在交叠部分。
2.根据权利要求1所述的基板对位标记，其特征在于，所述第二对位标记图案位于所述第一对位标记图案所在的区域内；
所述第一对位标记图案和第二对位标记图案均为空心结构，或
所述第一对位标记图案为空心结构，所述第二对位标记图案为实心结构。
3.根据权利要求2所述的基板对位标记，其特征在于，所述第一对位标记图案和第二对位标记图案具有相似结构。
4.根据权利要求3所述的基板对位标记，其特征在于，所述第一对位标记图案和第二对位标记图案均为空心的十字结构，或
所述第一对位标记图案为空心的十字结构，所述第二对位标记图案为实心的十字结构。
5.根据权利要求2所述的基板对位标记，其特征在于，所述第一对位标记图案和第二对位标记图案为不相似结构。
6.根据权利要求5所述的基板对位标记，其特征在于，所述第一对位标记图案为空心的十字结构，所述第二对位标记图案为圆环结构，或
所述第一对位标记图案为空心的十字结构，所述第二对位标记图案为实心圆结构。
7.一种基板，其上具有对位标记，其特征在于，所述对位标记采用权利要求1-6任一项所述的基板对位标记。
8.根据权利要求7所述的基板，其特征在于，所述基板上形成有薄膜晶体管；
所述第一对位标记图案由与薄膜晶体管的栅电极相同的金属层制成；所述第二对位标记图案由与薄膜晶体管的源漏电极相同的金属层制成。
9.一种基板对位标记的制作方法，其特征在于，包括形成第一对位标记图案的步骤和形成第二对位标记图案的步骤；其中，所述第一对位标记图案和第二对位标记图案位于基板的不同层结构上，且中心重合，不存在交叠部分。
10.根据权利要求9所述的基板对位标记的制作方法，其特征在于，还包括形成薄膜晶体管的步骤；
形成第一对位标记图案的步骤具体为：
与薄膜晶体管的栅电极同层形成所述第一对位标记图案；
形成第二对位标记图案的步骤具体为：
与薄膜晶体管源漏电极同层形成所述第二对位标记图案。
CN201310075174.XA 2013-03-08 2013-03-08 基板对位标记、基板及基板对位标记的制作方法 Active CN103199084B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310075174.XA CN103199084B (zh) 2013-03-08 2013-03-08 基板对位标记、基板及基板对位标记的制作方法
PCT/CN2013/078091 WO2014134888A1 (zh) 2013-03-08 2013-06-27 基板对位标记及其制作方法、基板
US14/358,074 US20150249054A1 (en) 2013-03-08 2013-06-27 Substrate alignment mark and fabricating method thereof, and substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310075174.XA CN103199084B (zh) 2013-03-08 2013-03-08 基板对位标记、基板及基板对位标记的制作方法

Publications (2)

Publication Number Publication Date
CN103199084A CN103199084A (zh) 2013-07-10
CN103199084B true CN103199084B (zh) 2015-10-14

Family

ID=48721534

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310075174.XA Active CN103199084B (zh) 2013-03-08 2013-03-08 基板对位标记、基板及基板对位标记的制作方法

Country Status (3)

Country Link
US (1) US20150249054A1 (zh)
CN (1) CN103199084B (zh)
WO (1) WO2014134888A1 (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5673719B2 (ja) * 2013-03-27 2015-02-18 Tdk株式会社 電子部品の製造装置およびその製造方法
CN103366648B (zh) * 2013-07-24 2015-06-17 京东方科技集团股份有限公司 基板、显示屏、拼接屏及拼接屏的对位方法
CN103839923B (zh) * 2014-02-25 2016-03-30 京东方科技集团股份有限公司 一种对位标记的制作方法及基板
CN103904060B (zh) * 2014-04-01 2016-08-03 深圳市华星光电技术有限公司 Tft lcd阵列对位标记设计及制造方法
CN104062783B (zh) * 2014-06-18 2017-10-17 深圳市华星光电技术有限公司 基板检测用定位图形及其制造方法
CN104810312B (zh) * 2015-05-21 2017-12-29 深圳市华星光电技术有限公司 栅极层上的对位标记的制作方法
CN107037699B (zh) * 2016-02-03 2019-01-29 中芯国际集成电路制造(上海)有限公司 标记结构的形成方法
KR102602083B1 (ko) * 2016-03-14 2023-11-14 삼성디스플레이 주식회사 표시 장치
CN106024843B (zh) * 2016-07-28 2019-04-23 信利半导体有限公司 一种oled基板的制备方法及oled基板
JP6596048B2 (ja) 2017-09-05 2019-10-23 シャープ株式会社 アライメントマーク付き基板の製造方法
CN109856930B (zh) * 2017-11-30 2021-05-25 京东方科技集团股份有限公司 对准标记、基板及其制作方法、曝光对准方法
TWI652658B (zh) 2017-12-12 2019-03-01 奇景光電股份有限公司 晶片以及使用其的電子裝置
CN108878401B (zh) * 2018-07-05 2020-04-21 长江存储科技有限责任公司 光学对准标记、光学定位方法以及半导体器件
CN110289251A (zh) * 2019-05-30 2019-09-27 武汉华星光电半导体显示技术有限公司 显示面板及显示装置
CN110504290B (zh) * 2019-08-27 2021-09-21 京东方科技集团股份有限公司 一种显示基板及其制备方法和显示面板
KR20210129293A (ko) * 2020-04-17 2021-10-28 삼성디스플레이 주식회사 표시 장치
WO2021254043A1 (zh) * 2020-06-19 2021-12-23 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN114200796B (zh) * 2020-09-02 2024-01-26 中芯国际集成电路制造(上海)有限公司 对准标记及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007304321A (ja) * 2006-05-11 2007-11-22 Toppan Printing Co Ltd フォトマスク及び露光方法
CN101566789A (zh) * 2008-04-25 2009-10-28 中芯国际集成电路制造(上海)有限公司 带有散射条的掩模版组合及光刻方法
CN102543733A (zh) * 2010-12-08 2012-07-04 无锡华润上华科技有限公司 Dmos工艺流程中的对位标记方法
CN102692831A (zh) * 2012-05-28 2012-09-26 京东方科技集团股份有限公司 对位标识及在曝光工艺中采用该对位标识制作工件的方法
CN102866576A (zh) * 2012-08-27 2013-01-09 京东方科技集团股份有限公司 一种掩膜板组及应用掩膜板组确定对位精度范围的方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4356223A (en) * 1980-02-28 1982-10-26 Nippon Electric Co., Ltd. Semiconductor device having a registration mark for use in an exposure technique for micro-fine working
JP3580033B2 (ja) * 1996-06-20 2004-10-20 ソニー株式会社 薄膜半導体装置及びその製造方法とレーザアニール装置
JP4667559B2 (ja) * 2000-05-30 2011-04-13 ルネサスエレクトロニクス株式会社 半導体装置、フォトマスクおよび半導体装置の製造方法
US6842538B2 (en) * 2001-03-23 2005-01-11 Shih-Jong J. Lee Automatic detection of alignment or registration marks
JP3651432B2 (ja) * 2001-09-25 2005-05-25 セイコーエプソン株式会社 マスク及びその製造方法並びにエレクトロルミネッセンス装置の製造方法
JP3967935B2 (ja) * 2002-02-25 2007-08-29 株式会社日立製作所 合わせ精度計測装置及びその方法
US7528937B1 (en) * 2002-08-05 2009-05-05 Ultratech, Inc. Dual-sided substrate measurement apparatus and methods
US7054492B2 (en) * 2002-09-24 2006-05-30 Lee Shih-Jong J Fast regular shaped pattern searching
CN1279584C (zh) * 2002-11-25 2006-10-11 南亚科技股份有限公司 多重对准的标记及方法
CN1627190A (zh) * 2003-12-12 2005-06-15 中国科学院微电子研究所 X射线光刻对准标记
JP4373874B2 (ja) * 2004-08-04 2009-11-25 富士通マイクロエレクトロニクス株式会社 半導体装置、半導体基板
US7379184B2 (en) * 2004-10-18 2008-05-27 Nanometrics Incorporated Overlay measurement target
US7349140B2 (en) * 2005-05-31 2008-03-25 Miradia Inc. Triple alignment substrate method and structure for packaging devices
KR101127855B1 (ko) * 2005-06-02 2012-03-21 엘지디스플레이 주식회사 액정표시소자
KR101183374B1 (ko) * 2005-06-27 2012-09-21 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
US7288836B2 (en) * 2005-08-29 2007-10-30 United Microelectronics Corp. Stacked alignment mark and method for manufacturing thereof
KR100660893B1 (ko) * 2005-11-22 2006-12-26 삼성전자주식회사 정렬 마크막을 구비하는 반도체 소자 및 그 제조 방법
TWI288465B (en) * 2006-01-26 2007-10-11 Nanya Technology Corp An alignment structure
US20070238027A1 (en) * 2006-04-06 2007-10-11 Han-Tung Hsu Method for generating alignment marks and related masks thereof
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
JP5544796B2 (ja) * 2009-09-10 2014-07-09 ソニー株式会社 ３端子型電子デバイス及び２端子型電子デバイス
US8786054B2 (en) * 2009-11-16 2014-07-22 Taiwan Semiconductor Manufacturing Company, Ltd. Structure for integrated circuit alignment
US8912671B2 (en) * 2013-05-16 2014-12-16 Himax Technologies Limited Semiconductor device having alignment mark

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007304321A (ja) * 2006-05-11 2007-11-22 Toppan Printing Co Ltd フォトマスク及び露光方法
CN101566789A (zh) * 2008-04-25 2009-10-28 中芯国际集成电路制造(上海)有限公司 带有散射条的掩模版组合及光刻方法
CN102543733A (zh) * 2010-12-08 2012-07-04 无锡华润上华科技有限公司 Dmos工艺流程中的对位标记方法
CN102692831A (zh) * 2012-05-28 2012-09-26 京东方科技集团股份有限公司 对位标识及在曝光工艺中采用该对位标识制作工件的方法
CN102866576A (zh) * 2012-08-27 2013-01-09 京东方科技集团股份有限公司 一种掩膜板组及应用掩膜板组确定对位精度范围的方法

Also Published As

Publication number Publication date
US20150249054A1 (en) 2015-09-03
CN103199084A (zh) 2013-07-10
WO2014134888A1 (zh) 2014-09-12

Similar Documents

Publication Publication Date Title
CN103199084B (zh) 基板对位标记、基板及基板对位标记的制作方法
US8404507B2 (en) TFT-LCD array substrate and manufacturing method thereof
KR20100126228A (ko) Ｔｆｔ-ｌｃｄ 어레이 기판 및 그 제조방법
JP2007318144A (ja) Ｔｆｔ−ｌｃｄアレイ基板構造及びその製造方法
CN102651322A (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示器件
CN102768990B (zh) 阵列基板及其制作方法、显示装置
CN102707575B (zh) 掩模板及制造阵列基板的方法
JP4750093B2 (ja) マスク装置とマスク装置の製造方法及びこれを用いた有機電界発光表示装置の製造方法
CN102856164B (zh) 一种提高对位标记清晰度的方法
CN105206624A (zh) 阵列基板及其制备方法、显示面板和显示装置
WO2015100776A1 (zh) 一种液晶显示器的阵列基板的制造方法
CN106024808A (zh) 阵列基板及其制备方法、显示器件
CN101393363B (zh) Ffs型tft-lcd阵列基板结构及其制造方法
CN110021653A (zh) 阵列基板及其制造方法、显示面板和显示装置
CN102427061B (zh) 有源矩阵有机发光显示器的阵列基板制造方法
CN101452163B (zh) Tft-lcd阵列基板结构及其制造方法
JP6947925B2 (ja) Ｔｆｔアレイ基板の製造方法及びディスプレイ装置の製造方法
CN105629598A (zh) Ffs模式的阵列基板及制作方法
KR20200026407A (ko) 나노 임프린트용 스탬프 및 이의 제조 방법
CN104952887A (zh) 一种阵列基板及其制备方法、显示装置
CN105137710A (zh) 掩膜版及薄膜晶体管的制造方法
CN102023431A (zh) Tft-lcd阵列基板及其制造方法
CN207765451U (zh) 一种光刻工艺中的晶圆结构
CN104714347B (zh) 一种阵列基板及其制备方法、显示装置
CN101604695A (zh) 阵列基板及其制造方法和液晶显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant