JP3580033B2 - 薄膜半導体装置及びその製造方法とレーザアニール装置 - Google Patents

薄膜半導体装置及びその製造方法とレーザアニール装置 Download PDF

Info

Publication number
JP3580033B2
JP3580033B2 JP18156796A JP18156796A JP3580033B2 JP 3580033 B2 JP3580033 B2 JP 3580033B2 JP 18156796 A JP18156796 A JP 18156796A JP 18156796 A JP18156796 A JP 18156796A JP 3580033 B2 JP3580033 B2 JP 3580033B2
Authority
JP
Japan
Prior art keywords
thin film
insulating substrate
laser beam
pitch
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP18156796A
Other languages
English (en)
Other versions
JPH1012891A (ja
Inventor
益充 猪野
敏一 前川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP18156796A priority Critical patent/JP3580033B2/ja
Priority to US08/878,588 priority patent/US6602744B1/en
Publication of JPH1012891A publication Critical patent/JPH1012891A/ja
Priority to US09/678,459 priority patent/US6759628B1/en
Application granted granted Critical
Publication of JP3580033B2 publication Critical patent/JP3580033B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は絶縁基板上に成膜された半導体薄膜を活性層とする薄膜トランジスタが集積的に形成された薄膜半導体装置の製造方法に関する。より詳しくは、絶縁基板上に半導体薄膜を成膜した後その再結晶化を目的として行なわれるレーザビーム照射技術（レーザアニール）に関する。
【０００２】
【従来の技術】
薄膜半導体装置の製造工程を低温プロセス化する方法の一環として、レーザビームを用いたレーザアニールが開発されている。これは、絶縁基板上に成膜された非晶質シリコンや多結晶シリコン等非単結晶性の半導体薄膜にレーザビームを照射して局部的に加熱溶融した後、その冷却過程で半導体薄膜を再結晶化するものである。この再結晶化した半導体薄膜を活性層（チャネル領域）として薄膜トランジスタを集積形成する。結晶化した半導体薄膜はキャリアの移動度が高くなる為薄膜トランジスタを高性能化できる。図１０に示す様に、このレーザアニールでは絶縁基板１の縦方向（Ｙ方向）に沿って帯状に形成されたレーザビーム４のパルスを絶縁基板１に間欠照射する。この時同時に、その照射領域を部分的に重ねながらレーザビーム４を絶縁基板１に対して相対的に横方向（Ｘ方向）に移動させている。図示の例では、固定されたレーザビーム４の照射領域に対し絶縁基板１を−Ｘ方向にステップ移動させている。この様に、レーザビーム４をオーバーラップさせる事により半導体薄膜の再結晶化が比較的均一に行なわれる。
【０００３】
【発明が解決しようとする課題】
薄膜半導体装置は例えばアクティブマトリクス型表示装置の駆動基板等に好適であり、近年盛んに開発が進められている。表示装置に応用する場合ガラス等からなる透明絶縁基板の大型化及び低コスト化が強く要求されている。例えば図１０に示した例では、絶縁基板１のＸ方向寸法は４００ｍｍ〜５００ｍｍに達し、Ｙ方向寸法は３００ｍｍ〜４００ｍｍに達している。この様な大型化及び低コスト化を満たす為上述したレーザビームを利用する再結晶化レーザアニールが活用されている。レーザビーム照射により比較的低温で半導体薄膜を結晶化できる為低融点ガラス等比較的低コストの透明絶縁基板を採用できる。この為、現在では表示部に加え周辺回路部も一体的に内蔵した薄膜半導体装置がボトムゲート型の薄膜トランジスタを用いて４００℃以下の低温プロセスにより製造可能である。又、帯状（線状）のレーザビーム４を走査しオーバーラップ照射する事で比較的大面積の半導体薄膜を非晶質から多結晶に効率良く転換できる。現在、レーザビームの光源としてはエキシマレーザが広く用いられている。しかしながら、このエキシマレーザは出力パワーの関係でレーザビームの断面積を極端に大きくする事はできない。この為、レーザビームを帯状もしくは線状に整形して、これをオーバーラップしながら走査（スキャニング）する事により、大型ガラス等からなる透明絶縁基板の全面に照射している。しかしながら、このスキャニング時にレーザビーム４のエネルギー分布の影響により結晶の粒径等が不均一になる。これにより表示装置等に集積形成された駆動用薄膜トランジスタの動作特性がばらつく様になる為、均一な表示を行なう事が困難であるという課題がある。
【０００４】
一般に、エキシマレーザは約２００Ｗの出力パワーを有している。図１１に示す様に、レーザビーム４を帯状に整形してパワーの集中化を図っている。図示の例では帯状レーザビーム４の照射領域はＸ方向が０．３ｍｍ（３００μｍ）程度であり、Ｙ方向の寸法が１５０ｍｍ程度である。このレーザビーム４をＸ方向に走査しながら間欠的に照射する事で絶縁基板の全面に成膜された半導体薄膜を再結晶化できる。
【０００５】
図１２は帯状に整形されたレーザビーム４のＸ方向（横方向）に沿ったエネルギー分布を模式的に表わしている。このエネルギー分布は中央の平坦部４１０とその両側の傾斜部４２０とを有しており、全体として略台形プロファイルとなっている。平坦部４１０の幅は例えば３００μｍであり、各傾斜部４２０の幅は２０μｍ程度である。この傾斜部４２０はレーザビームを帯状に整形する光学系の作用により必然的に生じるものである。レーザビーム４のエネルギー分布にこの傾斜部４２０が含まれる為、再結晶化された半導体薄膜の構造にばらつきが生じ、結晶欠陥が含まれる事になる。
【０００６】
図１３はレーザビームをオーバーラップしながらスキャニング照射する状態を模式的に表わしたものである。従来、例えば９０％のオーバーラップでレーザビームを繰り返し間欠照射している。レーザビームのＸ方向幅が３００μｍである場合、間欠照射の１ステップ当たり移動量は３０μｍになる。図では、この１ステップ当たり移動量を移動ピッチＡとして表わしている。移動ピッチＡで間欠照射を１０回繰り返す事によりレーザビームがそのＸ方向幅分３００μｍだけ走査される事になる。この場合、部分的に重なり合う照射領域の境界１６に丁度レーザビーム断面プロファイルの傾斜部が照射される事になる。この結果、境界１６に沿って結晶欠陥１６ａが生じる。一方、薄膜トランジスタ１７は一定の配列ピッチＢで絶縁基板１の上に集積形成されている。この例では薄膜トランジスタ１７はボトムゲート型であり、ゲート電極１８の上にアイランド状にパタニングされた半導体薄膜２が積層されている。ゲート電極１８の直上に位置する半導体薄膜２の部分がチャネル領域となり、その両側にはコンタクト１９が形成されている。図１３では完成状態の薄膜トランジスタ１７を表わしているが、前述したレーザアニールはこの薄膜トランジスタ１７のプロセス中適当な工程で行なわれる。従来、レーザビームの移動ピッチＡと薄膜トランジスタ１７の配列ピッチＢには何等相対的な関係が配慮されていなかった。この為、境界１６毎に現われる結晶欠陥１６ａが、ある薄膜トランジスタ１７ではチャネル領域に位置する一方、他の薄膜トランジスタ１７ではチャネル領域から外れるといったばらつきが生じている。
【０００７】
図１４は、図１３に示した薄膜トランジスタ１７の断面構造を模式的に表わしたものである。絶縁基板１の上にゲート電極１８がパタニングされ、その上にゲート絶縁膜２１を介して半導体薄膜２がパタニング形成されている。半導体薄膜２の上にはゲート電極１８と整合するストッパ２３が形成されている。このストッパ２３の直下がチャネル領域２２となる。かかる構成を有するボトムゲート型の薄膜トランジスタ１７は層間絶縁膜２４により被覆されている。層間絶縁膜２４にはコンタクトが開口しており、ソース電極Ｓ及びドレイン電極Ｄが設けられている。なお、これらの電極Ｓ，Ｄとコンタクトする薄膜トランジスタ２の部分は例えばＮ＋拡散層となっている。図示の例では丁度チャネル領域２２に前述した結晶欠陥１６ａが介在している。この様に薄膜トランジスタ１７のチャネル領域２２に結晶欠陥１６ａが形成されるとトランジスタの特性劣化につながる。特に、電流駆動能力の低下が顕著で、画素のスイッチング素子に使用した場合には、画面の表示ムラが生じる。
【０００８】
図１５は薄膜トランジスタのゲート電圧ＶＧＳ／ドレイン電流ＩＤＳ特性を示すグラフである。実線で示すカーブがチャネル領域に結晶欠陥がない場合のトランジスタ特性であり、点線で示すカーブがチャネル領域に結晶欠陥が存在する場合のトランジスタ特性を表わしている。このグラフから明らかな様に、チャネル領域に結晶欠陥が存在すると薄膜トランジスタの電流駆動能力が低下し、画素に対する映像信号の書き込み特性が悪化する。アクティブマトリクス型表示装置の画面上にこの薄膜トランジスタの動作特性のばらつきが水平方向に沿って現われると、縦筋の様な画像欠陥を引き起こす。
【０００９】
図１６は上述した電流駆動能力の低下原因を模式的に表わしたものである。シリコン等からなる半導体薄膜をレーザアニールにより溶融させた後固化する場合、冷却過程がレーザビームの照射領域の端部から発生する為、必然的に照射領域の各境界には再結晶化後Ｓｉのダングリングボンドが生じ結晶欠陥につながる。この結晶欠陥はＳｉの結合のネットワークが乱れた部分であり、局在準位が多数存在する。その結果、電荷のトラップが多く存在する事になり、電子の走行が妨げられ半導体薄膜のキャリア移動度が低下する。
【００１０】
なお、上述した従来例では帯状に形成されたレーザビームのオーバーラップ量を９０％に設定しているが、これを９５％〜９９％に高める事で半導体薄膜の結晶状態をより改善する事も考えられる。しかしながら、この様にオーバーラップ量を大きくしても、依然として照射領域の境界に結晶欠陥が残る可能性があり、抜本的な解決策とはいえない。又、特開平３−２７３６２１号公報には、素子領域のみにレーザビームを照射し、それ以外の領域にはレーザビーム照射を行なわない技術が開示されている。しかしながらこの方法ではオーバーラップ照射（多重照射）ができない為、素子領域に存在する半導体薄膜の結晶品質を大幅に改善する事は困難である。
【００１１】
【課題を解決するための手段】
上述した従来の技術の課題を解決する為以下の手段を講じた。即ち、本発明によれば薄膜半導体装置は基本的に以下の工程により製造される。先ず成膜工程を行ない、縦方向及び横方向に広がる絶縁基板の表面に半導体薄膜を形成する。次にレーザアニール工程を行ない、レーザビームを照射して該半導体薄膜を溶融冷却しその再結晶化を図る。さらに加工工程を行ない、該半導体薄膜を活性層として薄膜トランジスタを一定の配列ピッチで集積形成する。特徴事項として、前記レーザアニール工程では、該絶縁基板の縦方向に沿って帯状に形成されたレーザビームのパルスを該絶縁基板に間欠照射し且つその照射領域を部分的に重ねながら絶縁基板に対して相対的に一定の移動ピッチで横方向に移動する際、該レーザビームの移動ピッチを該薄膜トランジスタの配列ピッチと等しくするかその整数倍にするとともに、該絶縁基板を予め位置決めして部分的に重なり合う照射領域の境界が各薄膜トランジスタのチャネル領域にかからない様にする。
【００１２】
本発明は、上述した薄膜半導体装置の製造方法に用いるレーザアニール装置を包含している。このレーザアニール装置は、絶縁基板の縦方向に沿って帯状に形成されたレーザビームのパルスを該絶縁基板に間欠照射し且つその照射領域を部分的に重ねながら絶縁基板に対して相対的に一定の移動ピッチで横方向に移動する手段と、該レーザビームの移動ピッチを該薄膜トランジスタの配列ピッチと等しくするかその整数倍に設定する手段と、該絶縁基板を予め位置決めして部分的に重なり合う照射領域の境界が各薄膜トランジスタのチャネル領域にかからない様にする位置決め手段とを備えている。
【００１３】
本発明は、さらに上述した製造方法の実施に適した薄膜半導体装置を包含している。この薄膜半導体装置は絶縁基板を予め位置決めする為のアライメントマークを備えており、部分的に重なり合う照射領域の境界が各薄膜トランジスタのチャネル領域にかからない様に位置決め可能とする。また、前記絶縁基板は一定の配列ピッチで集積形成された各薄膜トランジスタに対応する画素電極を備えており、本薄膜半導体装置はアクティブマトリクス型表示装置の駆動基板に好適である。
【００１４】
本発明によれば、帯状又は線状のレーザビームを絶縁基板に間欠照射し且つその照射領域を部分的に重ねながら走査する際、レーザビームの移動ピッチを薄膜トランジスタの配列ピッチと等しくするかその整数倍に設定している。レーザビーム照射により再結晶化された半導体薄膜は、この移動ピッチと同一の周期で結晶状態が分布している。そして、この結晶状態の分布周期は薄膜トランジスタの配列ピッチと一致している。従って、絶縁基板上に集積形成された薄膜トランジスタの素子領域を構成する半導体薄膜の部分は絶縁基板全面に渡ってほぼ同様の結晶状態に揃えられる為、各薄膜トランジスタの動作特性にばらつきが生じない。さらに、絶縁基板を予め位置決めして部分的に重なり合う照射領域の境界が薄膜トランジスタのチャネル領域にかからない様にしている。これにより、照射領域の境界に存在する結晶欠陥が各薄膜トランジスタのチャネル領域外に置かれる為全ての薄膜トランジスタが十分な電流駆動能力を備える事になる。
【００１５】
【発明の実施の形態】
以下図面を参照して本発明の最良な実施形態を詳細に説明する。図１は本発明にかかる薄膜半導体装置製造方法の主要部をなすレーザアニール工程を示す模式図である。（Ａ）に示す様に、本レーザアニール工程はレーザアニール装置を用いて実施される。再結晶化レーザアニールを行なう場合、ＸＹステージ１１が組み込まれたアニールチャンバ１２の中に低融点ガラス等からなる絶縁基板１を投入する。この絶縁基板１の表面には予め非単結晶性の半導体薄膜２が成膜されている。半導体薄膜２としては例えばＰ−ＣＶＤ法により非晶質シリコンが形成される。このチャンバ１２内で例えばＸｅＣｌエキシマレーザ光源３から放射されたレーザビーム４を絶縁基板１に照射する。これにより非晶質シリコンは一旦溶融し、冷却過程で再結晶化が行なわれ多結晶シリコンに転換される。これにより半導体薄膜２のキャリア移動度が高くなり薄膜トランジスタの電気特性を改善できる。なお、レーザビーム４の断面形状を帯状（線状）に整形し且つエネルギー断面強度の均一性を保つ為、ビーム形成器５が挿入されている。ビーム形成器５を通過した帯状のレーザビーム４は反射鏡６で反射した後、チャンバ１２内に収納された絶縁基板１に照射される。レーザビーム４のパルスを間欠照射する際、これに同期してＸＹステージ１１を−Ｘ方向にステップ移動する。これによりレーザビーム４の照射領域を部分的に重ねながら絶縁基板１に対して相対的にレーザビーム４をＸ方向（横方向）に移動する。なおステージ１１を−Ｘ方向にステップ移動する為モータ１３が取り付けられている。又、レーザビーム４の間欠照射とステージ１１のステップ移動を互いに同期化する為制御器１４がエキシマレーザ光源３とモータ１３との間に介在している。加えて、絶縁基板１に設けたアライメントマーク（図示せず）を検出して絶縁基板１の位置決めを行なう為に用いる検出器１５が備えられており、その出力は制御器１４に供給される。制御器１４は検出器１５の検出結果に基づいてモータ１３を駆動し、絶縁基板１の位置決めを行なう。
【００１６】
（Ｂ）は、レーザビーム４の間欠照射を模式的に表わしている。絶縁基板１の縦方向に沿って帯状に形成されたレーザビーム４のパルスは絶縁基板１に間欠照射される。この際、照射領域を部分的に重ねながら絶縁基板１に対して相対的に一定の移動ピッチＡで横方向に移動する。図から理解される様に、レーザ照射を１回目、２回目、３回目、４回目という様に繰り返し部分的にオーバーラップ照射すると、各照射領域の間に境界１６が現われる。この境界１６の間隔が移動ピッチＡに相当している。
【００１７】
（Ｃ）は再結晶化された半導体薄膜２を活性層として絶縁基板１上に一定の配列ピッチＢで集積形成された薄膜トランジスタ１７を模式的に表わしている。図示する様に、薄膜トランジスタ１７はボトムゲート構造を有し、ゲート電極１８の上にアイランド状にパタニングされた半導体薄膜２が重ねられている。ゲート電極１８の直上に位置する半導体薄膜２の部分がチャネル領域を構成し、その両側にコンタクト１９が設けられている。なお、レーザアニール工程は半導体薄膜２をアイランド状にパタニングする前又後で行なわれる。（Ｃ）と（Ｂ）を比較すれば明らかな様に、本発明ではレーザビーム４の移動ピッチＡを薄膜トランジスタ１７の配列ピッチＢと等しくしている。なお、一般的には移動ピッチＡを配列ピッチＢの整数倍に設定すれば良い。加えて本実施形態では、絶縁基板１を予め位置決めして部分的に重なり合う照射領域の境界１６が各薄膜トランジスタ１７のチャネル領域にかからない様にしている。この為、本レーザアニール装置は位置決め手段として検出器１５を備えており、絶縁基板１を予め位置決めして部分的に重なり合う照射領域の境界１６が各薄膜トランジスタ１７のチャネル領域にかからない様にする。又、絶縁基板１側にはアライメントマーク（図示せず）が備えられており、検出器１５がこれを検出して絶縁基板１の位置決めを行なう。又、本レーザアニール装置は移動手段として前述した様にステージ１１、モータ１３及び制御器１４を備えており、絶縁基板１の縦方向に沿って帯状に形成されたレーザビーム４のパルスを絶縁基板１に間欠照射し且つその照射領域を部分的に重ねながら絶縁基板１に対して相対的に一定の移動ピッチＡで横方向に移動する。さらに、設定手段として制御器１４を備えており、レーザビーム４の移動ピッチＡを薄膜トランジスタ１７の配列ピッチＢと等しくするかその整数倍に設定している。
【００１８】
図２は絶縁基板１に設けられたアライメントマーク２０の一例を表わしている。本例では矩形のアライメントマーク２０を絶縁基板１の横方向左右に分かれて一対設けている。但し、本発明はこれに限られるものではなく、アライメントマーク２０の個数及び形状は適宜選択可能である。
【００１９】
図３は、図２に示したアライメントマーク２０の断面構造を表わしている。図示する様に、アライメントマーク２０はゲート電極（図示せず）と同一層で形成された金属膜のパタンからなる。従って、アライメントマーク２０の表面はゲート絶縁膜２１により被覆されている。その上には半導体薄膜２が成膜されている。このアライメントマーク２０は検出器１５により光学的に検出される。斜め方向から例えば３６５ｎｍ又は４３６ｎｍの波長の光を照射し、その反射光量を検出器１５で検出する。アライメントマーク２０の段差部で反射光量が変化するので、この変化を検出する事によりアライメントマーク２０の位置が読み取れる。この読み取り結果に基づいてステージ１１を微細に移動し、照射領域の境界が各薄膜トランジスタのチャネル領域にかからない様にする。なお、３６５ｎｍ又は４３６ｎｍの波長の光はレーザ光源から供給可能である。
【００２０】
図４は、図１の（Ｃ）に示した薄膜トランジスタ１７の断面構造を模式的に表わしたものである。この薄膜トランジスタ１７はボトムゲート型であり、絶縁基板１の上にゲート電極１８がパタニングされている。このゲート電極１８の上にはゲート絶縁膜２１を介して半導体薄膜２が重ねられている。半導体薄膜２の上にはゲート電極１８と整合する様にストッパ２３が設けられている。このストッパ２３の直下に位置する半導体薄膜２の部分がチャネル領域２２となる。このチャネル領域２２の両側には不純物が高濃度で注入された領域（Ｎ＋領域）が形成されている。かかる構成を有する薄膜トランジスタ１７は層間絶縁膜２４により被覆されており、これに開口したコンタクトホールを介してドレイン電極Ｄ及びソース電極Ｓが薄膜トランジスタ１７に接続している。図４と図１４を比較すれば明らかな様に、本発明ではチャネル領域２２に一切結晶欠陥が含まれない。従って、薄膜トランジスタ１７は十分に高い電流駆動能力を有しており、例えば画素電極の駆動に好適である。特に重要な事は、絶縁基板１に集積形成された全ての薄膜トランジスタ１７のチャネル領域から結晶欠陥が除かれている事である。
【００２１】
図５は、薄膜トランジスタの他の例を示す模式的な断面図である。この薄膜トランジスタ１７はトップゲート構造を有し、絶縁基板１の表面に半導体薄膜２がアイランド状にパタニング形成されている。その上にゲート絶縁膜２１を介してゲート電極１８がパタニング形成されている。このゲート電極１８の直下に位置する半導体薄膜２の部分がチャネル領域２２となる。このチャネル領域２２からはレーザビームの照射領域の境界に属する結晶欠陥が除かれている。かかる構成を有する薄膜トランジスタ１７は層間絶縁膜２４により被覆されており、その上にはドレイン電極Ｄ及びソース電極Ｓが形成されている。これらの電極はコンタクトホールを介して、半導体薄膜２のＮ＋領域に接続している。
【００２２】
図６は、本発明に従って製造された薄膜半導体装置を駆動基板として用いたアクティブマトリクス型表示装置の一例を示す模式図である。本例は周辺回路内蔵型であり、表示部３１に加え、垂直方向シフトレジスタ３２や水平方向シフトレジスタ３３等の周辺回路も一体的に形成されている。表示部３１には互いに交差したゲートライン３４及び信号ライン３５が形成されている。両ライン３４，３５の交差部には画素スイッチング駆動用の薄膜トランジスタ１７が形成されている。薄膜トランジスタ１７のソース電極は対応する信号ライン３５に接続し、ドレイン電極は液晶容量３６及び付加容量３７の一端に接続し、ゲート電極は対応するゲートライン３４に接続している。又、液晶容量３６及び付加容量３７の他端は対向電極３８に接続している。薄膜トランジスタ１７は一定の配列ピッチＢで集積形成されている。この配列ピッチＢは信号線３５の間隔に等しい。さらに、この配列ピッチＢは画素を構成する液晶容量３６の配列ピッチでもある。一方、垂直方向シフトレジスタ３２は外部から供給されるスタート信号に応じて動作し、バッファ回路３９を介して、順次選択パルスを各ゲートライン３４に出力する。これにより、液晶容量３６が行毎に選択される。又、各信号ライン３５にはアナログスイッチ４０を介して外部から三色の画像信号ＲＥＤ，ＧＲＥＥＮ，ＢＬＵＥが供給される。水平方向シフトレジスタ３３は外部から供給されるスタート信号に応じて動作し、バッファ回路４１を介して各アナログスイッチ４０を順次開閉する。これにより、画像信号が順次信号ライン３５にサンプリングされ、選択された液晶容量３６に点順次で書き込まれる。上述した垂直方向シフトレジスタ３２、水平方向シフトレジスタ３３、バッファ回路３９，４１等も薄膜トランジスタから構成されている。この薄膜トランジスタも配列ピッチＢで集積形成する事により、チャネル領域から結晶欠陥を除く事が可能である。
【００２３】
図７は、図６に示したアクティブマトリクス型表示装置の変形例を示しており、対応する部分には対応する参照番号を付して理解を容易にしている。図６に示した例は点順次走査を採用しているが、本例は線順次走査である。この関係で、図６に示したバッファ回路４１に代えラインメモリ回路４２が用いられている。このラインメモリ回路４２には三色の画像信号ＲＥＤ，ＢＬＵＥ，ＧＲＥＥＮが供給されている。これらの画像信号は１ラインづつ高速でラインメモリ回路４２に格納される。各信号ライン３５に接続したアナログスイッチ４０は外部から供給される線順次信号によって一斉に開閉制御され、ラインメモリ回路４２に格納された１ライン分の画像信号が一斉に線順次で選択された行の液晶容量３６に書き込まれる。
【００２４】
図８は、図６に示したアクティブマトリクス型表示装置の具体的な構成例を示す模式的な部分断面図である。図示する様に、本表示装置は所定の間隙を介して互いに接合した駆動基板１及び対向基板５２と両者の間隙に保持された液晶５３とを備えている。対向基板５２の内表面には対向電極３８が全面的に形成されている。一方駆動基板１にはボトムゲート型の薄膜トランジスタ１７が形成されている。この薄膜トランジスタ１７はＭｏ／Ｔａ等からなるゲート電極１８、Ｐ−ＳｉＯ２ ／Ｐ−ＳｉＮ等からなるゲート絶縁膜２１、多結晶シリコン等からなる半導体薄膜２を下から順に重ねたものである。なお、ゲート電極１８の表面はＴａＭｏｘ 等の陽極酸化膜２１ａにより被覆されている。又、ゲート電極１８の直上において半導体薄膜２の部分はストッパ２３により保護されている。このチャネルストッパ２３は例えばＰ−ＳｉＯ２ からなる。かかる構成を有するボトムゲート型の薄膜トランジスタ１７はＰＳＧ等からなる第１層間絶縁膜２４により被覆されている。その上にはＭｏ又はＡｌからなるソース電極Ｓ及びドレイン電極Ｄが形成されており、第１層間絶縁膜２４に開口したコンタクトホールを介して、薄膜トランジスタ１７に電気接続している。これらの電極Ｓ及びＤは同じくＰＳＧ等からなる第２層間絶縁膜６５により被覆されている。第２層間絶縁膜６５の上には遮光性を有するＴｉ等からなる金属パタン６３が形成されている。この遮光機能を有する金属パタン６３はＳｉＯ２ 等からなる第３層間絶縁膜６６により被覆されている。その上にはＩＴＯ等からなる画素電極６４がパタニング形成されている。画素電極６４は金属パタン６３、ドレイン電極Ｄを介して薄膜トランジスタ１７に電気接続している。画素電極６４と対向電極３８との間に介在する液晶５３により前述した液晶容量が構成される。
【００２５】
図９は、図８に示した表示装置の変形例を表わしている。基本的には同一の構造を有しており、対応する部分には対応する参照番号を付して理解を容易にしている。異なる点は、第２層間絶縁膜６５が除かれており、金属パタン６３と電極Ｓ，Ｄが直接接触している事である。
【００２６】
【発明の効果】
以上説明した様に、本発明によれば、帯状のレーザビームを絶縁基板に間欠照射し且つその照射領域を部分的に重ねながら絶縁基板に対して相対的に一定の移動ピッチで横方向に移動する際、レーザビームの移動ピッチを薄膜トランジスタの配列ピッチと等しくするかその整数倍に設定している。さらに、絶縁基板を予め位置決めして部分的に重なり合う照射領域の境界が各薄膜トランジスタのチャネル領域にかからない様にしている。これにより、駆動能力にばらつきのない薄膜トランジスタが絶縁基板上に集積形成できる為、特にアクティブマトリクス型表示装置の駆動基板等に応用した場合効果的であり、薄膜トランジスタの駆動能力のばらつきに起因する表示画面のムラを防止する事が可能である。薄膜トランジスタのチャネル領域には結晶欠陥が生じない為、電流駆動能力を大きく改善でき、その結果薄膜トランジスタの応答性を顕著に改善できる。
【図面の簡単な説明】
【図１】本発明にかかる薄膜半導体装置の製造方法並びにこれに用いるレーザアニール装置を示す模式図である。
【図２】薄膜半導体装置に設けられたアライメントマークを示す模式的な平面図である。
【図３】図２に示したアライメントマークの断面構造を示す模式図である。
【図４】本発明に従って形成された薄膜トランジスタの一例を示す模式的な断面図である。
【図５】同じく薄膜トランジスタの他の例を示す模式的な断面図である。
【図６】本発明に従って製造された薄膜半導体装置を用いて組み立てられたアクティブマトリクス型表示装置の一例を示す模式図である。
【図７】同じくアクティブマトリクス型表示装置の他の例を示す模式的な平面図である。
【図８】同じくアクティブマトリクス型表示装置の一例を示す断面図である。
【図９】同じくアクティブマトリクス型表示装置の他の例を示す部分断面図である。
【図１０】従来のレーザビームの照射方法を示す模式図である。
【図１１】同じく従来のレーザビームの照射方法を示す模式図である。
【図１２】レーザビームのエネルギー断面分布を示す模式図である。
【図１３】従来のレーザアニール照射方法を示す模式図である。
【図１４】従来の薄膜トランジスタの一例を示す断面図である。
【図１５】従来の薄膜トランジスタの電気特性を示すグラフである。
【図１６】従来のレーザアニール工程により再結晶化された半導体薄膜の結晶構造を示す模式図である。
【符号の説明】
１…絶縁基板、２…半導体薄膜、３…エキシマレーザ光源、４…レーザビーム、５…ビーム形成器、６…反射鏡、１１…ステージ、１２…チャンバ、１３…モータ、１４…制御器、１５…検出器、１６…境界、１７…薄膜トランジスタ、１８…ゲート電極、１９…コンタクト、２０…アライメントマーク

Claims (3)

  1. 縦方向及び横方向に広がる絶縁基板の表面に半導体薄膜を形成する成膜工程と、レーザビームを照射して該半導体薄膜を溶融冷却しその再結晶化を行なうレーザアニール工程と、該半導体薄膜を活性層として薄膜トランジスタを一定の配列ピッチで集積形成する加工工程とを行なう薄膜半導体装置の製造方法であって、
    前記レーザアニール工程は、該絶縁基板の縦方向に沿って帯状に形成されたレーザビームのパルスを該絶縁基板に間欠照射し且つその照射領域を部分的に重ねながら絶縁基板に対して相対的に一定の移動ピッチで横方向に移動する際、
    該レーザビームの移動ピッチを該薄膜トランジスタの配列ピッチと等しくするかその整数倍にするとともに、
    該絶縁基板を予め位置決めして部分的に重なり合う照射領域の境界が各薄膜トランジスタのチャネル領域にかからない様にする事を特徴とする薄膜半導体装置の製造方法。
  2. 縦方向及び横方向に広がる絶縁基板の表面に半導体薄膜を形成する成膜工程と、レーザビームを照射して該半導体薄膜を溶融冷却しその再結晶化を行なうレーザアニール工程と、該半導体薄膜を活性層として薄膜トランジスタを一定の配列ピッチで集積形成する加工工程とを行なう薄膜半導体装置の製造方法に用いるレーザアニール装置であって、
    該絶縁基板の縦方向に沿って帯状に形成されたレーザビームのパルスを該絶縁基板に間欠照射し且つその照射領域を部分的に重ねながら絶縁基板に対して相対的に一定の移動ピッチで横方向に移動する手段と、
    該レーザビームの移動ピッチを該薄膜トランジスタの配列ピッチと等しくするかその整数倍に設定する手段と、
    該絶縁基板を予め位置決めして部分的に重なり合う照射領域の境界が各薄膜トランジスタのチャネル領域にかからない様にする手段とを備えた事を特徴とする
    レーザアニール装置。
  3. 縦方向及び横方向に広がる絶縁基板の表面に半導体薄膜を形成し、レーザビームを照射して該半導体薄膜を溶融冷却しその再結晶化を行ない、該半導体薄膜を活性層として薄膜トランジスタを一定の配列ピッチで集積形成した薄膜半導体装置であって、
    前記絶縁基板は、一定の配列ピッチで集積形成された各薄膜トランジスタに対応する画素電極を備えており、
    該絶縁基板の縦方向に沿って帯状に形成されたレーザビームのパルスを該絶縁基板に間欠照射し且つその照射領域を部分的に重ねながら絶縁基板に対して相対的に該配列ピッチと同一又は整数倍の移動ピッチで横方向に移動する際、
    該絶縁基板を予め位置決する為のアライメントマークを備えており、部分的に重なり合う照射領域の境界が各薄膜トランジスタのチャネル領域にかからない様に位置決め可能な事を特徴とする薄膜半導体装置。
JP18156796A 1996-06-20 1996-06-20 薄膜半導体装置及びその製造方法とレーザアニール装置 Expired - Lifetime JP3580033B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP18156796A JP3580033B2 (ja) 1996-06-20 1996-06-20 薄膜半導体装置及びその製造方法とレーザアニール装置
US08/878,588 US6602744B1 (en) 1996-06-20 1997-06-19 Process for fabricating thin film semiconductor device
US09/678,459 US6759628B1 (en) 1996-06-20 2000-10-03 Laser annealing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18156796A JP3580033B2 (ja) 1996-06-20 1996-06-20 薄膜半導体装置及びその製造方法とレーザアニール装置

Publications (2)

Publication Number Publication Date
JPH1012891A JPH1012891A (ja) 1998-01-16
JP3580033B2 true JP3580033B2 (ja) 2004-10-20

Family

ID=16103068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18156796A Expired - Lifetime JP3580033B2 (ja) 1996-06-20 1996-06-20 薄膜半導体装置及びその製造方法とレーザアニール装置

Country Status (2)

Country Link
US (1) US6602744B1 (ja)
JP (1) JP3580033B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099390B2 (en) 2011-11-07 2015-08-04 Samsung Display Co., Ltd. Crystallization apparatus, crystallization method, organic light-emitting display apparatus and method of manufacturing organic light-emitting display apparatus

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
JPH11212934A (ja) 1998-01-23 1999-08-06 Sony Corp 情報処理装置および方法、並びに提供媒体
JP3844613B2 (ja) 1998-04-28 2006-11-15 株式会社半導体エネルギー研究所 薄膜トランジスタ回路およびそれを用いた表示装置
JP2003309456A (ja) * 1998-04-28 2003-10-31 Semiconductor Energy Lab Co Ltd 薄膜トランジスタ回路およびそれを用いた半導体表示装置
JP2001148480A (ja) 1999-11-18 2001-05-29 Nec Corp 薄膜トランジスタ、薄膜トランジスタの製造装置、および薄膜トランジスタその製造方法
SG113399A1 (en) 2000-12-27 2005-08-29 Semiconductor Energy Lab Laser annealing method and semiconductor device fabricating method
TW552645B (en) 2001-08-03 2003-09-11 Semiconductor Energy Lab Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device
KR100885904B1 (ko) * 2001-08-10 2009-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 레이저 어닐링장치 및 반도체장치의 제작방법
US7026227B2 (en) * 2001-11-16 2006-04-11 Semiconductor Energy Laboratory Co., Ltd. Method of irradiating a laser beam, and method of fabricating semiconductor devices
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US6979605B2 (en) * 2001-11-30 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for a semiconductor device using a marker on an amorphous semiconductor film to selectively crystallize a region with a laser light
EP1329946A3 (en) 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP3992976B2 (ja) * 2001-12-21 2007-10-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4011344B2 (ja) 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1326273B1 (en) 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US6847050B2 (en) * 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
JP2004119919A (ja) * 2002-09-30 2004-04-15 Hitachi Ltd 半導体薄膜および半導体薄膜の製造方法
KR100528913B1 (ko) 2003-04-29 2005-11-16 삼성에스디아이 주식회사 평판표시소자
JP2004363241A (ja) * 2003-06-03 2004-12-24 Advanced Lcd Technologies Development Center Co Ltd 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法
GB2403595B (en) * 2003-06-25 2005-10-05 Lg Philips Lcd Co Ltd Liquid crystal display device having polycrystalline silicon thin film transistor and method of fabricating the same
TW200503061A (en) * 2003-06-30 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization method, crystallization apparatus, processed substrate, thin film transistor and display apparatus
JP2005142505A (ja) * 2003-11-10 2005-06-02 Shimada Phys & Chem Ind Co Ltd レーザアニール装置
US20060220023A1 (en) * 2005-03-03 2006-10-05 Randy Hoffman Thin-film device
KR101299604B1 (ko) * 2005-10-18 2013-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20120131775A (ko) 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법, 및 유기 발광 표시 장치
CN103199084B (zh) * 2013-03-08 2015-10-14 京东方科技集团股份有限公司 基板对位标记、基板及基板对位标记的制作方法
JP6086394B2 (ja) * 2015-03-11 2017-03-01 株式会社ブイ・テクノロジー 薄膜トランジスタ基板、表示パネル、レーザーアニール方法
KR102480839B1 (ko) * 2016-07-05 2022-12-26 삼성디스플레이 주식회사 레이저 결정화 장치 및 이의 구동 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5365875A (en) * 1991-03-25 1994-11-22 Fuji Xerox Co., Ltd. Semiconductor element manufacturing method
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
US5372836A (en) * 1992-03-27 1994-12-13 Tokyo Electron Limited Method of forming polycrystalling silicon film in process of manufacturing LCD
MY109592A (en) * 1992-11-16 1997-03-31 Tokyo Electron Ltd Method and apparatus for manufacturing a liquid crystal display substrate, and apparatus and method for evaluating semiconductor crystals.
US5477073A (en) * 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
TW297138B (ja) * 1995-05-31 1997-02-01 Handotai Energy Kenkyusho Kk

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099390B2 (en) 2011-11-07 2015-08-04 Samsung Display Co., Ltd. Crystallization apparatus, crystallization method, organic light-emitting display apparatus and method of manufacturing organic light-emitting display apparatus

Also Published As

Publication number Publication date
US6602744B1 (en) 2003-08-05
JPH1012891A (ja) 1998-01-16

Similar Documents

Publication Publication Date Title
JP3580033B2 (ja) 薄膜半導体装置及びその製造方法とレーザアニール装置
TWI509810B (zh) 薄膜電晶體及其製造方法與液晶顯示裝置
KR100396966B1 (ko) 박막트랜지스터장치의제조방법
US6759628B1 (en) Laser annealing apparatus
WO1985004731A1 (en) Liquid crystal display element and a method of producing the same
JP5564879B2 (ja) 非晶質半導体膜の結晶化方法、並びに薄膜トランジスタ、半導体装置、表示装置、及びその製造方法
JPH05275452A (ja) 薄膜状絶縁ゲイト型半導体装置およびその作製方法
KR20000077040A (ko) 반도체 박막을 결정화하는 방법 및 레이저 조사 시스템
JPH11214700A (ja) 半導体表示装置
JP3499381B2 (ja) アクティブマトリクス型表示装置およびその作製方法
JP3825515B2 (ja) 液晶表示装置の製造方法
JP2001250776A (ja) 半導体装置、液晶表示装置、半導体装置の製造方法、液晶表示装置の製造方法
KR100697497B1 (ko) 반도체 장치 및 그의 제조 방법
JPH09321311A (ja) 薄膜半導体装置の製造方法
JP4397439B2 (ja) 半導体装置
JPH09172181A (ja) 薄膜半導体装置の製造方法
US6337233B2 (en) Method of manufacturing a polycrystalline silicon layer
JP3550805B2 (ja) 薄膜半導体装置の製造方法
JP3480208B2 (ja) 薄膜半導体装置の製造方法
JPH11121751A (ja) 薄膜半導体装置の製造方法
JPH10199808A (ja) シリコン膜の結晶化方法
JP3276900B2 (ja) 半導体装置及び表示装置
JPH08186268A (ja) 薄膜半導体装置の製造方法
JP2000150890A (ja) 半導体装置の製造方法
JPH0945632A (ja) レーザーアニール方法及び半導体膜の溶融結晶化方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040629

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040712

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080730

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090730

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100730

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110730

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120730

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130730

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term