KR100396966B1 - 박막트랜지스터장치의제조방법 - Google Patents

박막트랜지스터장치의제조방법 Download PDF

Info

Publication number
KR100396966B1
KR100396966B1 KR1019960053038A KR19960053038A KR100396966B1 KR 100396966 B1 KR100396966 B1 KR 100396966B1 KR 1019960053038 A KR1019960053038 A KR 1019960053038A KR 19960053038 A KR19960053038 A KR 19960053038A KR 100396966 B1 KR100396966 B1 KR 100396966B1
Authority
KR
South Korea
Prior art keywords
thin film
gate electrode
semiconductor thin
energy beam
film transistor
Prior art date
Application number
KR1019960053038A
Other languages
English (en)
Inventor
다까시 노구찌
야스시 시모가이찌
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=26569013&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100396966(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Priority claimed from JP31743195A external-priority patent/JP3402030B2/ja
Priority claimed from JP7348096A external-priority patent/JPH09172181A/ja
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Application granted granted Critical
Publication of KR100396966B1 publication Critical patent/KR100396966B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S117/00—Single-crystal, oriented-crystal, and epitaxy growth processes; non-coating apparatus therefor
    • Y10S117/903—Dendrite or web or cage technique
    • Y10S117/904—Laser beam
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/091—Laser beam processing of fets

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

박막 반도체 장치의 제조 방법은, 기본적으로, 절연기판 위에 반도체 박막을 형성하는 막 형성 단계와, 선형 조사 영역을 갖는 에너지 빔을, 조사 영역과 직교하는 주사 방향을 따라 상대적으로 이동시키면서, 절연 기판에 조사하여 반도체 박막을 결정화하는 조사 단계를 포함한다. 이 결정화된 반도체 박막을 채널 영역으로 하고, 이 채널 영역과 교차하는 게이트 전극을 구비한 박막 트랜지스터가 집적 형성된다(integrally formed). 이 때, 조사 단계에서, 에너지 빔은 채널 영역과 평행하고 게이트 전극에 직교하는 주사 방향으로 이동된다. 박막 반도체 장치의 제조 방법은, 게이트 절연막을 사이에 두고 상호 반대측에 적층된 비정질성 반도체 박막 및 금속성 게이트 전극으로 이루어지는 박막 트랜지스터의 기본 구조를 투명 기판 상에 형성하는 막 형성 단계; 게이트 전극 측으로부터 열선을 조사하고, 금속성 게이트 전극에 그들을 흡수시켜, 게이트 절연막을 통해 게이트 전극에 대향하는 반도체 박막의 영역을 국부적으로 또는 집중적으로 보조 가열하는 가열 단계; 및 가열 단계와 동시에 수행되는 것으로, 게이트 전극과 반대측에 있는 반도체 박막측으로부터 에너지 빔을 조사하여, 보조 가열된 영역의 반도체 박막을 비정질성에서 다결정성으로 전환함으로써, 박막 트랜지스터의 활성층을 형성하는 결정화 단계를 포함한다.

Description

박막 트랜지스터 장치의 제조 방법
본 발명은 절연 기판 상에 형성된 반도체 박막을 활성층으로 하는 박막 트랜지스터가 집적 형성된(integrally formed) 박막 반도체 장치의 제조 방법에 관한 것으로, 보다 상세하게는, 절연 기판 상에 반도체 박막을 형성한 후 그 결정화를 목적으로 행해지는 레이저 어닐링 기술(a laser annealing technology)에 관한 것이다.
박막 반도체 장치의 제조 단계들을 저온 프로세스화하기 위한 방법의 일환으로서, 레이저 빔을 이용하는 결정 어닐링 기술(a crystallization annealing technology)이 개발되고 있다. 이것은, 투명 기판 상에 형성된 비정질 실리콘 또는 다결정 실리콘과 같은 비-단결정 반도체 박막에 에너지 빔(레이저 빔)을 조사하여 국부적으로 가열한 후, 냉각 단계에서 반도체 박막을 결정화하는 것을 가능하게 한다. 박막 트랜지스터는 활성층(채널 영역)으로서 결정화된 반도체 박막을 사용하여 집적 형성된다.
박막 반도체 장치는 액티브 매트릭스형 표시 패널의 구동 기판 등에 적합하고, 최근에 활발하게 개발이 진행되고 있다. 그 다음, 표시 패널에 그것을 응용하는 경우 투명 기판의 대형화 및 저비용화가 강하게 요구되고 있으며, 이와 같은 요구를 만족시키기 위해, 상술한 레이저 빔을 이용하는 결정화 어닐링이 주목을 받고있다. 레이저 조사에 의해 비교적 저온도로 반도체 박막을 결정화할 수 있기 때문에, 저융점 유리 등 비교적 저비용의 투명 기판을 채용할 수 있다. 이 경우, 히터등을 이용하여 절연 기판을 예비 가열하는 것과 같은, 레이저 빔을 이용한 결정화 어닐링을 어시스트하는 기술이 제안되고 있고, 이는 예를 들면 1991년 일본 요꼬하마시에서 개최된 "고체 소자와 재료에 대한 1991년 국제 회의"의 추가 요약서 PP 623-625에 기술되어 있다.
일반적으로, 비정질 실리콘을 결정화하기 위해서는 600℃ 이상으로 온도를 상승시킬 필요가 있다. 따라서, 기판이 예비 가열되어 사전에 기판 온도를 400℃ 정도로 상승시키면, 레이저 빔의 에너지 밀도를 그 만큼 절약할 수 있고, 반도체 박막의 결정성 및 균일성에도 유리하게 작용한다. 기판 예비 가열과 결정화 어닐링을 함께 수행함으로써, 큰 입자 크기와 결정성이 우수한 반도체 박막이 얻어진다. 이 막으로 형성된 박막 트랜지스터는 높은 캐리어 이동도와 우수한 게이트 전압스윙 특성을 갖기 때문에, 매우 효율적인 것으로 알려져 있다. 그러나, 히터를 이용한 예비 가열 방식의 경우, 투명 기판을 소정의 온도까지 상승시킬 때까지 상당한시간을 요하므로 처리량과 관련하여 문제가 있었다. 예를 들면, 통상의 유리 등으로 이루어지는 투명 기판을 400℃까지 상승시키기 위해서는 약 수분에서 수십분 정도의 예비 가열 시간이 필요하였다.
히터(전기로; electric furnace)를 이용한 기판 예비 가열(노 어닐링; furnace annealing) 대신, 램프로부터의 광원 광(illuminant light)을 기판에 일괄 조사하여 예비 가열을 행하는, 소위 램프 어닐링도 제안되고 있다. 일반적으로, 램프 어닐링으로는, 적외광 등의 열선을 대량으로 포함하는 할로겐 램프가 이용되고 있는데, 이것은 통상의 IC 제조에 이용하는 실리콘 웨이퍼를 효율적으로 가열할 수 있지만, 유리 등의 투명 기판에 형성된 반도체 박막의 경우, 적외광을 거의 흡수하지 않아 온도가 상승하지 않기 때문에, 비효율적이며 실용적이지 않다.
한편, 일반적으로 주사 방향을 따라 선형인, 레이저 빔은 상술한 레이저 조사 단계에서 부분적으로 중첩되면서 간헐적으로 펄스 조사된다. 레이저 빔을 중첩시킴으로써, 반도체 박막이 비교적 균일하게 결정화될 수 있다.
레이저 어닐링 단계에서 레이저 빔을 부분적으로 중첩 조사하는 경우, 레이저 빔의 에너지 단면 강도 분포는 가능한 한 평탄한 것이 바람직하다. 그러나, 실제로는 레이지 빔의 중앙부에 비해 주변부는 강도가 약하다. 이와 같은 상태에서 레이저 빔이 중첩 조사되면, 레이저 빔의 쇼트와 쇼트의 사이 영역 및 레이저 빔의 에지가 조사된 영역에서, 불균일적으로 결정화된 영역이 띠 형상으로 나타나게 된다. 일반적으로, 이와 같은 불균일적으로 결정화된 띠 형상 부분에서는 결정 입자 크기가 작다. 이 때문에, 띠 형상 부분을 채널 영역으로 사용하여 박막 트랜지스터를 형성한 경우, 결정 입자 크기가 작기 때문에, 성능이 낮은 트랜지스터가 되어 버린다. 따라서, 복수의 박막 트랜지스터를 절연 기판 상에 집적 형성한 경우, 불균일적으로 결정화된 띠 형상 부분이 존재하므로, 개개의 박막 트랜지스터 사이에서 동작 특성에 변동이 생긴다. 또한, 이동도가 낮아지거나 쉽게 열화되기 때문에, 박막 트랜지스터의 신뢰성에 문제가 생긴다. 이와 같은 박막 트랜지스터를 집적 형성한 절연 기판이, 예를 들면, 액티브 매트릭스형 표시 장치의 구동 기판에 이용되는 경우, 화질의 균일성에 문제가 생긴다.
따라서, 본 발명의 목적은 이하의 수단을 채택함으로써, 상술한 종래 기술의 문제를 해결하는 것이다. 즉, 본 발명에 따른 박막 반도체 장치의 제조 방법은 기본적으로 막 형성 단계와 조사 단계를 포함하고 있다. 막 형성 단계에서는, 절연 기판 상에 반도체 박막을 형성한다. 조사 단계에서는, 선형 조사 영역을 갖는 에너지 빔을 그 조사 영역과 직교하는 주사 방향을 따라 상대적으로 이동시키면서 그 절연 기판에 조사함으로써, 상기 반도체 박막을 결정화한다. 결정화된 반도체 박막인 채널 영역과 이것에 교차하는 게이트 전극을 구비한 박막 트랜지스터를 집적 형성하여 박막 반도체 장치가 제조된다. 특히, 상기 조사 단계에서, 채널 영역과 평행하고 게이트 전극에 직교하는 주사 방향으로 에너지 빔이 이동된다는 것에 유의한다.
본 발명의 한 형태에 따르면, 상기 조사 단계에서, 절연 기판에 형성된 화소 전극을 구동하는 박막 트랜지스터의 채널 영역이 되는 반도체 박막에 에너지 빔을조사한다.
다른 형태에 따르면, 상기 조사 단계에서, 바텀(bottom) 게이트 구조를 갖는 박막 트랜지스터의 채널 영역이 되는 반도체 박막에 에너지 빔을 조사한다.
다른 형태에 따르면, 상기 조사 단계에서, N 채널형 박막 트랜지스터의 채널 영역이 되는 반도체 박막에 에너지 빔을 조사한다.
일반적으로, 주사 방향을 따라 선형인 에너지 빔을, 부분적으로 중복시키면서 간헐적으로 펄스 조사하는 경우, 주사 방향과 게이트 전극의 방향(게이트 방향)사이에는 2 가지의 관계가 선택될 수 있다. 즉, 게이트 방향과 직교하는 주사 방향으로 에너지 빔을 이동하는 경우(직교 주사)와, 게이트 방향과 평행한 주사 방향으로 에너지 빔을 이동하는 경우(평행 주사)이다. 본 발명은 전자쪽 직교 주사 방식을 채용하고 있다. 이 직교 주사에서는, 에너지 빔의 주사 방향이 채널 영역에 흐르는 전류의 방향(채널 방향)과 평행하게 된다. 이에 반해, 평행 주사에서는, 에너지 빔의 주사 방향이 채널 방향과 직교한다. 실제로 직교 주사 방식과 평행 주사 방식으로 박막 트랜지스터의 샘플을 생성하여 전기 특성을 평가한 결과, 전자쪽이 후자에 비해 우수하다는 것이 판명되었다.
우수한 처리량과 함께 뛰어난 결정성, 및 큰 입자 크기를 갖는 박막 반도체 장치의 제조 방법은 본 발명의 한 실시예에 따라 이하의 단계들을 포함한다. 우선 막 형성 단계를 행하여, 게이트 절연막을 사이에 두고 상호 반대측에 적층된 비정질성 반도체 박막 및 금속성 게이트 전극으로 이루어지는 박막 트랜지스터의 기본 구조를 투명 기판에 형성한다. 다음에, 가열 단계를 행하여, 게이트 전극 측으로부터 열선을 조사하여 이를 금속성 게이트 전극에 흡수시킴으로써, 게이트 절연막을 통해 게이트 전극에 대향하는 반도체 박막의 영역을 보조 가열한다. 그 가열 단계와 동시에 결정화 단계를 행하여, 게이트 전극과 반대측에 있는 반도체 박막측으로부터 에너지 빔을 조사함으로써, 보조 가열된 영역의 반도체 박막을 비정질성에서 다결정성으로 전환하여 박막 트랜지스터의 활성층으로 형성한다. 마지막으로, 불순물 주입 단계를 행하여, 활성층에 인접하는 반도체 박막의 부분에 불순물을 주입함으로써, 박막 트랜지스터의 소스 영역 및 드레인 영역을 형성한다.
구체적으로는, 막 형성 단계에서, 투명 기판의 표면에 게이트 전극, 게이트 절연막 및 반도체 박막을 아래로부터 순서대로 적층하여, 바텀 게이트형 박막 트랜지스터의 기본 구조가 형성된다; 가열 단계에서, 투명 기판의 이면(back), 즉, 게이트 전극 측으로부터 열선이 조사된다; 그리고 결정화 단계에서, 투명 기판의 표면, 즉, 반도체 박막 측으로부터 에너지 빔이 조사된다.
혹은, 막 형성 단계에서, 투명 기판의 표면에 반도체 박막, 게이트 절연막 및 게이트 전극을 아래로부터 순서대로 적층함으로써, 탑(top) 게이트 구조를 갖는 박막 트랜지스터가 형성된다; 가열 단계에서, 투명 기판의 표면, 즉, 게이트 전극측으로부터 열선이 조사된다; 그리고 결정화 단계에서, 투명 기판의 이면, 즉 반도체 박막 측으로부터 에너지 빔이 조사된다.
바람직하게는, 막 형성 단계에서, 700nm 이하의 두께로 게이트 절연막을 형성한다. 또한, 불순물 주입 단계에서, 비정질성으로 유지되는 반도체 박막의 부분에 불순물의 이온을 전계 가속하여 주입한다. 응용예에서는, 박막 트랜지스터를 층간 절연막으로 피복한 후, 그 위에 소스 영역과 접속되는 신호 전극, 및 드레인 영역과 접속되는 화소 전극을 패터닝하는 배선 단계가 수행된다.
본 발명의 실시예에 따르면, 박막 반도체 장치는 열선을 효율적으로 흡수하는 금속성 게이트 전극 측에서 할로겐 램프 등을 이용하여 보조 가열되고 있다. 금속성 게이트 전극은 열선의 일종인 적외선 등의 램프광을 효율적으로 흡수하여, 그 위에 있는 게이트 절연막의 온도를 집중적 또는 국부적으로 상승시킨다. 이 열은 즉시 반도체 박막에 전도되고, 단시간 내에 반도체 박막의 온도를 400℃ 내지 600℃까지 상승시킬 수 있다. 온도가 600℃를 넘으면 고상(solid phase) 결정화가 시작되기 때문에, 보조 가열 온도는 이것보다 낮게 400℃ 정도가 적합하다는 것에 유의한다. 이로써, 과거에 실리콘 등으로 이루어지는 반도체 박막으로는 불가능 혹은 매우 곤란하던 램프에 의한 보조 가열이 가능해지고, 처리량(처리 시간)이 향상된다. 보조 가열과 함께 레이저 빔 등의 에너지 빔을 조사하여 결정화 어닐링을 행함으로써, 균일하고 결정성이 우수한 큰 입자 크기를 갖는 다결정성 반도체 박막이 얻어진다. 활성층으로서 반도체 박막을 구비하도록 형성된 박막 트랜지스터는 높은 캐리어 이동도와 작은 스윙 특성(즉, 낮은 임계값 특성) 등의 고성능을 갖는다. 보조 가열을 이용한 결정화 어닐링은 대면적의 저융점 유리 등으로 이루어지는 투명 기판 상에 박막 트랜지스터가 집적 형성될 수 있게 한다. 이러한 박막 트랜지스터는 고성능이고 액티브 매트릭스형 액정 표시 패널의 구동 기판에 응용할 수 있다. 박막 트랜지스터는 화소 전극의 스위칭 소자로서 사용될 수 있을 뿐만 아니라, 주변 구동 회로를 구성하는 디바이스로서도 이용될 수 있다.
본 발명의 다른 목적, 사용 및 장점과 더불어 본 발명의 특수한 특징은 상세한 설명과 첨부하는 도면을 참조로 명확해 질 것이다.
도1A 내지 도1G는 본 발명에 따른 박막 반도체 장치의 제조 방법의 바람직한 실시예를 도시하는 순서도.
도2A 내지 도2C는 에너지 빔의 직교 주사 방법과 평행 주사 방법을 도시하는 다이어그램도.
도3은 평행 주사 샘플과 직교 주사 샘플의 ON 전류가 비교되는 그래프.
도4는 직교 주사 샘플의 드레인 전압/드레인 전류 특성을 도시하는 그래프.
도5는 평행 주사 샘플의 드레인 전압/드레인 전류 특성을 도시하는 그래프.
도6은 평행 주사 샘플과 직교 주사 샘플의 ON 전류가 비교되는 그래프.
도7은 직교 주사 샘플의 드레인 전압/드레인 전류 특성을 도시하는 그래프.
도8은 평행 주사 샘플의 드레인 전압/드레인 전류 특성을 도시하는 그래프.
도9A 내지 도9D는 본 발명에 따른 박막 반도체 장치의 제조 방법의 바람직한 다른 실시예를 도시하는 순서도.
도10A 내지 도10D는 본 발명에 따른 박막 반도체 장치의 제조 방법의 바람직한 또 다른 실시예를 도시하는 순서도.
도11은 본 발명에 따라 제조된 박막 반도체 장치가 구동 기판으로 내장되는 액티브 매트럭스 표시 패널의 한 예를 도시하는 사시도.
<도면의 주요 부분에 대한 부호의 설명>
1 : 절연기판
2, 94, 104 : 게이트 전극
3, 92, 102 : 게이트 절연막
4, 93, 103, 107, 212 : 반도체 박막
5, 96 : 에너지 빔
6, 99 : 마스크
7 : 이온 샤워
8, 98, 108 : 박막 트랜지스터
9, 110, 910 : 충간 절연막
10, 112, 211, 912 : 화소 전극
11 : 배선 전극
91, 101 : 투명 기판
95, 105 : 열선
97, 107 : 불순물
111, 911 : 신호 전극
130, 930 : 활성층
201 : 구동 기판
202 : 대향 기판
203 : 전자광학 물질
204 : 화소 어레이부
205 : 수직 구동 회로
206 : 수평 구동 회로
207 : 단자부
208 : 배선
209 : 게이트선
210 : 신호선
이하, 도면을 참조하여, 본 발명을 수행하기 위한 최고 형태가 상세히 설명될 것이다, 도 1a 내지 도 1g는 본 발명에 따른 박막 반도체 장치 제조 방법을 나타내는 순서도이다. 우선, 단계 A에서, 유리 등으로 이루어지는 절연 기판(1) 상에 패터닝에 의해 게이트 전극(2)을 형성한다. 게이트 전극(2)은, 예를 들어, 스퍼터링 등에 의해 Mo/Ta를 기판의 전체 표면 상에 형성한 후, 소정의 형상으로 패터닝함으로써 생성된다. 게이트 전극(2)의 금속으로는 Mo/Ta 대신 Al나 Cr이 이용될 수도 있다.
다음에, 단계 B에서, 게이트 전극(2)을 피복하도록 게이트 절연막(3)을 형성한다. 게이트 절연막(3)은, 예를 들면, 플라즈마 CVD법에 의해 SiNx를 50nm의 두께로 퇴적하여 형성된다. 혹은, 게이트 절연막(3)이 플라즈마 CVD에 의해 SiO2를 100nm의 두께로 퇴적하여 형성될 수도 있다. 또한, 게이트 절연막은 SiNx와 SiO2를 적층하여 형성될 수도 있다.
단계 C에서, 게이트 절연막(3) 상에 박막 트랜지스터의 소자 영역이 되는 반도체 박막(4)이 형성된다. 본 실시예에서는, 플라즈마 CVD에 의해, 비정질 실리콘이 게이트 절연막(3)에 계속해서 연속적으로 형성된다. 그 두께는 에를 들면, 30nm 이다.
그 다음에, 단계 D에서, 선형 조사 영역을 갖는 에너지 빔(5)이 조사 영역과 직교하는 주사 방향을 따라 상대적으로 이동되면서, 절연 기판(1)에 조사되어, 반도체 박막(4)을 결정화한다. 도면에 도시된 예에서, 에너지 빔(5)은 지면에 수직인 방향을 따라 선형으로 정형되고, 주사 방향은 에너지 빔(5)과 직교하기 때문에 지면에 평행하게 된다. 또, 선형으로 정형된 에너지 빔(5)의 폭은 본 발명의 이해를 쉽게 하기 위해서 극단적으로 좁게 과장되어 있음을 유의해야 한다. 특히, 본 발명에서, 에너지 빔(5)은 게이트 전극(2)을 가로지르도록 주사된다. 즉, 주사 방향은 채널 영역과 평행하고 또한 게이트 전극(2)에 직교한다. 본 실시예에서는, 에너지 빔(5)으로서 308nm의 파장을 갖는 XeCl 엑시머 레이저 빔이 선형으로 정형되어 조사된다. 이 레이저 빔은 고속이며, 반복적으로 펄스 조사된다. 레이저 빔은, 예를 들면, 300mm× 0.5mm의 선형으로 정형되고, 그것의 조사 에너지 밀도는 350mJ/cm2로 설정된다. 레이저 빔의 펄스폭은, 예를 들면, 40nsec 정도이고, 150Hz 정도의 반복적인 주파수로 펄스 조사된다. 이 때, 선형의 레이저 빔은 20% 정도의 중첩 상태에서 펄스 조사된다. 상술한 조사 조건은 단지 일례이고, 본 발명의 범위에 한정되는 것은 아니다.
단계 E에서, 반도체 박막(4) 상에 비교적 두꺼운 절연막이 퇴적된다. 본 실시예에서는, 플라즈마 CVD에 의해, SiO2를 100 내지 200nm의 두께로 퇴적하고 있다. 이러한 절연막 상에 포토레지스트를 도포한다. 또한, 금속 등으로 이루어지는 차광성을 갖는 게이트 전극(2)을 마스크로 하여, 이면(back)으로부터 노광 처리를 행함으로써, 포토레지스트를 패터닝한다. 패터닝된 포토레지스트를 통해 절연막을 습식 에칭하여, 마스크(채널 스토퍼; 6)를 형성한다. 즉, 마스크(6)는 이면 노광을 이용하여, 게이트 전극(2)의 형상에 따라 패터닝된다. 이러한 상태에서 이온 도핑을 행한다. 즉, 불순물 이온(예를 들면, P+)을 포함하는 이온 샤워(ion shower; 7)를 전계 가속하여, 마스크(6)를 통해 반도체 박막(4)에 조사함으로써, 소스 영역 S 및 드레인 영역 D를 형성한다. 이 결과, 바텀 게이트형 박막 트랜지스터(8)가 형성된다. 또한, 마스크(6)의 바로 아래에는 채널 영역 Ch가 남겨지게 된다. 단계 D와 E를 참조하면 용이하게 이해되는 바와 같이, 에너지 빔(5)의 주사 방향은 채널 영역 Ch에 흐르는 전류의 방향(채널 방향)과 평행하다. 이에 반해, 게이트 전극(2)은 채널 영역 Ch와 교차하고 있어, 에너지 빔(5)의 주사 방향은 게이트 방향과 직교하게 된다. 즉, 본 발명은 직교 주사 방식을 채용하고 있다.
단계 F에서, 에너지 빔(5)이 반도체 박막(4)에 조사되어, 주입된 불순물의 활성화를 도모한다. 이에 따라, 박막 트랜지스터(8)의 소스 영역 S 및 드레인 영역 D의 저항이 낮아질 수 있다.
마지막으로, 단계 G에서, 박막 트랜지스터(8)는 PSG 등으로 이루어지는 층간 절연막(9)으로 피복된다. 층간 절연막(9)에는 습식 에칭에 의해 접촉홀이 개구된다. 계속해서, 층간 절연막(9) 상에 ITO 등의 투명 도전막이 형성되고 소정의 형상으로 패터닝되어, 화소 전극(10)이 생성된다. 이 결과, 화소 전극(10)은 접촉홀을 통해 박막 트랜지스터(8)의 드레인 영역 D에 전기적으로 접속된다. 또한, 층간 절연막(9) 상에 알루미늄 등의 금속막을 스퍼터링으로 형성하고 소정의 형상으로 패터닝하여, 배선 전극(11)이 생성된다. 이 배선 전극(11) 역시 층간 절연막(9)에 개구된 접촉홀을 통해 박막 트랜지스터(8)의 소스 영역 S에 전기적으로 접속된다. 따라서, 액티브 매트릭스형 표시 장치의 구동 기판에 적합한 박막 반도체 장치가 완성된다. 특히, 본 실시예에서는, 절연 기판(1)에 형성된 화소 전극(10)을 구동하는 박막 트랜지스터(8)의 채널 영역이 되는 반도체 박막(4)에 에너지 빔(5)이 조사된다. 또한, 주변 구동 회로를 구성하는 박막 트랜지스터에 대해서도, 본 발명에 따른 직교 주사 방식을 적용하여, 에너지 빔의 조사에 의해 반도체 박막을 결정화할 수 있다는 것에 유의한다.
도 2a 내지 도 2c는 직교 주사 방식과 평행 주사 방식을 모식적으로 나타낸 것이다. 도 2a에 도시된 바와 같이, 에너지 빔은 선형으로 정형된 조사 영역(5a)을 갖는다. 에너지 빔은 선형 영역(5a)과 직교하는 주사 방향을 따라 부분적으로 중첩되면서 이동한다. 중첩 부분(5b)은 빗금친 부분으로 도시된다. 도 2b에 도시된 바와 같이, 직교 주사로서, 에너지 빔의 주사 방향이 게이트 방향에 직교한다. 따라서, 주사 방향은 채널 방향과 평행하게 된다. 도면에서는, 채널 영역 Ch의 길이 치수를 L로 나타내고, 폭 치수를 W로 나타내고 있다는 것에 유의한다. 이것에 대하여, 도 2c에 도시한 바와 같이, 평행 주사로서, 에너지 빔의 주사 방향이 게이트 방향과 평행하다. 다시 말해, 주사 방향은 채널 방향에 직교한다.
직교 주사 방식과 평행 주사 방식으로 박막 트랜지스터의 샘플을 작성하여, 그 전기적 특성을 평가하였다. 도 3은 평행 주사 샘플과 직교 주사 샘플로 각각 측정한 온(ON) 전류의 분포를 나타낸 그래프이다. 이러한 샘플들은 N 채널형이고, 바텀 게이트 구조 박막 트랜지스터이며, 액티브 매트릭스형 표시 장치에 이용되는 박막 반도체 장치의 주변 구동 회로부에 형성된다는 것에 유의한다. 그 채널 치수는 W/L=20㎛/7㎛로 설정되어 있다. 이와 같은 박막 트랜지스터의 샘플에 대하여, 게이트 전압 VGS=15V, 드레인 전압 VDS=15V인 조건하에, 온(ON) 전류를 측정한다. 도 3의 그래프로부터 분명한 것과 같이, 직교 주사 샘플은 평행 주사 샘플에 비해 온(ON) 전류의 변동이 더 작다. 따라서, 직교 주사 방식에 의해 반도체 박막을 결정화시킴으로써, 박막 트랜지스터의 전기 특성의 변동을 억제할 수 있다는 것이 분명해졌다. 또한, 온(ON) 전류의 값 자체는 평행 주사 샘플에 비해 직교 주사 샘플쪽이 더 크다. 또한, 이러한 효과는 P 채널형의 박막 트랜지스터보다 N 채널형 박막 트랜지스터에서 현저하다는 것도 알 수 있다.
도 4는, 도 3에 나타낸 직교 주사 샘플의 드레인 전압 VDS와 드레인 전류 IDS와의 관계를 측정한 결과를 나타내고 있다. 또, 이 그래프에서는, 게이트 전압 VGS이 파라미터로 사용된다는 것에 유의한다. 그래프로부터 분명하듯이, 드레인 전압 VDS의 상승에 따라 드레인 전류 IDS가 순조롭게 상승한다.
이것에 대하여, 도 5는 도 3에 나타낸 평행 주사 샘플의 VDS/IDS 특성을 측정한 그래프이다. 이 측정 결과로부터, 특히 VDS가 낮은 영역에서는 IDS가 현저히 부족하여 충분한 온(ON) 전류가 얻어지지 않는다. 따라서, 평행 주사 방식을 채용한 경우, VDS가 낮은 영역에서 충분한 박막 트랜지스터의 구동 능력이 얻어질 수 없다.
도 6은 화소 전극의 스위칭 및 구동에 이용되는 박막 트랜지스터에 대하여, 직교 주사 샘플과 평행 주사 샘플을 생성함으로써, 온(ON) 전류를 측정한 결과를 나타내고 있다. 이 박막 트랜지스터는 바텀 게이트 구조를 갖는 N 채널형이다, 또한, 더블 게이트 구조로 되어 있고, 각 채널의 사이즈 W/L=10㎛/5㎛로 설정된다. VGS=14V 및 VDS=10V인 조건 하에, 온(ON) 전류를 측정하면, 평행 주사 샘플에 비해, 직교 주사 샘플 쪽의 변동이 더 작고, 또한 직교 주사 샘플의 전류값 자체가 평행 주사 샘플의 전류값 자체에 비해 더 크다.
도 7은, 도 6에 나타낸 직교 주사 샘플의 VDS/IDS 특성을 측정한 그래프이다. VDS의 상승에 따라 IDS가 순조롭게 증가한다. 특히, VDS가 낮은 영역에서도 충분한 IDS가 흐른다.
이것에 대하여, 도 8은, 도 6에 나타낸 평행 주사 샘플의 VDS/IDS 특성을 측정한 그래프이다. VDS가 낮은 영역에서, IDS가 현저히 부족하다. 이와 같은 박막 트랜지스터를 스위칭 소자로서 이용한 경우, VDS가 낮은 영역에서 화소 전극에 충분한 신호 전위를 기입하는 것이 어렵게 되므로, 예를 들면, 정규 백색 모드 표시 장치인 경우, 휘점(luminescent spot) 결함이 야기된다.
상술한 바와 같이, 본 실시예에 따르면, 선형 조사 영역을 갖는 에너지 빔을, 그 조사 영역과 직교하는 주사 방향을 따라 상대적으로 이동시키면서 반도체 박막을 결정화하는 경우, 채널 영역과 평행하고 게이트 전극에 직교하는 주사 방향으로 에너지 빔이 이동된다. 이러한 직교 주사 방식을 채용함으로써, 평행 주사 방식에 비해 캐리어 이동도, 즉 트랜지스터 특성이 강화되고, 변동이 억제될 수 있어, 처리량 및 화질 향상이 실현된다. 또한, 트랜지스터 특성의 열화가 억제될 수 있고 신뢰성이 향상된다.
본 발명의 다른 바람직한 실시예가, 이하 도면을 참조하여 상세히 설명될 것이다. 도 9a 내지 도 9d는 본 발명에 따른 박막 반도체 장치 제조 방법의 실시예를 나타내는 순서도이다. 도 9a에 도시한 바와 같이, 투명 기판(91) 상에 박막 트랜지스터의 기본 구조를 형성하는 막 형성 단계가 수행된다. 투명 기판(91)은 저융점 및 저비용 유리(예를 들면, HOYA 사에서 제조한 NA-35)를 이용한다. 박막 트랜지스터는 기본적으로, 게이트 절연막(92)을 사이에 두고 상호 반대측에 적층된 비정질성 반도체 박막(93) 및 금속성 게이트 전극(94)으로 이루어진다. 본 실시예에서, 투명 기판(91)의 표면에 게이트 전극(94), 게이트 절연막(92), 및 반도체 박막(93)이 아래로부터 순서대로 적층되어 바텀 게이트형 박막 트랜지스터의 기본 구조를 형성하고 있다. 구체적으로는, 우선 투명 기판(91) 상에 Mo 또는 Cr를 스퍼터링으로 형성하고 소정의 형상으로 패터닝하여, 게이트 전극(94)을 형성한다. 또한, 게이트 전극(94)의 재료는 금속에 한정되는 것이 아니고, 실리사이드나 폴리사이드를 이용할 수도 있다는 것에 유의한다. 실리사이드는 금속과 실리콘의 공융결정 합금(eutectic crystal alloy)이고, 폴리사이드는 다결정 실리콘의 표면에 실리사이드를 형성한 적층 구조이다. 중요한 것은, 게이트 전극(94)이 금속성이고, 열선을 효율적으로 흡수할 수 있다는 것이다. 게이트 전극(94)의 두께는 예를 들면, 200nm 정도라는 것에 유의한다. 다음에, CVD법으로 SiO2를 예를 들면, 80nm의 두께로 퇴적하여, 게이트 절연막(92)을 형성한다. 또한, LPCVD법으로 비정질 실리콘을 40nm의 두께로 퇴적하여, 반도체 박막(93)을 형성한다.
다음에, 도 9b에 도시한 바와 같이 가열 단계를 행한다, 게이트 전극(94)측으로부터 열선(95)을 조사하여 이를 금속성 게이트 전극(94)에 흡수시킴으로써, 게이트 절연막(92)을 통해 게이트 전극(94)에 대향하는 반도체 박막(93) 영역의 일부를 보조 가열한다. 구체적으로는, 투명 기판(91)의 이면(back) 즉, 게이트 전극(94) 측으로부터 열선(95)을 조사한다. 예를 들면, 열선의 일종인 적외광을 대량으로 방사하는 할로겐 램프를 이용하여 가열 단계를 행하고, 반도체 박막(93)의 온도가 약400℃가 되도록 램프 출력을 조절한다. 그 때, 금속 게이트 전극(94)이 가열되어, 열전도에 의해 간접적으로 반도체 박막(93) 영역 부분의 온도가 400℃ 정도로 빠르게 상승한다. 열 전도 효율의 견지에서 보면, 게이트 절연막(92)의 두께는 700nm 이하가 바람직하다.
이러한 가열 단계와 동시에 결정화 단계(결정화 어닐링)를 행한다. 즉, 반도체 박막(93)측으로부터, 즉, 게이트 전극(94)과 반대측으로부터 에너지 빔(96)이 조사되어, 보조 가열된 영역의 반도체 박막(93)을 비정질성에서 다결정성으로 전환함으로써, 박막 트랜지스터의 활성층(930)을 형성한다. 즉, 이러한 결정화 단계에서, 투명 기판(91)의 표면으로부터, 즉, 반도체 박막(93)측으로부터 에너지 빔(96)이 조사된다. 이렇게 하여 얻어진 활성층(930)은 게이트 전극(94)과 평면적으로 거의 정합하고, 바텀 게이트형 박막 트랜지스터의 채널 영역이 된다. 이러한 채널 영역 이외의 부분에서는, 반도체 박막(93)이 충분히 보조 가열되어 있지 않기 때문에, 비정질성에서 다결정성으로의 전환이 충분히 행해지지 않는다. 에너지 빔(96)으로는, 예를 들면, 엑시머 레이저 빔이 이용될 수도 있다. 면형의 단면을 갖는 엑시머 레이지 빔을 단번에 일괄 조사함으로써, 비정질 실리콘을 다결정 실리콘으로 전환할 수 있다. 이러한 경우에, 예를 들면 250 mJ/㎠의 에너지 밀도로 균일하게 정형한 면형의 엑시머 레이저 빔이 조사된다. 경우에 따라서는, 선형의 엑시머 레이저 빔을 부분적으로 중첩시키면서, 멀티 스캔 쇼트에 의해 조사할 수도 있다. 예를 들면, 308nm의 파장을 갖는 XeCl엑시머 레이저 빔을 선형으로 정형하여, 고속이고 반복적으로 펄스 조사할 수도 있다. 레이저 빔은 예를 들면, 300mm× 0.5mm의 선형으로 정형되고, 조사 에너지 밀도는 350 mJ/㎠로 설정된다. 레이저 빔의 펄스 폭은, 예를 들면 40nsec 정도이고, 150Hz 정도의 반복적인 주파수로 펄스 조사된다. 이 때, 선형의 레이저 빔은 20% 정도의 중첩 상태에서 펄스 조사된다. 한편, 할로겐 램프의 출력은 반도체 박막의 피크 온도가, 예를 들어, 400℃ 정도가 되도록 설정된다.
다음으로, 도 9c에 도시한 바와 같이, 불순물 주입 단계가 수행된다. 활성층(930)에 인접하는 반도체 박막(93)의 부분에 불순물(97)을 주입함으로써 박막 트랜지스터(98)의 소스 영역 S 및 드레인 영역 D를 형성한다. 구체적으로는, 게이트 전극(94)에 정합하는 마스크(99)를 반도체 박막(93) 상에 형성하고, 이 마스크를 통해 이온 샤워 도핑에 의해 불순물(97)이 주입된다. 마스크(99)는 예를 들면, 게이트 전극(94)을 통해 이면(back) 노광시킴으로써, 자기 정렬(self alignment)에 의해 패터닝될 수 있다. 이로써, 결정화 어닐링에 의해 다결정화된활성층(930)이 대략 마스크(99)에 의해 피복된다. 그 바로 아래는 불순물(97)이 주입되지 않기 때문에, 박막 트랜지스터(98)의 채널 영역 Ch가 된다. 이에 반해, 비정질로 유지된 반도체 박막(93)의 부분에 불순물(97)의 이온이 전계 가속에 의해 주입되어, 소스 영역 S 및 드레인 영역 D가 형성된다. 이러한 영역들은 이온 샤워 도핑을 받기 때문에, 처음부터 결정화될 필요는 없다. 만일, 결정화되더라도, 이온 샤워 도핑을 행하면 결정화가 반드시 보존되는 것은 아니다.
마지막으로, 도 9d에 도시한 바와 같이, 바텀 게이트형 박막 트랜지스터(98)가 층간 절연막(910)에 의해 피복된다. 이러한 층간 절연막(910)은 예를 들면, PSG을 CVD에 의해 퇴적함으로써 얻어진다. 이러한 층간 절연막(910)에 에칭에 의해 접촉홀을 개구한 후, 알루미늄 등을 스퍼터링으로 형성하고 소정의 형상으로 패터닝하여, 신호 전극(911)을 형성한다. 신호 전극(911)은 접촉홀을 통해, 박막 트렌지스터(98)의 소스 영역 S에 전기적으로 접속된다. 또한, ITO 등으로 이루어지는 투명 도전막을 스퍼터링으로 형성한 후, 소정의 형상으로 패터닝하여, 화소 전극(912)을 형성한다. 이러한 화소 전극(912)은 접촉홀을 통해, 박막 트랜지스터(98)의 드레인 영역 D에 전기적으로 접속된다. 이러한 구성을 갖는 박막 반도체 장치는 액티브 매트릭스형 표시 패널의 구동 기판에 적합하다.
본 실시예에서는, 바텀 게이트형 박막 트랜지스터(98)가 제조되는데, 바텀 게이트 구조에서는, 게이트 전극(94)을 쉽게 금속성으로 수 있고, 또한 채널 영역에 대한 광실드도 자동적으로 실시될 수 있다. 투명 기판(91) 상에 바텀 게이트형박막 트랜지스터(98)를 형성하는 도중에, 비정질 실리콘 등의 반도체 박막을 퇴적한 후, 엑시머 레이저 빔을 조사하여, 비정질 실리콘을 다결정 실리콘으로 전환한다. 이 때, 레이저 조사와 동시에 보조 가열로서, 투명 기판(91)의 이면으로부터 램프 광이 조사되어, 비정질 실리콘의 온도가 약 400℃까지 상승하도록 조절한다. 레이저 빔으로 조사할 때 램프 광 조사를 함께 함으로써, 투명 기판의 가열이 용이하게 되어, 종래 수분을 요하던 처리 시간이 초 단위의 오더로 단축될 수 있다. 이에 따라, 생산성이 현저히 향상된다. 또한, 다결정 실리콘의 결정 입자 크기가 커지게 되므로, 성능의 견지에서 제조하기 어려웠던 바텀 게이트형 박막 트랜지스터에 있어서도, 양호한 동작 특성이 얻어질 수 있어, 액정 표시 패널의 해상도가 증가될 수 있다.
도 10a 내지 도 10d는 본 발명에 따른 박막 반도체 장치를 제조하는 또 다른 바람직한 실시예를 나타내고 있고, 바텀(bottom) 게이트 구조 대신 탑(top) 게이트 구조의 박막 트랜지스터를 집적 형성한다. 일반적으로, 게이트 전극이 아래쪽에 있는 바텀 게이트 구조에 비해, 게이트 전극이 위쪽에 있는 탑 게이트 구조 쪽이 제조하기가 보다 용이하고, 또한 고성능 트랜지스터 특성이 얻어질 수 있다. 우선, 도 10a에 도시한 바와 같이, 막 형성 단계가 수행된다. 즉, 투명 기판(101)의 표면에 비정질성 반도체 박막(103), 게이트 절연막(102) 및 금속성 게이트 전극(104)을 아래로부터 순서대로 적층함으로써, 탑 게이트형 박막 트랜지스터의 기본 구조를 형성한다. 다음에 도 10b에 도시한 바와 같이, 가열 단계를 행하여, 투명 기판(101)의 표면으로부터, 즉, 게이트 전극(104) 측으로부터 열선(405)이 조사된다. 이에 따라, 열선(105)은 금속성 게이트 전극(104)에 의해 흡수되고, 게이트 절연막(102)을 통해, 게이트 전극(104)에 대향하는 반도체 박막(103) 영역을 집중적으로 또는 국부적으로 보조 가열한다. 이러한 가열 단계와 동시에 결정화 단계를 행하여, 투명 기판(101)의 이면으로부터, 즉 반도체 박막(103) 측으로부터 에너지 빔(106)이 조사된다. 이에 따라, 보조 가열된 영역의 반도체 박막(103)이 비정질성에서 다결정성으로 전환하여, 박막 트랜지스터의 활성층(130)을 형성한다. 다음에, 도 10c에 도시한 바와 같이, 활성층(130)에 인접하는 반도체 박막(103)의 부분에는 이온 도핑에 의해, 게이트 전극(104)을 마스크로 사용함으로써, 자기 정렬에 의해, 불순물(107)이 주입된다. 마지막으로, 도 10d에 도시한 바와 같이, 게이트 절연막(102)은 게이트 전극(104)에 맞춰서 절단(cutting)되고, 반도체 박막(103)은 개개의 박막 트랜지스터(108)의 소자 영역에 맞춰서 절단된다. 이 후, 박막 트랜지스터(108)는 층간 절연막(110)에 의해 피복되고, 소스 영역 S 및 드레인 영역 D에 연통하는 접촉홀이 개구된다. 층간 절연막(110) 상에 신호 전극(111) 및 화소 전극(112)이 패터닝에 의해 형성된다.
마지막으로, 도 11을 참조하여, 본 발명에 따라 제조된 박막 반도체 장치를 구동 기판으로서 이용한 액티브 매트릭스형 표시 패널의 일례를 간결히 설명한다. 본 표시 패널은 구동 기판(201)과 대향 기판(202)과 그들 사이에 보유된 전기 광학 물질(203)을 구비하고 있다. 전기 광학 물질(203)로서는, 액정 재료 등이 넓게 이용되고 있다. 구동 기판(201)으로서 대면적화가 가능하고, 또한 비교적 저비용인 유리 기판이 이용될 수 있다. 구동 기판(201)에는 화소 어레이부(204)와 구동 회로부가 집적 형성되어 있고, 모노리식 구조를 채용할 수 있다. 즉, 화소어레이부(204)와 주변 구성 회로부를 일체적으로 내장할 수가 있다. 구동 회로부는 수직 구동 회로(205)와 수평 구동 회로(206)로 나뉘어져 있다. 또한, 구동 기판(201)의 주변부 상단에는 외부 접속용 단자부(207)가 형성되어 있다. 단자부(207)는 배선(208)을 통해 수직 구동 회로(205) 및 수평 구동 회로(206)에 접속되어 있다. 한편, 대향 기판(202)의 내 표면에는 대향 전극(도시하지 않음)이 전면적으로 형성되어 있다. 화소 어레이부(204)에는 행 방향의(row) 게이트 배선(209)과 열 방향(column)의 신호 배선(210)이 형성되어 있다. 게이트 배선(209)은 수직 구동 회로(205)에 접속되고, 신호 배선(210)은 수평 구동 회로(206)에 접속된다. 양 배선의 교차부에는 화소 전극(211)과 이것을 구동하는 박막 트랜지스터(212)가 집적 형성되어 있다. 또한, 수직 구동 회로(205) 및 수평 구동 회로(206)에도 박막 트랜지스터가 집적 형성되어 있다.
상술한 바와 같이, 본 실시예에 따르면, 예를 들면, 금속성의 재료로 만들어지는 바텀 게이트 구조를 제조하는 단계 동안, 유리 등의 투명 기판의 이면으로부터 할로겐 램프 등을 이용하여 보조 가열을 실시하고, 그 다음에, 투명 기판의 전면측(front side)에서 반도체 박막에 대하여 엑시머 레이저 빔을 조사한다. 이에따라, 우수한 처리량과 뛰어난 결정성을 갖는 큰 입자 크기의 반도체 박막이 얻어지므로, 박막 트랜지스터를 고성능화할 수 있다. 과거에는, 일괄적으로 대면적의 레이저 어닐렁을 실시하는데는, 3분 정도의 처리 시간이 필요하였으나, 단지 수십 초가 걸리게 되었고, 따라서 생산성이 현저하게 향상된다. 또한, 결정성의 개선에 의해, 박막 트랜지스터의 캐리어 이동도가 강화되어, 충분히 큰 온(ON) 전류가 확보 가능하게 됨과 동시에, 스윙 특성(역 반전 특성)이 예리하게 된다. 이에 따라, 박막 트랜지스터를 미세화할 수 있고, 액티브 매트릭스 액정 표시 패널 등에 응용한 경우 해상도가 더 증가될 수 있다.
바람직한 실시예가 기술되었지만, 다음의 특허 청구의 범위에 의해 개시된 본 발명의 범주 내에서, 당업자에 의해 변화가 생길 수 있을 것이다.

Claims (12)

  1. 다결정 반도체 박막으로 형성된 채널 영역과, 상기 채널 영역에 교차하는 게이트 전극을 갖는 박막 반도체 장치를 제조하는 방법에 있어서,
    절연 기판 상에 비정질 반도체 박막을 형성하는 단계; 및
    선형 조사 영역을 갖는 에너지 빔을, 상기 조사 영역에 직교하는 주사 방향을 따라 상대적으로 이동시키면서 상기 절연 기판에 조사하여, 상기 비정질 반도체 박막을 결정화하는 조사 단계를 포함하고,
    상기 조사 단계에서, 상기 에너지 빔은 상기 채널 영역과 평행하고, 상기 게이트 전극에 직교하는 주사 방향으로 이동되는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 조사 단계는, 상기 절연 기판 상에 형성된 화소전극을 구동하는 박막 트랜지스터의 채널 영역이 되는 비정질 반도체 박막에, 에너지 빔을 조사하는 공정인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 조사 단계는, 바텀 게이트 구조(bottom gate structure)를 갖는 박막 트랜지스터의 채널 영역이 되는 비정질 반도체 박막에, 에너지 빔을 조사하는 공정인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 조사 단계는, N 채널형 박막 트랜지스터의 채널 영역이 되는 비정질 반도체 박막에, 에너지 빔을 조사하는 공정인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  5. 제1항에 있어서, 상기 비정질 반도체 박막은 비정질 실리콘이고, 에너지 빔으로 조사된 후에 결정화된 상기 반도체 박막은 다결정 실리콘인 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  6. 제1항에 있어서, 상기 박막 반도체 장치는 매트릭스로 형성된 매트릭스 어레이와 각각의 박막 반도체 장치에 접속된 화소 전극을 갖는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  7. 박막 반도체 장치를 제조하는 방법에 있어서,
    게이트 절연막을 사이에 두고 상호 반대측에 적층된 비정질성 반도체 박막 및 금속성 게이트 전극으로 이루어지는 박막 트랜지스터를 투명 기판 상에 형성하는 단계;
    상기 게이트 전극 측으로부터 열선을 조사하여, 상기 게이트 전극에 대향하는 상기 비정질 반도체 박막의 영역을 보조 가열하는 가열 단계;
    상기 게이트 전극과 반대측 상에 있는 상기 비정질 반도체 박막 측으로부터 에너지 빔을 조사하여, 상기 보조 가열된 영역의 상기 비정질 반도체 박막을 다결정성 반도체 박막으로 전환함으로써, 상기 박막 트랜지스터의 활성층을 형성하는 결정화 단계; 및
    상기 활성층에 인접하는 상기 반도체 박막의 부분에 불순물을 주입하여, 박막 트랜지스터의 소스 영역 및 드레인 영역을 형성하는 불순물 주입 단계를 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 막 형성 단계에서, 상기 투명 기판의 표면 상에, 상기 게이트 전극, 상기 게이트 절연막 및 상기 비정질 반도체 박막을 아래로부터 순서대로 적층하여 바텀 게이트 구조(bottom gate structure)를 갖는 상기 박막 트랜지스터를 형성하고,
    상기 가열 단계에서, 상기 게이트 전극 측인 상기 투명 기판의 이면(back)으로부터 상기 열선이 조사되며,
    상기 결정화 단계에서, 상기 비정질 반도체 박막 측인 상기 투명 기판의 표면으로부터 상기 에너지 빔이 조사되는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  9. 제7항에 있어서, 상기 막 형성 단계에서, 상기 투명 기판의 표면 상에, 상기 비정질 반도체 박막, 상기 게이트 절연막 및 상기 게이트 전극을 아래로 부터 순서대로 적층하여 탑 게이트 구조(a top gate structure)를 갖는 상기 박막트랜지스터를 형성하고,
    상기 가열 단계에서, 상기 게이트 전극 측인 상기 투명 기판의 표면으로부터 상기 열선이 조사되며,
    상기 결정화 단계에서, 상기 비정질 반도체 박막 측인 상기 투명 기판의 이면으로부터 상기 에너지 빔이 조사되는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  10. 제7항에 있어서, 상기 막 형성 단계에서, 상기 게이트 절연막은 700nm 미만의 두께로 형성되는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  11. 제7항에 있어서, 상기 불순물 주입 단계에서, 상기 비정질 반도체 박막의 일부에 불순물 이온을 전계 가속하여 주입하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
  12. 제7항에 있어서, 상기 박막 트랜지스터를 층간 절연막으로 피복한 후, 상기 층간 절연막 상에, 상기 소스 영역과 접속된 신호 전극 및 상기 드레인 영역과 접속된 화소 전극을 패터닝하는 배선 단계를 더 포함하는 것을 특징으로 하는 박막 반도체 장치의 제조 방법.
KR1019960053038A 1995-11-10 1996-11-09 박막트랜지스터장치의제조방법 KR100396966B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP31743195A JP3402030B2 (ja) 1995-11-10 1995-11-10 薄膜半導体装置製造方法
JP95-317431 1995-11-10
JP95-348096 1995-12-15
JP7348096A JPH09172181A (ja) 1995-12-15 1995-12-15 薄膜半導体装置の製造方法

Publications (1)

Publication Number Publication Date
KR100396966B1 true KR100396966B1 (ko) 2003-11-28

Family

ID=26569013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960053038A KR100396966B1 (ko) 1995-11-10 1996-11-09 박막트랜지스터장치의제조방법

Country Status (2)

Country Link
US (2) US5817548A (ko)
KR (1) KR100396966B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287314B1 (ko) 2005-12-05 2013-07-17 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 막 처리 시스템과 방법, 및 박막

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3255942B2 (ja) * 1991-06-19 2002-02-12 株式会社半導体エネルギー研究所 逆スタガ薄膜トランジスタの作製方法
US6723590B1 (en) * 1994-03-09 2004-04-20 Semiconductor Energy Laboratory Co., Ltd. Method for laser-processing semiconductor device
KR100321541B1 (ko) 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
US6790714B2 (en) * 1995-07-03 2004-09-14 Sanyo Electric Co., Ltd. Semiconductor device, display device and method of fabricating the same
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
KR100506099B1 (ko) * 1997-02-24 2005-09-26 산요덴키가부시키가이샤 다결정실리콘막제조방법,박막트랜지스터제조방법,및어닐링장치
US6423585B1 (en) * 1997-03-11 2002-07-23 Semiconductor Energy Laboratory Co., Ltd. Heating treatment device, heating treatment method and fabrication method of semiconductor device
US6501094B1 (en) * 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3503427B2 (ja) * 1997-06-19 2004-03-08 ソニー株式会社 薄膜トランジスタの製造方法
JPH1187720A (ja) * 1997-09-08 1999-03-30 Sanyo Electric Co Ltd 半導体装置及び液晶表示装置
JPH1184418A (ja) * 1997-09-08 1999-03-26 Sanyo Electric Co Ltd 表示装置
TW408246B (en) 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
KR100269312B1 (ko) * 1997-10-14 2000-10-16 윤종용 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
KR20010006155A (ko) * 1998-02-13 2001-01-26 야스카와 히데아키 반도체장치의 제조방법 및 열처리장치
JP3524759B2 (ja) * 1998-03-26 2004-05-10 三洋電機株式会社 表示装置のドライバ回路
US6326286B1 (en) 1998-06-09 2001-12-04 Lg. Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon layer
KR100296110B1 (ko) * 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
KR100296109B1 (ko) 1998-06-09 2001-10-26 구본준, 론 위라하디락사 박막트랜지스터제조방법
KR100292048B1 (ko) 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
KR100306801B1 (ko) * 1998-06-25 2002-05-13 박종섭 박막트랜지스터및그의제조방법
US6506635B1 (en) 1999-02-12 2003-01-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method of forming the same
GB9907019D0 (en) * 1999-03-27 1999-05-19 Koninkl Philips Electronics Nv Thin film transistors and their manufacture
JP4827276B2 (ja) * 1999-07-05 2011-11-30 株式会社半導体エネルギー研究所 レーザー照射装置、レーザー照射方法及び半導体装置の作製方法
JP2001051301A (ja) * 1999-08-13 2001-02-23 Sony Corp 液晶表示パネルの製造方法
US6548370B1 (en) * 1999-08-18 2003-04-15 Semiconductor Energy Laboratory Co., Ltd. Method of crystallizing a semiconductor layer by applying laser irradiation that vary in energy to its top and bottom surfaces
JP4497596B2 (ja) 1999-09-30 2010-07-07 三洋電機株式会社 薄膜トランジスタ及び表示装置
US6410368B1 (en) * 1999-10-26 2002-06-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device with TFT
KR100303142B1 (ko) 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법
JP2001177097A (ja) * 1999-12-10 2001-06-29 Koninkl Philips Electronics Nv 薄膜トランジスタ及びその製造方法
US6780687B2 (en) 2000-01-28 2004-08-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having a heat absorbing layer
US6872607B2 (en) * 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6746901B2 (en) * 2000-05-12 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating thereof
US7078321B2 (en) 2000-06-19 2006-07-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP5030345B2 (ja) * 2000-09-29 2012-09-19 三洋電機株式会社 半導体装置
WO2002029901A1 (fr) * 2000-09-29 2002-04-11 Matsushita Electric Industrial Co., Ltd. Transistor a fil mince, dispositif d'affichage a cristaux liquides comprenant ledit fil, et dispositif d'affichage electroluminescent
JP2002141514A (ja) * 2000-11-07 2002-05-17 Sanyo Electric Co Ltd ボトムゲート型薄膜トランジスタ及びその製造方法
JP2002299239A (ja) * 2001-04-03 2002-10-11 Fumimasa Yo 半導体膜の製造方法
US6770546B2 (en) * 2001-07-30 2004-08-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP5057619B2 (ja) * 2001-08-01 2012-10-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4209606B2 (ja) * 2001-08-17 2009-01-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI282126B (en) * 2001-08-30 2007-06-01 Semiconductor Energy Lab Method for manufacturing semiconductor device
US7112517B2 (en) * 2001-09-10 2006-09-26 Semiconductor Energy Laboratory Co., Ltd. Laser treatment device, laser treatment method, and semiconductor device fabrication method
US7317205B2 (en) * 2001-09-10 2008-01-08 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method of manufacturing a semiconductor device
JP2003091245A (ja) 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
TWI291729B (en) 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
US7105048B2 (en) * 2001-11-30 2006-09-12 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
TWI264121B (en) 2001-11-30 2006-10-11 Semiconductor Energy Lab A display device, a method of manufacturing a semiconductor device, and a method of manufacturing a display device
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
TWI267145B (en) 2001-11-30 2006-11-21 Semiconductor Energy Lab Manufacturing method for a semiconductor device
EP1329946A3 (en) 2001-12-11 2005-04-06 Sel Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including a laser crystallization step
US7214573B2 (en) 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
US6953735B2 (en) * 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
US6930328B2 (en) * 2002-04-11 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4190798B2 (ja) * 2002-05-08 2008-12-03 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
KR101131040B1 (ko) 2002-08-19 2012-03-30 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 에지 영역을 최소화하도록 기판 상의 박막 영역을 레이저결정화 처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
JP4443816B2 (ja) * 2002-09-06 2010-03-31 シャープ株式会社 イオンドーピング装置及びイオンドーピング装置用多孔電極
US20080105303A1 (en) * 2003-01-03 2008-05-08 Bp Corporation North America Inc. Method and Manufacturing Thin Film Photovoltaic Modules
KR101191837B1 (ko) 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치
US6867081B2 (en) * 2003-07-31 2005-03-15 Hewlett-Packard Development Company, L.P. Solution-processed thin film transistor formation method
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7318866B2 (en) * 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7311778B2 (en) * 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
TWI224868B (en) * 2003-10-07 2004-12-01 Ind Tech Res Inst Method of forming poly-silicon thin film transistor
KR101045204B1 (ko) * 2004-02-07 2011-06-30 삼성전자주식회사 연속 측방 고상법을 이용하여 단결정 실리콘 박막을형성하는 방법
EP1719165A1 (en) * 2004-02-25 2006-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
TWI255059B (en) * 2005-02-18 2006-05-11 Ind Tech Res Inst Organic semiconductor components with multiple protection layers and the manufacturing method thereof
US7303959B2 (en) * 2005-03-11 2007-12-04 Sandisk 3D Llc Bottom-gate SONOS-type cell having a silicide gate
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
CN101577231B (zh) * 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI479660B (zh) * 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置
TW200830426A (en) * 2007-01-12 2008-07-16 Xu-Xin Chen Method for fabricating a bottom-gate low-temperature polysilicon thin film transistor
US20090046757A1 (en) * 2007-08-16 2009-02-19 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus, laser irradiation method, and manufacturing method of semiconductor device
TW200942935A (en) 2007-09-21 2009-10-16 Univ Columbia Collections of laterally crystallized semiconductor islands for use in thin film transistors and systems and methods for making same
WO2009042784A1 (en) 2007-09-25 2009-04-02 The Trustees Of Columbia University In The City Of New York Methods of producing high uniformity in thin film transistor devices fabricated on laterally crystallized thin films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN101919058B (zh) 2007-11-21 2014-01-01 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
JP2012508985A (ja) 2008-11-14 2012-04-12 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 薄膜の結晶化のためのシステムおよび方法
US8912102B2 (en) * 2009-03-02 2014-12-16 Globalfoundries Singapore Pte. Ltd. Laser annealing
CN102349158B (zh) 2009-03-12 2015-05-06 株式会社半导体能源研究所 制造半导体器件的方法
TWI556323B (zh) 2009-03-13 2016-11-01 半導體能源研究所股份有限公司 半導體裝置及該半導體裝置的製造方法
KR101116093B1 (ko) * 2009-06-26 2012-02-21 가시오게산키 가부시키가이샤 반도체장치 및 그 제조방법과 표시장치
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI562379B (en) 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
JP5731369B2 (ja) 2010-12-28 2015-06-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8941112B2 (en) 2010-12-28 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2012090799A1 (en) 2010-12-28 2012-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5975635B2 (ja) 2010-12-28 2016-08-23 株式会社半導体エネルギー研究所 半導体装置
US9443984B2 (en) 2010-12-28 2016-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8883556B2 (en) 2010-12-28 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR20120091638A (ko) * 2011-02-09 2012-08-20 삼성전자주식회사 표시 장치 및 그 제조 방법
US9082663B2 (en) 2011-09-16 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
KR102309244B1 (ko) 2013-02-20 2021-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2015087192A1 (en) 2013-12-12 2015-06-18 Semiconductor Energy Laboratory Co., Ltd. Peeling method and peeling apparatus
CN109860057B (zh) * 2019-03-25 2021-12-14 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
JP2021019036A (ja) * 2019-07-18 2021-02-15 株式会社日本製鋼所 レーザ照射装置、レーザ照射方法、及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595624A (ja) * 1982-07-01 1984-01-12 Fujitsu Ltd 半導体装置の製造方法
JPH07118443B2 (ja) * 1984-05-18 1995-12-18 ソニー株式会社 半導体装置の製法
JPS6163019A (ja) * 1984-09-03 1986-04-01 Nippon Telegr & Teleph Corp <Ntt> 半導体薄膜の形成方法
JPS6298774A (ja) * 1985-10-25 1987-05-08 Ricoh Co Ltd 薄膜トランジスタの製造方法
JPS63102265A (ja) * 1986-10-20 1988-05-07 Agency Of Ind Science & Technol 半導体装置の製造方法
EP0456199B1 (en) * 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
JP3466633B2 (ja) * 1991-06-12 2003-11-17 ソニー株式会社 多結晶半導体層のアニール方法
KR100269350B1 (ko) * 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
KR100255689B1 (ko) * 1993-05-27 2000-05-01 윤종용 반도체 레이져 소자 및 그 제조방법
KR960012583B1 (en) * 1993-06-21 1996-09-23 Lg Semicon Co Ltd Tft (thin film transistor )and the method of manufacturing the same
US5589406A (en) * 1993-07-30 1996-12-31 Ag Technology Co., Ltd. Method of making TFT display
US5477073A (en) * 1993-08-20 1995-12-19 Casio Computer Co., Ltd. Thin film semiconductor device including a driver and a matrix circuit
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287314B1 (ko) 2005-12-05 2013-07-17 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 막 처리 시스템과 방법, 및 박막

Also Published As

Publication number Publication date
US5943593A (en) 1999-08-24
US5817548A (en) 1998-10-06

Similar Documents

Publication Publication Date Title
KR100396966B1 (ko) 박막트랜지스터장치의제조방법
JP3305961B2 (ja) 多結晶シリコン薄膜トランジスタの製造方法
US5767003A (en) Thin film semiconductor device manufacturing method
JP3525316B2 (ja) アクティブマトリクス型表示装置
US6248606B1 (en) Method of manufacturing semiconductor chips for display
JP2000277738A (ja) 薄膜トランジスタおよびその製造方法
US6759628B1 (en) Laser annealing apparatus
EP0691688B1 (en) Method for producing a top gate thin-film transistor
JPH1098196A (ja) アクティブマトリクス型表示装置およびその作製方法
JP3402030B2 (ja) 薄膜半導体装置製造方法
JPH09172181A (ja) 薄膜半導体装置の製造方法
JPH11514152A (ja) 薄膜トランジスタを具える電子デバイスの製造方法
JP3386682B2 (ja) 薄膜トランジスタ、論理ゲート装置および薄膜トランジスタアレイ
KR20050065108A (ko) 슬릿 형태를 개선한 레이저 마스크 및 이를 이용한결정화방법
JP4397438B2 (ja) 半導体装置
JPH09321311A (ja) 薄膜半導体装置の製造方法
JPH0362971A (ja) 薄膜トランジスタ
KR100706136B1 (ko) 다결정 반도체 박막 기판, 그 제조 방법, 반도체 장치 및전자 장치
KR100188090B1 (ko) 액정 표시 장치용 박막 트랜지스터 기판의 및 그 제조방법
JPH10189450A (ja) 半導体装置の製造方法
JPH08186268A (ja) 薄膜半導体装置の製造方法
JP3276900B2 (ja) 半導体装置及び表示装置
JPH0553143A (ja) 液晶表示パネル及びその製造方法
KR0170467B1 (ko) 비단결정 반도체 장치 및 그 제조 방법
JPH0745832A (ja) 薄膜トランジスタ

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130809

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140818

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150817

Year of fee payment: 13

EXPY Expiration of term