KR100292048B1 - 박막트랜지스터액정표시장치의제조방법 - Google Patents

박막트랜지스터액정표시장치의제조방법 Download PDF

Info

Publication number
KR100292048B1
KR100292048B1 KR1019980021287A KR19980021287A KR100292048B1 KR 100292048 B1 KR100292048 B1 KR 100292048B1 KR 1019980021287 A KR1019980021287 A KR 1019980021287A KR 19980021287 A KR19980021287 A KR 19980021287A KR 100292048 B1 KR100292048 B1 KR 100292048B1
Authority
KR
South Korea
Prior art keywords
thin film
film transistor
liquid crystal
crystal display
active layer
Prior art date
Application number
KR1019980021287A
Other languages
English (en)
Other versions
KR20000001168A (ko
Inventor
정윤호
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019980021287A priority Critical patent/KR100292048B1/ko
Priority to US09/311,702 priority patent/US6177301B1/en
Priority to GB9913339A priority patent/GB2338597B/en
Publication of KR20000001168A publication Critical patent/KR20000001168A/ko
Application granted granted Critical
Publication of KR100292048B1 publication Critical patent/KR100292048B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

본 발명은 박막트랜지스터 액정표시장치의 제조방법에 관한 것으로, 순차측면고상화 기술에 의하여 연속적으로 실리콘 그레인을 성장시켜 결정화한 다결정 실리콘 박막을 사용하여 박막트랜지스터의 활성층을 형성하는 경우에 있어서, 기판 전체에 걸쳐 형성되는 박막트랜지스터의 물리적 특성을 균일하게 하기 위하여, 액정표시장치의 일부 박막트랜지스터의 활성층을 비정질 실리콘 박막을 순차측면고상화 기술에 의하여 제 1 방향으로 실리콘 그레인을 성장시켜 결정화한 다결정 실리콘 박막을 사진식각하여 형성하되, 상기 활성층의 채널방향을 상기 제 1 방향에 대하여 소정 크기의 경사각을 가지도록 하는 것을 특징으로 하고 있으며, 박막 전체에 걸쳐 채널방향이 동일한 박막트랜지스터를 형성함으로써, 기판 전체에 걸쳐 소자 균일성을 확보할 수 있다.

Description

박막트랜지스터 액정표시장치의 제조방법
본 발명은 박막트랜지스터 액정표시장치 제조방법에 관한 것으로, 특히 연속측면고화(Sequential Lateral Solidification) 기술에 의하여 형성된 다결정 실리콘 박막을 패턴식각하여 활성층을 형성하는 박막트랜지스터 제조방법에 관한 것이다.
액정표시장치는 유리기판과 같은 투명절연기판 상에 각종 소자를 형성하여 제작된다. 유리기판과 같은 저내열성기판 상에 박막트랜지스터를 형성하기 위하여 비정질 실리콘 박막 혹은, 다결정 실리콘 박막을 기판 상에 형성하고, 이 박막을 사진식각하여 박막트랜지스터의 활성층을 형성한다. 유리기판에 다결정 실리콘 박막을 형성한 경우에는 전하의 이동특성이 양호하다. 따라서, 다결정 실리콘 박막을 사용할 경우에는 동일기판에 구동회로부의 소자와 화소부의 소자를 동시에 제작할 수 있다.
도 1은 동일기판 상에 화소부와 구동회로부를 동시에 제작한 액정표시장치의 개략도를 나타낸 것이다.
기판(100)의 중앙부에는 "화소부"가 위치하고, 기판의 좌측과 상부에는 "게이트구동회로부"와 "데이터 구동회로부"가 각각 위치한다. 화소부에는 게이트구동회로부에서 나온 다수개의 게이트라인(10)과 데이터구동회로부에서 나온 다수개의 데이터라인(11)이 서로 교차하여 형성된 다수개의 "화소셀"이 정의되어 있다. 게이트 구동회로부는 화소셀을 각각 구동시키기 위한 장치이고, 데이터 구동회로부는 화소셀에 각각 데이터 신호를 공급하는 장치이다. 게이트 구동회로부와 데이터 구동회로부에는 "외부신호입력단"을 통하여 들어온 외부신호를 조절하여 화소셀에 공급한다. 구동회로부는 입력되는 신호를 적절하게 출력시키기 위하여 인버터인 상보형 박막트랜지스터를 채용하고 있다.
도 2는 종래의 기술에 의하여 다결정 실리콘 박막을 형성한 경우의 실리콘 그레인의 상태를 개략적으로 나타낸 것이다.
기판(도면 미표시) 상에 비정질 실리콘 박막을 증착한 후, 비정질 실리콘 박막을 이동시키면서 레이저빔을 소정의 반복률로 박막에 조사한다. 따라서, 레이저빔이 기판 전면을 스캐닝하게 되는데, 이 과정에서 레이저빔에 조사된 부분이 용융되고 고화되어 결정화된다. 이 때, 레이저 에너지를 적절하게 조절하여 레이저빔에 조사된 부분이 거의 용융되고, 기판과의 계면에서만 일부 녹지 않는 부분이 존재하도록 하게 한다. 레이저빔에 조사된 부분은 고화되는 과정에서 녹지 않은 실리콘 일부분이 씨드가 되어 박막의 두께 방향이 아닌 래터럴(lateral) 방향으로 실리콘 그레인을 성장시킨다. 실리콘 그레인은 박막의 두께보다 크게 성장된다. 씨드는 비정질 실리콘 박막의 상태나 레이저 에너지의 공급 상태에 따라 남겨지므로, 기판과의 계면에 랜덤하게 위치하게 된다. 따라서, 랜덤하게 위치하고 불균일한 크기를 가지는 그레인을 가지는 다결정 실리콘 박막이 형성된다.
코플라나(coplanar) 구조의 박막트랜지스터를 형성하는 경우에는 절연기판 상에 상술한 바와 같은 다결정 실리콘 박막을 형성하고, 이 다결정 실리콘 박막을 패턴식각하여 활성층을 형성한다. 그리고, 게이트절연막과 게이트전극을 각각 형성하고, 불순물도핑하여 각 활성층에 소오스와 드레인을 각각 형성하는 등의 후속공정을 진행하여 박막트랜지스터 액정표시장치를 제조한다.
도 3은 상기 다결정 실리콘 박막트랜지스터를 사용하여 박막트랜지스터를 형성한 경우의 예를 나타낸 것이다. 실리콘 그레인의 기판 전면에 걸쳐 불균일하게 형성되어 있기 때문에 활성층의 채널방향을 고려하여 활성층 패턴을 형성하는 것은 의미가 없다.
종래의 기술에 의하여 형성되는 박막트랜지스터의 활성층(30)에는 다수개의 실리콘 그레인이 존재한다. 따라서, "소오스"에 있는 전하가 "채널영역"을 통과하여 "드레인"에 도달하기까지 그레인 바운더리에 의한 영향을 많이 받는다. 그래서 전하의 이동도가 단결정 실리콘으로 형성한 박막트랜지스터에 비하여 훨씬 작다. 또한, 전면에 그레인이 불균일하게 형성된 다결정 실리콘 박막을 사용하기 때문에 기판 전면에 위치하도록 형성해야 하는 박막트랜지스터는 물리적특성이 불균일해진다. 따라서, 이와 같은 박막트랜지스터로 구성되는 게이트구동회로부와 데이터구동회로부는 외부의 신호를 균일하게 전달할 수 없는 등의 회로 오작동을 일으킨다. 또한, 화소부에 위치하는 다수개의 박막트랜지스터도 불균일하게 형성되어 액정표시장치의 화면특성을 불량하게 만드는 문제점이 있다.
본 발명은 종래의 기술의 문제점을 해결하기 위한 박막트랜지스터 액정표시장치의 제조방법을 제공하고자 한다.
본 발명의 목적은 순차측면고상화 기술에 의하여 연속적으로 실리콘 그레인을 성장시켜 결정화한 다결정 실리콘 박막을 사용하여 박막트랜지스터의 활성층을 형성하는 경우에 있어서, 기판 전체에 걸쳐 형성되는 박막트랜지스터의 물리적 특성을 균일하게 할 수 있도록 한 박막트랜지스터 액정표시장치의 제조방법을 제공하고자 한다.
본 발명은 이러한 목적을 달성하기 위하여 구동회로부와 화소부를 동일기판에 일체로 형성되는 박막트랜지스터 액정표시장치의 제조방법에 있어서, 상기 액정표시장치의 일부 박막트랜지스터의 활성층을 비정질 실리콘 박막을 순차측면고상화 기술에 의하여 제 1 방향으로 실리콘 그레인을 성장시켜 결정화한 다결정 실리콘 박막을 사진식각하여 형성하되, 상기 활성층의 채널방향을 상기 제 1 방향에 대하여 소정 크기의 경사각을 가지도록 하는 것을 특징으로 한다. 이 때, 상기 소정의 각은 0도 혹은, 30∼60도로 하고, 박막전체에 걸쳐 채널방향이 동일한 박막트랜지스터를 형성함으로써, 기판 전체에 걸쳐 소자 균일성을 확보할 수 있다.
도 1은 구동회로부 일체형 액정표시장치의 개략도
도 2는 종래의 기술에 의한 다결정 실리콘 박막의 실리콘 그레인의 상태를 보여주는 도면
도 3은 도 2에 보인 다결정 실리콘 박막을 사용한 박막트랜지스터의 일 예를 나타낸 도면
도 4는 연속측면고상화 기술에 따른 다결정 실리콘 박막의 실리콘 그레인의 상태를 보여주는 도면
도 5a부터 도 5c는 도 4에 보인 다결정 실리콘 박막을 사용한 박막트랜지스터의 세가지 예를 나타낸 도면
도 4는 기판 전면에 SLS 기술에 사용하여 결정화한 다결정 실리콘 박막을 나타낸 것이다. 제 1 방향으로 길게 성장된 실리콘 그레인이 상·하단의 그레인과 그레인 바운더리를 이루면서 형성된 다결정 실리콘 박막을 볼 수 있다.
SLS 기술에 의하여 유리기판에 단결정 실리콘 박막을 형성하는 기술(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956∼957, 1997)은 실리콘 그레인이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔의 조사범위의 이동을 적절하게 조절하여 실리콘 그레인을 소정의 길이만큼 측면성장시킴으로써, 비정질 실리콘 박막을 결정화하는 기술이다.
이러한 기술은 다음에 제시되는 한 예를 통하여 더욱 구체화할 수 있다.
소정의 간격을 두고 배열되는 소정형상의 레이저빔을 마련하는 단계와, 레이저빔에 의하여 결정화될 비정질 실리콘 박막을 마련하는 단계와, 레이저빔을 비정질 실리콘 박막에 1차 조사하여 레이저빔의 1차 조사에 노출된 실리콘 부분에 실리콘 그레인을 측면성장시키는 제 1 결정화 단계와, 비정질 실리콘 박막을 제 1 방향으로 제 1 거리 만큼 이동시키는 단계와, 비정질 실리콘 박막에 레이저빔을 2차 조사하여 레이저빔의 2차 조사에 노출된 실리콘 부분을 결정화하시키되, 제 1 결정화에 의하여 성장된 실리콘의 그레인이 연속측면성장하여 이루어지는 제 2 결정화 단계를 포함하여 비정질 실리콘 박막을 결정화한다. 그 결과, 도면에 보인 바와 같이, 순차측면고화 기술에 의하여 실리콘 그레인을 레이저빔이 스캐닝하는 방향으로 성장시켜 형성한 다결정 실리콘 박박을 마련할 수 있다.
코플라나 구조의 박막트랜지스터를 형성하는 경우에는 절연기판 상에 상술한 바와 같은 다결정 실리콘 박막을 형성하고, 이 다결정 실리콘 박막을 패턴식각하여 활성층을 형성한다. 그리고, 게이트절연막과 게이트전극을 각각 형성하고, 불순물도핑하여 각 활성층에 소오스와 드레인을 각각 형성하는 등의 후속공정을 진행하여 박막트랜지스터 액정표시장치를 제조한다.
도 5a부터 도 5c는 상기 다결정 실리콘 박막트랜지스터를 사용하여 박막트랜지스터를 형성한 경우의 예를 나타낸 것이다. 실리콘 그레인의 성장방향을 이용하여 채널방향을 결정하고 활성층을 형성하면, 도면에 보인 바와 같이 세가지 경우의 박막트랜지스터를 마련할 수 있다.
도 5a는 채널방향을 실리콘 그레인의 성장방향에 대하여 0도의 경사각을 가지도록 한 경우의 박막트랜지스터(이하, 제 1 박막트랜지스터라 함)를 나타낸 것이다. 즉, 채널방향을 실리콘 그레인의 성장방향과 동일하게하여 형성한 경우이다. 채널영역에서 전하의 이동에 방해를 주는 그레인 바운더리가 거의 없다. 따라서, 이러한 구조의 박막트랜지스터는 마치 단결정 실리콘 박막트랜지스터와 같은 물리적 특성을 보여준다.
도 5b는 채널방향을 실리콘 그레인의 성장방향에 대하여 90도의 경사각을 가지도록 한 경우의 박막트랜지스터(이하, 제 2 박막트랜지스터라 함)를 나타낸 것이다. 즉, 채널방향을 실리콘 그레인의 성장방향에 대하여 수직으로 두어 형성한 경우이다. 채널영역을 통하여 이동되는 전하는 다수의 그레인 바운더리에 의하여 방해를 받아 전하이동도가 작다. 이러한 구조의 박막트랜지스터는 마치 그레인이 작은 다결정 실리콘 박막트랜지스터와 같은 물리적 특성을 보여준다.
도 5c는 채널방향을 실리콘 그레인의 성장방향에 대하여 0도에서 90도 사이의 경사각을 가지도록 한 경우 예를 들어 45도의 경사각을 가지도록 한 경우의 박막트랜지스터(이하, 제 3 박막트랜지스터라 함)를 나타낸 것이다. 채널영역을 통하여 이동되는 전하는 수 개의 그레인 바운더리를 통과하여야 하나, 종래의 기술에 의한 다결정 실리콘 박막에 비하여 그 수가 작아서, 전하 이동도가 작지 않다. 채널방향을 실리콘 그레인의 성장방향에 대하여 30도에서
60도 사이의 경사각을 가지게 하면, 실리콘 전면에 걸쳐 박막트랜지스터 특성을 균일하게 할 수 있다. 이는 활성층의 채널영역 내에 그레인 바운더리의 수를 비슷하게 할 수 있기 때문이다. 이러한 구조의 박막트랜지스터는 종래의 기술에 의한 다결정 실리콘 박막트랜지스터 보다 물리적 특성이 좋고, 회로구현이 가능하다.
액정표시장치는 구동회로부와 화소부의 전면에 균일한 특성을 가지는 소자를 형성하는 것이 중요하다. 이는 게이트 및 데이터의 신호를 전 화소에 걸쳐 균일하게 전달해야 하고, 전 화소가 균일한 물리적 특성을 가져야 액정표시장치의 화면특성을 양호하게 할 수 있기 때문이다. 상기 순차측면고화 기술에 의하여 측면으로 성장된 그레인이 있는 다결정 실리콘 박막을 사용하여 액정표시장치를 제작하는 경우에는 회로부와 화소부 전체에 다수개 형성되는 박막트랜지스터 각각의 물리적 특성을 균일하게 하도록 형성해야 한다. 이를 위하여 단결정 실리콘 박막트랜지스터와 같은 특성을 가지는 제 1 박막트랜지스터를 구동회로부 혹은 화소부 전체에 채용할 수 있다. 또한, 전하 이동도가 우수하고, 박막 전체에 걸쳐 그레인 바운더리 수를 균일하게 마련할 수 있는 제 3 박막트랜지스터를 구동회로부 혹은 화소부 전체에 채용할 수 있다.
이상과 같이, 본 발명에 따르면, 순차측면고상화 기술에 의하여 일방향으로 성장한 그레인으로 구성된 다결정 실리콘 박막을 사용하여 박막트랜지스터를 형성하는 경우에는 그레인의 성장방향에 따라 채널방향이 결정되도록 활성층 패턴을 형성하고 배열하는 것이 중요하다. 이 때, 구동회로부 혹은 화소부에 형성되는 각각의 박막트랜지스터는 모두 채널방향이 동일하도록 형성함으로써, 기판 전체를 통하여 소자의 균일성을 확보할 수 있다.
본 발명은 순차측면고상화 기술에 의하여 연속적으로 실리콘 그레인을 일방향으로 성장시켜 결정화한 다결정 실리콘 박막을 사용하여 박막트랜지스터의 활성층을 형성하는 경우 있어서, 활성층의 채널방향을 그레인의 성장방향에 대하여 소정의 각도를 가지도록 기판 전체에 걸쳐 동일한 방향으로 형성함으로써, 기판 전면에 물리적 특성이 우수한 박막트랜지스터를 균일하게 형성할 수 있다.

Claims (5)

  1. 구동회로부와 화소부를 동일기판에 일체로 형성되는 박막트랜지스터 액정표시장치의 제조방법에 있어서,
    상기 액정표시장치의 일부 박막트랜지스터의 활성층을 비정질 실리콘 박막을 순차측면고상화 기술에 의하여 제 1 방향으로 실리콘 그레인을 성장시켜 결정화한 다결정 실리콘 박막을 사진식각하여 형성하되, 상기 활성층의 채널방향을 상기 제 1 방향에 대하여 소정 크기의 경사각을 가지도록 하는 것을 특징으로 하는 박막트랜지스터 액정표시장치 제조방법.
  2. 청구항 1에 있어서, 상기 소정의 각은 30∼60도인 박막트랜지스터 액정표시장치 제조방법.
  3. 청구항 1에 있어서, 상기 소정의 각은 0도인 박막트랜지스터 액정표시장치 제조방법.
  4. 청구항 1 내지 청구항 3에 있어서, 상기 박막트랜지스터는 구동회로부를 구성하는 소자인 것이 특징인 박막트랜지스터 액정표시장치 제조방법.
  5. 청구항 1 내지 청구항 3에 있어서, 상기 박막트랜지스터는 구동회로부와 화소부를 구성하는 소자인 것이 특징인 박막트랜지스터 액정표시장치 제조방법.
KR1019980021287A 1998-06-09 1998-06-09 박막트랜지스터액정표시장치의제조방법 KR100292048B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980021287A KR100292048B1 (ko) 1998-06-09 1998-06-09 박막트랜지스터액정표시장치의제조방법
US09/311,702 US6177301B1 (en) 1998-06-09 1999-05-13 Method of fabricating thin film transistors for a liquid crystal display
GB9913339A GB2338597B (en) 1998-06-09 1999-06-08 Method of fabricating thin film transistors for a liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980021287A KR100292048B1 (ko) 1998-06-09 1998-06-09 박막트랜지스터액정표시장치의제조방법

Publications (2)

Publication Number Publication Date
KR20000001168A KR20000001168A (ko) 2000-01-15
KR100292048B1 true KR100292048B1 (ko) 2001-07-12

Family

ID=19538731

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980021287A KR100292048B1 (ko) 1998-06-09 1998-06-09 박막트랜지스터액정표시장치의제조방법

Country Status (3)

Country Link
US (1) US6177301B1 (ko)
KR (1) KR100292048B1 (ko)
GB (1) GB2338597B (ko)

Families Citing this family (85)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
KR100296110B1 (ko) * 1998-06-09 2001-08-07 구본준, 론 위라하디락사 박막트랜지스터 제조방법
KR100324871B1 (ko) * 1999-06-25 2002-02-28 구본준, 론 위라하디락사 박막트랜지스터 제조방법
KR100303142B1 (ko) * 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법
US6368945B1 (en) 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
CN1404627A (zh) 2000-10-10 2003-03-19 纽约市哥伦比亚大学托管会 处理薄金属层的方法与设备
US20020060322A1 (en) * 2000-11-20 2002-05-23 Hiroshi Tanabe Thin film transistor having high mobility and high on-current and method for manufacturing the same
TW546684B (en) * 2000-11-27 2003-08-11 Univ Columbia Process and mask projection system for laser crystallization processing of semiconductor film regions on a substrate
US6495405B2 (en) * 2001-01-29 2002-12-17 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
US6573163B2 (en) 2001-01-29 2003-06-03 Sharp Laboratories Of America, Inc. Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
US6426246B1 (en) * 2001-02-21 2002-07-30 United Microelectronics Corp. Method for forming thin film transistor with lateral crystallization
US7061959B2 (en) * 2001-04-18 2006-06-13 Tcz Gmbh Laser thin film poly-silicon annealing system
US7009140B2 (en) * 2001-04-18 2006-03-07 Cymer, Inc. Laser thin film poly-silicon annealing optical system
EP1354341A1 (en) * 2001-04-19 2003-10-22 The Trustees Of Columbia University In The City Of New York Method for single-scan, continuous motion sequential lateral solidification
US20050259709A1 (en) * 2002-05-07 2005-11-24 Cymer, Inc. Systems and methods for implementing an interaction between a laser shaped as a line beam and a film deposited on a substrate
JP4789369B2 (ja) 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
KR100916281B1 (ko) * 2001-08-27 2009-09-10 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 미세구조의 임의 배치를 통하여 다결정성 박막 트랜지스터균일성을 향상시키는 방법
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
US6767804B2 (en) 2001-11-08 2004-07-27 Sharp Laboratories Of America, Inc. 2N mask design and method of sequential lateral solidification
KR100796758B1 (ko) * 2001-11-14 2008-01-22 삼성전자주식회사 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
TWI291729B (en) 2001-11-22 2007-12-21 Semiconductor Energy Lab A semiconductor fabricating apparatus
KR100483985B1 (ko) * 2001-11-27 2005-04-15 삼성에스디아이 주식회사 박막 트랜지스터용 다결정 실리콘 박막 및 이를 사용한디바이스
US7133737B2 (en) * 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
JP2003179068A (ja) * 2001-12-12 2003-06-27 Hitachi Ltd 画像表示装置およびその製造方法
KR100885013B1 (ko) * 2002-01-03 2009-02-20 삼성전자주식회사 박막 트랜지스터 및 액정 표시 장치
KR100462862B1 (ko) * 2002-01-18 2004-12-17 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스
CN100350617C (zh) * 2002-03-05 2007-11-21 株式会社半导体能源研究所 半导体元件和使用半导体元件的半导体装置
AU2003220611A1 (en) * 2002-04-01 2003-10-20 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
KR100514179B1 (ko) * 2002-11-19 2005-09-13 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 사용하는 유기 전계 발광 소자
TWI360707B (en) * 2002-08-19 2012-03-21 Univ Columbia Process and system for laser crystallization proc
KR101118974B1 (ko) * 2002-08-19 2012-03-15 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 균일성을 제공하도록 기판 상의 박막 영역을 레이저 결정화처리하는 방법 및 시스템, 그리고 그러한 박막 영역의 구조
TWI344027B (en) * 2002-08-19 2011-06-21 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity within areas in such regions and edge areas thereof, and a structure of such film regions
WO2004017380A2 (en) 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York A single-shot semiconductor processing system and method having various irradiation patterns
JP4320413B2 (ja) * 2002-09-11 2009-08-26 日本電気株式会社 半導体集積回路およびレイアウト設計装置
KR100454751B1 (ko) * 2002-10-21 2004-11-03 삼성에스디아이 주식회사 듀얼 또는 멀티플 게이트를 사용하는 티에프티의 제조 방법
KR100534577B1 (ko) * 2002-11-05 2005-12-07 삼성에스디아이 주식회사 특성이 우수한 디스플레이 디바이스
KR100496251B1 (ko) * 2002-11-25 2005-06-17 엘지.필립스 엘시디 주식회사 순차측면고상 결정화 기술을 이용한 비정질 실리콘층의결정화 방법
KR100501700B1 (ko) * 2002-12-16 2005-07-18 삼성에스디아이 주식회사 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
KR100646160B1 (ko) * 2002-12-31 2006-11-14 엘지.필립스 엘시디 주식회사 순차측면결정화를 위한 마스크 및 이를 이용한 실리콘결정화 방법
KR101191837B1 (ko) * 2003-02-19 2012-10-18 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 순차적 측면 고상화 기술을 이용하여 결정화되는 복수의 반도체 박막을 가공하는 방법 및 장치
KR100956339B1 (ko) * 2003-02-25 2010-05-06 삼성전자주식회사 규소 결정화 시스템 및 규소 결정화 방법
KR100542984B1 (ko) * 2003-02-26 2006-01-20 삼성에스디아이 주식회사 다결정 실리콘 박막의 제조 방법 및 그 제조 방법에 의해제조된 다결정 실리콘 박막을 사용하여 제조되는 박막트랜지스터
US7277188B2 (en) * 2003-04-29 2007-10-02 Cymer, Inc. Systems and methods for implementing an interaction between a laser shaped as a line beam and a film deposited on a substrate
KR100544117B1 (ko) * 2003-05-01 2006-01-23 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
KR100947180B1 (ko) * 2003-06-03 2010-03-15 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
CN1324540C (zh) * 2003-06-05 2007-07-04 三星Sdi株式会社 具有多晶硅薄膜晶体管的平板显示装置
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
US7164152B2 (en) * 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029546A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
WO2005029549A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
US7311778B2 (en) * 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
KR100600853B1 (ko) * 2003-11-17 2006-07-14 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
JP2005159162A (ja) * 2003-11-27 2005-06-16 Toshiba Matsushita Display Technology Co Ltd 表示装置及びその製造方法
KR100698056B1 (ko) * 2003-12-26 2007-03-23 엘지.필립스 엘시디 주식회사 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
JP4480442B2 (ja) * 2004-03-31 2010-06-16 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置の製造方法
US7645337B2 (en) * 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
WO2007022302A2 (en) * 2005-08-16 2007-02-22 The Trustees Of Columbia University In The City Of New York High throughput crystallization of thin films
US7679029B2 (en) * 2005-10-28 2010-03-16 Cymer, Inc. Systems and methods to shape laser light as a line beam for interaction with a substrate having surface variations
US7317179B2 (en) * 2005-10-28 2008-01-08 Cymer, Inc. Systems and methods to shape laser light as a homogeneous line beam for interaction with a film deposited on a substrate
US8598588B2 (en) * 2005-12-05 2013-12-03 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
KR100742380B1 (ko) * 2005-12-28 2007-07-24 삼성에스디아이 주식회사 마스크 패턴, 박막 트랜지스터의 제조 방법 및 이를사용하는 유기 전계 발광 표시 장치의 제조 방법
TW200746022A (en) * 2006-04-19 2007-12-16 Ignis Innovation Inc Stable driving scheme for active matrix displays
KR20100074193A (ko) * 2007-09-21 2010-07-01 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 트랜지스터에서 사용되는 측면 결정화된 반도체 섬의 집합
TWI418037B (zh) 2007-09-25 2013-12-01 Univ Columbia 藉由改變形狀、大小或雷射光束在製造於橫向結晶化薄膜上之薄膜電晶體元件中產生高一致性的方法
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8557040B2 (en) * 2007-11-21 2013-10-15 The Trustees Of Columbia University In The City Of New York Systems and methods for preparation of epitaxially textured thick films
US20110108108A1 (en) * 2008-02-29 2011-05-12 The Trustees Of Columbia University In The City Of Flash light annealing for thin films
US20110175099A1 (en) * 2008-02-29 2011-07-21 The Trustees Of Columbia University In The City Of New York Lithographic method of making uniform crystalline si films
US8569155B2 (en) * 2008-02-29 2013-10-29 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
TWI339410B (en) * 2008-07-09 2011-03-21 Au Optronics Corp Mask and fabricating method of a polysilicon layer using the same
TWI361492B (en) * 2008-07-25 2012-04-01 Au Optronics Corp Thin film transistor substrate, electric apparatus, and method for fabricating the same
WO2010056990A1 (en) 2008-11-14 2010-05-20 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US8440581B2 (en) * 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
WO2017120584A1 (en) * 2016-01-08 2017-07-13 The Trustees Of Columbia University In The City Of New York Methods and systems for spot beam crystallization

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267413A (ja) * 1992-03-23 1993-10-15 Sharp Corp マルチ搭載基板における集積回路の電流測定方式
JPH08213634A (ja) * 1994-10-07 1996-08-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57160174A (en) * 1981-03-30 1982-10-02 Hitachi Ltd Thin film solar battery
US4444620A (en) 1983-09-12 1984-04-24 Bell Telephone Laboratories, Incorporated Growth of oriented single crystal semiconductor on insulator
EP0178447B1 (en) 1984-10-09 1993-02-17 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
EP0456199B1 (en) 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
KR100269350B1 (ko) 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
JPH0799314A (ja) 1993-05-26 1995-04-11 Semiconductor Energy Lab Co Ltd 半導体装置
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5496768A (en) 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JP3348334B2 (ja) 1995-09-19 2002-11-20 ソニー株式会社 薄膜半導体装置の製造方法
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
JP3825515B2 (ja) 1996-01-17 2006-09-27 株式会社東芝 液晶表示装置の製造方法
US5858807A (en) 1996-01-17 1999-01-12 Kabushiki Kaisha Toshiba Method of manufacturing liquid crystal display device
JP3204986B2 (ja) 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
JP3305961B2 (ja) * 1996-09-26 2002-07-24 株式会社東芝 多結晶シリコン薄膜トランジスタの製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267413A (ja) * 1992-03-23 1993-10-15 Sharp Corp マルチ搭載基板における集積回路の電流測定方式
JPH08213634A (ja) * 1994-10-07 1996-08-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法

Also Published As

Publication number Publication date
GB2338597A (en) 1999-12-22
US6177301B1 (en) 2001-01-23
GB9913339D0 (en) 1999-08-11
KR20000001168A (ko) 2000-01-15
GB2338597B (en) 2001-01-03

Similar Documents

Publication Publication Date Title
KR100292048B1 (ko) 박막트랜지스터액정표시장치의제조방법
US6326286B1 (en) Method for crystallizing amorphous silicon layer
KR100276353B1 (ko) 다결정 반도체박막의 제조방법 및 제조장치
KR100296110B1 (ko) 박막트랜지스터 제조방법
KR100296109B1 (ko) 박막트랜지스터제조방법
KR100364944B1 (ko) 반도체 박막의 제조 방법
US6573163B2 (en) Method of optimizing channel characteristics using multiple masks to form laterally crystallized ELA poly-Si films
KR100698056B1 (ko) 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
US6495405B2 (en) Method of optimizing channel characteristics using laterally-crystallized ELA poly-Si films
US7790341B2 (en) Laser mask and method of crystallization using the same
JP2002237455A (ja) シリコン結晶化装置とシリコン結晶化方法
JP2003022969A (ja) マスクを利用したシリコンの結晶化方法
JPH10223532A (ja) 半導体の作製方法及び半導体装置の作製方法
KR100303138B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
US6686978B2 (en) Method of forming an LCD with predominantly <100> polycrystalline silicon regions
US6987035B2 (en) Method and apparatus for forming crystallized semiconductor layer, and method for manufacturing semiconductor apparatus
US20020102821A1 (en) Mask pattern design to improve quality uniformity in lateral laser crystallized poly-Si films
KR20030047678A (ko) 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치
KR101066478B1 (ko) 레이저 빔 패턴 마스크 및 이를 이용한 결정화 방법
KR100885013B1 (ko) 박막 트랜지스터 및 액정 표시 장치
KR100611040B1 (ko) 레이저 열처리 장치
JP4801310B2 (ja) 連続的側面結晶化のための非晶質シリコン層の蒸着方法と非晶質シリコンの結晶化方法
KR100296111B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR20030015617A (ko) 결정질 실리콘의 제조방법
KR20030015618A (ko) 결정질 실리콘의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20061229

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee