KR100296110B1 - 박막트랜지스터 제조방법 - Google Patents

박막트랜지스터 제조방법 Download PDF

Info

Publication number
KR100296110B1
KR100296110B1 KR1019980021288A KR19980021288A KR100296110B1 KR 100296110 B1 KR100296110 B1 KR 100296110B1 KR 1019980021288 A KR1019980021288 A KR 1019980021288A KR 19980021288 A KR19980021288 A KR 19980021288A KR 100296110 B1 KR100296110 B1 KR 100296110B1
Authority
KR
South Korea
Prior art keywords
thin film
silicon thin
film transistor
amorphous silicon
crystallized
Prior art date
Application number
KR1019980021288A
Other languages
English (en)
Other versions
KR20000001169A (ko
Inventor
문대규
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디 주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019980021288A priority Critical patent/KR100296110B1/ko
Priority to US09/311,701 priority patent/US6300175B1/en
Priority to GB9913338A priority patent/GB2338343B/en
Publication of KR20000001169A publication Critical patent/KR20000001169A/ko
Application granted granted Critical
Publication of KR100296110B1 publication Critical patent/KR100296110B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H01L21/0268—Shape of mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters

Abstract

본 발명은 박막트랜지스터 제조방법에 관한 것으로, 굴곡진 경사면을 가지는 실리콘 박막에 레이저빔을 사용한 결정화 작업을 진행하여 획기적으로 큰 실리콘 그레인을 성장시키되, 하나의 실리콘 그레인을 사용하여 활성층을 형성함으로써, 단결정 실리콘 박막트랜지스터를 절연기판 상에 구현하기 위하여, 기판 상부에 굴곡진 경사면이 있는 비정질 실리콘 박막을 결정화하여 상기 결정화된 실리콘 박막을 사진식각하여 활성층으로 이용하는 박막트랜지스터의 제조방법에 있어서, 상기 굴곡진 경사면을 포함한 비정질 실리콘 박막을 용융시킬 수 있는 정도의 에너지를 가지는 레이저빔을 사용하여 상기 비정질 실리콘 박막을 순차측면고상기술에 의하여 결정화하는 것이 특징이다.

Description

박막트랜지스터 제조방법
본 발명은 박막트랜지스터 제조방법에 관한 것으로, 특히 단차가 있는 실리콘 박막을 연속측면고화(Sequential Lateral Solidification, SLS) 기술에 의하여 결정화하여 박막트랜지스터의 활성층으로 사용할 수 있도록 한 박막트랜지스터 제조방법에 관한 것이다.
유리기판과 같이 저내열성 기판 상에 TFT를 제조하기 위하여 TFT의 활성층으로 비정질 실리콘 박막 혹은, 다결정 실리콘 박막을 기판 상에 형성한다. 유리기판에 다결정 실리콘 박막을 형성하는 기술에는 (1) 기판 상에 직접 다결정 실리콘을 고온에서 증착하는 방법, (2) 기판 상에 비정질 실리콘 박막을 증착하고, 증착된 비정질 실리콘 박막을 600℃정도의 온도에서 고상 결정화하는 방법, (3) 기판 상에 비정질 실리콘 박막을 증착하고, 증착된 비정질 실리콘 박막에 레이저 등을 이용한 열처리 방법 등이 있다. 상기 기술 (1)과 (2)는 고온 공정이 요구되기 때문에 유리기판에 형성하는데에는 어려움이 있다. 이에 반해 기술 (3)은 고온 공정이 요구되지 않기 때문에 유리기판에 응용될 수 있고, 결정화된 결정립 내부에 낮은 결함 밀도를 가지는 양질의 다결정 실리콘 박막의 형성이 가능하다.
도 1a부터 도 1d은 종래의 기술에 따른 박막트랜지스터 제조공정도이다.
도 1a를 참조하면, 절연기판(100)에 소오스전극(11S)과 드레인전극(11D)을 형성한다. 이어서, 소오스전극(11S)과 드레인전극(11D)을 포함한 기판의 노출된 전면을 덮는 비정질 실리콘 박막(12)을 증착한다. 이 때, 소오스전극(11S)과 드레인전극(11D) 상부의 비정질 실리콘 박막(12) 부분은 절연기판(100)에 대하여 돌출된 소오스전극과 드레인전극을 덮고 있으므로 단차를 이루고 경사진 측면을 가지게 된다. 도 1b를 참조하면, 비정질 실리콘 박막에 레이저 어닐링 등을 통한 결정화작업을 진행하여 다결정 실리콘 박막(13)을 형성한다. 비정질 실리콘 박막(12)에 레이저빔을 조사하여 다결정 실리콘 박막(13)을 형성하는 결정화 과정을 설명하면 다음과 같다.
박막트랜지스터의 활성층은 전하에 대한 그레인 바운더리에 의한 영향을 적게 하기 위하여 실리콘 그레인이 크게 형성된 다결정 실리콘 박막을 사용한다. 그레인이 큰 다결정 실리콘 박막을 형성하기 위하여 비정질 실리콘 박막에 소정 크기의 에너지를 가지는 레이저빔을 조사한다. 이 때, 레이저빔은 조사된 실리콘 부분이 거의 용융되고, 기판과의 계면에서 약간의 녹지 않는 부분이 존재하게 하는 정도의 레이저 에너지를 가지도록 한다. 레이저빔 조사에 의한 레이저 에너지의 공급이 중단되면, 실리콘 박막의 고화가 일어난다. 즉, 녹지 않은 실리콘 부분이 씨드가 되어 래터럴 방향으로 그레인이 성장하게 되고, 성장된 각각의 그레인들이 충돌하여 바운더리를 이루게 되는 경우 성장이 정지하게 된다. 이 때, 기판을 이동시키면서 소정의 반복률로 레이저빔을 조사하게 되면, 비정질 실리콘 박막전체를 결정화할 수 있다.
도 1c를 참조하면, 결정화된 다결정 실리콘 박막을 사진식각하여 활성층(14)을 형성한다.
도 1d를 참조하면, 활성층(14) 상에 게이트절연막(15)과 게이트전극(16)을 형성하고, 게이트전극(16)을 마스크로 하는 불순물 도핑을 진행하여 활성층(14)의 노출된 부분에 소오스영역(14S)과 드레인영역(14D)을 형성한다. 미설명 도면부호 (14C)는 채널영역을 나타낸다.
도 1e를 참조하면, 노출된 기판 전면에 보호막(17)을 증착하고, 드레인전극(11D)의 일부를 노출시키는 콘택홀을 형성한다. 이어서, 노출된 드레인전극(11D)에 연결되는 화소전극(18)을 형성한다.
상술한 종래의 기술에 의하여 제작되는 박막트랜지스터에서는 채널영역에서의 실리콘의 그레인 바운더리(grain boundary)가 랜덤(random)하게 위치하기 때문에 박막트랜지스터의 특성이 좋지 않다. 따라서, 대면적 액정표시장치에 적용하는 경우에는 박막트랜지스터 간의 물리적 특성을 균일하지 않다는 문제점이 있다. 또한, 다결정 실리콘을 활성층으로 사용하기 때문에 복잡한 구동회로 소자에 적용하는 것이 힘들다.
본 발명은 종래 기술의 문제점을 해결하기 위한 박막트랜지스터 제조방법을 제공하고자 한다.
본 발명의 다른 목적은 굴곡진 경사면을 가지는 실리콘 박막에 레이저빔을 사용한 결정화 작업을 진행하여 획기적으로 큰 실리콘 그레인을 성장시키되, 하나의 실리콘 그레인을 사용하여 활성층을 형성함으로써, 단결정 실리콘 박막트랜지스터를 절연기판 상에 구현하고자 한다.
상기 목적을 달성하기 위한 본 발명은 기판 상부에 굴곡진 경사면이 있는 비정질 실리콘 박막을 결정화하여 상기 결정화된 실리콘 박막을 사진식각하여 활성층으로 이용하는 박막트랜지스터의 제조방법에 있어서, 상기 굴곡진 경사면을 포함한 비정질 실리콘 박막을 용융시킬 수 있는 정도의 에너지를 가지는 레이저빔을 사용하여 상기 비정질 실리콘 박막을 순차측면고상기술에 의하여 결정화하는 것이 특징으로 하고 있다. 본 발명에 의하여 제작되는 박막트랜지스터는 스태거 구조 혹은, 역스태거 구조를 취할 수 있다.
또한, 본 발명에 따른 박막트랜지스터 제조방법은 절연기판 상에 소오스전극과 드레인전극을 형성하는 단계와, 상기 소오스전극과 드레인전극을 포함하는 기판 전면을 덮는 비정질 실리콘 박막을 증착하는 단계와, 상기 비정질 실리콘 박막을 순차측면결정화기술에 의하여 결정화하는 단계와, 상기 결정화된 실리콘 박막을 사진식각하여 활성층을 형성하는 단계와, 상기 활성층 상에 게이트절연막\게이트전극을 형성하는 단계와, 상기 게이트전극을 마스크로하는 불순물 도핑공정을 실시하여 상기 활성층에 소오스영역과 드레인영역을 형성하는 단계를 포함한다.
도 1a부터 도 1e은 종래의 기술에 따른 박막트랜지스터 제조방법
도 2a부터 도 2e은 본 발명에 따른 박막트랜지스터 제조방법
도 3부터 도 5는 본 발명에 따른 박막트랜지스터의 제조에서 순차측면고화기술에 의하여 결정화된 다결정 실리콘 박막
도 2a부터 도 2d은 본 발명에 따른 박막트랜지스터 제조공정도이다.
도 2a를 참조하면, 절연기판(200)에 소오스전극(21S)과 드레인전극(21D)을 형성한다. 이어서, 소오스전극(21S)과 드레인전극(21D)을 포함한 기판의 노출된 전면을 덮는 비정질 실리콘 박막(22)을 증착한다. 이 때, 소오스전극(21S)과 드레인전극(21D) 상부의 비정질 실리콘 박막(22) 부분은 절연기판(200)에 대하여 돌출된 소오스전극과 드레인전극을 덮고 있으므로 단차를 이루고 경사진 측면을 가지게 된다. 도 2b를 참조하면, 비정질 실리콘 박막(22)에 레이저 어닐링 등을 통한 결정화작업을 진행하여 다결정 실리콘 박막(23)을 형성한다. 이 때, 순차측면고화기술에 의하여 비정질 실리콘 박막(22)을 결정화함으로써, 일방향으로 성장된 그레인이 상·하단의 그레인과 그레인 바운더리를 이루면서 구성된 다결정 실리콘 박막(23)을 형성한다.
순차측면고화기술에 의하여 유리기판에 단결정 실리콘 박막을 형성하는 기술(Robert S. Sposilli, M. A. Crowder, and James S. Im, Mat. Res. Soc. Symp. Proc. Vol. 452, 956∼957, 1997)은 실리콘 그레인이 액상 실리콘과 고상 실리콘의 경계면에서 그 경계면에 대하여 수직 방향으로 성장한다는 사실을 이용한 것으로, 레이저 에너지의 크기와 레이저빔의 조사범위의 이동을 적절하게 조절하여 실리콘 그레인을 소정의 길이만큼 측면성장시킴으로써, 비정질 실리콘 박막을 결정화한다.
순차측면고화기술에 의하여 형성된 다결정 실리콘 박막의 예를 도 3부터 도 5를 참조하여 설명한다. 하기에서는 편의상 순차측면고화기술을 적용하여 형성한 다결정 실리콘 박막의 세가지 경우만을 예를 들어 설명한다.
도 3은 순차측면고화기술을 적용하여 실리콘 그레인을 획기적으로 크게 성장시켜 형성한 다결정 실리콘 박막의 제 1 예를 나타낸 것이다. 비정질 실리콘 박막에 선단이 굴곡진 쐐기형의 레이저빔을 1 차 조사하여 상기 레이저빔의 1 차 조사에 노출된 부분을 결정화시키는 제 1 결정화 단계와, 비정질 실리콘 박막을 제 1 방향으로 제 1 거리 만큼 이동시키는 단계와, 비정질 실리콘 박막에 상기 레이저빔을 2 차 조사하여 레이저빔의 2 차 조사에 노출된 부분을 결정화하시키는 제 2 결정화 단계를 포함하여 공정이 진행된다. 상기 제 1 결정화 단계와 제 2 결정화 단계는 소정 횟수만큼 반복적으로 실시한다. 이 때, 상기 제 1 방향은 쐐기형의 선단이 가리키는 방향으로 하고, 상기 제 1 거리는 상기 제 1 결정화 단계에 의하여 결정화된 실리콘 박막에서 상기 실리콘 박막의 결정입자의 크기보다 작게 하는 것이 유리하다. 또한, 대면적에 단결정 실리콘 영역을 형성하기 위하여 레이저빔을 상기 선단이 굴곡진 쐐기형이 연속되게 하는 형상으로 구성할 수 있다. 미설명 도면부호 (G)는 단결정 실리콘 영역인 하나의 실리콘 그레인을 나타낸다.
도 4는 순차측면고화기술을 적용하여 실리콘 그레인을 획기적으로 크게 성장시켜 형성한 다결정 실리콘 박막의 제 2 예를 나타낸 것이다. 소정의 간격을 두고 배열되는 복수개의 레이저빔을 마련하는 단계와, 레이저빔에 의하여 결정화될 비정질 실리콘 박막을 마련하는 단계와, 복수개의 레이저빔을 비정질 실리콘 박막에 1차 조사하여 레이저빔의 1차 조사에 노출된 실리콘 부분에 실리콘 그레인을 측면성장시키는 제 1 결정화 단계와, 비정질 실리콘 박막을 제 1 방향으로 제 1 거리 만큼 이동시키는 단계와, 비정질 실리콘 박막에 복수개의 레이저빔을 2차 조사하여 레이저빔의 2차 조사에 노출된 실리콘 부분을 결정화하시키되, 제 1 결정화에 의하여 성장된 실리콘의 그레인이 연속측면성장하여 이루어지는 제 2 결정화 단계를 포함하는 공정이 진행되며, 그레인의 성장방향에 대하여 수직인 방향으로 상기 연속측면고상기술을 진행하면, 도면에 보인 바와 같이 그레인이 크기가 큰 다결정 실리콘 박막을 형성할 수 있다. 상기 제 1 결정화 단계와 제 2 결정화 단계는 소정 횟수만큼 반복적으로 실시한다. 미설명 도면부호 (G)는 단결정 실리콘 영역인 하나의 실리콘 그레인을 나타낸다.
도 5는 순차측면고화기술을 적용하여 실리콘 그레인을 획기적으로 크게 성장시켜 형성한 다결정 실리콘 박막의 제 3 예를 나타낸 것이다. 돗트 형상의 광비투과 영역이 소정의 간격을 두고 배열되어 있는 레이저빔 패턴 형성용 마스크를 구비하는 광학계를 마련하는 제 1 단계와, 마스크를 통과한 레이저빔을 비정질 실리콘 박막에 1차 조사하여, 레이저빔에 노출된 부분은 용융시키고, 비노출된 부분은 고상의 비정질 실리콘 상태로 존재하게 하는 제 2 단계와, 고상의 비정질 실리콘을 고상화의 씨드로 하고, 씨드를 상기 용융된 실리콘으로 연속측면성장시켜 그레인을 형성하는 제 1 결정화를 진행하는 제 3 단계와, 마스크를 통과한 레이저빔을 비정질 실리콘 박막에 2차 조사하되, 레이저빔의 마스크의 광비투과 영역에 블로킹된 부분이 상기 제 1 결정화에 의해 성장된 그레인에 위치하도록 하여, 제 2 레이저빔에 비노출된 부분은 고상의 다결정 실리콘 상태로 존재하게 하는 제 4 단계와, 고상의 다결정 실리콘을 고상화의 씨드로 하고, 씨드를 상기 용융된 실리콘으로 연속측면성장시켜 그레인을 형성하는 제 2 결정화를 진행하는 제 5 단계를 포함하는 공정을 통하여 진행된다. 이 때, 돗트 형상의 광비투과영역의 배열을 육방향으로 배열시키면 도면에 보인 바와 같이, 육각형상의 그레인으로 구성된 다결정 실리콘 박막을 형성할 수 있다. 상기 제 1 결정화와 제 2 결정화는 소정 횟수만큼 반복적으로 실시한다. 미설명 도면부호 (G)는 단결정 실리콘 영역인 하나의 실리콘 그레인을 나타낸다.
다시 도 2b를 참조하면, 상술한 바와 같은 순차측면고상기술에 의하여 비정질 실리콘 박막 전면을 결정화하여 획기적으로 큰 실리콘 그레인으로 구성된 다결정 실리콘 박막(23)을 형성한다. 이 때, 그레인과 그레인의 경계를 이루는 바운더리가 박막트랜지스터의 활성층이 형성될 자리에 위치하지 않도록 레이저빔의 형상과 박막의 이동을 조절하는 것이 필요하다. 또한, 실리콘 박막에서 경사진 측면이 있는 부분은 다른 부분에 비하여 레이저빔이 수직으로 입사되지 않으므로 이 부분을 용융시키기 위해서는 더 큰 레이저 에너지가 필요하다. 따라서, 순차측면고상 기술에 의하여 단차가 있는 비정질 실리콘 박막을 결정화하는 경우에는 평평한 비정질 실리콘 박막을 결정화하는 경우보다 더 큰 에너지를 가지는 레이저빔을 사용하는 것이 평평한 부분 뿐마 아니라 경사진 부분까지도 용융시킬 수 있어서 더 유리하다. 미설명 도면부호 (23-1)(23-2)(23-3)은 다결정 실리콘 박막의 실리콘 그레인 각각을 나타낸 것이다.
도 2c를 참조하면, 결정화된 실리콘 박막을 사진식각하여 활성층(24)을 형성한다. 언급한 바와 같이, 순차측면고화기술에 의한 실리콘의 결정화를 진행하는 과정에서 실리콘 그레인의 크기와 위치를 조절하면서 다결정 실리콘 박막을 형성할 수 있다. 따라서, 도면에 보인 바와 같이, 실리콘 그레인 하나에 활성층(24)을 형성하는 것이 가능하다.
도 2d를 참조하면, 활성층(24) 상에 게이트절연막(25)과 게이트전극(26)을 형성하고, 게이트전극(26)을 마스크로 하는 불순물 도핑을 진행하여 활성층(24)의 노출된 부분에 소오스영역(24S)과 드레인영역(24D)을 형성한다. 미설명 도면부호 (24C)는 활성층의 채널영역을 나타낸다.
도 2e를 참조하면, 노출된 기판 전면에 보호막(27)을 증착하고, 보호막(27)에 드레인전극(21D)의 일부를 노출시키는 콘택홀을 형성한다. 이어서, 노출된 드레인전극(21D)에 연결되는 화소전극(28)을 형성한다.
이상과 같이 본 발명은 단차가 있는 비정질 실리콘 박막을 순차측면고상기술에 의하여 결정화하여 획기적으로 그레인이 큰 다결정 실리콘 박막을 형성하는 것이 가능하다. 또한, 이러한 다결정 실리콘 박막을 사용하여 기판 상에 단결정 실리콘 박막트랜지스터를 형성할 수 있다. 본 발명은 코플라나 구조의 단결정 실리콘 박막트랜지스터 뿐만 아니라, 스태거 구조 혹은 역스태거 구조의 단결정 실리콘 박막트랜지스터도 제작이 가능하다.
본 발명은 단차가 있는 비정질 실리콘 박막을 순차측면고상 기술에 의하여 결정화하여 획기적으로 큰 그레인으로 구성되는 다결정 실리콘 박막으로 형성할 수 있다. 또한, 이 다결정 실리콘 박막을 패턴식각하여 하나의 그레인에 활성층을 형성하는 것이 가능함으로써, 단결정 실리콘 박막트랜지스터의 제조가 가능하다. 따라서, 본 발명은 코플라나 구조 뿐만 아니라, 스태거 혹은 역스태거 구조의 단결정 실리콘 박막트랜지스터를 기판 상에 형성할 수 있다. 본 발명을 액정표시장치에 적용하는 경우에는 절연기판 상에 콘트롤러, 메모리소자, 센서등과 같은 주변회로부와 화소부를 동시에 직접 형성할 수 있어서, 주변회로부와 화소부가 일체로 형성되는 액정표시장치의 SOP(System On Panel)화를 실현할 수 있다.

Claims (5)

  1. 기판 상부에 굴곡진 경사면이 있는 비정질 실리콘 박막을 결정화하여 상기 결정화된 실리콘 박막을 사진식각하여 활성층으로 이용하는 박막트랜지스터의 제조방법에 있어서,
    상기 굴곡진 경사면을 포함한 비정질 실리콘 박막을 용융시킬 수 있는 정도의 에너지를 가지는 레이저빔을 사용하여 상기 비정질 실리콘 박막을 순차측면고상기술에 의하여 결정화하는 것이 특징인 박막트랜지스터의 제조방법.
  2. 청구항 1에 있어서, 상기 박막트랜지스터는 스태거 구조의 박막트랜지스터인 것이 특징인 박막트랜지스터 제조방법.
  3. 청구항 1에 있어서, 상기 박막트랜지스터는 역스태거 구조의 박막트랜지스터인 것이 특징인 박막트랜지스터 제조방법.
  4. 절연기판 상에 소오스전극과 드레인전극을 형성하는 단계와,
    상기 소오스전극과 드레인전극을 포함하는 기판 전면을 덮는 비정질 실리콘 박막을 증착하는 단계와.
    상기 비정질 실리콘 박막을 순차측면결정화기술에 의하여 결정화하는 단계와,
    상기 결정화된 실리콘 박막을 사진식각하여 활성층을 형성하는 단계와,
    상기 활성층 상에 게이트절연막/게이트전극을 형성하는 단계와,
    상기 게이트전극을 마스크로하는 불순물 도핑공정을 실시하여 상기 활성층에 소오스영역과 드레인영역을 형성하는 단계를 포함하는 박막트랜지스터 제조방법.
  5. 청구항 4에 있어서, 상기 순차측면고상기술에 사용되는 레이저빔은 상기 소오스전극과 드레인전극을 덮음으로써 존재하는 상기 비정질 실리콘 박막의 굴곡진 경사면도 용융시킬 수 있는 정도의 에너지를 가지는 것이 특징인 박막트랜지스터의 제조방법.
KR1019980021288A 1998-06-09 1998-06-09 박막트랜지스터 제조방법 KR100296110B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019980021288A KR100296110B1 (ko) 1998-06-09 1998-06-09 박막트랜지스터 제조방법
US09/311,701 US6300175B1 (en) 1998-06-09 1999-05-13 Method for fabricating thin film transistor
GB9913338A GB2338343B (en) 1998-06-09 1999-06-08 Method for fabricating thin film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980021288A KR100296110B1 (ko) 1998-06-09 1998-06-09 박막트랜지스터 제조방법

Publications (2)

Publication Number Publication Date
KR20000001169A KR20000001169A (ko) 2000-01-15
KR100296110B1 true KR100296110B1 (ko) 2001-08-07

Family

ID=19538732

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980021288A KR100296110B1 (ko) 1998-06-09 1998-06-09 박막트랜지스터 제조방법

Country Status (3)

Country Link
US (1) US6300175B1 (ko)
KR (1) KR100296110B1 (ko)
GB (1) GB2338343B (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
KR100324871B1 (ko) * 1999-06-25 2002-02-28 구본준, 론 위라하디락사 박막트랜지스터 제조방법
KR100303142B1 (ko) * 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법
US6368945B1 (en) * 2000-03-16 2002-04-09 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
MXPA02005590A (es) * 2000-10-10 2002-09-30 Univ Columbia Metodo y aparato para procesar capas de metal delgadas.
CN1200320C (zh) * 2000-11-27 2005-05-04 纽约市哥伦比亚大学托管会 用激光结晶化法加工衬底上半导体薄膜区域的方法和掩模投影系统
US6908835B2 (en) 2001-04-19 2005-06-21 The Trustees Of Columbia University In The City Of New York Method and system for providing a single-scan, continuous motion sequential lateral solidification
KR100764273B1 (ko) * 2001-05-31 2007-10-05 비오이 하이디스 테크놀로지 주식회사 박막트랜지스터 제조방법
WO2003018882A1 (en) * 2001-08-27 2003-03-06 The Trustees Of Columbia University In The City Of New York Improved polycrystalline tft uniformity through microstructure mis-alignment
TW200304175A (en) * 2001-11-12 2003-09-16 Sony Corp Laser annealing device and thin-film transistor manufacturing method
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
KR100462862B1 (ko) * 2002-01-18 2004-12-17 삼성에스디아이 주식회사 티에프티용 다결정 실리콘 박막 및 이를 이용한디스플레이 디바이스
TWI267131B (en) * 2002-03-05 2006-11-21 Semiconductor Energy Lab Semiconductor element and semiconductor device using the same
US6930326B2 (en) 2002-03-26 2005-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor circuit and method of fabricating the same
US6906343B2 (en) * 2002-03-26 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device
US7119365B2 (en) * 2002-03-26 2006-10-10 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method thereof, SOI substrate and display device using the same, and manufacturing method of the SOI substrate
AU2003220611A1 (en) * 2002-04-01 2003-10-20 The Trustees Of Columbia University In The City Of New York Method and system for providing a thin film
CN100459041C (zh) * 2002-08-19 2009-02-04 纽约市哥伦比亚大学托管会 激光结晶处理薄膜样品以最小化边缘区域的方法和系统
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
JP4879486B2 (ja) * 2002-08-19 2012-02-22 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上のフィルム領域をレーザ結晶化処理してほぼ均一にするプロセス及びシステム、及びこのフィルム領域の構造
WO2004017382A2 (en) * 2002-08-19 2004-02-26 The Trustees Of Columbia University In The City Of New York Process and system for laser crystallization processing of film regions on a substrate to provide substantial uniformity within areas in such regions and edge areas thereof, and a structure of such film regions
KR100501700B1 (ko) * 2002-12-16 2005-07-18 삼성에스디아이 주식회사 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
WO2004075263A2 (en) * 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
JP4470395B2 (ja) * 2003-05-30 2010-06-02 日本電気株式会社 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029547A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US7364952B2 (en) 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029550A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for producing crystalline thin films with a uniform crystalline orientation
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
KR100978256B1 (ko) * 2003-12-08 2010-08-26 엘지디스플레이 주식회사 액정표시소자 및 그 제조방법
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
WO2006055003A1 (en) * 2004-11-18 2006-05-26 The Trustees Of Columbia University In The City Ofnew York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TWI299431B (en) * 2005-08-23 2008-08-01 Au Optronics Corp A mask for sequential lateral solidification (sls) process and a method thereof
JP2009518864A (ja) 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 膜を加工するためのシステム及び方法並びに薄膜
KR100785019B1 (ko) * 2006-06-09 2007-12-11 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법
KR100785020B1 (ko) * 2006-06-09 2007-12-12 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법
KR101263652B1 (ko) * 2006-07-25 2013-05-21 삼성디스플레이 주식회사 평판 표시 장치 및 이의 제조 방법
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
CN103354204A (zh) 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888366A (ja) * 1994-09-16 1996-04-02 Osaka Gas Co Ltd Ｍｉｓ構造の製造方法
JPH0945926A (ja) * 1995-08-03 1997-02-14 Matsushita Electric Ind Co Ltd 多結晶半導体薄膜の形成方法、並びに薄膜トランジスタ及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4444620A (en) 1983-09-12 1984-04-24 Bell Telephone Laboratories, Incorporated Growth of oriented single crystal semiconductor on insulator
EP0178447B1 (en) 1984-10-09 1993-02-17 Fujitsu Limited A manufacturing method of an integrated circuit based on semiconductor-on-insulator technology
EP0456199B1 (en) 1990-05-11 1997-08-27 Asahi Glass Company Ltd. Process for preparing a polycrystalline semiconductor thin film transistor
KR100269350B1 (ko) 1991-11-26 2000-10-16 구본준 박막트랜지스터의제조방법
JPH0799314A (ja) 1993-05-26 1995-04-11 Semiconductor Energy Lab Co Ltd 半導体装置
JPH0792500A (ja) * 1993-06-29 1995-04-07 Toshiba Corp 半導体装置
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5496768A (en) 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JP3348334B2 (ja) 1995-09-19 2002-11-20 ソニー株式会社 薄膜半導体装置の製造方法
US5817548A (en) 1995-11-10 1998-10-06 Sony Corporation Method for fabricating thin film transistor device
US5858807A (en) 1996-01-17 1999-01-12 Kabushiki Kaisha Toshiba Method of manufacturing liquid crystal display device
JP3825515B2 (ja) 1996-01-17 2006-09-27 株式会社東芝 液晶表示装置の製造方法
JP3204986B2 (ja) 1996-05-28 2001-09-04 ザ トラスティース オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 基板上の半導体膜領域の結晶化処理及びこの方法により製造されたデバイス
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0888366A (ja) * 1994-09-16 1996-04-02 Osaka Gas Co Ltd Ｍｉｓ構造の製造方法
JPH0945926A (ja) * 1995-08-03 1997-02-14 Matsushita Electric Ind Co Ltd 多結晶半導体薄膜の形成方法、並びに薄膜トランジスタ及びその製造方法

Also Published As

Publication number Publication date
GB9913338D0 (en) 1999-08-11
GB2338343B (en) 2000-09-13
GB2338343A (en) 1999-12-15
KR20000001169A (ko) 2000-01-15
US6300175B1 (en) 2001-10-09

Similar Documents

Publication Publication Date Title
KR100296110B1 (ko) 박막트랜지스터 제조방법
US6326286B1 (en) Method for crystallizing amorphous silicon layer
KR100296109B1 (ko) 박막트랜지스터제조방법
KR100292048B1 (ko) 박막트랜지스터액정표시장치의제조방법
JP4211967B2 (ja) マスクを利用したシリコンの結晶化方法
KR100510934B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP4637410B2 (ja) 半導体基板の製造方法及び半導体装置
US7217642B2 (en) Mask for crystallizing polysilicon and a method for forming thin film transistor using the mask
KR100303138B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR100333275B1 (ko) 액정표시장치의 ｔｆｔ 및 그 제조방법
KR100918337B1 (ko) 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치
KR100317623B1 (ko) 실리콘 박막을 결정화하는 방법과 이를 이용하여 제조되는 박막트랜지스터 및 그 제조방법
KR100269312B1 (ko) 실리콘막의결정화방법및이를이용한박막트랜지스터-액정표시장치(tft-lcd)의제조방법
KR20070093337A (ko) 반도체 박막의 결정화 방법
KR100234894B1 (ko) 비정질 실리콘층의 결정화 방법 및 이를 사용한 박막트랜지스터 의 제조방법
US6337233B2 (en) Method of manufacturing a polycrystalline silicon layer
KR20070080238A (ko) 레이저 어닐링 방법, 레이저 어닐링 시스템, 반도체막,반도체 장치, 및 전기 광학 장치
KR100324871B1 (ko) 박막트랜지스터 제조방법
KR100296111B1 (ko) 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
KR100250182B1 (ko) 반도체결정의 형성방법 및 반도체소자
KR100713895B1 (ko) 다결정막의 형성방법
JP4278013B2 (ja) 薄膜素子の製造方法
KR20030015617A (ko) 결정질 실리콘의 제조방법
KR100860007B1 (ko) 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법
KR100620140B1 (ko) 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20150429

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160428

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170413

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20180416

Year of fee payment: 18

EXPY Expiration of term