JP4278013B2 - 薄膜素子の製造方法 - Google Patents
薄膜素子の製造方法 Download PDFInfo
- Publication number
- JP4278013B2 JP4278013B2 JP7689999A JP7689999A JP4278013B2 JP 4278013 B2 JP4278013 B2 JP 4278013B2 JP 7689999 A JP7689999 A JP 7689999A JP 7689999 A JP7689999 A JP 7689999A JP 4278013 B2 JP4278013 B2 JP 4278013B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- manufacturing
- glass
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、アクティブマトリクス型の液晶ディスプレイ（ＬＣＤ）におけるスイッチング素子として用いられる薄膜素子の製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ）に代表される薄膜電子素子は、液晶表示ディスプレイにおいて、ガラス基板からなるアレイ基板上にマトリクス状に配列された複数の画素のそれぞれを駆動するためのスイッチング素子として用いられている。アレイ基板上に形成される薄膜電子素子の動作半導体層（チャネル層）には一般にアモルファス（非晶質）シリコンが用いられているが、近年、ポリシリコン（多結晶シリコン）を動作半導体層とする薄膜トランジスタも製造されるようになってきている。また、ポリシリコンを動作半導体層に用いた薄膜電子素子の製造プロセスの適用範囲も拡大されつつある。例えば、アレイ基板上のゲートバスラインにゲート信号を供給して薄膜トランジスタを駆動制御するドライバＩＣは、従来、薄膜トランジスタの製造とは全く異なる別プロセスにより単結晶ウェハ上に形成されているが、ガラス基板上にポリシリコンＴＦＴを形成する製造プロセスで同時にドライバＩＣをアレイ基板上に形成することも可能になってきている。
【０００３】
特に、比較的低い温度（例えば、６００°Ｃ以下）でポリシリコン層を形成させる低温ポリシリコンＴＦＴ製造プロセスは、耐熱性の低い安価なガラス基板上にポリシリコン薄膜を形成することができるため、多数の薄膜電子素子をアレイ基板上に形成する次世代のアクティブマトリクス型の液晶ディスプレイの製造方式として大いに期待されている。
【０００４】
この低温ポリシリコンＴＦＴ製造技術では、石英等に比べて耐熱性の劣る無アルカリガラス基板等が許す熱的な負荷の範囲内において、良好な結晶性を有するポリシリコン層を形成する必要がある。従来の低温ポリシリコン製造プロセスを図１０を用いて簡単に説明する。図１０は、ガラス基板面に垂直な方向で切断した基板の一部断面を示している。まず、ガラス等の基板１上にアモルファスシリコン（ａ−Ｓｉ）膜２をプラズマＣＶＤ法などを用いて形成する。次いで、ａ−Ｓｉ膜２での吸収が大きい紫外光を照射できるエキシマレーザを用い、当該レーザ光５を基板１に照射してアモルファスシリコン膜のみを選択的に溶融して多結晶化させる。
【０００５】
通常、照射されるレーザ光５の強度は、シリコンが溶融するほどの高温に達する極めて強力なものとなる。従って、ガラス基板１にダメージを与えないようにするためレーザ光の照射は３００ナノ秒以内で終了させるようにしている。
【０００６】
ところがこの方法では、レーザ光５の照射時間が極めて短時間であるため、レーザ光５の照射により発生したシリコン層２の熱はガラス基板へ短時間で伝導してしまい、溶融したシリコンは急速に冷却されてしまう。この急速な冷却は、シリコンの結晶成長において結晶核がランダムに生成してしまうと共に、核生成密度の増加をもたらすので、この方法により得られるシリコンの結晶粒径が小さくなってしまうという問題が生じている。小さな結晶粒径で構成されているポリシリコンで形成されたＴＦＴのチャネルでは、キャリアについて高い移動度を得ることが困難になる。
【０００７】
この問題を解決するため、位相シフトマスク等の光学素子（図示せず）を用い、レーザ光５の空間的な強度分布を変調させてａ−Ｓｉ膜２の面内に温度分布を発生させ、実質的な冷却速度を低下させて大きな粒径の結晶を得る方法が知られている。この方法では、シリコン膜２内の基板面方向について大きな結晶粒の得られる位置は、レーザ光５の空間分布に依存してしまう。そのため、ＴＦＴ等の薄膜電子素子のチャネル領域に大きな粒径の結晶が位置するように、レーザ５を照射する際に光学素子を正確に位置合わせ（アライメント）する必要が生じる。
【０００８】
【発明が解決しようとする課題】
ところが、光学素子は基板１から離れて配置されており、その基板１からの距離は、形成するチャネル領域の幅と比較して極めて長いため、基板１上の素子形成領域内のチャネル領域に合わせて光学素子をアライメントすることは極めて困難であり、高精度の精密機械装置を用いなければならず製造コストを引き上げる一因となってしまうという問題が生じる。
また、光源として一般に用いられているエキシマレーザ（アルゴンレーザ等のガスレーザを含む）は、レーザ媒体が気相であるためにレーザ光の進行方向や空間的な強度分布が時間的に変化し易く、薄膜電子素子に対して適切な強度分布でレーザ光を照射することが困難であるという問題も生じる。
【０００９】
本発明の目的は、チャネル領域に結晶粒径の大きなポリシリコン層を形成できる薄膜素子の製造方法を提供することにある。
また、本発明の目的は、チャネル領域にポリシリコン層を形成する際、正確で容易にアライメントできる薄膜素子の製造方法を提供することにある。
さらに本発明の目的は、アクティブマトリクス型の液晶ディスプレイ等に用いて好適な薄膜素子の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、絶縁性基板上に形成される薄膜素子の製造方法において、絶縁性基板上に非晶質シリコン膜を形成する工程と、非晶質シリコン膜上にガラス膜を形成する工程と、ガラス膜の光学的性質を、少なくとも絶縁性基板の表面に平行な方向で変化させる工程と、ガラス膜に光を入射させ、当該光の強度分布をガラス膜で変調させて非晶質シリコン膜に入射させ、非晶質シリコン膜を結晶化させる工程とを有することを特徴とする薄膜素子の製造方法によって達成される。
【００１１】
また上記目的は、絶縁性基板上に形成される薄膜素子の製造方法において、絶縁性基板上にガラス膜を形成する工程と、ガラス膜の光学的性質を、少なくとも絶縁性基板の表面に平行な方向で変化させる工程と、ガラス膜上に非晶質シリコン膜を形成する工程と、ガラス膜に光を入射させ、当該光の強度分布をガラス膜で変調させて非晶質シリコン膜に入射させ、非晶質シリコン膜を結晶化させる工程とを有することを特徴とする薄膜素子の製造方法によって達成される。
【００１２】
本発明の薄膜素子の製造方法において、前記ガラス膜の光学的性質を変化させる工程でイオン交換法を用いることができる。また、前記ガラス膜の光学的性質を変化させる工程でイオン注入法を用いてもよい。さらに、前記ガラス膜の光学的性質を変化させる工程で、同時にガラス膜中に位置合わせ用のアライメントマークを形成するようにしてもよい。そして、前記ガラス膜は、シリコン系酸化物を含むように形成することもできる。
【００１３】
【発明の実施の形態】
本発明の第１の実施の形態による薄膜素子の製造方法を図１を用いて説明する。図１は、ガラス基板面に垂直な方向で切断した基板の一部断面を示している。まず、図１（ａ）において、基板１上にシリコン膜２が形成されている。基板１としては、通常ガラス基板が用いられる。シリコン膜２は、薄膜電子素子のチャネル領域を形成するためにあり、プラズマＣＶＤ法等によリアモルファス膜として形成された後、レーザ光の照射により結晶化される。シリコン膜２上には、酸化シリコン（ＳｉＯ２）を含むガラス膜３が形成されている。このガラス膜３は、レーザ光の強度分布を変調させて透過させる光学素子として機能するようになっている。そのため、ガラス膜３には光学的な性質が変化している変調領域４が設けられている。ガラス膜３の変調領域４は、ガラス膜３の他の領域とは異なる屈折率を有しており、例えば変調領域４を透過するレーザ光の強度が他の領域に比べて高くなるように形成されている。
【００１４】
次に、図１（ｂ）に示すように、ガラス膜３から基板１に向かう方向にレーザ光５を照射する。光学素子として機能するガラス膜３に入射したレーザ光５は、その強度が、ガラス膜３の光学素子中に作られている変調領域４により空間的に変調された強度分布にさせられる。基板１表面と平行な面内で一様でない強度分布に変換させられたレーザ光５は、ガラス膜３から射出してアモルファスシリコン膜２に入射する。アモルファスシリコン膜２は、レーザ光５からエネルギを与えられて発熱して膜内部に温度分布を生じさせる。この温度分布は、図１（ｂ）中で濃淡の変化として図示しており、レーザ光の強度分布に対応して基板１表面と平行な面内で一様でない分布となる。このため、シリコン膜２内では温度が低い領域から徐々に凝固が始まり、基板１面と平行な方向に結晶が成長して大きな結晶粒が得られる。図１（ｂ）では２つの変調領域４を示しており、また、これら変調領域４直下のシリコン膜２から基板１表面に平行な方向に結晶の成長が進んでいることを濃淡で示している。
【００１５】
このように本実施の形態による薄膜素子の製造方法によれば、まず第１に、光学素子を用いない従来の方法が有している問題を解決できる。すなわち、図１０に示す従来の方法では、レーザ光５を照射しても溶融したシリコンによる熱は基板１に短時間で殆ど伝導してシリコン膜２から逃げてしまい、シリコン膜２内に形成されるポリシリコンの結晶粒が小さくなってしまっているが、本実施の形態ではそのような問題は生じ得ない。第２に、本実施の形態では、光学素子として機能するガラス膜３を被加工物であるシリコン膜２に近接させて安定して配置できるので、従来のようなアライメントの困難性を緩和することができる。従って、高精度の位置決め用精密機械装置を用いる必要もなく製造コストを抑えることが可能になる。第３に、本実施の形態ではガラス膜３内に光強度分布を強制的に変更させる変調領域４を形成しているため、エキシマレーザ等のガスレーザが有するレーザ光の偏向や強度分布の時間的変化の影響を抑えることができるようになる。
【００１６】
次に、本発明の第２の実施の形態による薄膜素子の製造方法について図２を用いて説明する。図１を用いて説明した第１の実施の形態と同一の機能作用を有する構成要素については同一の符号を付してその説明は省略するものとする。図２は、ガラス基板面に垂直な方向で切断した基板の一部断面を示している。本実施の形態では被加工物であるシリコン膜２とガラス基板１との間に光学素子として機能するガラス膜３を設けている点に特徴を有している。
【００１７】
まず、図２（ａ）に示す基板１上にガラス膜３が形成されている。基板１としてはガラス基板が用いられている。通常、ガラス基板は、シリコン酸化物だけでなく、アルミニウム、バリウム等の各種金属酸化物の混合物から構成されている。このため、基板１上に成膜するシリコン膜２中にこれらの元素が拡散することは好ましくない。そこで、バリア層として基板１とシリコン膜２との間に酸化シリコン膜等のガラス膜が形成される。本実施の形態では、このバリア層としてのガラス膜３を光学素子として使用することにより素子構造を簡単化している。
【００１８】
このガラス膜３は、第１の実施の形態と同様に、レーザ光の強度分布を変調させて透過させる光学素子として機能するようになっている。そのため、ガラス膜３には光学的な性質が変化している変調領域４が設けられている。ガラス膜３の変調領域４は、ガラス膜３の他の領域とは異なる屈折率を有しており、例えば変調領域４を透過するレーザ光の強度が他の領域に比べて高くなるように形成されている。
【００１９】
図２（ａ）に示すように、基板１からガラス膜３に向かう方向にレーザ光５を照射する。光学素子として機能するガラス膜３に入射したレーザ光５は、その強度が、ガラス膜３の光学素子中に作られている変調領域４により空間的に変調された強度分布にさせられる。基板１表面と平行な面内で一様でない強度分布に変換させられたレーザ光５は、ガラス膜３から射出してアモルファスシリコン膜２に入射する。アモルファスシリコン膜２には、レーザ光５からエネルギを与えられて発熱して膜内部に温度分布が生じる。この温度分布は、図２（ａ）中で濃淡の変化として図示しており、レーザ光の強度分布に対応して基板１表面と平行な面内で一様でない分布となる。このため、シリコン膜２内では温度が低い領域から徐々に凝固が始まり、基板１面と平行な方向に結晶が成長して大きな結晶粒が得られる。図２（ａ）では２つの変調領域４を示しており、また、これら変調領域４直上のシリコン膜２から基板１表面に平行な方向に結晶の成長が進んでいることを濃淡で示している。この図２（ａ）に示した本実施の形態による薄膜素子の製造方法によっても、第１の実施の形態で説明した効果と同一の効果を得ることができる。
【００２０】
図２（ｂ）は、図２（ａ）の構成の変形例を示している。ガラス膜３内に変調領域４を形成して光学素子として機能させるには、膜内の光学的な性質を変調させるために各種元素を添加する必要がある。そこで図２（ｂ）では、ガラス膜３をバリア層として用いることをせず、ガラス膜３とシリコン膜２との間に、プラズマＣＶＤ法等により堆積した酸化シリコン膜や室化シリコン膜のバリア層６を設けている。この図２（ｂ）に示した本実施の形態による薄膜素子の製造方法によっても、第１の実施の形態で説明した効果と同一の効果を得ることができる。
【００２１】
次に、本発明の第３の実施の形態による薄膜素子の製造方法について図３乃至図５を用いて説明する。図１を用いて説明した第１の実施の形態と同一の機能作用を有する構成要素については同一の符号を付してその説明は省略するものとする。図３乃至図５は、ガラス基板面に垂直な方向で切断した基板の一部断面を示しており、本実施の形態による具体的な薄膜素子の製造工程を示している。
まず、図３（ａ）において、テトラエトキシシランをエタノール中に溶解させた溶液中に浸漬し、アンモニア水溶液を添加しつつ攪拌した溶液中に、コーニング１７３７（商品名）ガラス基板１を浸漬した後引き上げて、いわゆるゾルゲル法によりガラス膜３を基板１表面に被着する。なお、当該溶液中には硝酸カリウムや硝酸鉛等を用いて金属イオンを含ませてもよい。本例では、硝酸ナトリウムを用いてナトリウムを含ませている。
【００２２】
次に、図３（ｂ）において、ＤＣスパッタ法によりチタン膜を約０．５μｍの厚さに堆積させ、フォトリソグラフィ工程によりパターニングし、光学的性質を変化させる変調領域４となる位置に開口部が形成されたパターンを有するマスク７を形成する。
【００２３】
次に、図３（ｃ）に示すように、マスク７が形成された基板１を硫酸亜鉛・硫酸カリウム・硫酸タリウムを混合した５００℃の溶融塩溶液１２に浸漬させ、電界を加えてタリウム、カリウムによりナトリウムを置換させた。このときの電界は、基板１裏面に負電極１０を近接させ、基板１表面側に正電極１１を近接させて直流電源９から１５Ｖの直流電圧を印加して発生させている。両電極１０、１１への電圧の印加時間は８時間である。
【００２４】
いわゆるイオン交換法であり、加えられた電界によりマスク７の開口部からガラス膜３中にタリウム・カリウムが拡散してナトリウムを置換するため、開口部に露出したガラス膜３の屈折率を他の領域より大きくさせることができる。
処理が終わった後、希塩酸溶液中でマスク７を除去する。次にシラン・水素ガスを原料としてプラズマＣＶＤ法により、アモルファスシリコン膜２を厚さ５０ｎｍに堆積させ、電気炉中で４５０℃、１時間の加熱処理を行い、アモルファスシリコン膜２中に含まれる水素を除去する。
【００２５】
次に、図４（ａ）に示すように、基板１裏面から、ＸｅＣｌエキシマレーザ（発振波長３０８ｎｍ、パルス時間３０ｎｓ）、３３０ｍＪ／ｃｍ２の照射エネルギでレーザ光を照射して、アモルファスシリコン膜２をポリシリコン化する。
次に、図４（ｂ）に示すように、笑気ガス・シランガスを原料としてプラズマＣＶＤ法により基板１上に酸化シリコン膜を厚さ約１２０ｎｍに形成し、さらに、ＤＣスパッタ法によりアルミニウム膜を約２００ｎｍの厚さに堆積させる。次いで、酸化シリコン膜とアルミニウム膜とをパターニングして、酸化シリコン膜とアルミニウム膜がこの順に積層されて形成されたゲート絶縁膜１４とゲート電極１３とを作製する。図４（ｂ）における符号１９は、シリコン膜２中に生じている結晶粒界を示している。この図で示したように本実施の形態によれば、素子に対して整合するようにレーザ光強度分布を容易に与えることができるため、素子のチャネル領域内の結晶粒界１９の数を少なくして、チャネル領域外だけに結晶粒界１９が存在するようにすることも可能であり、素子製造の歩留まりを向上させることができるようになる。
【００２６】
次に、図５（ａ）に示すように、ゲート電極１３をマスクとしてシリコン膜２中にリン（Ｐ）のイオン注入を行い、ソース領域１５及びドレイン領域１６を形成する。
次に、図５（ｂ）に示すように、ＤＣスパッタ法によりアルミニウム膜を厚さ約２００ｎｍに堆積し、フォトリソググラフィ技術により、ソース電極１７及びドレイン電極１８を形成する。これらソース電極１７、ドレイン電極１８のパターニングに際しては、変調領域４の形成と同時にガラス膜３内に形成しておいたアライメントマークを用いてフォトリソグラフィの際の位置合わせを行うが、これについては後程詳述する。
【００２７】
次に、本発明の第４の実施の形態による薄膜素子の製造方法について図６を用いて説明する。図３乃至５を用いて説明した第３の実施の形態と同一の機能作用を有する構成要素については同一の符号を付してその説明は省略するものとする。図６は、ガラス基板面に垂直な方向で切断した基板の一部断面を示しており、本実施の形態による具体的な薄膜素子の製造工程を示している。
まず、図６（ａ）において、コーニング社製１７３７ガラス基板１上に、プラズマＣＶＤ法により酸化シリコン膜のガラス膜３を厚さ約３００ｎｍ堆積する。
【００２８】
次に、図６（ｂ）において、全面にフォトレジストを塗布した後フォトリソグラフィ工程によりパターニングし、光学的性質を変化させる変調領域４となる位置に開口部が形成されたパターンを有するマスク７を形成する。
【００２９】
次に、図６（ｃ）に示すように、マスク７を介して、ホウ素（Ｂ）イオン２０を８０ｋｅＶの加速電圧でドーズ量１×１０１７／ｃｍ２として注入する。次いでこの基板１を４５０℃で１時間、窒素雰囲気中で加熱処理を行い、マスク７開口部からガラス膜３に打ち込まれたホウ素を安定化させて当該領域の屈折率を大きくさせる。上記例ではホウ素を用いたが、このイオン注入法で用いることができる材料としては、光学的な性質を変調させることができる、例えば、Ａｌ、Ｉｎ、Ｂｉ、Ｃｕ、Ａｕ、Ａｇ、Ｎ等がある。なお、この後の素子形成の工程は第３の実施の形態と同様であるので説明は省略する。
【００３０】
本実施の形態では、第３の実施の形態のような、取り扱いの難しい溶融塩を使うことなく半導体プロセスを利用して屈折率を変調した光学素子を形成できる点に特徴を有している。さらに、注入するイオンを自由に選択できるため、所望の屈折率を容易に得ることができるようになる。
【００３１】
次に、本発明の第５の実施の形態による薄膜素子の製造方法について図７乃至図９を用いて説明する。上記第１乃至第４の実施の形態に示したものと同一の機能作用を有する構成要素については同一の符号を付してその説明は省略する。図７乃至図９の（ａ）は、基板１を素子形成側から見た基板の一部平面を示しており、図７乃至図９の（ｂ）は、各図の（ａ）のＡ−Ａ線で基板１面に垂直な方向に切断した基板の一部断面を示している。
【００３２】
図７（ａ）に示すように基板１上のガラス膜３には、変調領域４と共に、所定位置にアライメントマーク２１が形成されている。このアライメントマーク２１は、フォトリソグラフィ工程で基板とマスクの位置合わせに用いられる。アライメントマーク２１は、ガラス膜３の変調領域４の形成と同時に形成されるので、周辺領域と異なる屈折率を有している。そのためこのアライメントマーク２１は、シリコン膜２側あるいはガラス基板１側からの光学的な観察によってその存在を確認することができる。従って、アライメントマーク２１の位置を基準として、各変調領域４および結晶粒径が拡大されて結晶化された領域２２の相対位置を位置決めできるようになる。なお、領域２３は変調領域４が配置されていない領域であり、領域２２に対して結晶粒径が小さいポリシリコン膜の領域である。
【００３３】
薄膜素子の製造工程において、各構成要素の形成位置とマスクの位置とを正確に位置合わせする必要のあるフォトリソグラフィ工程では本実施の形態によるアライメントマーク２１は極めて有効に作用するので、素子製造におけるスループットを向上させることが可能となる。
【００３４】
さて、図７乃至図９を用いて本実施の形態による薄膜素子の製造方法について説明する。第３の実施の形態で示した工程と同様にして、テトラエトキシシランをエタノール中に溶解させた溶液中に浸漬し、アンモニア水溶液を添加しつつ攪拌した溶液中に、コーニング１７３７ガラス基板１を浸漬した後引き上げて、ゾルゲル法によりガラス膜３を基板１表面に被着させる。その後、ガラス膜３表面に変調領域４と共にアライメントマーク２１を形成するように所定パターンのマスクを形成して、イオン交換法により屈折率を変化させた変調領域４及びアライメントマーク２１を形成する。形成するアライメントマーク２１のマーク形状は、図７に示すような十字パターンだけでなく、円形パターンや正方形パターン、あるいはそれらを組合せた種々のパターンを用いることができる。
【００３５】
次に、図８に示すように、シラン、水素、笑気ガスを原料としてプラズマＣＶＤ法により厚さ約２００ｎｍの酸化シリコン膜を形成する。この酸化シリコン膜はバリア層６として機能する。次に、シラン、水素ガスを原料としてプラズマＣＶＤ法により、約５０ｎｍの厚さのアモルファスシリコン膜２を堆積させ、電気炉中で４５０℃、１時間の加熱処理を行い、アモルファスシリコン膜２中に含まれる水素を除去する。
【００３６】
次に、図９に示すように、基板１裏面から、ＸｅＣｌエキシマレーザ（発振波長３０８ｎｍ、パルス時間３０ｎｓ）、３３０ｍＪ／ｃｍ２の照射エネルギでレーザ光を照射して、アモルファスシリコン膜２をポリシリコン化する。
【００３７】
結晶粒径の大きな領域２２は変調領域４に対して整合して配列されるため、薄膜トランジスタのチャネル領域を結晶粒径の大きな領域２２に整合させるには、チャネル形成領域も変調領域４に対応した位置に配列させる必要がある。ところが、変調領域４の存在する領域２２と存在しない領域２３とでの光学的な性質の差異は小さいため、結晶粒径の大きい領域２２の位置を光学的に検出して位置合わせすることは困難である。そこで、本実施の形態のアライメントマーク２１を用いることにより、薄膜トランジスタのチャネル領域と変調領域４の整合を容易に取ることができるようになる。例えば、フォトレジストを基板全面に塗布した後、本実施の形態によるアライメントマーク２１を利用したフォトリソグラフィ工程によりポリシリコン膜２中の結晶粒界の大きい領域２２を薄膜素子のチャネル形成領域に正確にパターニングすることができるようになる。また、このパターニングの際ポリシリコン膜２にアライメントマークを形成してもよく、その場合には以降のフォトリソグラフィは通常のアライメント動作と同一となる。なお、これ以後の薄膜トランジスタの形成工程は第３の実施の形態と同様であるので説明を省略する。
【００３８】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、ガラス膜３とシリコン膜２とを直接接触させる構造と、ガラス膜３とシリコン膜２との間に酸化シリコン膜や窒化シリコン膜等のバリア層を介在させる構造のいずれか一方を実施形態毎に示しているが、何れの実施の形態も双方の構造で薄膜素子を製造することができる。
【００３９】
【発明の効果】
以上の通り、本発明によれば、機械的精度を必要とせずに素子に整合するようにレーザ光の強度を変調して照射することができ、電気的特性不良の原因となる結晶粒界を素子のチャネル領域から減少させて素子特性に優れた薄膜素子を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による薄膜素子の製造方法を説明する図である。
【図２】本発明の第２の実施の形態による薄膜素子の製造方法を説明する図である。
【図３】本発明の第３の実施の形態による薄膜素子の製造方法を説明する図である。
【図４】本発明の第３の実施の形態による薄膜素子の製造方法を説明する図である。
【図５】本発明の第３の実施の形態による薄膜素子の製造方法を説明する図である。
【図６】本発明の第４の実施の形態による薄膜素子の製造方法を説明する図である。
【図７】本発明の第５の実施の形態による薄膜素子の製造方法を説明する図である。
【図８】本発明の第５の実施の形態による薄膜素子の製造方法を説明する図である。
【図９】本発明の第５の実施の形態による薄膜素子の製造方法を説明する図である。
【図１０】従来の薄膜素子の製造方法を説明する図である。
【符号の説明】
１ 基板
２ シリコン膜
３ ガラス膜
４ 変調領域
５ レーザ光
６ バリア層
７ マスク
９ 直流電源
１０、１１ 電極
１２ 溶融塩溶液
１３ ゲート電極
１４ ゲート絶縁膜
１５ ソース領域
１６ ドレイン領域
１７ ソース電極
１８ ドレイン電極
１９ 結晶粒界
２０ イオン
２１ アライメントマーク
【発明の属する技術分野】
本発明は、アクティブマトリクス型の液晶ディスプレイ（ＬＣＤ）におけるスイッチング素子として用いられる薄膜素子の製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（ＴＦＴ）に代表される薄膜電子素子は、液晶表示ディスプレイにおいて、ガラス基板からなるアレイ基板上にマトリクス状に配列された複数の画素のそれぞれを駆動するためのスイッチング素子として用いられている。アレイ基板上に形成される薄膜電子素子の動作半導体層（チャネル層）には一般にアモルファス（非晶質）シリコンが用いられているが、近年、ポリシリコン（多結晶シリコン）を動作半導体層とする薄膜トランジスタも製造されるようになってきている。また、ポリシリコンを動作半導体層に用いた薄膜電子素子の製造プロセスの適用範囲も拡大されつつある。例えば、アレイ基板上のゲートバスラインにゲート信号を供給して薄膜トランジスタを駆動制御するドライバＩＣは、従来、薄膜トランジスタの製造とは全く異なる別プロセスにより単結晶ウェハ上に形成されているが、ガラス基板上にポリシリコンＴＦＴを形成する製造プロセスで同時にドライバＩＣをアレイ基板上に形成することも可能になってきている。
【０００３】
特に、比較的低い温度（例えば、６００°Ｃ以下）でポリシリコン層を形成させる低温ポリシリコンＴＦＴ製造プロセスは、耐熱性の低い安価なガラス基板上にポリシリコン薄膜を形成することができるため、多数の薄膜電子素子をアレイ基板上に形成する次世代のアクティブマトリクス型の液晶ディスプレイの製造方式として大いに期待されている。
【０００４】
この低温ポリシリコンＴＦＴ製造技術では、石英等に比べて耐熱性の劣る無アルカリガラス基板等が許す熱的な負荷の範囲内において、良好な結晶性を有するポリシリコン層を形成する必要がある。従来の低温ポリシリコン製造プロセスを図１０を用いて簡単に説明する。図１０は、ガラス基板面に垂直な方向で切断した基板の一部断面を示している。まず、ガラス等の基板１上にアモルファスシリコン（ａ−Ｓｉ）膜２をプラズマＣＶＤ法などを用いて形成する。次いで、ａ−Ｓｉ膜２での吸収が大きい紫外光を照射できるエキシマレーザを用い、当該レーザ光５を基板１に照射してアモルファスシリコン膜のみを選択的に溶融して多結晶化させる。
【０００５】
通常、照射されるレーザ光５の強度は、シリコンが溶融するほどの高温に達する極めて強力なものとなる。従って、ガラス基板１にダメージを与えないようにするためレーザ光の照射は３００ナノ秒以内で終了させるようにしている。
【０００６】
ところがこの方法では、レーザ光５の照射時間が極めて短時間であるため、レーザ光５の照射により発生したシリコン層２の熱はガラス基板へ短時間で伝導してしまい、溶融したシリコンは急速に冷却されてしまう。この急速な冷却は、シリコンの結晶成長において結晶核がランダムに生成してしまうと共に、核生成密度の増加をもたらすので、この方法により得られるシリコンの結晶粒径が小さくなってしまうという問題が生じている。小さな結晶粒径で構成されているポリシリコンで形成されたＴＦＴのチャネルでは、キャリアについて高い移動度を得ることが困難になる。
【０００７】
この問題を解決するため、位相シフトマスク等の光学素子（図示せず）を用い、レーザ光５の空間的な強度分布を変調させてａ−Ｓｉ膜２の面内に温度分布を発生させ、実質的な冷却速度を低下させて大きな粒径の結晶を得る方法が知られている。この方法では、シリコン膜２内の基板面方向について大きな結晶粒の得られる位置は、レーザ光５の空間分布に依存してしまう。そのため、ＴＦＴ等の薄膜電子素子のチャネル領域に大きな粒径の結晶が位置するように、レーザ５を照射する際に光学素子を正確に位置合わせ（アライメント）する必要が生じる。
【０００８】
【発明が解決しようとする課題】
ところが、光学素子は基板１から離れて配置されており、その基板１からの距離は、形成するチャネル領域の幅と比較して極めて長いため、基板１上の素子形成領域内のチャネル領域に合わせて光学素子をアライメントすることは極めて困難であり、高精度の精密機械装置を用いなければならず製造コストを引き上げる一因となってしまうという問題が生じる。
また、光源として一般に用いられているエキシマレーザ（アルゴンレーザ等のガスレーザを含む）は、レーザ媒体が気相であるためにレーザ光の進行方向や空間的な強度分布が時間的に変化し易く、薄膜電子素子に対して適切な強度分布でレーザ光を照射することが困難であるという問題も生じる。
【０００９】
本発明の目的は、チャネル領域に結晶粒径の大きなポリシリコン層を形成できる薄膜素子の製造方法を提供することにある。
また、本発明の目的は、チャネル領域にポリシリコン層を形成する際、正確で容易にアライメントできる薄膜素子の製造方法を提供することにある。
さらに本発明の目的は、アクティブマトリクス型の液晶ディスプレイ等に用いて好適な薄膜素子の製造方法を提供することにある。
【００１０】
【課題を解決するための手段】
上記目的は、絶縁性基板上に形成される薄膜素子の製造方法において、絶縁性基板上に非晶質シリコン膜を形成する工程と、非晶質シリコン膜上にガラス膜を形成する工程と、ガラス膜の光学的性質を、少なくとも絶縁性基板の表面に平行な方向で変化させる工程と、ガラス膜に光を入射させ、当該光の強度分布をガラス膜で変調させて非晶質シリコン膜に入射させ、非晶質シリコン膜を結晶化させる工程とを有することを特徴とする薄膜素子の製造方法によって達成される。
【００１１】
また上記目的は、絶縁性基板上に形成される薄膜素子の製造方法において、絶縁性基板上にガラス膜を形成する工程と、ガラス膜の光学的性質を、少なくとも絶縁性基板の表面に平行な方向で変化させる工程と、ガラス膜上に非晶質シリコン膜を形成する工程と、ガラス膜に光を入射させ、当該光の強度分布をガラス膜で変調させて非晶質シリコン膜に入射させ、非晶質シリコン膜を結晶化させる工程とを有することを特徴とする薄膜素子の製造方法によって達成される。
【００１２】
本発明の薄膜素子の製造方法において、前記ガラス膜の光学的性質を変化させる工程でイオン交換法を用いることができる。また、前記ガラス膜の光学的性質を変化させる工程でイオン注入法を用いてもよい。さらに、前記ガラス膜の光学的性質を変化させる工程で、同時にガラス膜中に位置合わせ用のアライメントマークを形成するようにしてもよい。そして、前記ガラス膜は、シリコン系酸化物を含むように形成することもできる。
【００１３】
【発明の実施の形態】
本発明の第１の実施の形態による薄膜素子の製造方法を図１を用いて説明する。図１は、ガラス基板面に垂直な方向で切断した基板の一部断面を示している。まず、図１（ａ）において、基板１上にシリコン膜２が形成されている。基板１としては、通常ガラス基板が用いられる。シリコン膜２は、薄膜電子素子のチャネル領域を形成するためにあり、プラズマＣＶＤ法等によリアモルファス膜として形成された後、レーザ光の照射により結晶化される。シリコン膜２上には、酸化シリコン（ＳｉＯ２）を含むガラス膜３が形成されている。このガラス膜３は、レーザ光の強度分布を変調させて透過させる光学素子として機能するようになっている。そのため、ガラス膜３には光学的な性質が変化している変調領域４が設けられている。ガラス膜３の変調領域４は、ガラス膜３の他の領域とは異なる屈折率を有しており、例えば変調領域４を透過するレーザ光の強度が他の領域に比べて高くなるように形成されている。
【００１４】
次に、図１（ｂ）に示すように、ガラス膜３から基板１に向かう方向にレーザ光５を照射する。光学素子として機能するガラス膜３に入射したレーザ光５は、その強度が、ガラス膜３の光学素子中に作られている変調領域４により空間的に変調された強度分布にさせられる。基板１表面と平行な面内で一様でない強度分布に変換させられたレーザ光５は、ガラス膜３から射出してアモルファスシリコン膜２に入射する。アモルファスシリコン膜２は、レーザ光５からエネルギを与えられて発熱して膜内部に温度分布を生じさせる。この温度分布は、図１（ｂ）中で濃淡の変化として図示しており、レーザ光の強度分布に対応して基板１表面と平行な面内で一様でない分布となる。このため、シリコン膜２内では温度が低い領域から徐々に凝固が始まり、基板１面と平行な方向に結晶が成長して大きな結晶粒が得られる。図１（ｂ）では２つの変調領域４を示しており、また、これら変調領域４直下のシリコン膜２から基板１表面に平行な方向に結晶の成長が進んでいることを濃淡で示している。
【００１５】
このように本実施の形態による薄膜素子の製造方法によれば、まず第１に、光学素子を用いない従来の方法が有している問題を解決できる。すなわち、図１０に示す従来の方法では、レーザ光５を照射しても溶融したシリコンによる熱は基板１に短時間で殆ど伝導してシリコン膜２から逃げてしまい、シリコン膜２内に形成されるポリシリコンの結晶粒が小さくなってしまっているが、本実施の形態ではそのような問題は生じ得ない。第２に、本実施の形態では、光学素子として機能するガラス膜３を被加工物であるシリコン膜２に近接させて安定して配置できるので、従来のようなアライメントの困難性を緩和することができる。従って、高精度の位置決め用精密機械装置を用いる必要もなく製造コストを抑えることが可能になる。第３に、本実施の形態ではガラス膜３内に光強度分布を強制的に変更させる変調領域４を形成しているため、エキシマレーザ等のガスレーザが有するレーザ光の偏向や強度分布の時間的変化の影響を抑えることができるようになる。
【００１６】
次に、本発明の第２の実施の形態による薄膜素子の製造方法について図２を用いて説明する。図１を用いて説明した第１の実施の形態と同一の機能作用を有する構成要素については同一の符号を付してその説明は省略するものとする。図２は、ガラス基板面に垂直な方向で切断した基板の一部断面を示している。本実施の形態では被加工物であるシリコン膜２とガラス基板１との間に光学素子として機能するガラス膜３を設けている点に特徴を有している。
【００１７】
まず、図２（ａ）に示す基板１上にガラス膜３が形成されている。基板１としてはガラス基板が用いられている。通常、ガラス基板は、シリコン酸化物だけでなく、アルミニウム、バリウム等の各種金属酸化物の混合物から構成されている。このため、基板１上に成膜するシリコン膜２中にこれらの元素が拡散することは好ましくない。そこで、バリア層として基板１とシリコン膜２との間に酸化シリコン膜等のガラス膜が形成される。本実施の形態では、このバリア層としてのガラス膜３を光学素子として使用することにより素子構造を簡単化している。
【００１８】
このガラス膜３は、第１の実施の形態と同様に、レーザ光の強度分布を変調させて透過させる光学素子として機能するようになっている。そのため、ガラス膜３には光学的な性質が変化している変調領域４が設けられている。ガラス膜３の変調領域４は、ガラス膜３の他の領域とは異なる屈折率を有しており、例えば変調領域４を透過するレーザ光の強度が他の領域に比べて高くなるように形成されている。
【００１９】
図２（ａ）に示すように、基板１からガラス膜３に向かう方向にレーザ光５を照射する。光学素子として機能するガラス膜３に入射したレーザ光５は、その強度が、ガラス膜３の光学素子中に作られている変調領域４により空間的に変調された強度分布にさせられる。基板１表面と平行な面内で一様でない強度分布に変換させられたレーザ光５は、ガラス膜３から射出してアモルファスシリコン膜２に入射する。アモルファスシリコン膜２には、レーザ光５からエネルギを与えられて発熱して膜内部に温度分布が生じる。この温度分布は、図２（ａ）中で濃淡の変化として図示しており、レーザ光の強度分布に対応して基板１表面と平行な面内で一様でない分布となる。このため、シリコン膜２内では温度が低い領域から徐々に凝固が始まり、基板１面と平行な方向に結晶が成長して大きな結晶粒が得られる。図２（ａ）では２つの変調領域４を示しており、また、これら変調領域４直上のシリコン膜２から基板１表面に平行な方向に結晶の成長が進んでいることを濃淡で示している。この図２（ａ）に示した本実施の形態による薄膜素子の製造方法によっても、第１の実施の形態で説明した効果と同一の効果を得ることができる。
【００２０】
図２（ｂ）は、図２（ａ）の構成の変形例を示している。ガラス膜３内に変調領域４を形成して光学素子として機能させるには、膜内の光学的な性質を変調させるために各種元素を添加する必要がある。そこで図２（ｂ）では、ガラス膜３をバリア層として用いることをせず、ガラス膜３とシリコン膜２との間に、プラズマＣＶＤ法等により堆積した酸化シリコン膜や室化シリコン膜のバリア層６を設けている。この図２（ｂ）に示した本実施の形態による薄膜素子の製造方法によっても、第１の実施の形態で説明した効果と同一の効果を得ることができる。
【００２１】
次に、本発明の第３の実施の形態による薄膜素子の製造方法について図３乃至図５を用いて説明する。図１を用いて説明した第１の実施の形態と同一の機能作用を有する構成要素については同一の符号を付してその説明は省略するものとする。図３乃至図５は、ガラス基板面に垂直な方向で切断した基板の一部断面を示しており、本実施の形態による具体的な薄膜素子の製造工程を示している。
まず、図３（ａ）において、テトラエトキシシランをエタノール中に溶解させた溶液中に浸漬し、アンモニア水溶液を添加しつつ攪拌した溶液中に、コーニング１７３７（商品名）ガラス基板１を浸漬した後引き上げて、いわゆるゾルゲル法によりガラス膜３を基板１表面に被着する。なお、当該溶液中には硝酸カリウムや硝酸鉛等を用いて金属イオンを含ませてもよい。本例では、硝酸ナトリウムを用いてナトリウムを含ませている。
【００２２】
次に、図３（ｂ）において、ＤＣスパッタ法によりチタン膜を約０．５μｍの厚さに堆積させ、フォトリソグラフィ工程によりパターニングし、光学的性質を変化させる変調領域４となる位置に開口部が形成されたパターンを有するマスク７を形成する。
【００２３】
次に、図３（ｃ）に示すように、マスク７が形成された基板１を硫酸亜鉛・硫酸カリウム・硫酸タリウムを混合した５００℃の溶融塩溶液１２に浸漬させ、電界を加えてタリウム、カリウムによりナトリウムを置換させた。このときの電界は、基板１裏面に負電極１０を近接させ、基板１表面側に正電極１１を近接させて直流電源９から１５Ｖの直流電圧を印加して発生させている。両電極１０、１１への電圧の印加時間は８時間である。
【００２４】
いわゆるイオン交換法であり、加えられた電界によりマスク７の開口部からガラス膜３中にタリウム・カリウムが拡散してナトリウムを置換するため、開口部に露出したガラス膜３の屈折率を他の領域より大きくさせることができる。
処理が終わった後、希塩酸溶液中でマスク７を除去する。次にシラン・水素ガスを原料としてプラズマＣＶＤ法により、アモルファスシリコン膜２を厚さ５０ｎｍに堆積させ、電気炉中で４５０℃、１時間の加熱処理を行い、アモルファスシリコン膜２中に含まれる水素を除去する。
【００２５】
次に、図４（ａ）に示すように、基板１裏面から、ＸｅＣｌエキシマレーザ（発振波長３０８ｎｍ、パルス時間３０ｎｓ）、３３０ｍＪ／ｃｍ２の照射エネルギでレーザ光を照射して、アモルファスシリコン膜２をポリシリコン化する。
次に、図４（ｂ）に示すように、笑気ガス・シランガスを原料としてプラズマＣＶＤ法により基板１上に酸化シリコン膜を厚さ約１２０ｎｍに形成し、さらに、ＤＣスパッタ法によりアルミニウム膜を約２００ｎｍの厚さに堆積させる。次いで、酸化シリコン膜とアルミニウム膜とをパターニングして、酸化シリコン膜とアルミニウム膜がこの順に積層されて形成されたゲート絶縁膜１４とゲート電極１３とを作製する。図４（ｂ）における符号１９は、シリコン膜２中に生じている結晶粒界を示している。この図で示したように本実施の形態によれば、素子に対して整合するようにレーザ光強度分布を容易に与えることができるため、素子のチャネル領域内の結晶粒界１９の数を少なくして、チャネル領域外だけに結晶粒界１９が存在するようにすることも可能であり、素子製造の歩留まりを向上させることができるようになる。
【００２６】
次に、図５（ａ）に示すように、ゲート電極１３をマスクとしてシリコン膜２中にリン（Ｐ）のイオン注入を行い、ソース領域１５及びドレイン領域１６を形成する。
次に、図５（ｂ）に示すように、ＤＣスパッタ法によりアルミニウム膜を厚さ約２００ｎｍに堆積し、フォトリソググラフィ技術により、ソース電極１７及びドレイン電極１８を形成する。これらソース電極１７、ドレイン電極１８のパターニングに際しては、変調領域４の形成と同時にガラス膜３内に形成しておいたアライメントマークを用いてフォトリソグラフィの際の位置合わせを行うが、これについては後程詳述する。
【００２７】
次に、本発明の第４の実施の形態による薄膜素子の製造方法について図６を用いて説明する。図３乃至５を用いて説明した第３の実施の形態と同一の機能作用を有する構成要素については同一の符号を付してその説明は省略するものとする。図６は、ガラス基板面に垂直な方向で切断した基板の一部断面を示しており、本実施の形態による具体的な薄膜素子の製造工程を示している。
まず、図６（ａ）において、コーニング社製１７３７ガラス基板１上に、プラズマＣＶＤ法により酸化シリコン膜のガラス膜３を厚さ約３００ｎｍ堆積する。
【００２８】
次に、図６（ｂ）において、全面にフォトレジストを塗布した後フォトリソグラフィ工程によりパターニングし、光学的性質を変化させる変調領域４となる位置に開口部が形成されたパターンを有するマスク７を形成する。
【００２９】
次に、図６（ｃ）に示すように、マスク７を介して、ホウ素（Ｂ）イオン２０を８０ｋｅＶの加速電圧でドーズ量１×１０１７／ｃｍ２として注入する。次いでこの基板１を４５０℃で１時間、窒素雰囲気中で加熱処理を行い、マスク７開口部からガラス膜３に打ち込まれたホウ素を安定化させて当該領域の屈折率を大きくさせる。上記例ではホウ素を用いたが、このイオン注入法で用いることができる材料としては、光学的な性質を変調させることができる、例えば、Ａｌ、Ｉｎ、Ｂｉ、Ｃｕ、Ａｕ、Ａｇ、Ｎ等がある。なお、この後の素子形成の工程は第３の実施の形態と同様であるので説明は省略する。
【００３０】
本実施の形態では、第３の実施の形態のような、取り扱いの難しい溶融塩を使うことなく半導体プロセスを利用して屈折率を変調した光学素子を形成できる点に特徴を有している。さらに、注入するイオンを自由に選択できるため、所望の屈折率を容易に得ることができるようになる。
【００３１】
次に、本発明の第５の実施の形態による薄膜素子の製造方法について図７乃至図９を用いて説明する。上記第１乃至第４の実施の形態に示したものと同一の機能作用を有する構成要素については同一の符号を付してその説明は省略する。図７乃至図９の（ａ）は、基板１を素子形成側から見た基板の一部平面を示しており、図７乃至図９の（ｂ）は、各図の（ａ）のＡ−Ａ線で基板１面に垂直な方向に切断した基板の一部断面を示している。
【００３２】
図７（ａ）に示すように基板１上のガラス膜３には、変調領域４と共に、所定位置にアライメントマーク２１が形成されている。このアライメントマーク２１は、フォトリソグラフィ工程で基板とマスクの位置合わせに用いられる。アライメントマーク２１は、ガラス膜３の変調領域４の形成と同時に形成されるので、周辺領域と異なる屈折率を有している。そのためこのアライメントマーク２１は、シリコン膜２側あるいはガラス基板１側からの光学的な観察によってその存在を確認することができる。従って、アライメントマーク２１の位置を基準として、各変調領域４および結晶粒径が拡大されて結晶化された領域２２の相対位置を位置決めできるようになる。なお、領域２３は変調領域４が配置されていない領域であり、領域２２に対して結晶粒径が小さいポリシリコン膜の領域である。
【００３３】
薄膜素子の製造工程において、各構成要素の形成位置とマスクの位置とを正確に位置合わせする必要のあるフォトリソグラフィ工程では本実施の形態によるアライメントマーク２１は極めて有効に作用するので、素子製造におけるスループットを向上させることが可能となる。
【００３４】
さて、図７乃至図９を用いて本実施の形態による薄膜素子の製造方法について説明する。第３の実施の形態で示した工程と同様にして、テトラエトキシシランをエタノール中に溶解させた溶液中に浸漬し、アンモニア水溶液を添加しつつ攪拌した溶液中に、コーニング１７３７ガラス基板１を浸漬した後引き上げて、ゾルゲル法によりガラス膜３を基板１表面に被着させる。その後、ガラス膜３表面に変調領域４と共にアライメントマーク２１を形成するように所定パターンのマスクを形成して、イオン交換法により屈折率を変化させた変調領域４及びアライメントマーク２１を形成する。形成するアライメントマーク２１のマーク形状は、図７に示すような十字パターンだけでなく、円形パターンや正方形パターン、あるいはそれらを組合せた種々のパターンを用いることができる。
【００３５】
次に、図８に示すように、シラン、水素、笑気ガスを原料としてプラズマＣＶＤ法により厚さ約２００ｎｍの酸化シリコン膜を形成する。この酸化シリコン膜はバリア層６として機能する。次に、シラン、水素ガスを原料としてプラズマＣＶＤ法により、約５０ｎｍの厚さのアモルファスシリコン膜２を堆積させ、電気炉中で４５０℃、１時間の加熱処理を行い、アモルファスシリコン膜２中に含まれる水素を除去する。
【００３６】
次に、図９に示すように、基板１裏面から、ＸｅＣｌエキシマレーザ（発振波長３０８ｎｍ、パルス時間３０ｎｓ）、３３０ｍＪ／ｃｍ２の照射エネルギでレーザ光を照射して、アモルファスシリコン膜２をポリシリコン化する。
【００３７】
結晶粒径の大きな領域２２は変調領域４に対して整合して配列されるため、薄膜トランジスタのチャネル領域を結晶粒径の大きな領域２２に整合させるには、チャネル形成領域も変調領域４に対応した位置に配列させる必要がある。ところが、変調領域４の存在する領域２２と存在しない領域２３とでの光学的な性質の差異は小さいため、結晶粒径の大きい領域２２の位置を光学的に検出して位置合わせすることは困難である。そこで、本実施の形態のアライメントマーク２１を用いることにより、薄膜トランジスタのチャネル領域と変調領域４の整合を容易に取ることができるようになる。例えば、フォトレジストを基板全面に塗布した後、本実施の形態によるアライメントマーク２１を利用したフォトリソグラフィ工程によりポリシリコン膜２中の結晶粒界の大きい領域２２を薄膜素子のチャネル形成領域に正確にパターニングすることができるようになる。また、このパターニングの際ポリシリコン膜２にアライメントマークを形成してもよく、その場合には以降のフォトリソグラフィは通常のアライメント動作と同一となる。なお、これ以後の薄膜トランジスタの形成工程は第３の実施の形態と同様であるので説明を省略する。
【００３８】
本発明は、上記実施の形態に限らず種々の変形が可能である。
例えば、上記実施の形態では、ガラス膜３とシリコン膜２とを直接接触させる構造と、ガラス膜３とシリコン膜２との間に酸化シリコン膜や窒化シリコン膜等のバリア層を介在させる構造のいずれか一方を実施形態毎に示しているが、何れの実施の形態も双方の構造で薄膜素子を製造することができる。
【００３９】
【発明の効果】
以上の通り、本発明によれば、機械的精度を必要とせずに素子に整合するようにレーザ光の強度を変調して照射することができ、電気的特性不良の原因となる結晶粒界を素子のチャネル領域から減少させて素子特性に優れた薄膜素子を実現できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態による薄膜素子の製造方法を説明する図である。
【図２】本発明の第２の実施の形態による薄膜素子の製造方法を説明する図である。
【図３】本発明の第３の実施の形態による薄膜素子の製造方法を説明する図である。
【図４】本発明の第３の実施の形態による薄膜素子の製造方法を説明する図である。
【図５】本発明の第３の実施の形態による薄膜素子の製造方法を説明する図である。
【図６】本発明の第４の実施の形態による薄膜素子の製造方法を説明する図である。
【図７】本発明の第５の実施の形態による薄膜素子の製造方法を説明する図である。
【図８】本発明の第５の実施の形態による薄膜素子の製造方法を説明する図である。
【図９】本発明の第５の実施の形態による薄膜素子の製造方法を説明する図である。
【図１０】従来の薄膜素子の製造方法を説明する図である。
【符号の説明】
１ 基板
２ シリコン膜
３ ガラス膜
４ 変調領域
５ レーザ光
６ バリア層
７ マスク
９ 直流電源
１０、１１ 電極
１２ 溶融塩溶液
１３ ゲート電極
１４ ゲート絶縁膜
１５ ソース領域
１６ ドレイン領域
１７ ソース電極
１８ ドレイン電極
１９ 結晶粒界
２０ イオン
２１ アライメントマーク
Claims (6)
- 絶縁性基板上に形成される薄膜素子の製造方法において、
前記絶縁性基板上に非晶質シリコン膜を形成する工程と、
前記非晶質シリコン膜上にガラス膜を形成する工程と、
前記ガラス膜の光学的性質を、少なくとも前記絶縁性基板の表面に平行な方向で変化させる工程と、
前記ガラス膜に光を入射させ、当該光の強度分布を前記ガラス膜で変調させて前記非晶質シリコン膜に入射させ、前記非晶質シリコン膜を結晶化させる工程と
を有することを特徴とする薄膜素子の製造方法。 - 絶縁性基板上に形成される薄膜素子の製造方法において、
前記絶縁性基板上にガラス膜を形成する工程と、
前記ガラス膜の光学的性質を、少なくとも前記絶縁性基板の表面に平行な方向で変化させる工程と、
前記ガラス膜上に非晶質シリコン膜を形成する工程と、
前記ガラス膜に光を入射させ、当該光の強度分布を前記ガラス膜で変調させて前記非晶質シリコン膜に入射させ、前記非晶質シリコン膜を結晶化させる工程と
を有することを特徴とする薄膜素子の製造方法。 - 請求項１又は２に記載の薄膜素子の製造方法において、
前記ガラス膜の光学的性質を変化させる工程でイオン交換法を用いること
を特徴とする薄膜素子の製造方法。 - 請求項１又は２に記載の薄膜素子の製造方法において、
前記ガラス膜の光学的性質を変化させる工程でイオン注入法を用いること
を特徴とする薄膜素子の製造方法。 - 請求項１乃至４のいずれかに記載の薄膜素子の製造方法において、
前記ガラス膜の光学的性質を変化させる工程で、同時に前記ガラス膜中に位置合わせ用のアライメントマークを形成すること
を特徴とする薄膜素子の製造方法。 - 請求項１乃至５のいずれかに記載の薄膜素子の製造方法において、
前記ガラス膜は、シリコン系酸化物を含むように形成されること
を特徴とする薄膜素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7689999A JP4278013B2 (ja) | 1999-03-19 | 1999-03-19 | 薄膜素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7689999A JP4278013B2 (ja) | 1999-03-19 | 1999-03-19 | 薄膜素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000277429A JP2000277429A (ja) | 2000-10-06 |
| JP4278013B2 true JP4278013B2 (ja) | 2009-06-10 |
Family
ID=13618515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7689999A Expired - Lifetime JP4278013B2 (ja) | 1999-03-19 | 1999-03-19 | 薄膜素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4278013B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5122057B2 (ja) * | 2000-07-24 | 2013-01-16 | パナソニック株式会社 | 薄膜トランジスタの製造方法 |
| KR100534579B1 (ko) | 2003-03-05 | 2005-12-07 | 삼성에스디아이 주식회사 | 다결정 실리콘 박막, 이의 제조 방법 및 이를 이용하여제조된 액티브 채널 방향 의존성이 없는 박막 트랜지스터 |
| JP7120833B2 (ja) | 2018-07-10 | 2022-08-17 | Ｊｓｗアクティナシステム株式会社 | レーザ処理装置 |
-
1999
- 1999-03-19 JP JP7689999A patent/JP4278013B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000277429A (ja) | 2000-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4211967B2 (ja) | マスクを利用したシリコンの結晶化方法 | |
| US6737672B2 (en) | Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus | |
| US7192852B2 (en) | Method for fabricating image display device | |
| KR101193585B1 (ko) | 열처리에 의해 얼라인먼트 마크를 형성한 반도체박막을가지는 반도체장치, 반도체박막의 결정화방법, 및반도체박막의 결정화장치 | |
| US6326286B1 (en) | Method for crystallizing amorphous silicon layer | |
| JP4583004B2 (ja) | アクティブ・マトリクス基板の製造方法 | |
| CN100356506C (zh) | 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法 | |
| KR20060046344A (ko) | 결정화방법, 박막 트랜지스터의 제조방법, 박막 트랜지스터및 표시장치 | |
| KR100577795B1 (ko) | 다결정 실리콘막 형성방법 | |
| US20050048382A1 (en) | Silicon crystallization method | |
| JP2004054168A (ja) | 画像表示装置 | |
| JP4296762B2 (ja) | レーザ照射装置および半導体薄膜の処理方法 | |
| JP4278013B2 (ja) | 薄膜素子の製造方法 | |
| JP4769491B2 (ja) | 結晶化方法、薄膜トランジスタの製造方法、薄膜トランジスタおよび表示装置 | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| KR100860007B1 (ko) | 박막트랜지스터, 박막트랜지스터의 제조방법, 이를 구비한유기전계발광표시장치 및 그의 제조방법 | |
| TW200522156A (en) | Method for forming polycrystalline silicon film of polycrystalline silicon TFT | |
| JP2007134501A (ja) | エキシマレーザーアニール法で作製したＳｉ膜を用いた半導体トランジスタ製造方法 | |
| KR20040061189A (ko) | 비정질 실리콘층의 결정화 방법 및 이를 이용한 다결정실리콘 박막 트랜지스터의 제조 방법 | |
| JPH11121756A (ja) | 半導体装置の製造方法 | |
| JP2007042980A (ja) | 結晶質半導体膜およびその製造方法 | |
| JP2005175380A (ja) | 半導体装置の製造方法、半導体装置および表示装置、半導体装置用基板及び表示装置用基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050712 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050713 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050722 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060303 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090303 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090305 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 4 |