JP5122057B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP5122057B2 JP5122057B2 JP2003123500A JP2003123500A JP5122057B2 JP 5122057 B2 JP5122057 B2 JP 5122057B2 JP 2003123500 A JP2003123500 A JP 2003123500A JP 2003123500 A JP2003123500 A JP 2003123500A JP 5122057 B2 JP5122057 B2 JP 5122057B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- film
- region
- crystal
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010409 thin film Substances 0.000 title claims description 182
- 238000004519 manufacturing process Methods 0.000 title claims description 102
- 239000004065 semiconductor Substances 0.000 claims description 282
- 239000010408 film Substances 0.000 claims description 221
- 239000013078 crystal Substances 0.000 claims description 214
- 238000000034 method Methods 0.000 claims description 119
- 239000000758 substrate Substances 0.000 claims description 102
- 230000008569 process Effects 0.000 claims description 58
- 239000012535 impurity Substances 0.000 claims description 41
- 239000000463 material Substances 0.000 claims description 32
- 230000001678 irradiating effect Effects 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 15
- 239000010410 layer Substances 0.000 description 148
- 230000017525 heat dissipation Effects 0.000 description 75
- 238000009826 distribution Methods 0.000 description 64
- 230000007547 defect Effects 0.000 description 61
- 229910052710 silicon Inorganic materials 0.000 description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 56
- 239000010703 silicon Substances 0.000 description 55
- 239000004973 liquid crystal related substance Substances 0.000 description 52
- 239000002245 particle Substances 0.000 description 34
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 33
- 229910021417 amorphous silicon Inorganic materials 0.000 description 28
- 230000002829 reductive effect Effects 0.000 description 26
- 230000006866 deterioration Effects 0.000 description 18
- 239000011148 porous material Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 13
- 238000002425 crystallisation Methods 0.000 description 13
- 230000008025 crystallization Effects 0.000 description 13
- 230000005540 biological transmission Effects 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 239000011521 glass Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000005855 radiation Effects 0.000 description 8
- 238000007740 vapor deposition Methods 0.000 description 8
- 230000002950 deficient Effects 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 238000006356 dehydrogenation reaction Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 238000000206 photolithography Methods 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 238000001816 cooling Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 5
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- OKKJLVBELUTLKV-UHFFFAOYSA-N Methanol Chemical compound OC OKKJLVBELUTLKV-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 239000011651 chromium Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910000838 Al alloy Inorganic materials 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 229910001093 Zr alloy Inorganic materials 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- -1 aluminum quinolinol Chemical compound 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000000608 laser ablation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000001737 promoting effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000010935 stainless steel Substances 0.000 description 2
- 229910001220 stainless steel Inorganic materials 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910017073 AlLi Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910003811 SiGeC Inorganic materials 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000007641 inkjet printing Methods 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- AHLBNYSZXLDEJQ-FWEHEUNISA-N orlistat Chemical compound CCCCCCCCCCC[C@H](OC(=O)[C@H](CC(C)C)NC=O)C[C@@H]1OC(=O)[C@H]1CCCCCC AHLBNYSZXLDEJQ-FWEHEUNISA-N 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920003227 poly(N-vinyl carbazole) Polymers 0.000 description 1
- 229920002098 polyfluorene Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000007261 regionalization Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000011856 silicon-based particle Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052726 zirconium Inorganic materials 0.000 description 1
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置、液晶表示装置、ＥＬ表示装置、半導体薄膜の製造方法および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（以下、「ＴＦＴ」ともいう。）の半導体層を形成する半導体薄膜の製造方法として、ガラス等の基板に成膜された非晶質半導体膜又は微小結晶半導体膜に対してレーザ光を照射し、結晶化させることにより、多結晶半導体膜を得るレーザアニール法が一般に知られている。通常、これを結晶化工程と呼ぶ。
【０００３】
結晶化工程で使用されるレーザの光源として、アルゴンレーザ、ＫｒＦおよびＸｅＣｌエキシマレーザが一般に使用されている。主に半導体としてＳｉを用いる点、及び、基板として用いられるガラスの融点以下の温度でプロセスが構成される点から、上記の製造方法で作製するＴＦＴを一般に低温ポリＳｉ−ＴＦＴと呼ぶ。
【０００４】
これまでのＴＦＴ液晶表示装置では、非晶質Ｓｉを半導体層とするＴＦＴが一般的であり、画素を駆動するための回路部分は画面周辺にＩＣチップを取りつける方式が採用されている。これに対し、上記低温ポリＳｉ−ＴＦＴを採用することにより、ガラス基板上に形成されたＴＦＴを用いて、駆動回路まで作製することができる。即ち、通常額縁と呼ばれる液晶表示装置のパネルの外周部分で、画面がない部分を小さくすることや、より高精細なドットピッチの液晶表示装置を作製することができる。また、高特性の低温ポリＳｉ−ＴＦＴを用いることにより、ガラス基板上に各種の半導体回路を形成する、いわゆるシステムオンパネル（ＳＯＰ）が可能となる。更に、低温ポリＳｉ−ＴＦＴを用いて、ＥＬ表示素子をスイッチングすることにより、ＥＬ表示装置を作製することができる。
【０００５】
【発明が解決しようとする課題】
しかし、上記低温ポリＳｉ−ＴＦＴは、以下の問題点がある。
（１）作製される多結晶シリコン薄膜の結晶粒径が小さいことから、電子の移動度が小さいので、ＴＦＴを製造した場合におけるレスポンス性能などの特性に劣化を生じる。
（２）ＴＦＴとして、低濃度不純物領域（以下、「ＬＤＤ領域」ともいう。）又はオフセット領域とチャネル領域との境界又はその近傍にシリコン結晶の粒界が多いと、粒界付近に結晶欠陥やダングリングボンドが多く存在するため、ＴＦＴを長時間または多数回スイッチング動作をさせた場合に劣化を生じ、信頼性が低下する。
（３）ＴＦＴ又は表示装置を製造する際に、シリコン薄膜の結晶とＴＦＴパターンとの位置関係を定める手段がないため、ＴＦＴに対するシリコン結晶の粒界の位置が定まらず、ＴＦＴを製造した場合の特性にバラツキを生じる。
【０００６】
本発明は、大粒径の結晶を有する多結晶半導体薄膜の提供を主な目的とする。更に、高特性でかつ高信頼性を有する半導体装置の提供を主な目的とする。
【０００７】
【課題を解決するための手段】
（半導体薄膜の製造方法）
上記目的を達成するために、本発明の半導体薄膜の製造方法は、基板上に形成した非晶質又は多結晶の半導体薄膜上の一部に、該半導体薄膜よりも熱伝導率の高い物質からなる放熱層を形成する工程と、前記半導体薄膜に強光またはレーザ光を照射して結晶化させる工程とを含むことを特徴とする。
【０００８】
この半導体薄膜の製造方法によれば、フラッシュランプのような強光又はレーザ光の照射により半導体薄膜を溶融させると、放熱層が形成されている部分の近傍は放熱層によって放熱されることにより、急激に冷却される。この冷却速度は、放熱層から遠ざかるにつれて、しだいに遅くなる。この結果、半導体薄膜には冷却時に温度勾配を生じるので、この温度勾配、即ち、放熱層の近傍から遠ざかる方向に沿って結晶が成長し、粒径の大きい結晶が得られる。この半導体薄膜を用いてＴＦＴを製造すると、結晶粒径が従来に比べて大きいために移動度が向上し、性能の劣化が低減される。
【０００９】
前記放熱層を形成する工程としては、具体的には次に示す方法を好ましく例示することができる。
【００１０】
・前記半導体薄膜上に該半導体薄膜よりも熱伝導率の高い物質の膜を形成する工程と、前記熱伝導率の高い物質の膜にフォトリソグラフィによってレジストマスクを形成する工程と、前記熱伝導率の高い物質の膜が前記レジストマスクで覆われていない部分をエッチング除去する工程と、前記レジストマスクを剥離する工程
・フォトリソグラフィによってレジストパターンを形成する工程と、前記半導体薄膜よりも熱伝導率の高い物質の膜を形成する工程と、前記レジストパターンを、前記熱伝導率の高い物質と共にリフトオフする工程
・開口を有するマスクを用いて、蒸着又はスパッタにより前記半導体薄膜よりも熱伝導率の高い物質を成膜する工程
これらのいずれによっても、放熱層を容易に形成することができ、生産性を向上させることができる。
【００１１】
前記放熱層の位置は、半導体薄膜に接した状態で形成することができ、半導体薄膜の上方又は下方のいずれであっても良い。
【００１２】
また、本発明の他の半導体薄膜の製造方法は、前記強光又はレーザ光が、基板と光源との位置関係を固定した状態で、基板上の所定範囲に対して１パルス又は複数パルスの照射によって与えられることを特徴とする。
【００１３】
基板又は光源を所定のピッチで移動させながらパルス照射する走査照射の場合には、各照射位置に対応して結晶が成長するので、走査方向にはピッチ幅以上の粒径を有する結晶は形成されない。これに対し、基板と光源との位置関係を固定した状態でパルス照射することにより、走査ピッチ幅の制約を受けず、大粒径の結晶を形成することができる。特に、基板上の所定範囲に対して複数パルスを照射することにより、パルス毎の照射強度のばらつきが平均化され、半導体薄膜の結晶粒径や膜質が均一化されるので、ＴＦＴを製造した場合の特性のばらつきが減少する。
【００１４】
但し、前記強光又はレーザ光は、パルスレーザ装置により、基板と光源との位置関係を所定のピッチで相対的に変化させながら、基板上の所定範囲に対して複数パルス照射する走査照射によって与えることも可能である。
【００１５】
また、本発明の更に他の半導体薄膜の製造方法は、基板上の一部に放熱層を形成する工程と、前記基板上に非晶質又は多結晶の半導体薄膜を形成する工程と、前記半導体薄膜に強光またはレーザ光を照射して結晶化させる工程とを備え、前記放熱層は、前記半導体薄膜よりも熱伝導率の高い物質からなることを特徴とする。
【００１６】
この半導体薄膜の製造方法によれば、放熱層を形成した後に半導体薄膜を形成することにより、半導体薄膜よりも下方に放熱層が形成されるので、この半導体薄膜を用いてＴＦＴを製造する場合に放熱層の除去が不要である。また、放熱層を除去しなくて良いことから、ＴＦＴの製造工程において、この放熱層をアライメントキーとしても使用することができる。半導体薄膜よりも下方に放熱層を形成する工程としては、以下のものを例示することができる。
【００１７】
・基板上に放熱層を形成する工程と、この基板上に絶縁性を有する下地膜を形成し、前記放熱層を前記下地膜で覆う工程と、前記下地膜に非晶質又は多結晶の半導体薄膜を形成する工程
・基板上に絶縁性を有する下地膜を形成する工程と、前記下地膜に前記放熱層を形成する工程と、前記下地膜上に絶縁性を有する他の下地膜を形成し、前記放熱層を前記他の下地膜で覆う工程と、前記他の下地膜に非晶質又は多結晶の半導体薄膜を形成する工程
【００１８】
また、本発明の更に他の半導体薄膜の製造方法は、基板上に形成した非晶質又は多結晶の半導体薄膜に、露光マスクを介して強光またはレーザ光を照射して結晶化させる工程を備え、前記露光マスクは、表裏面の少なくとも一部に曲面が形成されたレンズ部を有し、前記半導体薄膜に照射される光量に傾斜的な分布を生じさせることを特徴とする。
【００１９】
この半導体薄膜の製造方法によれば、強光またはレーザ光が前記露光マスクのレンズ部を透過することにより、半導体薄膜に照射される光量に傾斜的な分布を生じるので、光量分布に応じて半導体薄膜に温度分布が生じる。これにより、溶融した半導体薄膜は、温度が最も低い部分、即ち、照射光量が最も少なかった部分から固化、結晶化が開始する。そして、傾斜的な温度勾配に沿って、照射光量が多かった部分に向けて結晶が成長し、粒径の大きい結晶が得られる。この半導体薄膜を用いてＴＦＴを製造すると、結晶粒径が従来に比べて大きいために移動度が向上し、性能の劣化が低減される。
【００２０】
前記光量分布を生じさせる方法としては、具体的には次に示すものを好ましく例示することができる。
【００２１】
・前記レンズ部が平面視帯状又は円状に形成された露光マスクを用い、前記帯状の長手方向又は円状の径方向に沿って光量分布を生じさせる
レンズ部が平面視帯状の場合には、帯状の長手方向に沿って、光量が弱の部分から強の部分に向けて結晶が成長する。また、レンズ部が平面視円状の場合には、レンズ部の中心近傍から外周に向かう方向に光量が弱から強となるようにすることで、中心部から周辺部に向けて結晶が成長する。レンズ部が平面視円状であれば、結晶化が開始する位置が点として明確であるので、大粒径結晶の形成位置を高精度に制御することができるという利点がある。平面視円状のレンズ部の具体例としては、露光マスクの下面に形成された凹部の内壁面が略球面状である凹レンズを挙げることができる。
【００２２】
前記レンズ部の曲面は、前記露光マスクの表裏面の少なくとも一部を窪ませることによって形成されていることが好ましいが、逆に、レンズ部を凸状として、露光マスクの他の部分よりもレンズ部を肉厚に形成することもできる。
【００２３】
また、本発明の更に他の半導体薄膜の製造方法は、基板上に形成した非晶質又は多結晶の半導体薄膜に、露光マスクを介して強光またはレーザ光を照射して結晶化させる工程を備え、前記露光マスクは、照射光に位相分布を与えることにより、前記半導体薄膜に照射される光量に傾斜的な分布を生じさせることを特徴とする。
【００２４】
この半導体薄膜の製造方法によれば、位相分布によって生じる光の干渉により、半導体薄膜に照射される光量に傾斜的な分布を生じるので、光量分布に応じて半導体薄膜に温度分布が生じる。これにより、溶融した半導体薄膜は、温度が最も低い部分、即ち、照射光量が最も少なかった部分から固化、結晶化を開始する。そして、傾斜的な温度勾配に沿って、照射光量が多かった部分に向けて結晶が成長し、粒径の大きい結晶が得られる。この半導体薄膜を用いてＴＦＴを製造すると、結晶粒径が従来に比べて大きいために移動度が向上し、性能の劣化が低減される。
【００２５】
前記位相分布を生じさせる方法としては、具体的には次に示すものを好ましく例示することができ、これによって、光量分布を容易に与えることができる。
【００２６】
・部分的に厚みが異なる光透過性部材からなる露光マスクを用い、この厚み分布によって前記照射光に位相分布を与える
例えば、露光マスクの下面に内壁面が円筒状の凹部を形成することにより段差を設けることで、透過光に位相分布を与えることができる。また、このように凹部を平面視円状に形成する場合には、結晶化が開始する位置が点として明確であるので、大粒径結晶の形成位置を高精度に制御することができるという利点がある。
【００２７】
また、本発明の更に他の半導体薄膜の製造方法は、基板上に形成した非晶質又は多結晶の半導体薄膜に、露光マスクを介して強光またはレーザ光を照射して結晶化させる工程を備え、前記露光マスクは、複数の開口部を有する遮光性部材からなり、複数の前記開口部により、前記半導体薄膜に照射される光量に傾斜的な分布を生じさせることを特徴とする。
【００２８】
この半導体薄膜の製造方法によれば、各開口部の大きさ、形状、配置などを適宜定めることにより、半導体薄膜に照射される光量に傾斜的な分布を生じるので、光量分布に応じて半導体薄膜に温度分布が生じる。これにより、溶融した半導体薄膜は、温度が最も低い部分、即ち、照射光量が最も少なかった部分から固化、結晶化を開始する。そして、傾斜的な温度勾配に沿って、照射光量が多かった部分に向けて結晶が成長し、粒径の大きい結晶が得られる。この半導体薄膜を用いてＴＦＴを製造すると、結晶粒径が従来に比べて大きいために移動度が向上し、性能の劣化が低減される。
【００２９】
前記光量分布を生じさせる方法としては、具体的には次に示すものを好ましく例示することができる。
【００３０】
・単位面積あたりの開口率が、帯状領域の長手方向に沿って段階的又は連続的に変化するように複数の前記開口部が配置された露光マスクを用い、前記光量分布を前記長手方向に沿って生じさせる
・単位面積あたりの開口率が、円状領域の中心から周辺に向けて径方向に段階的又は連続的に増加するように複数の前記開口部が配置された露光マスクを用い、前記光量分布を前記径方向に沿って生じさせる
単位面積あたりの開口率を帯状領域の長手方向に沿って変化させる場合には、この長手方向に沿って光量が弱の部分から強の部分に向けて結晶が成長する。また、単位面積あたりの開口率を円状領域の中心から周辺に向けて径方向に増加させる場合には、円状領域の中心から周辺に向けて結晶が成長する。この光量分布の変化を傾斜的にすることにより、結晶の粒径が大きくなる。後者の場合には、結晶化を開始する位置が点として明確であるので、大粒径結晶の形成位置を高精度に制御することができるという利点がある。
【００３１】
また、半導体薄膜の製造方法においては、基板上に多孔質の絶縁膜を形成した後に、半導体薄膜を形成しても良く、これによって、より大きな粒径を有する結晶を得ることができる。
【００３２】
（半導体装置の製造方法）
上記目的を達成するために、本発明の半導体装置の製造方法は、基板上に形成した非晶質又は多結晶の半導体薄膜上の一部に、該半導体薄膜よりも熱伝導率の高い物質からなる放熱層、及び、アライメントキーを形成する工程と、前記半導体薄膜に強光またはレーザ光を照射して結晶化させる工程と、前記半導体薄膜上にゲート電極膜を形成する工程とを含み、前記アライメントキーは、少なくとも、前記ゲート電極膜の一部をエッチングしてゲート電極のパターンを所定位置に形成するためのフォト工程において用いられることを特徴とする
【００３３】
この半導体装置の製造方法によれば、強光又はレーザ光の照射により半導体薄膜を溶融させると、放熱層が形成されている部分の近傍は放熱層によって放熱されることにより、急激に冷却される。この冷却速度は、放熱層から遠ざかるにつれて、しだいに遅くなる。この結果、半導体薄膜には冷却時に温度勾配を生じるので、この温度勾配、即ち、放熱層の近傍から遠ざかる方向に沿って結晶が成長し、粒径の大きい結晶が得られる。
【００３４】
この半導体薄膜を用いてＴＦＴを製造すると、結晶粒径が従来に比べて大きいために、結晶粒界に主に存在する欠陥が減少するか又は無くなり、移動度をはじめとするＴＦＴの特性が向上するので、高特性で且つ高信頼性を有する半導体装置を得ることができる。放熱層を形成する具体的な方法は、上記半導体薄膜の製造方法を参照すればよい。
【００３５】
更に、半導体薄膜には、アライメントキーが形成されるため、このアライメントキーを用いてゲート電極を形成することができ、大粒径結晶に対してＴＦＴを所望の位置に形成することができる。
【００３６】
従来は、半導体薄膜に大粒径結晶が形成されても、この結晶に合わせてＴＦＴを形成する手段がなかったため、ＬＤＤ領域又はオフセット領域やチャネル領域において、結晶粒界の有無や粒界数の変動を生じており、ＴＦＴの特性にばらつきを生じさせていた。しかし、この半導体装置の製造方法によれば、結晶粒界の位置を避けて、大粒径結晶の位置にＴＦＴ又はＴＦＴ構造の一部を形成することができるので、上記問題を軽減することができる。
【００３７】
このアライメントキーの形成は、放熱層の形成と同一の工程で同時に行うことが好ましい。
【００３８】
また、本発明の他の半導体装置の製造方法は、基板上の一部にアライメントキーを形成する工程と、前記基板及びアライメントキー上に非晶質又は多結晶の半導体薄膜を形成する工程と、前記半導体薄膜に強光またはレーザ光を照射して結晶化させる工程と、前記半導体薄膜上にゲート電極膜を形成する工程とを含み、前記アライメントキーは、前記半導体薄膜よりも熱伝導率の高い物質からなり、少なくとも、前記ゲート電極膜の一部をエッチングしてゲート電極のパターンを所定位置に形成するためのフォト工程において用いられることを特徴とする。
【００３９】
この半導体装置の製造方法によれば、上述したようにＴＦＴの特性が向上し、高特性で且つ高信頼性を有する半導体装置が得られるだけでなく、アライメントキーが放熱層としても機能するので、生産性の向上を図ることができる。
【００４０】
また、本発明の更に他の半導体装置の製造方法は、基板上に形成した非晶質の半導体薄膜に、露光マスクを介して強光またはレーザ光を照射することにより、光量分布が生じた状態で結晶化させると共にアライメントキーを形成する工程と、前記半導体薄膜上にゲート電極膜を形成する工程とを含み、前記アライメントキーは、前記露光マスクが透過光の一部を遮断することにより半導体薄膜に生じる多結晶シリコン領域と非晶質シリコン領域との色の相違によって形成され、少なくとも、前記ゲート電極膜の一部をエッチングしてゲート電極のパターンを所定位置に形成するためのフォト工程において用いられることを特徴とする。
【００４１】
この半導体装置の製造方法によれば、半導体薄膜に照射される光量に分布を生じさせることにより、光量分布に応じて半導体薄膜に温度分布が生じる。これにより、溶融した半導体薄膜は、温度が最も低い部分、即ち、照射光量が最も少なかった部分から固化、結晶化が開始する。そして、照射光量が多かった部分に向けて結晶が成長し、粒径の大きい結晶が得られる。この半導体薄膜を用いてＴＦＴを製造すると、結晶粒径が従来に比べて大きいために、結晶粒界に主に存在する欠陥が減少するか又は無くなり、移動度をはじめとするＴＦＴの特性が向上するので、高特性で且つ高信頼性を有する半導体装置を得ることができる。前記光量分布を生じさせる方法は、上記半導体薄膜の製造方法を参照すればよい。
【００４２】
更に、半導体薄膜には、アライメントキーが形成されるため、このアライメントキーを用いてゲート電極を形成することができ、大粒径結晶に対してＴＦＴを所望の位置に形成することができる。したがって、大粒径結晶の位置にＴＦＴ又はＴＦＴ構造の一部を形成することができるので、従来生じていたＴＦＴ特性のばらつきの問題を軽減することができる。
【００４３】
アライメントキーは、露光マスクに形成したキーパターンに対応する半導体薄膜の領域を照射して多結晶領域とし、その周囲の照射光を露光マスクで遮断することにより非晶質領域とすることで、形成することができる。或いは、キーパターンに対応する部分のみを非照射部分として非晶質領域を形成し、その周囲が照射されて多結晶領域が形成されるように、露光マスクを形成することも可能である。非晶質領域及び多結晶領域は、半導体薄膜の同一の層に形成されていることが好ましい。
【００４４】
また、本発明の更に他の半導体装置の製造方法は、基板上の一部にゲート電極及びアライメントキーを形成する工程と、前記ゲート電極及びアライメントキー上に非晶質又は多結晶の半導体薄膜を形成する工程と、前記アライメントキーを用いて、前記半導体薄膜よりも熱伝導率の高い物質からなる放熱層を前記半導体薄膜上の所定位置に形成する工程と、前記半導体薄膜に強光またはレーザ光を照射して結晶化させる工程とを含むことを特徴とする。
【００４５】
この半導体装置の製造方法によれば、アライメントキーを用いて放熱層を形成することにより、ゲート電極の位置に合わせて大粒径結晶を形成することができるので、大粒径結晶とＴＦＴとの位置合わせを精度良く行うことができる。したがって、上述したようにＴＦＴの特性が向上し、高特性で且つ高信頼性を有する半導体装置が得られる。
【００４６】
（半導体装置）
上記目的を達成するために、本発明の半導体装置は、多結晶の半導体層を有する薄膜トランジスタを備えており、前記半導体層内に、チャネル領域と、該チャネル領域の両側に位置する高濃度不純物領域と、前記チャネル領域及び高濃度不純物領域間に位置し前記高濃度不純物領域よりも不純物濃度が低いＬＤＤ領域又は不純物を含まないオフセット領域とを有し、前記ＬＤＤ領域又はオフセット領域に少なくとも一部が存在する結晶のいずれかの粒径が、他の結晶の粒径よりも大きいことを特徴とする。ここで、結晶粒径は、平面視の任意の方向における最長径を測定した値である。
【００４７】
半導体装置を構成するＴＦＴがオン状態で電流が流れたとき、チャネル領域を高速で移動してきたキャリアは、結晶の欠陥等に衝突して散乱される場合がある。これをホットキャリア現象という。散乱されたキャリアは、近くのＳｉ−Ｈなどの弱い結合にぶつかると、結合を切り、Ｓｉのダングリングボンドを形成する。ダングリングボンドができると、他のキャリアが捕獲されるため、極端に電気伝導度や移動度が低下し、ＴＦＴ特性が劣化する。
【００４８】
結晶の欠陥やＳｉ−Ｈの結合は、結晶粒界付近に集中して存在し、特に、ドレイン側のＬＤＤ領域またはオフセット領域に結晶粒界が多く存在すると、特性の劣化及び信頼性の低下に繋がる。
【００４９】
そこで、ＬＤＤ領域又はオフセット領域に少なくとも一部が存在する結晶のいずれかの粒径を他の結晶の粒径よりも大きくすることにより、この領域に存在する結晶粒界を従来に比べて低減するか、或いは、全く無くすことができ、特性及び信頼性を向上させることができる。
【００５０】
例えば、図３０（ａ）に示すように、ＬＤＤ領域又はオフセット領域を示す領域Ａに結晶の一部が存在する結晶Ｃ１の粒径を他の結晶Ｃ２の粒径よりも大きくして、結晶粒界Ｂが領域Ａ内に僅かに存在する場合、或いは、図３０（ｂ）に示すように、前記領域Ａを全て含む結晶Ｃ３の粒径を他の結晶Ｃ４よりも大きくして、領域Ａ内に結晶粒界が全く存在しない場合が該当する。
【００５１】
粒径の比較対象となる他の結晶は、ＬＤＤ領域又はオフセット領域外に存在するものであることが好ましい。即ち、前記ＬＤＤ領域又はオフセット領域に少なくとも一部が存在する結晶のいずれかの粒径が、前記ＬＤＤ領域又はオフセット領域外に全体が存在する他の結晶（より好ましくは、チャネル領域に存在する他の結晶）のいずれの粒径よりも大きいことが好ましい。
【００５２】
また、結晶粒界が、特にチャネル領域とドレイン側のＬＤＤ領域またはオフセット領域との境界付近に多く存在すると、特性の劣化及び信頼性の低下がより顕著である。したがって、チャネル領域とＬＤＤ領域又はオフセット領域との境界の少なくとも一方から、該境界を含んでＬＤＤ領域側又はオフセット領域側０．５μm以内の領域に少なくとも一部が存在する結晶のいずれかの粒径が、他の結晶の粒径よりも大きいことが好ましい。この領域は、境界を含んでＬＤＤ領域側又はオフセット領域側０．４μm以内であることが好ましく、０．３μm以内であることがより好ましい。
【００５３】
この場合も、上記領域に少なくとも一部が存在する結晶のいずれかの粒径が、前記ＬＤＤ領域又はオフセット領域外に全体が存在する他の結晶（より好ましくは、チャネル領域に存在する他の結晶）のいずれの粒径よりも大きいことが好ましい。
【００５４】
本発明者らが実験を行ったところ、多結晶シリコンの結晶粒径とＴＦＴ信頼性との間には、図３１に示すような相関関係があることが明らかになった。ここで、ＴＦＴを構成するチャネル領域とＬＤＤ領域又はオフセット領域との境界は、結晶粒径の中心に一致させている。また、信頼性は、ＬＤＤ領域又はオフセット領域を有するＴＦＴのそれぞれについて、ソース・ドレイン間に５Ｖの電圧をかけ、５００ｋＨｚ１５００時間、ゲート電圧のＯＮ／ＯＦＦを繰返すことにより、多数回のスイッチング動作での耐性検査を行い、検査前の移動度に対する検査後の移動度の割合で表している。
【００５５】
同図から明らかなように、結晶粒径が０．６μm以上であれば、ＬＤＤ及びオフセットのいずれの場合においても、信頼性は７５％以上であり良好である。チャネル領域とＬＤＤ領域又はオフセット領域との境界から結晶粒界が離れるほどＴＦＴの信頼性が良好であり、結晶粒径は、０．８μm以上が好ましく、１μm以上がより好ましい。
【００５６】
また、その後の検討により、前記領域境界の両側に位置する結晶粒界のうち、特に、ＬＤＤ領域又はオフセット領域側の前記領域境界近傍に存在する粒界が信頼性に悪影響を及ぼすことがわかった。即ち、ドレイン側のＬＤＤ領域又はオフセット領域における前記領域境界近傍は電界が高いために、この位置に結晶粒界が存在するとホットキャリアが発生し易くなる。また、粒界を起点として半導体層が破壊されるおそれがある。この結果、ＴＦＴ特性が劣化し、長時間又は多数回スイッチング動作させた場合の信頼性が低下する。
【００５７】
したがって、前記領域境界の両側に位置する結晶粒界のうち、特に、ＬＤＤ領域又はオフセット領域側の粒界を前記領域境界から所定距離以上遠ざけることが有効である。この距離は、上記実験においては結晶粒径の半分の距離に相当することから、０．３μm以上であることが好ましく、０．４μm以上であることがより好ましく、０．５μm以上であることが更に好ましい。即ち、チャネル領域とＬＤＤ領域又はオフセット領域との境界の少なくとも一方から、該境界を含んでＬＤＤ領域又はオフセット領域側０．３μm以内に結晶粒界が存在しない構成とすることにより、この付近においてホットキャリア現象を引き起こす欠陥が少なく、たとえホットキャリアが発生しても、Ｓｉ−Ｈなどの弱い結合が少ないので、特性劣化の主因となるダングリングボンドが発生せず、更に、欠陥をもとに半導体層を破壊していく現象が起こりにくくなる。この結果、ＴＦＴ特性の劣化を低減させることができ、信頼性の向上を図ることができる。
【００５８】
結晶粒界が存在しない前記領域境界は、ドレイン側であれば良い。但し、半導体装置によっては、ドレインとソースとが変換される場合もあり得るので、この場合には、ドレイン側及びソース側の双方の前記領域境界に結晶粒界が存在しないようにすることが好ましい。
【００５９】
また、上記半導体装置は、更に、チャネル領域とＬＤＤ領域又はオフセット領域との前記境界からチャネル領域側０．３μm以内に、結晶粒界が存在しないことが好ましい。この距離は、０．４μm以内であることがより好ましく、０．５μm以内であることが更に好ましい。これによって、前記領域境界のＬＤＤ領域又はオフセット領域側の所定距離以内だけでなく、チャネル領域側の所定距離以内にも結晶粒界が存在しないので、移動度が向上し、ＴＦＴ特性の劣化の低減及び信頼性の向上をより確実に図ることができる。
【００６０】
また、本発明の他の半導体装置は、多結晶の半導体層を有する薄膜トランジスタを備えており、前記半導体層内に、チャネル領域と、該チャネル領域の両側に位置する高濃度不純物領域と、前記チャネル領域及び高濃度不純物領域間に位置し前記高濃度不純物領域よりも不純物濃度が低いＬＤＤ領域又は不純物を含まないオフセット領域とを有し、少なくとも一方側の前記ＬＤＤ領域又はオフセット領域に、結晶粒界が存在しないことを特徴とする。
【００６１】
この半導体装置によれば、電界が高い部分を有するドレイン側のＬＤＤ領域又はオフセット領域に結晶粒界が存在しないので、ホットキャリアの発生を抑制することができ、ＴＦＴ特性の劣化の低減及び信頼性の向上を図ることができる。
【００６２】
更に、前記チャネル領域に、結晶粒界が存在しないように構成した場合には、移動度が向上し、ＴＦＴ特性の劣化の低減及び信頼性の向上をより確実に図ることができる。
【００６３】
更に、前記ＬＤＤ領域又はオフセット領域に隣接する前記高濃度不純物領域に、結晶粒界が存在しないように構成した場合には、ソース又はドレインの接触抵抗が減少し、実質的にＴＦＴのオン電流が増加するという効果が得られる。
【００６４】
また、本発明の更に他の半導体装置は、共通する機能を有する複数の薄膜トランジスタを備えており、この薄膜トランジスタ全体の５０％以上が、上述した薄膜トランジスタであることを特徴とする（但し、小数点以下は切り捨て）。この割合は、７０％以上であることがより好ましく、９０％以上であることが更に好ましい。例えば、半導体装置の一例である液晶表示装置やＥＬ表示装置については、各画素の動作を制御するＴＦＴの個数が例えば１００個である場合、上述したＴＦＴが５０個以上であることが好ましい。
【００６５】
この半導体装置によれば、複数の薄膜トランジスタのうち、ＴＦＴ特性の劣化の低減及び信頼性の向上が可能な上記薄膜トランジスタを所定の割合以上備えているので、安定した性能を得ることができる。
【００６６】
上記各半導体装置は、基板と前記半導体層との間に絶縁性を有する下地膜が形成されていることが好ましく、前記下地膜は、平均孔径が０．０１〜２μmの多孔質層を含むことが好ましい。この孔径は、断面ＳＥＭ・ＴＥＭに代表される電子顕微鏡を用いた観察により測定することができる。
【００６７】
基板と半導体層との間に多孔質層を含む下地膜を形成することにより、半導体層の結晶成長を促進する効果が得られる。しかし、多孔質層の孔径が大きくなると、基板から半導体層への不純物拡散を防止する効果が充分でなく、ＴＦＴを長時間又は多数回スイッチング動作をさせた場合にオフからオンへ切り替わるゲート電圧のしきい値（Ｖｔ）のシフトを生じる。また、大きな空孔がチャネル領域やＬＤＤ領域との界面に存在すると、ＴＦＴが機能せず、歩留まりの悪化を招く。
【００６８】
以上の観点から、多孔質層の空孔は、平均孔径が０．０１〜２μmであることが好ましく、０．０５〜０．１μmであることがより好ましい。これによって、半導体層における粒径拡大の効果が得られるだけでなく、ＴＦＴの不良率が低下し、更には、ＴＦＴを長時間又は多数回スイッチング動作をさせた場合にオフからオンへ切り替わるゲート電圧のしきい値（Ｖｔ）のシフトを防止することができる。
【００６９】
また、前記基板と前記半導体層との間に形成された絶縁性を有する下地膜は、平均孔径が０．０１〜２μmの多孔質層、及び、該多孔質層上に形成された該多孔質層よりも緻密な層を含むように構成することも好ましい。
【００７０】
この半導体装置によれば、下地膜を構成する緻密な層によって、不純物拡散を防止する効果が得られ、ＴＦＴの不良率が低下し、ＴＦＴを長時間又は多数回スイッチング動作をさせた場合にオフからオンへ切り替わるゲート電圧のしきい値（Ｖｔ）のシフトを防止することができる。また、下地膜を構成する多孔質層によって、半導体層の結晶成長を促進する効果が得られる。
【００７１】
また、本発明の更に他の半導体装置は、薄膜トランジスタが、前記半導体層よりも熱伝導率の高い物質からなる所定形状のパターンの近傍に形成されていることを特徴とする。
【００７２】
この半導体装置によれば、半導体層よりも熱伝導率の高い物質からなる所定形状のパターンによって、この半導体層に大粒径の結晶を形成することが容易になる。
【００７３】
前記パターンは、基板と半導体層との間に形成されていることが好ましく、基板と半導体層との間に形成された絶縁性を有する下地膜によって覆われていることがより好ましい。これによって、半導体装置を製造する際に、このパターンをフォト工程におけるアライメントキーとして利用可能であるという効果が生じる。
【００７４】
下地膜は、第１の下地膜（上側下地膜）と第２の下地膜（下側下地膜）とから構成することができ、第１の下地膜と第２の下地膜との間に前記パターンを形成しても良い。この場合、熱伝導性を良好にしてより大粒径の結晶が得られるように、第１の下地膜の厚みを第２の下地膜の厚みよりも薄くすることが好ましい。また、前記パターンは、金属膜からなることが好ましく、半導体層のドレイン領域、チャネル領域又はソース領域の近傍に設けることができる。
【００７５】
パターン周辺の半導体薄膜に、他の部分の結晶よりも粒径の大きい結晶が存在する半導体装置を得ることができる。パターンは、半導体薄膜に接して設けることができる。また、パターン直上又は直下に位置する半導体薄膜の結晶粒径が、パターン周辺の半導体薄膜の結晶粒径よりも小さい半導体装置を得ることができる。
【００７６】
以上の半導体装置は、例えば、上述した半導体装置の製造方法によって製造することができる。また、例えば、上述した半導体装置の製造方法によって、次に示すような半導体装置を製造することができる。
・基板上に半導体層が形成された薄膜トランジスタを備えており、前記半導体層内に、チャネル領域と、該チャネル領域の両側に位置する高濃度不純物領域と、前記チャネル領域及び高濃度不純物領域間に位置し、前記高濃度不純物領域よりも不純物濃度が低いＬＤＤ領域又は不純物を含まないオフセット領域とを有し、チャネル領域とＬＤＤ領域又はオフセット領域との境界近傍の結晶粒径が、他の領域の結晶粒径より大きいことを特徴とする半導体装置
・基板上に半導体層が形成された薄膜トランジスタを備えており、前記半導体層内に、チャネル領域と、該チャネル領域の両側に位置する高濃度不純物領域とを有し、チャネル領域と高濃度不純物領域との境界近傍の結晶粒径が、他の領域の結晶粒径より大きいことを特徴とする半導体装置
・基板上に半導体層が形成された薄膜トランジスタを備えており、前記半導体層内に、チャネル領域と、該チャネル領域の両側に位置する高濃度不純物領域と、前記チャネル領域及び高濃度不純物領域間に位置し、前記高濃度不純物領域よりも不純物濃度が低いＬＤＤ領域又は不純物を含まないオフセット領域とを有し、ソース領域の結晶粒径とＬＤＤ領域又はオフセット領域の結晶粒径とが異なるか、又は、ソース領域の結晶粒径とドレイン領域の結晶粒径とが異なる（例えば、ソース領域の結晶粒径よりもドレイン領域の結晶粒径が小さい）半導体装置
・基板上に半導体層が形成された薄膜トランジスタを備えており、半導体層の１つのチャネル領域内に１本の粒界が存在する半導体装置
また、本発明の更に他の半導体装置は、前記薄膜トランジスタが、多結晶の半導体薄膜からなる半導体層と、非晶質の半導体薄膜からなる所定形状のパターンとを有することを特徴とする。
【００７７】
この半導体装置によれば、製造する際において、所定形状のパターンをフォト工程におけるアライメントキーとして利用可能であるという効果が生じる。多結晶の半導体薄膜と非晶質の半導体薄膜とは、同一の層を構成することが好ましい。
【００７８】
また、上述した各半導体装置は、例えば、複数の薄膜トランジスタを含む半導体装置を介して電圧が供給されることにより、各画素が動作する液晶表示装置やＥＬ表示装置などの表示装置とすることができる。この場合には、画像の点欠陥や線欠陥が現れるまでの寿命を改善することができ、精細度及び画面輝度の一様性を高め、歩留まり及び信頼性を向上させることができる。ＥＬ表示装置は、ＴＦＴを用いてＥＬの画素及び駆動回路を、上述したＴＦＴを用いて作製し、駆動、表示することが可能であり、無機ＥＬディスプレイおよび有機ＥＬディスプレイの双方を含む。
【００７９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００８０】
（実施の形態１）
（半導体薄膜）
まず、半導体薄膜の製造方法について説明する。本実施形態及び以下の実施形態における製造方法は、ＧａＡｓ、Ｇｅ、ＳｉＧｅ、ＳｉＧｅＣ等の半導体薄膜に関しても同様に行うことができるが、現在一般的に用いられているシリコン（Ｓｉ）を中心に説明する。
【００８１】
図１に示すように、基板１上に、基板１からの不純物の拡散を防ぐ目的で、たとえばＴＥＯＳ−ＣＶＤ法により膜厚３００ｎｍのＳｉＯ2下地膜２を成膜する。なお、この下地膜２の膜厚は３００ｎｍに限らず、種々の設定が可能である。基板１として、本実施の形態では、ガラスを使用したが、プラスチックやフィルムを使用することも可能である。下地膜２としては、窒化シリコン膜なども使用することができる。ＳｉＯ2膜、窒化シリコン膜の膜厚は２００ｎｍ以上であれば問題ない。膜厚が２００ｎｍ未満の場合は、ガラス基板１からの不純物がシリコン層９に拡散し、ＴＦＴ特性のＶｔシフト等の問題が発生するおそれがある。
【００８２】
次に、プラズマＣＶＤ法により、下地膜２上に非晶質シリコン膜３を成膜する。なお、この非晶質シリコン膜３の成膜にあたっては、減圧ＣＶＤ法やスパッタを用いても良い。非晶質シリコン膜３の膜厚は、通常３０ｎｍ〜９０ｎｍとすることが好ましい。本実施の形態では５０ｎｍとした。
【００８３】
ついで、作製された非晶質シリコン膜３中の水素を除去するため、脱水素工程として、４５０℃で１時間の熱処理を行なう。なお、スパッタ等のように非晶質シリコン膜３中に水素が含まれない方法、あるいは、含有する水素の量が少ない成膜方法を用いた場合は、脱水素処理は必要でない。
【００８４】
次に、図２に示すように、レーザアニール装置（ＥＬＡ装置）６により予備照射を行う。本実施の形態ではＸｅＣｌパルスレーザ（波長３０８ｎｍ）を用いて、ステージ（図示せず）上の基板を移動させながら、１ヶ所に対して１０回（１０パルス）レーザ光を照射した。尚、基板を移動させる代わりに、基板を固定してレーザ光の光学系を移動させながら照射しても良い。
【００８５】
結晶化に用いるレーザは、シリコン膜へ吸収されて、熱を発生する必要があるので、波長が５００ｎｍ以下の短いレーザが要求され、より短波長になるほど、吸収効率にすぐれるので好ましい。本発明では、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ）を用いて結晶化工程を行なったが、波長が５００ｎｍ以下のレーザであればよく、たとえばＡｒＦ、ＫｒＦ等のエキシマレーザーやＡｒレーザー等でも良い。また、パルスレーザを用いて説明したが、連続発振（ＣＷ）のレーザでもよい。この場合、以下の説明中のパルス数を、照射時間に対応させればよい。
【００８６】
非晶質シリコン膜３に対してレーザ光７を照射する場合、室温において約１６０ｍＪ／ｃｍ2以上のエネルギー密度で照射することにより結晶化が起こり、矢示方向に順次多結晶シリコン膜１１が形成される。エネルギー密度を算出するためには、照射面積を求めることが必要であるが、本明細書においては、レーザ強度の分布を測定し、最高強度の２分の１の強度となる位置を結んで囲まれた領域の面積を、照射面積としている。
【００８７】
この予備照射工程では、特に膜質の高い多結晶シリコン膜１１は必要でなく、また、逆に粒径が細かい方が、後の大粒径シリコン膜を形成する工程で結晶欠陥が生じにくいので、例えば、１７０〜２８０ｍＪ／ｃｍ2の比較的弱めのレーザ強度を用いて、非晶質シリコン膜３を結晶化させる。本実施形態では、２５０ｍＪ／ｃｍ2で照射し、図３に示すような、粒径が３０ｎｍ以下の多結晶シリコン膜１１を得た。
【００８８】
次に、パターン形成用マスクを用いて、図８（ａ）に示すように、多結晶シリコン膜１１上に放熱層４及びアライメントキー５を形成する。本実施形態では、蒸着により成膜したが、その他にスパッタ等の手段を適用可能である。
【００８９】
放熱層４は、多結晶シリコン膜１１よりも熱伝導率の高い物質であり、Ａｌ、Ｔｉ、Ｎｉ、Ｃｒ、Ｔｉ、Ｍｏ、Ｗ、Ｃｕ、Ａｕ、Ａｇ、Ｐｔ、Ｔａ、Ｉｎ等のほぼすべての金属又はその合金が適している。また、熱伝導率が高ければＩＴＯ（ＩｎＴｉＯ）等の金属酸化物であってもよい。これについては、以下の実施形態においても同様である。本実施形態では、モリブデンタングステン合金（ＭｏＷ）により放熱層４及びアライメントキー５を形成した。また、この放熱層４の形状は、本実施形態においては平面視において矩形状としたが、三角形状、円状、楕円状などとすることもできる。
【００９０】
ついで、再びレーザアニール装置（ＥＬＡ装置）を用いて、図５（ａ）に示すように本照射工程を行う。本照射工程におけるレーザ光７の照射強度の下限は、上述した予備照射工程の照射強度よりも大きな値である。また、照射強度の上限は、多結晶シリコン層１１の変質や蒸発が開始するまでの値である。具体的には、レーザ光７の強度範囲は２８０ｍＪ／ｃｍ2から４２０ｍＪ／ｃｍ2であり、本実施の形態では３８０ｍＪ／ｃｍ2とした。更に、この上限値及び下限値は、シリコン膜３の膜厚にほぼ比例することが好ましく、Taをシリコン膜３の膜厚（ｎｍ）、Elをレーザ光強度密度（ｍＪ／ｃｍ2）として、3.78Ta+138≦El≦4.54Ta+153の関係を満たす範囲が好ましい。
【００９１】
レーザ光７の１ヶ所への照射回数は、多くなるほど照射強度が安定化され、結晶粒径や膜質が均一になるため、後にＴＦＴを形成した場合の特性が安定する。一方、照射に時間がかかり、生産性が悪化する。したがって、このような観点からの好ましい１ヶ所あたりの照射回数は、１０回から３０回程度である。本実施形態においては、基板を適当なピッチで移動させながら、１ヶ所に２０回行った。尚、１ヶ所への照射回数を１００回以上にすると、２０回の場合と比較して、ＴＦＴを製造した場合の移動度が約１．５倍に向上する。
【００９２】
この本照射工程により、予備照射工程で多結晶となったシリコン膜１１は再び溶融する。溶融したシリコン膜１１における放熱層４の近傍では、シリコン膜１１よりも熱伝導率が高い放熱層４に向けて矢印１２の方向に熱が移動するため、急速に冷却される。この冷却速度は、放熱層４から遠ざかるにつれて遅くなるため、図５（ｂ）に示すように、所定時間の経過後に放熱層４の近傍で温度勾配が生じ、この温度勾配が生じる部分で、低温側から高温側に向けて結晶化が行われる。この結果、図６に示すように、放熱層４の近傍におけるシリコン膜１１に、粒径の大きい大粒径結晶１４が形成され、放熱層４から離れた部分では、それよりも粒径が小さい小粒径結晶１５が形成される。また、放熱層４の下方領域１３は、放熱層４がマスクとなって照射されないので溶融されず、予備照射工程で結晶化された状態のまま維持される。
【００９３】
大粒径結晶１４の平面形状を図７に示す。この結晶粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向、即ち、温度勾配が生じた方向の粒径ａが１μｍであり、幅方向、即ち、平面上で長さ方向に直交する方向の粒径ｂが０．５μｍであった。この粒径は、各方向における粒界間の最大距離により示している。また、粒内に大きな欠陥はなかった。大粒径結晶１４の周辺における小粒径結晶１５についても同様に結晶粒径を調べたところ、粒径が１００ｎｍ以下であり、従来の照射工程で得られる多結晶シリコン膜の粒径と同程度であった。このように、本照射工程においては、放熱層４の近傍、即ち、予め定められた位置において、シリコン膜の結晶粒径を選択的に大きくして、膜質を向上させることが可能である。
【００９４】
次に、放熱層４の除去工程を行う。図８（ａ）に示すように、多結晶シリコン膜１１上には、放熱層４と共にアライメントキー５が形成されているため、まず、アライメントキー５にレジストなどの保護膜１６を塗布し、乾燥固化させる（図８（ｂ））。そして、ドライエッチング又はウェットエッチングを行い、放熱層４を除去する。（図８（ｃ））。最後に、保護膜１６を剥離液で除去する（図８（ｄ））。これにより、アライメントキー５が残った状態で、放熱層４が除去され、半導体薄膜が完成する。多結晶シリコン膜１１には、多数のダングリングボンドが形成されているので、水素プラズマ中で、例えば４５０℃で２時間放置することにより、シリコン原子のダングリングボンドを水素原子により終端する。水素含有濃度は、例えば２×１０20ａｔｏｍ・ｃｍ-3程度である。
【００９５】
本実施形態における半導体薄膜の製造においては、放熱層４の形状を平面視矩形状としているが、平面視三角形状とすることも好ましい。放熱層４をこのような形状とすることにより、本照射工程後に放熱層４の頂点から結晶の成長が開始され、図９に示すように、大粒径結晶１４の平面形状は略扇形状となる。この場合には、結晶成長の起点が点として明確になるので、後述するＴＦＴの製造工程において、大粒径結晶とＴＦＴとの位置合わせが容易になる。
【００９６】
（半導体装置）
次に、半導体装置を構成する薄膜トランジスタ（ＴＦＴ）を製造する方法について説明する。まず、図１０（ａ）に示すように、上述した製造方法により得られた半導体薄膜を用いて、大粒径結晶１４を有する多結晶シリコン膜１１に対して、アライメントキー５を用いてフォト工程及びエッチング工程を行い、島状にパターニングした後、酸化シリコンからなるゲート絶縁膜１９を成膜する。アライメントキー５は、以下のフォト工程においても、マスクの位置合わせのために使用する。ゲート絶縁膜１９は、ＳｉＯ2の膜を、例えばＴＥＯＳを用いたプラズマＣＶＤにより形成することができ、必要な膜厚は、例えば１００ｎｍである。形成方法としては、例えば、減圧ＣＶＤ、リモートプラズマＣＶＤ、常圧ＣＶＤ、ＥＣＲ−ＣＶＤなどを用いることも可能である。また、高圧酸化やプラズマ酸化なども可能である。
【００９７】
次に、図１０（ｂ）に示すように、ゲート絶縁膜１９上にゲート電極２０を形成する。ゲート電極２０は、例えば、モリブデン・タングステン合金膜をスパッタリングにより成膜した後、ゲート電極用のフォトマスクを用いてフォト工程を行い、エッチングにより所定の形状にパターニングすることで形成される。ゲート電極の材料としては、その他に、高純度Ａｌ、又は、ＡｌにＳｉ、Ｃｕ、Ｔａ、Ｓｃ、Ｚｒなどの少なくとも１種を添加したＡｌ系材料を使用することもできる。
【００９８】
フォト工程において使用するマスク（図示せず）は、アライメントキー５により位置合わせが可能であり、ゲート電極２０を、多結晶シリコン膜１１の大粒径結晶１４の近傍、より詳しくは、ゲート電極２０のドレイン側（図の右側）の端部が大粒径結晶１４の中央に位置するように形成する。
【００９９】
ついで、図１０（ｃ）に示すように、イオンドーピング工程を行う。まず、イオンドーピング装置により、ゲート電極２０をマスクとして、シリコン膜１１にリンを低濃度で注入する。これにより、シリコン膜１１におけるゲート電極２０の直下の部分は、チャネル領域２２となる。不純物としては、リン以外に、アクセプタとなるボロンや砒素など、ドナーとしてリン以外のアルミニウム等を選択的に用いることによりＰチャンネル及びＮチャンネルトランジスタを選択的に作成することができ、ＣＭＯＳ回路を基板上につくり込むことも可能である。
【０１００】
次に、フォト工程により、ゲート電極２０及びその両端から２μｍの範囲にレジストパターンを形成した後、このレジストパターンをマスクとして、イオンドーピング装置により高濃度のリンを注入する。この結果、シリコン膜１１におけるチャネル領域２２の両側で、レジストパターンにより覆われていない部分に高濃度不純物領域が形成される。この高濃度不純物領域は、それぞれソース領域２４及びドレイン領域１７となる。また、チャネル領域２２と高濃度不純物領域１７，２４との間は、高濃度不純物領域よりも不純物濃度が低いＬＤＤ領域１８ａ，１８ｂとなる。
【０１０１】
この後、レジストパターンを除去する。注入した不純物は、熱処理などにより活性化させる。注入されたイオンの活性化については、同時に注入された水素による自己活性化が生じるため、アニールのような工程を付加しないことも可能であるが、より確実な活性化を図るためには、４００℃以上のアニール、エキシマレーザ照射、ＲＴＡ（Rapid Thermal Anneal）などにより局所的な加熱を行っても良い。
【０１０２】
次に、図１０（ｄ）に示すように、酸化シリコンからなる層間絶縁膜２１を全体に成膜する。層間絶縁膜２１としては、ＳｉＯ2の膜を、例えばＴＥＯＳを用いたプラズマＣＶＤにより形成することができるが、他の方法、例えば、ＡＰ−ＣＶＤ（Atmospheric Pressure CVD）法 、ＬＴＯ(Low Temperature Oxide)、ＥＣＲ−ＣＶＤなどによりＳｉＯ2 膜を形成して行っても良いことは言うまでもない。また、層間絶縁膜２１の材料として、例えば、窒化シリコン、酸化タンタル、酸化アルミニウム等を用いることができ、これらの材料からなる薄膜の積層構造をとっても良い。
【０１０３】
そして、エッチングにより、層間絶縁膜２１およびゲート絶縁膜１９に、多結晶シリコン膜１１のソース領域２４及びドレイン領域１７に達するコンタクトホールを開口する。この後、このコンタクトホールに、チタン膜やアルミニウム・ジルコニウム合金膜などをスパッタリングし、エッチングにより所定の形状にパターニングして、ソース電極２３ａおよびドレイン電極２３ｂを形成する。ソースおよびドレイン電極２３ａ，２３ｂの材料としては、アルミニウム・ジルコニウム合金膜以外に、例えば、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）等の金属またはそれらの合金を用いても良く、不純物を多量に含むポリ−Ｓｉであっても良い。或いは、ポリ−ＳｉＧｅ合金やＩＴＯ等の透明導電層などを用いても良い。
【０１０４】
以上のプロセスにより、図１１（ａ）に示すｎ型のＴＦＴ４０が完成する。ｐ型ＴＦＴが必要な場合には、リンを注入する代わりに、Ｂドーピング工程を行えばよい。
【０１０５】
本実施形態におけるＴＦＴは、アライメントキー５を用いて、ゲート電極２０のドレイン側の端部が大粒径結晶１４の中央に位置するようにゲート電極２０が形成されているため、図１１に示すように、ドレイン側のＬＤＤ領域１８ｂとチャネル領域２２との境界から両側に０．５μｍの領域（図の網線で示す領域）が単結晶であり、結晶粒界Ｂが存在しない。したがって、ホットキャリア生成によるＴＦＴの劣化を防止することができ、信頼性の向上を図ることができる。また、半導体薄膜の製造において、放熱層４をドレイン領域１７の近傍だけでなくソース領域２４の近傍にも形成することにより、ＴＦＴ４０のソース側のＬＤＤ領域１８ａとチャネル領域２２との境界近傍（例えば、両側に０．５μm）にも結晶粒界Ｂが存在しないようにすることができ、これによって特性及び信頼性をより向上させることができる。
【０１０６】
本実施形態におけるＴＦＴ４０の移動度を測定したところ１８０ｃｍ2／Ｖ・ｓであり、放熱層４を形成せずに製造した半導体薄膜を用いて得られた従来のＴＦＴの移動度が１００ｃｍ2／Ｖ・ｓであるのに比べて大幅に向上した。また、ソース・ドレイン間に５Ｖの電圧をかけ、５００ｋＨｚ１５００時間、ゲート電圧のＯＮ、ＯＦＦを繰返すことにより、多数回のスイッチング動作での信頼性試験を行ったところ、上記従来のＴＦＴでは、移動度が初期値から５０％程度まで低下したのに対し、本実施形態のＴＦＴ４０では移動度が初期値の８５％以上であり、スイッチングによる劣化が減少した。この信頼性試験は、以下の実施形態においても同様の条件で行った。
【０１０７】
（液晶表示装置）
次に、上述した方法により得られたＴＦＴを用いる液晶表示装置について説明する。図１２に示すように、この液晶表示装置５０は、互いに対向するように配置されたＴＦＴアレイ基板１及び対向基板３１を有している。
【０１０８】
ＴＦＴアレイ基板１は、上面側（対向基板３１側）に複数のＴＦＴ４０がマトリックス状に整列配置されており、ＴＦＴ４０の周辺には駆動回路４２，４４が形成されている。また、対向基板３１は、絶縁基板であるガラス基板（例えば、コーニング社の品番１７３７）であり、下面側（ＴＦＴアレイ基板１側）に、カラーフィルタ３２及び透明電極３３が設けられている。ＴＦＴアレイ基板１及び対向基板３１の間には、ポリイミドなどの配向膜間に液晶が封入された液晶部３５を有している。更に、ＴＦＴアレイ基板１及び対向基板３１は、対向する面とは反対側の面に、それぞれ偏光板３７，３９が貼り付けられている。
【０１０９】
上述したＴＦＴアレイ基板における画素領域５６の１つを、図１３に拡大して示す。ＴＦＴアレイ基板上には、走査線５２及びデータ線５４がマトリックス状に配置されており、各交差部の近傍にＴＦＴ４０が配置されている。ＴＦＴ４０のソース電極２３ａはデータ線５４に接続されており、ドレイン電極２３ｂは透明電極である画素電極５８に接続されている。また、ゲート電極２０は、走査線５２に接続されている。
【０１１０】
このように構成された液晶表示装置５０は、ＴＦＴアレイの高特性化と劣化の減少により、液晶表示装置の駆動回路の不良率が減少し、画面輝度ムラ等の不具合が減少した。具体的には、上記従来のＴＦＴを用いた液晶表示装置における駆動回路の不良率が１５％であったのに対し、本実施形態の液晶表示装置５０では不良率が７％に減少した、また、画面輝度ムラ不良率が従来は７％であったのに対し、本実施形態の液晶表示装置５０では、３％まで減少した。
【０１１１】
（ＥＬ表示装置）
次に、上述した方法により得られたＴＦＴを用いるＥＬ表示装置について説明する。このＥＬ表示装置は、ＴＦＴアレイ基板を備えており、ＴＦＴアレイ基板は、各画素領域に、スイッチング用ＴＦＴ、駆動用ＴＦＴ及びＥＬ素子が配置されている。
【０１１２】
ＥＬ素子６０は、図１４に示すように、ＩＴＯなどの透明電極からなる陽極６１、発光層６２、正孔注入層６３及びＡｌＬｉなどの陰極６４を多結晶シリコン膜１１上に積層することにより形成されている。陰極６４の下面側（基板１側）には、アルミニウムキノリノール錯体層６５が形成されている。各陽極６１間は、樹脂ブラックレジストにより埋められ、フォトリソグラフィにより光遮断層６６が形成されている。発光層６２は、例えばインクジェットプリント装置を用いて赤、緑、青の発光材料をパターニング塗布することにより形成される。また、正孔注入層６３は、例えばポリビニルカルバゾールを真空蒸着することにより形成される。
【０１１３】
ＥＬ素子６０の材料として、本実施形態ではポリジアルキルフルオレン誘導体を用いたが、他の有機材料、例えば、他のポリフルオレン系材料やポリフェニルビニレン系の材料でも良いし、無機材料でも使用可能である。また、ＥＬ素子６０の製造方法は、スピンコートなどの塗布方法、蒸着、インクジェットによる吐出形成など、使用材料に応じて適宜決定すればよい。
【０１１４】
このＥＬ表示装置の回路図を図１５に示す。スイッチング用ＴＦＴ７１のゲート電極はゲート信号線７２に接続されており、ドレイン電極はドレイン信号線７３に接続されており、ソース電極は駆動用ＴＦＴ７４のゲート電極に接続されている。また、駆動用ＴＦＴ７４のソース電極はＥＬ素子６０の陽極に接続されており、ドレイン電極は電源線７６に接続されている。符号７５は、コンデンサである。
【０１１５】
駆動回路７７によってゲート信号線７２に与えたパルス信号がスイッチング用ＴＦＴ７１のゲート電極に印加されると、スイッチング用ＴＦＴ７１がＯＮ状態となり、駆動回路７８によってドレイン信号線７３に与えたドレイン信号が駆動用ＴＦＴ７４のゲート電極に与えられる。これにより、駆動用ＴＦＴ７４がＯＮ状態となり、電源線７６からＥＬ素子６０に電流が供給され、ＥＬ素子６０が発光する。
【０１１６】
このように構成されたＥＬ表示装置は、ＴＦＴアレイの高特性化と劣化の減少により、画面輝度ムラや画質不良等の不具合が減少した。具体的には、従来のＴＦＴを用いた場合には画面輝度ムラ不良率が８％であったのに対し、本実施形態のＥＬ表示装置では、２％まで減少した。また、長時間あるいは多数回のスイッチングを行った場合のＴＦＴ特性劣化が画質不良となっていたが、従来の不良率１５％から５％に減少した。
【０１１７】
（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施形態及び以下の実施形態において、実施の形態１で説明した構成部分と同一の機能を有するものには図中に同一の符号を付し、実施の形態１と重複する内容については繰り返しの説明を省略する。
【０１１８】
実施の形態２における半導体薄膜の製造方法は、実施の形態１における半導体薄膜の製造方法において、本照射工程におけるレーザ光７の照射回数を変えたものである。即ち、実施の形態１においては基板上の所定範囲に対してレーザ光７を複数回数照射するのに対し、本実施形態においては、全基板面を一度に照射可能に整形されたレーザ光により、基板上の所定範囲に対して１回（１パルス）のみ照射した。レーザ光７の好ましい強度範囲は、実施の形態１と同様とした。
【０１１９】
こうして得られた半導体薄膜の大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、平面視において長さ方向の粒径ａは１．６μmであり、幅方向の粒径ｂは０．５μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。このように、結晶粒径がより大きいシリコン薄膜を得るという観点からは、本照射工程において、基板上の１ヶ所に１パルスのみを照射することも好ましい。
【０１２０】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。半導体装置を構成するＴＦＴの製造においては、大粒径結晶の粒径が１．６μｍであるので、ゲート電極のドレイン側の端が、大粒径結晶の中央、即ち、結晶粒界から０．８μｍに位置するように、アライメントキーによるマスクの位置合わせを行う。この結果、ドレイン側のＬＤＤ領域１８ｂとチャネル領域２２との境界から両側に０．８μｍの領域が単結晶となり、結晶粒界が存在しない状態となる。
【０１２１】
こうして得られたＴＦＴは、移動度が１８０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９５％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が３％、画面輝度ムラ不良率が０．８％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が１％であり、画質不良率が２％であり、いずれも従来のＥＬ表示装置に比べて良好であった。
【０１２２】
（実施の形態３）
次に、本発明の実施の形態３について説明する。実施の形態３における半導体薄膜の製造方法は、実施の形態１における半導体薄膜の製造方法において、予備照射工程を行わずに、前記放熱層４及びアライメントキー５を形成する工程を行うものであり、更に、この放熱層４及びアライメントキー５を形成する工程を、リフトオフにより行うものである。
【０１２３】
即ち、脱水素処理を行った非晶質シリコン膜３上に、フォトリソグラフィにより、放熱層及びアライメントキーとなる部分以外をレジストで覆うレジストパターンＲを形成する（図１６（ａ））。ついで、蒸着によりＭｏＷ膜Ｍを成膜した後（図１６（ｂ））、レジスト剥離液によりレジストＲ及びレジスト上のＭｏＷ膜Ｍを除去することにより、放熱層４及びアライメントキー５が形成される（図１６（ｃ））。
【０１２４】
次に、本照射工程を行い、多結晶シリコン膜を形成する。この本照射工程におけるレーザ光７の強度範囲は、実施の形態１における本照射工程と同じであることが好ましく、本実施形態では３８０ｍＪ／ｃｍ2とした。また、基板上の１ヶ所に対する照射回数は、８回（８パルス）とした。これにより、放熱層４の周囲に大粒径結晶が形成される（図６参照）。この後は、実施の形態１と同様にして、放熱層４を除去する。
【０１２５】
本実施形態においては、実施の形態１のように予備照射工程を行っていないため、放熱層４が形成されていた箇所の下方領域は、非晶質シリコンとなっている。したがって、この領域を結晶化するため、レーザアニール装置（ＥＬＡ装置）により付加照射工程を行う。放熱層４が形成されていた領域には特に膜質の高いものは要求されないため、付加照射工程におけるレーザ光の強度は、本照射工程におけるレーザ光強度よりも小さくて十分である。また、あまり強い強度のレーザ光を照射すると、本照射工程において形成された大粒径のシリコン結晶１４に欠陥を生じるため、好ましくない。したがって、レーザ光強度は、実施の形態１における予備照射工程と同じ範囲が好ましく、本実施形態では２５０ｍＪ／ｃｍ2とした。また、基板上の１ヶ所に対する照射回数は１０回とした。尚、この照射回数は種々の設定が可能である。これによって、放熱層４が形成されていた領域には、粒径が３０ｎｍ以下の小粒径の多結晶シリコンが形成される。
【０１２６】
こうして得られた半導体薄膜の大粒径シリコン結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、約２μmであった。また、粒内に大きな欠陥はなかった。更に、１００個の大粒径結晶１４について粒径のばらつきを調べたところ、２μm±０．４μmであり、実施の形態１の本照射工程において、レーザ光を複数パルスで照射する代わりに単パルスで照射した場合が１．６μm±０．８μmであるのに比べて、ばらつきが少なかった。
【０１２７】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。本実施形態の半導体装置を構成するＴＦＴの製造においては、実施の形態１のイオンドーピング工程において、ＬＤＤ領域を形成する代わりに、次のようにしてオフセット領域を形成する。
まず、フォトリソグラフィーで、ゲート電極２０とその両端から２μｍの上にレジストのパターンを形成する。次にイオンドーピング装置により、前記レジストをマスクとして高濃度のリンを注入する。この結果、図１７に示すように、ゲート金属２０の下方がチャネル領域２２となり、チャネル領域２２の両端から２μｍの領域は、オフセット領域１８ｃ，１８ｄが形成される。また、レジストパターンにより覆われていない部分に、高濃度不純物領域が形成される。この高濃度不純物領域は、それぞれソース領域２４及びドレイン領域１７となる。後は、実施の形態１と同様にして、半導体装置を製造する。
【０１２８】
また、大粒径結晶の粒径が２μｍであるので、ゲート電極２０のドレイン側の端が、大粒径結晶の中央、即ち、粒界から１μｍに位置するように、アライメントキー５によるマスクの位置合わせを行う。この結果、ドレイン側のオフセット領域１８ｄとチャネル領域２２との境界から両側に１μｍの領域が単結晶であり、結晶粒界が存在しないＴＦＴとなる。
【０１２９】
こうして得られたＴＦＴは、移動度が２００ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９５％以上あり、いずれも従来のＴＦＴに比べて良好であった。
また、液晶表示装置については、駆動回路の不良率が２．５％、画面輝度ムラ不良率が０．６％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．７％であり、画質不良率が１．２％であり、いずれも従来のＥＬ表示装置に比べて良好であった。
【０１３０】
（実施の形態４）
次に、本発明の実施の形態４について説明する。実施の形態４における半導体薄膜の製造方法は、実施の形態３における半導体薄膜の製造方法と同様、予備照射工程を行わずに前記放熱層４及びアライメントキー５を形成する工程を行うものであり、更に、この放熱層４及びアライメントキー５を形成する工程を、フォト工程及びエッチング工程により行うものである。
【０１３１】
即ち、脱水素処理を行った非晶質シリコン膜３上に、蒸着又はスパッタリングにより、シリコン膜よりも熱伝導率が高く、かつ、レーザ光を透過する物質として、ＩｎＴｉＯ（ＩＴＯ）膜を成膜する。ついで、フォト工程及びエッチング工程により、所定形状のＩＴＯパターンからなる放熱層４及びアライメントキー５を形成する（図４参照）。
【０１３２】
次に、本照射工程を行い、多結晶シリコン膜を形成する。本実施形態においては、レーザ光７の強度を３６０ｍＪ／ｃｍ2とし、基板上の１ヶ所に対する照射回数を、３００回（３００パルス）とした。これにより、放熱層４の周囲に大粒径結晶１４が形成される（図６、図７参照）。この後は、実施の形態１と同様にして、放熱層４を除去する。
【０１３３】
本実施形態においては、実施の形態３と同様に予備照射工程を行っていないが、放熱層４が光透過性を有する物質であるＩＴＯにより形成されているため、本照射工程により、放熱層４下方のシリコン膜も結晶化されている。したがって、実施の形態３のように付加照射工程を必要とせず、製造工程の短縮化を図ることができる。
【０１３４】
こうして得られた半導体薄膜の大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが４μmであり、幅方向の粒径ｂが０．５μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。更に、１００個の大粒径結晶１４について粒径のばらつきを調べたところ、４μm±０．４μmであり、実施の形態１の本照射工程において、レーザ光を単パルスで照射した場合が１．６μm±０．８μmであるのに比べて、ばらつきが少なかった。
【０１３５】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。半導体装置を構成するＴＦＴの製造においては、本実施形態では、ゲート電極２０が大粒径結晶１４の中央に位置するように、アライメントキー５によるゲート形成用マスクの位置合わせを行った。即ち、大粒径結晶１４の長さ方向の粒径が４μｍであるので、ゲート電極２０のソース−ドレイン方向の長さを２．５μｍとすることにより、ゲート電極２０のドレイン側の端が、粒界から０．８μｍに位置するようにした。そして、これに合わせてゲート電極２０の下方におけるチャネル領域のチャネル長を２．５μｍとし、チャネル領域２２両側のＬＤＤ領域１８ａ，１８ｂのＬＤＤ長を０．８μｍとすることで、チャネル領域２２及びＬＤＤ領域１８ａ，１８ｂが連続した単結晶、即ち、結晶粒界が存在しない状態となるようにした（図１１参照）。
【０１３６】
こうして得られたＴＦＴは、移動度が３２０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９７％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が１．５％、画面輝度ムラ不良率が０．４％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．５％であり、画質不良率が１．２％であり、いずれも従来のＥＬ表示装置に比べて良好であった。
【０１３７】
（実施の形態５）
次に、本発明の実施の形態５について説明する。実施の形態５における半導体薄膜の製造方法は、実施の形態１における半導体薄膜の製造方法において、放熱層４及びアライメントキー５を、パターン形成用マスクを用いた蒸着によって行う代わりに、フォト工程及びエッチング工程により行うものである。
【０１３８】
即ち、予備照射工程により形成された多結晶シリコン膜上に、蒸着又はスパッタリングにより、シリコン膜よりも熱伝導率が高い物質として、ＭｏＷ膜を成膜する。ついで、フォト工程及びエッチング工程により、所定形状のＭｏＷのパターンからなる放熱層４及びアライメントキー５形成する（図８（ａ）参照）。
次に、本照射工程を行い、多結晶シリコン膜１１を形成する。本実施形態においては、レーザ光７の強度を３６０ｍＪ／ｃｍ2とし、基板上の１ヶ所に対する照射回数を、３００回（３００パルス）とした。これにより、放熱層４の周囲に大粒径結晶１４が形成される。この後は、実施の形態１と同様にして、放熱層４を除去する。
【０１３９】
こうして得られた半導体薄膜の大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが４μmであり、幅方向の粒径ｂが０．５μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。
【０１４０】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。本実施形態の半導体装置を構成するＴＦＴの製造においては、実施の形態１のイオンドーピング工程において、ＬＤＤ領域を形成する代わりに、実施の形態３と同様にして、オフセット領域を形成する（図１７参照）。
【０１４１】
本実施形態では、ゲート電極２０が大粒径結晶１４の中央に位置するように、アライメントキー５によるゲート形成用マスクの位置合わせを行った。即ち、大粒径結晶１４の長さ方向の粒径が４μｍであるので、ゲート電極２０のソースードレイン方向の長さを２．５μｍとすることにより、ゲート電極２０のドレイン側の端が、粒界から０．８μｍに位置するようにした。そして、これに合わせてゲート電極２０下方のチャネル領域２２の長さを２．５μｍとし、チャネル領域２２両側のオフセット領域１８ｃ，１８ｄの長さを０．８μｍとすることで、チャネル領域２２及びオフセット領域１８ｃ，１８ｄが連続した単結晶となり、結晶粒界が存在しない状態とした。
【０１４２】
こうして得られたＴＦＴは、移動度が３１０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９７％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が２％、画面輝度ムラ不良率が０．４％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．４％であり、画質不良率が１％であり、いずれも従来のＥＬ表示装置に比べて良好であった。
【０１４３】
（実施の形態６）
次に、本発明の実施の形態６について説明する。実施の形態６における半導体薄膜の製造方法は、実施の形態１において、基板上に形成する下地膜に微小径の空孔を形成することを特徴とする。
【０１４４】
即ち、基板１を回転させながら、この基板上にＳｉ、Ｏ及び有機溶媒を主成分とするシリカを塗布する。本実施形態においては、有機溶媒としてアルコール（メタノール）を用いた。ついで、この基板１を熱処理することにより、空孔を含むＳｉＯｘの下地膜２を形成する（図１参照）。熱処理の温度は４５０℃以上６５０℃以下が適しており、空孔を小さくすると共に、基板１の反りを小さくするためには、５５０℃以上６２０℃以下がより好ましい。本実施形態においては、熱処理の温度を６００℃とした。
【０１４５】
従来の熱処理のようにシリカの固化工程を４００℃で行っていた場合、空孔の平均孔径は１０μｍ程度であったが、６００℃で固化させることにより、空孔の平均孔径は２μｍ以下に改善された。この平均孔径は、０．０１〜２μmであることが好ましく、０．０５〜０．１μmであることがより好ましい。
【０１４６】
この後は、実施の形態５と同様にして、半導体薄膜を製造した。半導体薄膜の大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが３０μmであり、幅方向の粒径ｂが０．５μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。小粒径結晶１５は、粒径が２００μm以下であった。
【０１４７】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。本実施形態の半導体装置を構成するＴＦＴの製造においては、多結晶シリコン層をパターニングするフォトマスクとして、チャネル領域、ＬＤＤ領域、ソース領域およびドレイン領域が大粒径シリコン結晶１４内に形成されるように設計されたフォトマスクを用い、ゲート電極の中央が大粒径シリコン結晶の中央となるようにした。ゲート電極のソースードレイン方向の長さは４μｍとした。これにより、チャネル長が４μｍ、ＬＤＤ長が１．５μｍ、ソース長およびドレイン長がいずれも１０μｍのｎ型ＴＦＴを得た。これらの領域は、全てが連続した単結晶となっており、結晶粒界が存在しない。
【０１４８】
こうして得られたＴＦＴは、移動度が３８０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９７％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、下地膜の空孔の平均孔径が２μｍ以下であり、従来の多孔質の下地膜に比べて空孔の平均孔径をかなり小さくしているので、不良率が大幅に低下した。
【０１４９】
液晶表示装置については、駆動回路の不良率が１．５％、画面輝度ムラ不良率が０．３％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．３％であり、画質不良率が０．７％であり、いずれも従来のＥＬ表示装置に比べて良好であった。
【０１５０】
（実施の形態７）
次に、本発明の実施の形態７について説明する。実施の形態７における半導体薄膜の製造方法は、実施の形態１において基板上に下地膜を形成した後、更に多孔質層を有する下地膜を形成することを特徴とする。
【０１５１】
即ち、実施の形態１と同様に、基板１上に、ＴＥＯＳ−ＣＶＤ法により膜厚３００ｎｍのＳｉＯ2下地膜２を成膜する。ついで、成膜用のシリコン基板をターゲットとして、シリコンが蒸発する強度でレーザ光を照射し、シリコン粒子を蒸着させるレーザアブレーションにより、下地膜２上にシリコン膜を成膜する。形成されたシリコン膜には、多量の空孔が存在する。次に、成膜されたシリコン膜を酸化させる。オゾンまたは酸素雰囲気中でプラズマを発生させることにより、レーザアブレーションで形成された空孔を含んだシリコン膜が酸化され、ＳｉＯ2膜２ａとなる（図１８参照）。このＳｉＯ2膜２ａ中には多量の空孔が含まれ、空孔の平均孔径は１μｍ以下である。空孔を有する下地膜２ａのみでは、ガラスなどの基板１からの不純物が半導体層へ拡散することを防止する役割が不十分となるが、本実施形態では、ＳｉＯ2の緻密な層からなる下地膜２、及び、多孔質層からなる下地膜２ａの２層構造にすることにより、基板１から半導体層への不純物拡散を確実に防止することができる。
【０１５２】
この後は、実施の形態５と同様にして、半導体薄膜を製造した。半導体薄膜の大粒径結晶１４の結晶粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが３０μmであり、幅方向の粒径ｂが０．５μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。小粒径結晶１５は、粒径が２００μm以下であった。
【０１５３】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。本実施形態の半導体装置を構成するＴＦＴの製造においては、実施の形態５と同様にして、チャネル長が４μｍ、ＬＤＤ長が１．５μｍ、ソース長およびドレイン長がいずれも１０μｍのｎ型ＴＦＴを得た。これらの領域は、全てが連続した単結晶となっており、結晶粒界が存在しない。
【０１５４】
こうして得られたＴＦＴは、移動度が３８０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９７％以上であり、いずれも従来のＴＦＴに比べて良好であった。
【０１５５】
液晶表示装置については、駆動回路の不良率が１．２％、画面輝度ムラ不良率が０．２％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．２％であり、画質不良率が０．５％であり、いずれも従来のＥＬ表示装置に比べて良好であった。
【０１５６】
多孔質層を有する下地膜は、ＳＯＧ（スピンオングラス）膜などの多孔質膜とすることが可能であり、大粒径のシリコン結晶が成長することを確認している。
ＳＯＧは、有機、無機を問わない。
【０１５７】
（実施の形態８）
次に、本発明の実施の形態８について説明する。実施の形態８から１２における半導体薄膜の製造方法は、実施の形態１における半導体薄膜の製造方法において、本照射工程を露光マスクを用いて行うものである。
【０１５８】
まず、実施の形態１と同様にして、基板１上に、下地膜２及び非晶質シリコン膜３を形成し（図１参照）、必要に応じて脱水素処理を行った後、次のようにして本照射工程を行う。
本実施形態においては、露光マスクとして、図１９に示すように、板状体に平面視帯状の複数のレンズ１１４が互いに平行となるように設けられた露光マスク１０５を使用する。露光マスク１０５を構成する板状体は、光透過性材料又は遮光性材料のいずれを用いても良いが、本実施形態においては光透過性を有する石英を使用した。
【０１５９】
各レンズ１１４は、図２０（ａ）に示すように、長手方向側の側面において、下側（基板１に対向する側）が側面視略円弧状の凹曲面１１４ａとなるように形成されており、レンズ１１４を透過してシリコン膜に照射される光量に傾斜的な分布を生じさせるように、基板１及び露光マスク１０５のそれぞれの設置場所を考慮してレンズ曲率が設計されている。
【０１６０】
このように構成された露光マスク１０５を基板１の近くに配置し、この露光マスク１０５を介してレーザ光７を１パルス照射した。レーザ光７の好ましい照射強度範囲は、実施の形態１における本照射工程の場合と同様であり、本実施形態では３８０ｍＪ／ｃｍ2とした。これにより、レンズ１１４を透過したレーザ光７は、図２０（ｂ）に示すように、レンズ１１４の長手方向に光量分布を生じ、シリコン膜１１の同じ方向に傾斜的な温度勾配を生じる。この結果、光量の最も少ない部分（図２０（ｂ）における２カ所）から、レンズ１１４の中心側及び周辺側のそれぞれに向けて結晶が成長し、大粒径結晶１４が形成される。大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが６μmであり、幅方向の粒径ｂが２μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。このように、本実施形態では、露光マスク１０５のレンズ１１４に対応する位置に、粒径の大きなシリコン結晶１４が形成される。また、本実施形態においては、図示していないが、露光マスク１０５にキー形成用のパターンを備えており、これによってアライメントキーを形成することができる。このキー形成用のパターンについては、後述する実施の形態１０において詳しく説明する。
【０１６１】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。本実施形態においては、上述したキー形成用のパターンにより形成されたアライメントキーを用いて、大粒径シリコン結晶の位置にＴＦＴを形成した。
【０１６２】
こうして得られたＴＦＴは、移動度が１７０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の７５％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が１１％、画面輝度ムラ不良率が５％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が５％であり、画質不良率が１１％であり、いずれも従来のＥＬ表示装置に比べて良好であった。また、ＥＬ表示装置の輝度は、電圧５Ｖの印加時において４００ｃｄ／ｍ2であり、従来の３００ｃｄ／ｍ2に比べて向上した。
【０１６３】
また、本実施形態の半導体薄膜の製造においては、上述したように、レーザ光７の照射回数を１回としているが、基板と光軸とを静止させて両者の位置関係を固定した状態で数回（数パルス）照射すること（静止照射）により、多結晶シリコン膜１１におけるシリコン結晶の欠陥が減少した。特に、１０パルス以上（より好ましくは１００パルス以上）照射することにより、シリコン結晶の欠陥の減少と共に粒径が拡大し、ＴＦＴを製造した場合の特性が向上した。また、基板と光軸との相対位置を徐々に変化させながら、レーザ光７の各照射毎の照射面積が９０％オーバーラップするように複数パルスを照射する場合（走査照射）には、上述した静止照射と比較すると結晶欠陥の減少が顕著ではなかったが、従来の走査照射に比べると、露光マスク１０５を用いた効果により結晶粒径が大きくなり、ＴＦＴ特性も向上した。
【０１６４】
また、レンズ１１４の形状は、本実施形態では、露光マスクに用いるレンズを凹レンズとしているが、凸レンズとしても、適当な光量分布を生じさせることができることは確認済みである。この点については、レンズを有する露光マスクを使用する以下の実施形態においても同様である。
【０１６５】
（実施の形態９）
次に、本発明の実施の形態９について説明する。実施の形態９における半導体薄膜の製造方法は、図２１に示すように、露光マスクとして、光を透過しない物質（例えばステンレス）からなる板に、複数の開口部１３８を形成した露光マスク１３９を使用した。各開口部１３８は、開口面積が段階的に変化するように一列に形成されており、この列が互いに平行となるように複数配置されている。即ち、この列を含む帯状領域の長手方向に沿って開口率が段階的に変化する。開口率の変化は、例えば、各開口部１３８の形状や間隔などを変えることで行っても良い。
【０１６６】
各開口部１３８の大きさは、レーザ光７の強度を３８０ｍＪ／ｃｍ2とした場合に、露光マスク１３９を介して基板１に照射される光量分布が２５０ｍＪ／ｃｍ2から３８０ｍＪ／ｃｍ2となるように設計されている。更に、露光マスク１３９には、キーパターン形成用の所定形状の開口１３７が形成されている。
【０１６７】
このように構成された露光マスク１３９を基板１の近くに配置し、実施の形態８と同様にして、半導体薄膜を製造した（図２２（ａ））。これにより、露光マスク１３９の開口１３８を通過したレーザ光７は、開口列に沿って光量分布を生じ、シリコン膜１１の同じ方向に傾斜的な温度勾配を生じる。この結果、低温部から高温部に向けて大粒径のシリコン結晶１４が形成される。大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが１０μmであり、幅方向の粒径ｂが３μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。このように、本実施形態では、露光マスク１３９の開口１３８がなす列に対応する位置に、粒径の大きなシリコン結晶１４が形成される。
【０１６８】
また、本実施形態では、露光マスク１３９にキーパターン形成用の開口１３７が形成されているため、レーザ光の照射により、この開口形状に対応した多結晶シリコン膜の領域が形成され、その周囲が非晶質シリコン膜の領域となる。したがって、多結晶シリコンと非晶質シリコンとの色の相違から、形成されたキーパターンをアライメントキー５として使用することができる。
【０１６９】
このアライメントキー５は、キー部分のみを非照射部分としてその周囲が照射されるように露光マスクを形成することで、非晶質シリコン膜からなるアライメントキーが形成されるようにしても良い。
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。半導体装置を構成するＴＦＴの製造においては、実施の形態１と同様に、アライメントキー５を用いて、大粒径シリコン結晶の位置にＴＦＴを形成した。
【０１７０】
こうして得られたＴＦＴは、移動度が２５０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の８３％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が８％、画面輝度ムラ不良率が４％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が３％であり、画質不良率が８％であり、いずれも従来のＥＬ表示装置に比べて良好であった。また、ＥＬ表示装置の輝度は、電圧５Ｖの印加時において４５０ｃｄ／ｍ2であり、従来に比べて向上した。
【０１７１】
（実施の形態１０）
次に、本発明の実施の形態１０について説明する。実施の形態１０における半導体薄膜の製造方法は、露光マスクとして、図２３に示すように、板状体に複数のレンズ２１４がアレイ状（マトリックス状）に配置された露光マスク２０５を使用する。露光マスク２０５を構成する板状体は、光透過性材料又は遮光性材料のいずれを用いても良いが、本実施形態においては光透過性を有する石英を使用した。
【０１７２】
各レンズ２１４は、図２４に示すように、下側（基板１に対向する側）に凹部が形成された凹レンズであり、凹部の内壁面が略球面状に形成されている。レンズの曲率は、レーザ光の強度を３８０ｍＪ／ｃｍ2とした場合に、露光マスクを介して基板１に照射される光量分布が、２５０ｍＪ／ｃｍ2から３８０ｍＪ／ｃｍ2の傾斜的な分布となるように設計されている。更に、露光マスク２０５の光透過性を有する領域の一部に、光透過性を有しない金属などからなるキー形成用のパターン２４０が形成されている（図２３参照）。
【０１７３】
このように構成された露光マスク２０５を基板１に近くに配置し、実施の形態８と同様にして、半導体薄膜を製造した（図２４（ａ））。これにより、露光マスク２０５のレンズ２１４を透過したレーザ光７は、図２４（ｂ）に示すように、平面視円状レンズ２１４の径方向に沿って光量分布を生じ、低温部から高温部に向けて大粒径のシリコン結晶が形成される。大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが１０μmであり、幅方向の粒径ｂが１０μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。このように、本実施形態では、実施の形態８と比較して、幅方向にも光量分布を生じるため、結晶形状が略円状となり、大粒径結晶１４の面積が拡大した。
【０１７４】
また、本実施形態では、露光マスク２０５に形成されたキー形成用のパターン２４０により、多結晶シリコン膜１１の一部に非晶質シリコンの領域が形成されるので、周囲に形成された多結晶シリコンの領域との差から、形成されたパターンをアライメントキー５として使用することができる。
【０１７５】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。半導体装置を構成するＴＦＴの製造においては、実施の形態１と同様に、アライメントキー５を用いて、大粒径結晶１４の位置にＴＦＴを形成した。本実施形態においては、露光マスク２０５のレンズ２１４の中心に対応する位置に、大粒径結晶１４の中心が略一致するため、大粒径結晶１４の形成位置がより明確且つ一定になり、アライメントキー５による大粒径結晶１４とＴＦＴとの位置合わせを、より精度良く行うことができる。
【０１７６】
こうして得られたＴＦＴは、移動度が３７０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９５％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が３％、画面輝度ムラ不良率が１％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が１％であり、画質不良率が５％であり、いずれも従来のＥＬ表示装置に比べて良好であった。また、ＥＬ表示装置の輝度は、電圧５Ｖの印加時において４７０ｃｄ／ｍ2であり、従来に比べて向上した。
【０１７７】
（実施の形態１１）
次に、本発明の実施の形態１１について説明する。実施の形態１１における半導体薄膜の製造方法は、露光マスクとして、図２５に示すように、光透過性を有する物質（例えば、石英）の板材の下側（基板に対向する側）に、複数の凹部２４２がアレイ状に配置された露光マスク２４１を使用する。各凹部２４２の内壁面は、円筒状に形成されており、マスク下面２４１ａとの間に段差２４１ｂを形成している。更に、露光マスク２４１の一部に、光透過性を有しない金属などからなるキー形成用のパターン２４０が形成されている。
【０１７８】
図２６（ａ）に示すように、このように構成された露光マスク２４１を基板１の近くに配置し、実施の形態８と同様にして、半導体薄膜を製造した。これにより、露光マスク２４１を透過したレーザ光７は、凹部２４２を形成する段差２４１ｂによって位相のずれを生じるため、図２６（ｂ）に示すように、基板上に照射される光量に分布を生じる。この光量分布は、凹部２４２の段差２４１ｂ付近に対応する位置が最も光量が弱く、凹部２４２の径方向に沿って中心側及びその反対側に向けてそれぞれ光量が増加する。凹部２４２の大きさ及び段差２４１ｂの高さは、レーザ光の強度を３８０ｍＪ／ｃｍ2とした場合に、２５０ｍＪ／ｃｍ2から３８０ｍＪ／ｃｍ2の傾斜的な分布となるように設計されている。これにより、低温部から高温部に向けて大粒径のシリコン結晶が形成される。本実施形態においては、露光マスク２４１を透過するレーザ光７に位相差分布を生じさせる方法として、露光マスク２４１の下面２４１ａに凹部２４２を形成しているが、この代わりに凸部を形成して、この部分の肉厚が周辺部よりも厚くなるように構成しても、本実施形態のように位相のずれを生じさせることができる。
【０１７９】
大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが１０μmであり、幅方向の粒径ｂが１０μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。このように、本実施形態では、実施の形態１０と同様に、幅方向にも光量分布を生じるため、結晶形状が略円状となり、大粒径結晶１４の面積が拡大した。
【０１８０】
また、本実施形態では、露光マスク２４１に形成されたキー形成用のパターン２４０により、非晶質シリコンの領域が形成されるので、周囲に形成された多結晶シリコンの領域との差から、形成されたパターンをアライメントキー５として使用することができる（図２６（ａ）参照）。
【０１８１】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。半導体装置を構成するＴＦＴの製造においては、実施の形態１と同様に、アライメントキー５を用いて、大粒径結晶の位置にＴＦＴを形成した。本実施形態においては、露光マスク２４１の凹部２４２の中心に対応する位置に、大粒径結晶１４の中心が略一致するため、大粒径結晶１４の形成位置がより明確且つ一定になり、アライメントキー５による大粒径シリコン結晶１４とＴＦＴとの位置合わせをより精度良く行うことができる。
【０１８２】
こうして得られたＴＦＴは、移動度が４１０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９７％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が２％、画面輝度ムラ不良率が０．７％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．６％であり、画質不良率が４％であり、いずれも従来のＥＬ表示装置に比べて良好であった。また、ＥＬ表示装置の輝度は、電圧５Ｖの印加時において５２０ｃｄ／ｍ2であり、従来に比べて向上した。
【０１８３】
（実施の形態１２）
次に、本発明の実施の形態１２について説明する。実施の形態１２における半導体薄膜の製造方法は、図２７に示すように、露光マスクとして、光を透過しない物質（例えばステンレス）からなる板に複数の開口部３３８を形成した露光マスク３３９を使用する。各開口部３３８は、一点を中心として周辺に向けて開口面積が段階的に増加するように放射状に配置されており、平面視略円状の光量分布形成領域３５０を形成している。即ち、光量分布形成領域３５０は、単位面積あたりの開口率が中心から周辺に向けて径方向に増加するように、各開口部３３８が配置されている。各開口部３３８の形状、間隔などは、レーザ光の強度を３８０ｍＪ／ｃｍ2とした場合に、露光マスクを介して基板に照射される光量分布が２５０ｍＪ／ｃｍ2から３８０ｍＪ／ｃｍ2の傾斜的な分布となるように設計されている。露光マスク３３９には、このような光量分布形成領域３５０が、アレイ状（マトリックス状）に複数形成されている。
【０１８４】
また、光量分布形成領域３５０以外の領域には、同面積の開口部３４０が等間隔で全体に配置されており、更に、キーパターン形成用の所定形状の開口３３７が形成されている。
【０１８５】
このように構成された露光マスク３３９を基板に近くに配置し、実施の形態８と同様にして、半導体薄膜を製造した。光量分布形成領域３５０の開口３３８を通過したレーザ光は、基板１上の光量分布形成領域３５０の中心に対応する位置から周辺に向けて径方向に増加する光量分布を生じ、傾斜的な温度勾配を生じる。この結果、低温部から高温部に向けて大粒径シリコン結晶１４が形成される。大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが１０μmであり、幅方向の粒径ｂが１０μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。このように、本実施形態では、実施の形態１０と同様に、幅方向にも光量分布を生じるため、結晶形状が略円状となり、大粒径結晶１４の面積が拡大した。また、光量分布形成領域３５０以外の領域に形成された開口部３４０を介して照射された部分は、小粒径結晶１５となった。
【０１８６】
また、本実施形態では、露光マスク３３９に形成されたキー形成用の開口３３７により、この開口３３７に対応する位置に多結晶シリコン領域が形成され、その周囲は、露光マスク３３９によって照射が遮断されて非晶質シリコン領域が形成されることから、多結晶シリコン領域と非晶質シリコン領域との色の相違から、キー形成用の開口３３７に対応するパターンをアライメントキー５として使用することができる。
【０１８７】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。半導体装置を構成するＴＦＴの製造においては、実施の形態１と同様に、アライメントキー５を用いて、大粒径結晶１４の位置にＴＦＴを形成した。本実施形態においては、露光マスクの光量分布形成領域３５０の中心に対応する位置に、大粒径結晶１４の中心が略一致するため、大粒径結晶１４の形成位置がより明確且つ一定になり、アライメントキー５による大粒径結晶１４とＴＦＴとの位置合わせをより精度良く行うことができる。
【０１８８】
こうして得られたＴＦＴは、移動度が４１０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９７％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が２％、画面輝度ムラ不良率が０．７％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．６％であり、画質不良率が４％であり、いずれも従来のＥＬ表示装置に比べて良好であった。また、ＥＬ表示装置の輝度は、電圧５Ｖの印加時において５２０ｃｄ／ｍ2であり、従来に比べて向上した。
【０１８９】
（実施の形態１３）
次に、本発明の実施の形態１３について説明する。実施の形態１３における半導体薄膜の製造方法は、図２８（ａ）に示すように、まず、基板１上にアライメントキー５を形成してから、基板１及びアライメントキー５上に窒化膜や酸化膜などの絶縁性下地膜２を形成し、この下地膜２上に非晶質シリコン膜３を形成する。このアライメントキー５は、非晶質シリコン膜３よりも熱伝導率が高い物質からなり、マスクを用いた蒸着、成膜後のエッチング、レジストパターン形成後に成膜してリフトオフする方法など、上述した各実施形態における形成方法により形成することができる。
【０１９０】
次に、非晶質シリコン膜３に対して、上記実施の形態１における本照射工程と同様の条件でレーザ光を照射する。これにより、図２８（ｂ）に示すように、アライメントキー５が放熱層として機能し、アライメントキー５の近傍に大粒径結晶１４が形成される。
【０１９１】
この後は、実施の形態１におけるＴＦＴの製造方法と同様にアライメントキー５を用いて、図２８（ｃ）に示すように、大粒径結晶１４の位置にＴＦＴ４０を形成することができる。このように、アライメントキー５を放熱層として兼用することができるので、半導体装置の製造工程の短縮化を図ることができる。
【０１９２】
下地膜２は、図２８（ｄ）に示すように、上側下地膜２ｂと下側下地膜２ｃとの２層から構成し、上側下地膜２ｂ及び下側下地膜２ｃの間にアライメントキー５が配置されるようにしても良い。この場合、上側下地膜２ｂの厚みを下側下地膜２ｃの厚みよりも薄くすることが好ましく、これによって熱伝導性を良好にすることができる。また、上側下地膜２ｂを多孔質層とし、下側下地膜２ｃをこの多孔質層よりも緻密な層としても良い。
【０１９３】
（実施の形態１４）
次に、本発明の実施の形態１４について説明する。上述した各実施形態におけるＴＦＴの構造は、一般に、コプレーナ（coplanar）構造又は正スタガ構造と呼ばれるものであるが、ボトムゲート構造又は逆スタガ構造と呼ばれるものも存在する。このような逆スタガ構造のＴＦＴは、次のようにして製造することができる。
【０１９４】
まず、基板１上にアライメントキー５を形成してから下地膜２を形成する。ついで、金属膜をスパッタリングし、アライメントキー５を用いてフォトリソグラフィを行い、ドライエッチングなどにより、所定位置にパターニングされたゲート電極２０を形成する（図２９（ａ））。ついで、ゲート絶縁膜１９をＴＥＯＳ−ＣＶＤ法などにより成膜してから、プラズマＣＶＤ法などにより、非晶質シリコン膜３を成膜し、熱処理などにより脱水素化を行う（図２９（ｂ））。
【０１９５】
この後は、実施の形態１と同様に、予備照射工程により非晶質シリコン膜３を多結晶シリコン膜１１とし、多結晶シリコン膜１１よりも熱伝導率の高い材料からなる放熱層４を、アライメントキー５を用いてゲート電極２０の近傍に形成する（図２９（ｃ））。そして、本照射工程により放熱層４の近傍に大粒径結晶を形成してから放熱層４の除去工程を行うことにより、半導体薄膜が完成する。放熱層４は、上述した各実施形態に示す他の方法によって形成することも可能であることは言うまでもない。この半導体薄膜を用いてＴＦＴを製造する方法は、実施の形態１と同様に行うことができる。また、アライメントキー５は、基板１と下地膜２との間に形成する代わりに、ゲート電極形成用の金属膜を成膜してフォト工程及びエッチング工程を行う際に、ゲート電極２０と共に同時に形成することも可能である。
【０１９６】
以上、本発明の実施の形態について具体的に説明したが、本発明が上記実施形態に限定されるものでないのは言うまでもなく、その要旨を逸脱しない範囲で種々の変更が可能である。
【０１９７】
【発明の効果】
以上の説明から明らかなように、本発明によれば、大粒径の結晶を有する多結晶半導体薄膜を提供することができる。更に、高特性でかつ高信頼性を有する半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体薄膜の製造方法において、非晶質シリコン膜が形成された基板を示す斜視図である。
【図２】 前記半導体薄膜の製造方法において使用するレーザアニール装置の概略構成図である。
【図３】 前記半導体薄膜の製造方法において、レーザ光を照射した後の状態を示す断面図である。
【図４】 前記半導体薄膜の製造方法において、非晶質シリコン膜に放熱層及びアライメントキーを形成した状態を示す断面図である。
【図５】 （ａ）前記半導体薄膜の製造方法において、本照射工程における状態を示す断面図、及び、（ｂ）本照射工程による前記シリコン膜の温度分布を示す図である。
【図６】 前記半導体薄膜の製造方法において、前記放熱層の存在により前記シリコン膜に大粒径結晶が形成された状態を示す断面図である。
【図７】 前記大粒径結晶近傍の平面図である。
【図８】 前記半導体薄膜の製造方法において、前記放熱層の除去工程を説明するための断面図である。
【図９】 前記半導体薄膜の製造方法において、前記放熱層の形状を変えた場合の前記大粒径結晶の形状を示す平面図である。
【図１０】 本発明の実施の形態１に係る半導体装置の製造方法において、半導体装置を構成するＴＦＴの製造工程を説明するための断面図である。
【図１１】 本発明の実施の形態１に係る半導体装置において、（ａ）前記大粒径結晶とＴＦＴとの位置関係を示す断面図、及び、（ｂ）平面図である。
【図１２】 本発明の実施の形態１に係る半導体装置の一例である液晶表示装置を一部切り欠いて示す概略斜視図である。
【図１３】 前記液晶表示装置の一部を示す概略平面図である。
【図１４】 本発明の実施の形態１に係る半導体装置の一例であるＥＬ表示装置のＥＬ素子を示す断面図である。
【図１５】 前記ＥＬ表示装置の一部を示す回路図である。
【図１６】 本発明の実施の形態３に係る半導体薄膜の製造方法において、放熱層及びアライメントキーを形成する工程を説明するための断面図である。
【図１７】 本発明の実施の形態３に係る半導体装置の製造方法において、半導体装置を構成するＴＦＴのオフセット領域が形成された状態を示す断面図である。
【図１８】 本発明の実施の形態７に係る半導体薄膜の製造方法において、第１の下地膜上に、多孔質層を有する第２の下地膜が形成された状態を示す断面図である。
【図１９】 本発明の実施の形態８に係る半導体薄膜の製造方法において、露光マスクを用いて本照射工程を行っている状態を示す斜視図である。
【図２０】 （ａ）第１９図に示す露光マスクを用いた本照射工程により、シリコン膜上に光量分布が生じている状態を模式的に示す断面図、及び、（ｂ）光量分布の概要を示す図である。
【図２１】 本発明の実施の形態９に係る半導体薄膜の製造方法において使用する露光マスクの平面図である。
【図２２】 （ａ）第２１図に示す露光マスクを用いた本照射工程により、シリコン膜上に光量分布が生じている状態を模式的に示す断面図、及び、（ｂ）光量分布の概要を示す図である。
【図２３】 本発明の実施の形態１０に係る半導体薄膜の製造方法において、露光マスクを用いて本照射工程を行っている状態を示す斜視図である。
【図２４】 （ａ）第１９図に示す露光マスクを用いた本照射工程により、シリコン膜上に光量分布が生じている状態を模式的に示す断面図、及び、（ｂ）光量分布の概要を示す図である。
【図２５】 本発明の実施の形態１１に係る半導体薄膜の製造方法において使用する露光マスクの（ａ）側面図、及び、（ｂ）斜視図である。
【図２６】 （ａ）第２５図に示す露光マスクを用いた本照射工程により、シリコン膜上に光量分布が生じている状態を模式的に示す断面図、及び、（ｂ）光量分布の概要を示す図である。
【図２７】 本発明の実施の形態１２に係る半導体薄膜の製造方法において使用する露光マスクの平面図である。
【図２８】 本発明の実施の形態１３に係る半導体装置の製造方法において、半導体装置を構成するＴＦＴの製造工程を説明するための断面図である。
【図２９】 本発明の実施の形態１４に係る半導体装置の製造方法において、半導体装置を構成するＴＦＴの製造工程を説明するための断面図である。
【図３０】 本発明の半導体装置におけるＬＤＤ領域又はオフセット領域と結晶との位置関係の例を示す図である。
【図３１】 シリコン結晶粒径とＴＦＴ信頼性との相関関係を示す図である。
【符号の説明】
１ 基板
２ 下地膜
２ｂ 上側下地膜
２ｃ 下側下地膜
３ 非晶質シリコン膜
４ 放熱層
５ アライメントキー
７ レーザ光
１１ 多結晶シリコン膜
１４ 大粒径結晶
１５ 小粒径結晶
１６ 保護膜
１７ ドレイン領域
１８ａ，１８ｂ ＬＤＤ領域
１８ｃ，１８ｄ オフセット領域
１９ ゲート絶縁膜
２０ ゲート電極
２１ 層間絶縁膜
２２ チャネル領域
２３ａ ソース電極
２３ｂ ドレイン電極
２４ ソース領域
４０ ＴＦＴ
５０ 液晶表示装置
６０ ＥＬ素子
１０５，１３９，２０５，２４１，３３９ 露光マスク
【発明の属する技術分野】
本発明は、半導体装置、液晶表示装置、ＥＬ表示装置、半導体薄膜の製造方法および半導体装置の製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（以下、「ＴＦＴ」ともいう。）の半導体層を形成する半導体薄膜の製造方法として、ガラス等の基板に成膜された非晶質半導体膜又は微小結晶半導体膜に対してレーザ光を照射し、結晶化させることにより、多結晶半導体膜を得るレーザアニール法が一般に知られている。通常、これを結晶化工程と呼ぶ。
【０００３】
結晶化工程で使用されるレーザの光源として、アルゴンレーザ、ＫｒＦおよびＸｅＣｌエキシマレーザが一般に使用されている。主に半導体としてＳｉを用いる点、及び、基板として用いられるガラスの融点以下の温度でプロセスが構成される点から、上記の製造方法で作製するＴＦＴを一般に低温ポリＳｉ−ＴＦＴと呼ぶ。
【０００４】
これまでのＴＦＴ液晶表示装置では、非晶質Ｓｉを半導体層とするＴＦＴが一般的であり、画素を駆動するための回路部分は画面周辺にＩＣチップを取りつける方式が採用されている。これに対し、上記低温ポリＳｉ−ＴＦＴを採用することにより、ガラス基板上に形成されたＴＦＴを用いて、駆動回路まで作製することができる。即ち、通常額縁と呼ばれる液晶表示装置のパネルの外周部分で、画面がない部分を小さくすることや、より高精細なドットピッチの液晶表示装置を作製することができる。また、高特性の低温ポリＳｉ−ＴＦＴを用いることにより、ガラス基板上に各種の半導体回路を形成する、いわゆるシステムオンパネル（ＳＯＰ）が可能となる。更に、低温ポリＳｉ−ＴＦＴを用いて、ＥＬ表示素子をスイッチングすることにより、ＥＬ表示装置を作製することができる。
【０００５】
【発明が解決しようとする課題】
しかし、上記低温ポリＳｉ−ＴＦＴは、以下の問題点がある。
（１）作製される多結晶シリコン薄膜の結晶粒径が小さいことから、電子の移動度が小さいので、ＴＦＴを製造した場合におけるレスポンス性能などの特性に劣化を生じる。
（２）ＴＦＴとして、低濃度不純物領域（以下、「ＬＤＤ領域」ともいう。）又はオフセット領域とチャネル領域との境界又はその近傍にシリコン結晶の粒界が多いと、粒界付近に結晶欠陥やダングリングボンドが多く存在するため、ＴＦＴを長時間または多数回スイッチング動作をさせた場合に劣化を生じ、信頼性が低下する。
（３）ＴＦＴ又は表示装置を製造する際に、シリコン薄膜の結晶とＴＦＴパターンとの位置関係を定める手段がないため、ＴＦＴに対するシリコン結晶の粒界の位置が定まらず、ＴＦＴを製造した場合の特性にバラツキを生じる。
【０００６】
本発明は、大粒径の結晶を有する多結晶半導体薄膜の提供を主な目的とする。更に、高特性でかつ高信頼性を有する半導体装置の提供を主な目的とする。
【０００７】
【課題を解決するための手段】
（半導体薄膜の製造方法）
上記目的を達成するために、本発明の半導体薄膜の製造方法は、基板上に形成した非晶質又は多結晶の半導体薄膜上の一部に、該半導体薄膜よりも熱伝導率の高い物質からなる放熱層を形成する工程と、前記半導体薄膜に強光またはレーザ光を照射して結晶化させる工程とを含むことを特徴とする。
【０００８】
この半導体薄膜の製造方法によれば、フラッシュランプのような強光又はレーザ光の照射により半導体薄膜を溶融させると、放熱層が形成されている部分の近傍は放熱層によって放熱されることにより、急激に冷却される。この冷却速度は、放熱層から遠ざかるにつれて、しだいに遅くなる。この結果、半導体薄膜には冷却時に温度勾配を生じるので、この温度勾配、即ち、放熱層の近傍から遠ざかる方向に沿って結晶が成長し、粒径の大きい結晶が得られる。この半導体薄膜を用いてＴＦＴを製造すると、結晶粒径が従来に比べて大きいために移動度が向上し、性能の劣化が低減される。
【０００９】
前記放熱層を形成する工程としては、具体的には次に示す方法を好ましく例示することができる。
【００１０】
・前記半導体薄膜上に該半導体薄膜よりも熱伝導率の高い物質の膜を形成する工程と、前記熱伝導率の高い物質の膜にフォトリソグラフィによってレジストマスクを形成する工程と、前記熱伝導率の高い物質の膜が前記レジストマスクで覆われていない部分をエッチング除去する工程と、前記レジストマスクを剥離する工程
・フォトリソグラフィによってレジストパターンを形成する工程と、前記半導体薄膜よりも熱伝導率の高い物質の膜を形成する工程と、前記レジストパターンを、前記熱伝導率の高い物質と共にリフトオフする工程
・開口を有するマスクを用いて、蒸着又はスパッタにより前記半導体薄膜よりも熱伝導率の高い物質を成膜する工程
これらのいずれによっても、放熱層を容易に形成することができ、生産性を向上させることができる。
【００１１】
前記放熱層の位置は、半導体薄膜に接した状態で形成することができ、半導体薄膜の上方又は下方のいずれであっても良い。
【００１２】
また、本発明の他の半導体薄膜の製造方法は、前記強光又はレーザ光が、基板と光源との位置関係を固定した状態で、基板上の所定範囲に対して１パルス又は複数パルスの照射によって与えられることを特徴とする。
【００１３】
基板又は光源を所定のピッチで移動させながらパルス照射する走査照射の場合には、各照射位置に対応して結晶が成長するので、走査方向にはピッチ幅以上の粒径を有する結晶は形成されない。これに対し、基板と光源との位置関係を固定した状態でパルス照射することにより、走査ピッチ幅の制約を受けず、大粒径の結晶を形成することができる。特に、基板上の所定範囲に対して複数パルスを照射することにより、パルス毎の照射強度のばらつきが平均化され、半導体薄膜の結晶粒径や膜質が均一化されるので、ＴＦＴを製造した場合の特性のばらつきが減少する。
【００１４】
但し、前記強光又はレーザ光は、パルスレーザ装置により、基板と光源との位置関係を所定のピッチで相対的に変化させながら、基板上の所定範囲に対して複数パルス照射する走査照射によって与えることも可能である。
【００１５】
また、本発明の更に他の半導体薄膜の製造方法は、基板上の一部に放熱層を形成する工程と、前記基板上に非晶質又は多結晶の半導体薄膜を形成する工程と、前記半導体薄膜に強光またはレーザ光を照射して結晶化させる工程とを備え、前記放熱層は、前記半導体薄膜よりも熱伝導率の高い物質からなることを特徴とする。
【００１６】
この半導体薄膜の製造方法によれば、放熱層を形成した後に半導体薄膜を形成することにより、半導体薄膜よりも下方に放熱層が形成されるので、この半導体薄膜を用いてＴＦＴを製造する場合に放熱層の除去が不要である。また、放熱層を除去しなくて良いことから、ＴＦＴの製造工程において、この放熱層をアライメントキーとしても使用することができる。半導体薄膜よりも下方に放熱層を形成する工程としては、以下のものを例示することができる。
【００１７】
・基板上に放熱層を形成する工程と、この基板上に絶縁性を有する下地膜を形成し、前記放熱層を前記下地膜で覆う工程と、前記下地膜に非晶質又は多結晶の半導体薄膜を形成する工程
・基板上に絶縁性を有する下地膜を形成する工程と、前記下地膜に前記放熱層を形成する工程と、前記下地膜上に絶縁性を有する他の下地膜を形成し、前記放熱層を前記他の下地膜で覆う工程と、前記他の下地膜に非晶質又は多結晶の半導体薄膜を形成する工程
【００１８】
また、本発明の更に他の半導体薄膜の製造方法は、基板上に形成した非晶質又は多結晶の半導体薄膜に、露光マスクを介して強光またはレーザ光を照射して結晶化させる工程を備え、前記露光マスクは、表裏面の少なくとも一部に曲面が形成されたレンズ部を有し、前記半導体薄膜に照射される光量に傾斜的な分布を生じさせることを特徴とする。
【００１９】
この半導体薄膜の製造方法によれば、強光またはレーザ光が前記露光マスクのレンズ部を透過することにより、半導体薄膜に照射される光量に傾斜的な分布を生じるので、光量分布に応じて半導体薄膜に温度分布が生じる。これにより、溶融した半導体薄膜は、温度が最も低い部分、即ち、照射光量が最も少なかった部分から固化、結晶化が開始する。そして、傾斜的な温度勾配に沿って、照射光量が多かった部分に向けて結晶が成長し、粒径の大きい結晶が得られる。この半導体薄膜を用いてＴＦＴを製造すると、結晶粒径が従来に比べて大きいために移動度が向上し、性能の劣化が低減される。
【００２０】
前記光量分布を生じさせる方法としては、具体的には次に示すものを好ましく例示することができる。
【００２１】
・前記レンズ部が平面視帯状又は円状に形成された露光マスクを用い、前記帯状の長手方向又は円状の径方向に沿って光量分布を生じさせる
レンズ部が平面視帯状の場合には、帯状の長手方向に沿って、光量が弱の部分から強の部分に向けて結晶が成長する。また、レンズ部が平面視円状の場合には、レンズ部の中心近傍から外周に向かう方向に光量が弱から強となるようにすることで、中心部から周辺部に向けて結晶が成長する。レンズ部が平面視円状であれば、結晶化が開始する位置が点として明確であるので、大粒径結晶の形成位置を高精度に制御することができるという利点がある。平面視円状のレンズ部の具体例としては、露光マスクの下面に形成された凹部の内壁面が略球面状である凹レンズを挙げることができる。
【００２２】
前記レンズ部の曲面は、前記露光マスクの表裏面の少なくとも一部を窪ませることによって形成されていることが好ましいが、逆に、レンズ部を凸状として、露光マスクの他の部分よりもレンズ部を肉厚に形成することもできる。
【００２３】
また、本発明の更に他の半導体薄膜の製造方法は、基板上に形成した非晶質又は多結晶の半導体薄膜に、露光マスクを介して強光またはレーザ光を照射して結晶化させる工程を備え、前記露光マスクは、照射光に位相分布を与えることにより、前記半導体薄膜に照射される光量に傾斜的な分布を生じさせることを特徴とする。
【００２４】
この半導体薄膜の製造方法によれば、位相分布によって生じる光の干渉により、半導体薄膜に照射される光量に傾斜的な分布を生じるので、光量分布に応じて半導体薄膜に温度分布が生じる。これにより、溶融した半導体薄膜は、温度が最も低い部分、即ち、照射光量が最も少なかった部分から固化、結晶化を開始する。そして、傾斜的な温度勾配に沿って、照射光量が多かった部分に向けて結晶が成長し、粒径の大きい結晶が得られる。この半導体薄膜を用いてＴＦＴを製造すると、結晶粒径が従来に比べて大きいために移動度が向上し、性能の劣化が低減される。
【００２５】
前記位相分布を生じさせる方法としては、具体的には次に示すものを好ましく例示することができ、これによって、光量分布を容易に与えることができる。
【００２６】
・部分的に厚みが異なる光透過性部材からなる露光マスクを用い、この厚み分布によって前記照射光に位相分布を与える
例えば、露光マスクの下面に内壁面が円筒状の凹部を形成することにより段差を設けることで、透過光に位相分布を与えることができる。また、このように凹部を平面視円状に形成する場合には、結晶化が開始する位置が点として明確であるので、大粒径結晶の形成位置を高精度に制御することができるという利点がある。
【００２７】
また、本発明の更に他の半導体薄膜の製造方法は、基板上に形成した非晶質又は多結晶の半導体薄膜に、露光マスクを介して強光またはレーザ光を照射して結晶化させる工程を備え、前記露光マスクは、複数の開口部を有する遮光性部材からなり、複数の前記開口部により、前記半導体薄膜に照射される光量に傾斜的な分布を生じさせることを特徴とする。
【００２８】
この半導体薄膜の製造方法によれば、各開口部の大きさ、形状、配置などを適宜定めることにより、半導体薄膜に照射される光量に傾斜的な分布を生じるので、光量分布に応じて半導体薄膜に温度分布が生じる。これにより、溶融した半導体薄膜は、温度が最も低い部分、即ち、照射光量が最も少なかった部分から固化、結晶化を開始する。そして、傾斜的な温度勾配に沿って、照射光量が多かった部分に向けて結晶が成長し、粒径の大きい結晶が得られる。この半導体薄膜を用いてＴＦＴを製造すると、結晶粒径が従来に比べて大きいために移動度が向上し、性能の劣化が低減される。
【００２９】
前記光量分布を生じさせる方法としては、具体的には次に示すものを好ましく例示することができる。
【００３０】
・単位面積あたりの開口率が、帯状領域の長手方向に沿って段階的又は連続的に変化するように複数の前記開口部が配置された露光マスクを用い、前記光量分布を前記長手方向に沿って生じさせる
・単位面積あたりの開口率が、円状領域の中心から周辺に向けて径方向に段階的又は連続的に増加するように複数の前記開口部が配置された露光マスクを用い、前記光量分布を前記径方向に沿って生じさせる
単位面積あたりの開口率を帯状領域の長手方向に沿って変化させる場合には、この長手方向に沿って光量が弱の部分から強の部分に向けて結晶が成長する。また、単位面積あたりの開口率を円状領域の中心から周辺に向けて径方向に増加させる場合には、円状領域の中心から周辺に向けて結晶が成長する。この光量分布の変化を傾斜的にすることにより、結晶の粒径が大きくなる。後者の場合には、結晶化を開始する位置が点として明確であるので、大粒径結晶の形成位置を高精度に制御することができるという利点がある。
【００３１】
また、半導体薄膜の製造方法においては、基板上に多孔質の絶縁膜を形成した後に、半導体薄膜を形成しても良く、これによって、より大きな粒径を有する結晶を得ることができる。
【００３２】
（半導体装置の製造方法）
上記目的を達成するために、本発明の半導体装置の製造方法は、基板上に形成した非晶質又は多結晶の半導体薄膜上の一部に、該半導体薄膜よりも熱伝導率の高い物質からなる放熱層、及び、アライメントキーを形成する工程と、前記半導体薄膜に強光またはレーザ光を照射して結晶化させる工程と、前記半導体薄膜上にゲート電極膜を形成する工程とを含み、前記アライメントキーは、少なくとも、前記ゲート電極膜の一部をエッチングしてゲート電極のパターンを所定位置に形成するためのフォト工程において用いられることを特徴とする
【００３３】
この半導体装置の製造方法によれば、強光又はレーザ光の照射により半導体薄膜を溶融させると、放熱層が形成されている部分の近傍は放熱層によって放熱されることにより、急激に冷却される。この冷却速度は、放熱層から遠ざかるにつれて、しだいに遅くなる。この結果、半導体薄膜には冷却時に温度勾配を生じるので、この温度勾配、即ち、放熱層の近傍から遠ざかる方向に沿って結晶が成長し、粒径の大きい結晶が得られる。
【００３４】
この半導体薄膜を用いてＴＦＴを製造すると、結晶粒径が従来に比べて大きいために、結晶粒界に主に存在する欠陥が減少するか又は無くなり、移動度をはじめとするＴＦＴの特性が向上するので、高特性で且つ高信頼性を有する半導体装置を得ることができる。放熱層を形成する具体的な方法は、上記半導体薄膜の製造方法を参照すればよい。
【００３５】
更に、半導体薄膜には、アライメントキーが形成されるため、このアライメントキーを用いてゲート電極を形成することができ、大粒径結晶に対してＴＦＴを所望の位置に形成することができる。
【００３６】
従来は、半導体薄膜に大粒径結晶が形成されても、この結晶に合わせてＴＦＴを形成する手段がなかったため、ＬＤＤ領域又はオフセット領域やチャネル領域において、結晶粒界の有無や粒界数の変動を生じており、ＴＦＴの特性にばらつきを生じさせていた。しかし、この半導体装置の製造方法によれば、結晶粒界の位置を避けて、大粒径結晶の位置にＴＦＴ又はＴＦＴ構造の一部を形成することができるので、上記問題を軽減することができる。
【００３７】
このアライメントキーの形成は、放熱層の形成と同一の工程で同時に行うことが好ましい。
【００３８】
また、本発明の他の半導体装置の製造方法は、基板上の一部にアライメントキーを形成する工程と、前記基板及びアライメントキー上に非晶質又は多結晶の半導体薄膜を形成する工程と、前記半導体薄膜に強光またはレーザ光を照射して結晶化させる工程と、前記半導体薄膜上にゲート電極膜を形成する工程とを含み、前記アライメントキーは、前記半導体薄膜よりも熱伝導率の高い物質からなり、少なくとも、前記ゲート電極膜の一部をエッチングしてゲート電極のパターンを所定位置に形成するためのフォト工程において用いられることを特徴とする。
【００３９】
この半導体装置の製造方法によれば、上述したようにＴＦＴの特性が向上し、高特性で且つ高信頼性を有する半導体装置が得られるだけでなく、アライメントキーが放熱層としても機能するので、生産性の向上を図ることができる。
【００４０】
また、本発明の更に他の半導体装置の製造方法は、基板上に形成した非晶質の半導体薄膜に、露光マスクを介して強光またはレーザ光を照射することにより、光量分布が生じた状態で結晶化させると共にアライメントキーを形成する工程と、前記半導体薄膜上にゲート電極膜を形成する工程とを含み、前記アライメントキーは、前記露光マスクが透過光の一部を遮断することにより半導体薄膜に生じる多結晶シリコン領域と非晶質シリコン領域との色の相違によって形成され、少なくとも、前記ゲート電極膜の一部をエッチングしてゲート電極のパターンを所定位置に形成するためのフォト工程において用いられることを特徴とする。
【００４１】
この半導体装置の製造方法によれば、半導体薄膜に照射される光量に分布を生じさせることにより、光量分布に応じて半導体薄膜に温度分布が生じる。これにより、溶融した半導体薄膜は、温度が最も低い部分、即ち、照射光量が最も少なかった部分から固化、結晶化が開始する。そして、照射光量が多かった部分に向けて結晶が成長し、粒径の大きい結晶が得られる。この半導体薄膜を用いてＴＦＴを製造すると、結晶粒径が従来に比べて大きいために、結晶粒界に主に存在する欠陥が減少するか又は無くなり、移動度をはじめとするＴＦＴの特性が向上するので、高特性で且つ高信頼性を有する半導体装置を得ることができる。前記光量分布を生じさせる方法は、上記半導体薄膜の製造方法を参照すればよい。
【００４２】
更に、半導体薄膜には、アライメントキーが形成されるため、このアライメントキーを用いてゲート電極を形成することができ、大粒径結晶に対してＴＦＴを所望の位置に形成することができる。したがって、大粒径結晶の位置にＴＦＴ又はＴＦＴ構造の一部を形成することができるので、従来生じていたＴＦＴ特性のばらつきの問題を軽減することができる。
【００４３】
アライメントキーは、露光マスクに形成したキーパターンに対応する半導体薄膜の領域を照射して多結晶領域とし、その周囲の照射光を露光マスクで遮断することにより非晶質領域とすることで、形成することができる。或いは、キーパターンに対応する部分のみを非照射部分として非晶質領域を形成し、その周囲が照射されて多結晶領域が形成されるように、露光マスクを形成することも可能である。非晶質領域及び多結晶領域は、半導体薄膜の同一の層に形成されていることが好ましい。
【００４４】
また、本発明の更に他の半導体装置の製造方法は、基板上の一部にゲート電極及びアライメントキーを形成する工程と、前記ゲート電極及びアライメントキー上に非晶質又は多結晶の半導体薄膜を形成する工程と、前記アライメントキーを用いて、前記半導体薄膜よりも熱伝導率の高い物質からなる放熱層を前記半導体薄膜上の所定位置に形成する工程と、前記半導体薄膜に強光またはレーザ光を照射して結晶化させる工程とを含むことを特徴とする。
【００４５】
この半導体装置の製造方法によれば、アライメントキーを用いて放熱層を形成することにより、ゲート電極の位置に合わせて大粒径結晶を形成することができるので、大粒径結晶とＴＦＴとの位置合わせを精度良く行うことができる。したがって、上述したようにＴＦＴの特性が向上し、高特性で且つ高信頼性を有する半導体装置が得られる。
【００４６】
（半導体装置）
上記目的を達成するために、本発明の半導体装置は、多結晶の半導体層を有する薄膜トランジスタを備えており、前記半導体層内に、チャネル領域と、該チャネル領域の両側に位置する高濃度不純物領域と、前記チャネル領域及び高濃度不純物領域間に位置し前記高濃度不純物領域よりも不純物濃度が低いＬＤＤ領域又は不純物を含まないオフセット領域とを有し、前記ＬＤＤ領域又はオフセット領域に少なくとも一部が存在する結晶のいずれかの粒径が、他の結晶の粒径よりも大きいことを特徴とする。ここで、結晶粒径は、平面視の任意の方向における最長径を測定した値である。
【００４７】
半導体装置を構成するＴＦＴがオン状態で電流が流れたとき、チャネル領域を高速で移動してきたキャリアは、結晶の欠陥等に衝突して散乱される場合がある。これをホットキャリア現象という。散乱されたキャリアは、近くのＳｉ−Ｈなどの弱い結合にぶつかると、結合を切り、Ｓｉのダングリングボンドを形成する。ダングリングボンドができると、他のキャリアが捕獲されるため、極端に電気伝導度や移動度が低下し、ＴＦＴ特性が劣化する。
【００４８】
結晶の欠陥やＳｉ−Ｈの結合は、結晶粒界付近に集中して存在し、特に、ドレイン側のＬＤＤ領域またはオフセット領域に結晶粒界が多く存在すると、特性の劣化及び信頼性の低下に繋がる。
【００４９】
そこで、ＬＤＤ領域又はオフセット領域に少なくとも一部が存在する結晶のいずれかの粒径を他の結晶の粒径よりも大きくすることにより、この領域に存在する結晶粒界を従来に比べて低減するか、或いは、全く無くすことができ、特性及び信頼性を向上させることができる。
【００５０】
例えば、図３０（ａ）に示すように、ＬＤＤ領域又はオフセット領域を示す領域Ａに結晶の一部が存在する結晶Ｃ１の粒径を他の結晶Ｃ２の粒径よりも大きくして、結晶粒界Ｂが領域Ａ内に僅かに存在する場合、或いは、図３０（ｂ）に示すように、前記領域Ａを全て含む結晶Ｃ３の粒径を他の結晶Ｃ４よりも大きくして、領域Ａ内に結晶粒界が全く存在しない場合が該当する。
【００５１】
粒径の比較対象となる他の結晶は、ＬＤＤ領域又はオフセット領域外に存在するものであることが好ましい。即ち、前記ＬＤＤ領域又はオフセット領域に少なくとも一部が存在する結晶のいずれかの粒径が、前記ＬＤＤ領域又はオフセット領域外に全体が存在する他の結晶（より好ましくは、チャネル領域に存在する他の結晶）のいずれの粒径よりも大きいことが好ましい。
【００５２】
また、結晶粒界が、特にチャネル領域とドレイン側のＬＤＤ領域またはオフセット領域との境界付近に多く存在すると、特性の劣化及び信頼性の低下がより顕著である。したがって、チャネル領域とＬＤＤ領域又はオフセット領域との境界の少なくとも一方から、該境界を含んでＬＤＤ領域側又はオフセット領域側０．５μm以内の領域に少なくとも一部が存在する結晶のいずれかの粒径が、他の結晶の粒径よりも大きいことが好ましい。この領域は、境界を含んでＬＤＤ領域側又はオフセット領域側０．４μm以内であることが好ましく、０．３μm以内であることがより好ましい。
【００５３】
この場合も、上記領域に少なくとも一部が存在する結晶のいずれかの粒径が、前記ＬＤＤ領域又はオフセット領域外に全体が存在する他の結晶（より好ましくは、チャネル領域に存在する他の結晶）のいずれの粒径よりも大きいことが好ましい。
【００５４】
本発明者らが実験を行ったところ、多結晶シリコンの結晶粒径とＴＦＴ信頼性との間には、図３１に示すような相関関係があることが明らかになった。ここで、ＴＦＴを構成するチャネル領域とＬＤＤ領域又はオフセット領域との境界は、結晶粒径の中心に一致させている。また、信頼性は、ＬＤＤ領域又はオフセット領域を有するＴＦＴのそれぞれについて、ソース・ドレイン間に５Ｖの電圧をかけ、５００ｋＨｚ１５００時間、ゲート電圧のＯＮ／ＯＦＦを繰返すことにより、多数回のスイッチング動作での耐性検査を行い、検査前の移動度に対する検査後の移動度の割合で表している。
【００５５】
同図から明らかなように、結晶粒径が０．６μm以上であれば、ＬＤＤ及びオフセットのいずれの場合においても、信頼性は７５％以上であり良好である。チャネル領域とＬＤＤ領域又はオフセット領域との境界から結晶粒界が離れるほどＴＦＴの信頼性が良好であり、結晶粒径は、０．８μm以上が好ましく、１μm以上がより好ましい。
【００５６】
また、その後の検討により、前記領域境界の両側に位置する結晶粒界のうち、特に、ＬＤＤ領域又はオフセット領域側の前記領域境界近傍に存在する粒界が信頼性に悪影響を及ぼすことがわかった。即ち、ドレイン側のＬＤＤ領域又はオフセット領域における前記領域境界近傍は電界が高いために、この位置に結晶粒界が存在するとホットキャリアが発生し易くなる。また、粒界を起点として半導体層が破壊されるおそれがある。この結果、ＴＦＴ特性が劣化し、長時間又は多数回スイッチング動作させた場合の信頼性が低下する。
【００５７】
したがって、前記領域境界の両側に位置する結晶粒界のうち、特に、ＬＤＤ領域又はオフセット領域側の粒界を前記領域境界から所定距離以上遠ざけることが有効である。この距離は、上記実験においては結晶粒径の半分の距離に相当することから、０．３μm以上であることが好ましく、０．４μm以上であることがより好ましく、０．５μm以上であることが更に好ましい。即ち、チャネル領域とＬＤＤ領域又はオフセット領域との境界の少なくとも一方から、該境界を含んでＬＤＤ領域又はオフセット領域側０．３μm以内に結晶粒界が存在しない構成とすることにより、この付近においてホットキャリア現象を引き起こす欠陥が少なく、たとえホットキャリアが発生しても、Ｓｉ−Ｈなどの弱い結合が少ないので、特性劣化の主因となるダングリングボンドが発生せず、更に、欠陥をもとに半導体層を破壊していく現象が起こりにくくなる。この結果、ＴＦＴ特性の劣化を低減させることができ、信頼性の向上を図ることができる。
【００５８】
結晶粒界が存在しない前記領域境界は、ドレイン側であれば良い。但し、半導体装置によっては、ドレインとソースとが変換される場合もあり得るので、この場合には、ドレイン側及びソース側の双方の前記領域境界に結晶粒界が存在しないようにすることが好ましい。
【００５９】
また、上記半導体装置は、更に、チャネル領域とＬＤＤ領域又はオフセット領域との前記境界からチャネル領域側０．３μm以内に、結晶粒界が存在しないことが好ましい。この距離は、０．４μm以内であることがより好ましく、０．５μm以内であることが更に好ましい。これによって、前記領域境界のＬＤＤ領域又はオフセット領域側の所定距離以内だけでなく、チャネル領域側の所定距離以内にも結晶粒界が存在しないので、移動度が向上し、ＴＦＴ特性の劣化の低減及び信頼性の向上をより確実に図ることができる。
【００６０】
また、本発明の他の半導体装置は、多結晶の半導体層を有する薄膜トランジスタを備えており、前記半導体層内に、チャネル領域と、該チャネル領域の両側に位置する高濃度不純物領域と、前記チャネル領域及び高濃度不純物領域間に位置し前記高濃度不純物領域よりも不純物濃度が低いＬＤＤ領域又は不純物を含まないオフセット領域とを有し、少なくとも一方側の前記ＬＤＤ領域又はオフセット領域に、結晶粒界が存在しないことを特徴とする。
【００６１】
この半導体装置によれば、電界が高い部分を有するドレイン側のＬＤＤ領域又はオフセット領域に結晶粒界が存在しないので、ホットキャリアの発生を抑制することができ、ＴＦＴ特性の劣化の低減及び信頼性の向上を図ることができる。
【００６２】
更に、前記チャネル領域に、結晶粒界が存在しないように構成した場合には、移動度が向上し、ＴＦＴ特性の劣化の低減及び信頼性の向上をより確実に図ることができる。
【００６３】
更に、前記ＬＤＤ領域又はオフセット領域に隣接する前記高濃度不純物領域に、結晶粒界が存在しないように構成した場合には、ソース又はドレインの接触抵抗が減少し、実質的にＴＦＴのオン電流が増加するという効果が得られる。
【００６４】
また、本発明の更に他の半導体装置は、共通する機能を有する複数の薄膜トランジスタを備えており、この薄膜トランジスタ全体の５０％以上が、上述した薄膜トランジスタであることを特徴とする（但し、小数点以下は切り捨て）。この割合は、７０％以上であることがより好ましく、９０％以上であることが更に好ましい。例えば、半導体装置の一例である液晶表示装置やＥＬ表示装置については、各画素の動作を制御するＴＦＴの個数が例えば１００個である場合、上述したＴＦＴが５０個以上であることが好ましい。
【００６５】
この半導体装置によれば、複数の薄膜トランジスタのうち、ＴＦＴ特性の劣化の低減及び信頼性の向上が可能な上記薄膜トランジスタを所定の割合以上備えているので、安定した性能を得ることができる。
【００６６】
上記各半導体装置は、基板と前記半導体層との間に絶縁性を有する下地膜が形成されていることが好ましく、前記下地膜は、平均孔径が０．０１〜２μmの多孔質層を含むことが好ましい。この孔径は、断面ＳＥＭ・ＴＥＭに代表される電子顕微鏡を用いた観察により測定することができる。
【００６７】
基板と半導体層との間に多孔質層を含む下地膜を形成することにより、半導体層の結晶成長を促進する効果が得られる。しかし、多孔質層の孔径が大きくなると、基板から半導体層への不純物拡散を防止する効果が充分でなく、ＴＦＴを長時間又は多数回スイッチング動作をさせた場合にオフからオンへ切り替わるゲート電圧のしきい値（Ｖｔ）のシフトを生じる。また、大きな空孔がチャネル領域やＬＤＤ領域との界面に存在すると、ＴＦＴが機能せず、歩留まりの悪化を招く。
【００６８】
以上の観点から、多孔質層の空孔は、平均孔径が０．０１〜２μmであることが好ましく、０．０５〜０．１μmであることがより好ましい。これによって、半導体層における粒径拡大の効果が得られるだけでなく、ＴＦＴの不良率が低下し、更には、ＴＦＴを長時間又は多数回スイッチング動作をさせた場合にオフからオンへ切り替わるゲート電圧のしきい値（Ｖｔ）のシフトを防止することができる。
【００６９】
また、前記基板と前記半導体層との間に形成された絶縁性を有する下地膜は、平均孔径が０．０１〜２μmの多孔質層、及び、該多孔質層上に形成された該多孔質層よりも緻密な層を含むように構成することも好ましい。
【００７０】
この半導体装置によれば、下地膜を構成する緻密な層によって、不純物拡散を防止する効果が得られ、ＴＦＴの不良率が低下し、ＴＦＴを長時間又は多数回スイッチング動作をさせた場合にオフからオンへ切り替わるゲート電圧のしきい値（Ｖｔ）のシフトを防止することができる。また、下地膜を構成する多孔質層によって、半導体層の結晶成長を促進する効果が得られる。
【００７１】
また、本発明の更に他の半導体装置は、薄膜トランジスタが、前記半導体層よりも熱伝導率の高い物質からなる所定形状のパターンの近傍に形成されていることを特徴とする。
【００７２】
この半導体装置によれば、半導体層よりも熱伝導率の高い物質からなる所定形状のパターンによって、この半導体層に大粒径の結晶を形成することが容易になる。
【００７３】
前記パターンは、基板と半導体層との間に形成されていることが好ましく、基板と半導体層との間に形成された絶縁性を有する下地膜によって覆われていることがより好ましい。これによって、半導体装置を製造する際に、このパターンをフォト工程におけるアライメントキーとして利用可能であるという効果が生じる。
【００７４】
下地膜は、第１の下地膜（上側下地膜）と第２の下地膜（下側下地膜）とから構成することができ、第１の下地膜と第２の下地膜との間に前記パターンを形成しても良い。この場合、熱伝導性を良好にしてより大粒径の結晶が得られるように、第１の下地膜の厚みを第２の下地膜の厚みよりも薄くすることが好ましい。また、前記パターンは、金属膜からなることが好ましく、半導体層のドレイン領域、チャネル領域又はソース領域の近傍に設けることができる。
【００７５】
パターン周辺の半導体薄膜に、他の部分の結晶よりも粒径の大きい結晶が存在する半導体装置を得ることができる。パターンは、半導体薄膜に接して設けることができる。また、パターン直上又は直下に位置する半導体薄膜の結晶粒径が、パターン周辺の半導体薄膜の結晶粒径よりも小さい半導体装置を得ることができる。
【００７６】
以上の半導体装置は、例えば、上述した半導体装置の製造方法によって製造することができる。また、例えば、上述した半導体装置の製造方法によって、次に示すような半導体装置を製造することができる。
・基板上に半導体層が形成された薄膜トランジスタを備えており、前記半導体層内に、チャネル領域と、該チャネル領域の両側に位置する高濃度不純物領域と、前記チャネル領域及び高濃度不純物領域間に位置し、前記高濃度不純物領域よりも不純物濃度が低いＬＤＤ領域又は不純物を含まないオフセット領域とを有し、チャネル領域とＬＤＤ領域又はオフセット領域との境界近傍の結晶粒径が、他の領域の結晶粒径より大きいことを特徴とする半導体装置
・基板上に半導体層が形成された薄膜トランジスタを備えており、前記半導体層内に、チャネル領域と、該チャネル領域の両側に位置する高濃度不純物領域とを有し、チャネル領域と高濃度不純物領域との境界近傍の結晶粒径が、他の領域の結晶粒径より大きいことを特徴とする半導体装置
・基板上に半導体層が形成された薄膜トランジスタを備えており、前記半導体層内に、チャネル領域と、該チャネル領域の両側に位置する高濃度不純物領域と、前記チャネル領域及び高濃度不純物領域間に位置し、前記高濃度不純物領域よりも不純物濃度が低いＬＤＤ領域又は不純物を含まないオフセット領域とを有し、ソース領域の結晶粒径とＬＤＤ領域又はオフセット領域の結晶粒径とが異なるか、又は、ソース領域の結晶粒径とドレイン領域の結晶粒径とが異なる（例えば、ソース領域の結晶粒径よりもドレイン領域の結晶粒径が小さい）半導体装置
・基板上に半導体層が形成された薄膜トランジスタを備えており、半導体層の１つのチャネル領域内に１本の粒界が存在する半導体装置
また、本発明の更に他の半導体装置は、前記薄膜トランジスタが、多結晶の半導体薄膜からなる半導体層と、非晶質の半導体薄膜からなる所定形状のパターンとを有することを特徴とする。
【００７７】
この半導体装置によれば、製造する際において、所定形状のパターンをフォト工程におけるアライメントキーとして利用可能であるという効果が生じる。多結晶の半導体薄膜と非晶質の半導体薄膜とは、同一の層を構成することが好ましい。
【００７８】
また、上述した各半導体装置は、例えば、複数の薄膜トランジスタを含む半導体装置を介して電圧が供給されることにより、各画素が動作する液晶表示装置やＥＬ表示装置などの表示装置とすることができる。この場合には、画像の点欠陥や線欠陥が現れるまでの寿命を改善することができ、精細度及び画面輝度の一様性を高め、歩留まり及び信頼性を向上させることができる。ＥＬ表示装置は、ＴＦＴを用いてＥＬの画素及び駆動回路を、上述したＴＦＴを用いて作製し、駆動、表示することが可能であり、無機ＥＬディスプレイおよび有機ＥＬディスプレイの双方を含む。
【００７９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００８０】
（実施の形態１）
（半導体薄膜）
まず、半導体薄膜の製造方法について説明する。本実施形態及び以下の実施形態における製造方法は、ＧａＡｓ、Ｇｅ、ＳｉＧｅ、ＳｉＧｅＣ等の半導体薄膜に関しても同様に行うことができるが、現在一般的に用いられているシリコン（Ｓｉ）を中心に説明する。
【００８１】
図１に示すように、基板１上に、基板１からの不純物の拡散を防ぐ目的で、たとえばＴＥＯＳ−ＣＶＤ法により膜厚３００ｎｍのＳｉＯ2下地膜２を成膜する。なお、この下地膜２の膜厚は３００ｎｍに限らず、種々の設定が可能である。基板１として、本実施の形態では、ガラスを使用したが、プラスチックやフィルムを使用することも可能である。下地膜２としては、窒化シリコン膜なども使用することができる。ＳｉＯ2膜、窒化シリコン膜の膜厚は２００ｎｍ以上であれば問題ない。膜厚が２００ｎｍ未満の場合は、ガラス基板１からの不純物がシリコン層９に拡散し、ＴＦＴ特性のＶｔシフト等の問題が発生するおそれがある。
【００８２】
次に、プラズマＣＶＤ法により、下地膜２上に非晶質シリコン膜３を成膜する。なお、この非晶質シリコン膜３の成膜にあたっては、減圧ＣＶＤ法やスパッタを用いても良い。非晶質シリコン膜３の膜厚は、通常３０ｎｍ〜９０ｎｍとすることが好ましい。本実施の形態では５０ｎｍとした。
【００８３】
ついで、作製された非晶質シリコン膜３中の水素を除去するため、脱水素工程として、４５０℃で１時間の熱処理を行なう。なお、スパッタ等のように非晶質シリコン膜３中に水素が含まれない方法、あるいは、含有する水素の量が少ない成膜方法を用いた場合は、脱水素処理は必要でない。
【００８４】
次に、図２に示すように、レーザアニール装置（ＥＬＡ装置）６により予備照射を行う。本実施の形態ではＸｅＣｌパルスレーザ（波長３０８ｎｍ）を用いて、ステージ（図示せず）上の基板を移動させながら、１ヶ所に対して１０回（１０パルス）レーザ光を照射した。尚、基板を移動させる代わりに、基板を固定してレーザ光の光学系を移動させながら照射しても良い。
【００８５】
結晶化に用いるレーザは、シリコン膜へ吸収されて、熱を発生する必要があるので、波長が５００ｎｍ以下の短いレーザが要求され、より短波長になるほど、吸収効率にすぐれるので好ましい。本発明では、ＸｅＣｌエキシマレーザ（波長３０８ｎｍ）を用いて結晶化工程を行なったが、波長が５００ｎｍ以下のレーザであればよく、たとえばＡｒＦ、ＫｒＦ等のエキシマレーザーやＡｒレーザー等でも良い。また、パルスレーザを用いて説明したが、連続発振（ＣＷ）のレーザでもよい。この場合、以下の説明中のパルス数を、照射時間に対応させればよい。
【００８６】
非晶質シリコン膜３に対してレーザ光７を照射する場合、室温において約１６０ｍＪ／ｃｍ2以上のエネルギー密度で照射することにより結晶化が起こり、矢示方向に順次多結晶シリコン膜１１が形成される。エネルギー密度を算出するためには、照射面積を求めることが必要であるが、本明細書においては、レーザ強度の分布を測定し、最高強度の２分の１の強度となる位置を結んで囲まれた領域の面積を、照射面積としている。
【００８７】
この予備照射工程では、特に膜質の高い多結晶シリコン膜１１は必要でなく、また、逆に粒径が細かい方が、後の大粒径シリコン膜を形成する工程で結晶欠陥が生じにくいので、例えば、１７０〜２８０ｍＪ／ｃｍ2の比較的弱めのレーザ強度を用いて、非晶質シリコン膜３を結晶化させる。本実施形態では、２５０ｍＪ／ｃｍ2で照射し、図３に示すような、粒径が３０ｎｍ以下の多結晶シリコン膜１１を得た。
【００８８】
次に、パターン形成用マスクを用いて、図８（ａ）に示すように、多結晶シリコン膜１１上に放熱層４及びアライメントキー５を形成する。本実施形態では、蒸着により成膜したが、その他にスパッタ等の手段を適用可能である。
【００８９】
放熱層４は、多結晶シリコン膜１１よりも熱伝導率の高い物質であり、Ａｌ、Ｔｉ、Ｎｉ、Ｃｒ、Ｔｉ、Ｍｏ、Ｗ、Ｃｕ、Ａｕ、Ａｇ、Ｐｔ、Ｔａ、Ｉｎ等のほぼすべての金属又はその合金が適している。また、熱伝導率が高ければＩＴＯ（ＩｎＴｉＯ）等の金属酸化物であってもよい。これについては、以下の実施形態においても同様である。本実施形態では、モリブデンタングステン合金（ＭｏＷ）により放熱層４及びアライメントキー５を形成した。また、この放熱層４の形状は、本実施形態においては平面視において矩形状としたが、三角形状、円状、楕円状などとすることもできる。
【００９０】
ついで、再びレーザアニール装置（ＥＬＡ装置）を用いて、図５（ａ）に示すように本照射工程を行う。本照射工程におけるレーザ光７の照射強度の下限は、上述した予備照射工程の照射強度よりも大きな値である。また、照射強度の上限は、多結晶シリコン層１１の変質や蒸発が開始するまでの値である。具体的には、レーザ光７の強度範囲は２８０ｍＪ／ｃｍ2から４２０ｍＪ／ｃｍ2であり、本実施の形態では３８０ｍＪ／ｃｍ2とした。更に、この上限値及び下限値は、シリコン膜３の膜厚にほぼ比例することが好ましく、Taをシリコン膜３の膜厚（ｎｍ）、Elをレーザ光強度密度（ｍＪ／ｃｍ2）として、3.78Ta+138≦El≦4.54Ta+153の関係を満たす範囲が好ましい。
【００９１】
レーザ光７の１ヶ所への照射回数は、多くなるほど照射強度が安定化され、結晶粒径や膜質が均一になるため、後にＴＦＴを形成した場合の特性が安定する。一方、照射に時間がかかり、生産性が悪化する。したがって、このような観点からの好ましい１ヶ所あたりの照射回数は、１０回から３０回程度である。本実施形態においては、基板を適当なピッチで移動させながら、１ヶ所に２０回行った。尚、１ヶ所への照射回数を１００回以上にすると、２０回の場合と比較して、ＴＦＴを製造した場合の移動度が約１．５倍に向上する。
【００９２】
この本照射工程により、予備照射工程で多結晶となったシリコン膜１１は再び溶融する。溶融したシリコン膜１１における放熱層４の近傍では、シリコン膜１１よりも熱伝導率が高い放熱層４に向けて矢印１２の方向に熱が移動するため、急速に冷却される。この冷却速度は、放熱層４から遠ざかるにつれて遅くなるため、図５（ｂ）に示すように、所定時間の経過後に放熱層４の近傍で温度勾配が生じ、この温度勾配が生じる部分で、低温側から高温側に向けて結晶化が行われる。この結果、図６に示すように、放熱層４の近傍におけるシリコン膜１１に、粒径の大きい大粒径結晶１４が形成され、放熱層４から離れた部分では、それよりも粒径が小さい小粒径結晶１５が形成される。また、放熱層４の下方領域１３は、放熱層４がマスクとなって照射されないので溶融されず、予備照射工程で結晶化された状態のまま維持される。
【００９３】
大粒径結晶１４の平面形状を図７に示す。この結晶粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向、即ち、温度勾配が生じた方向の粒径ａが１μｍであり、幅方向、即ち、平面上で長さ方向に直交する方向の粒径ｂが０．５μｍであった。この粒径は、各方向における粒界間の最大距離により示している。また、粒内に大きな欠陥はなかった。大粒径結晶１４の周辺における小粒径結晶１５についても同様に結晶粒径を調べたところ、粒径が１００ｎｍ以下であり、従来の照射工程で得られる多結晶シリコン膜の粒径と同程度であった。このように、本照射工程においては、放熱層４の近傍、即ち、予め定められた位置において、シリコン膜の結晶粒径を選択的に大きくして、膜質を向上させることが可能である。
【００９４】
次に、放熱層４の除去工程を行う。図８（ａ）に示すように、多結晶シリコン膜１１上には、放熱層４と共にアライメントキー５が形成されているため、まず、アライメントキー５にレジストなどの保護膜１６を塗布し、乾燥固化させる（図８（ｂ））。そして、ドライエッチング又はウェットエッチングを行い、放熱層４を除去する。（図８（ｃ））。最後に、保護膜１６を剥離液で除去する（図８（ｄ））。これにより、アライメントキー５が残った状態で、放熱層４が除去され、半導体薄膜が完成する。多結晶シリコン膜１１には、多数のダングリングボンドが形成されているので、水素プラズマ中で、例えば４５０℃で２時間放置することにより、シリコン原子のダングリングボンドを水素原子により終端する。水素含有濃度は、例えば２×１０20ａｔｏｍ・ｃｍ-3程度である。
【００９５】
本実施形態における半導体薄膜の製造においては、放熱層４の形状を平面視矩形状としているが、平面視三角形状とすることも好ましい。放熱層４をこのような形状とすることにより、本照射工程後に放熱層４の頂点から結晶の成長が開始され、図９に示すように、大粒径結晶１４の平面形状は略扇形状となる。この場合には、結晶成長の起点が点として明確になるので、後述するＴＦＴの製造工程において、大粒径結晶とＴＦＴとの位置合わせが容易になる。
【００９６】
（半導体装置）
次に、半導体装置を構成する薄膜トランジスタ（ＴＦＴ）を製造する方法について説明する。まず、図１０（ａ）に示すように、上述した製造方法により得られた半導体薄膜を用いて、大粒径結晶１４を有する多結晶シリコン膜１１に対して、アライメントキー５を用いてフォト工程及びエッチング工程を行い、島状にパターニングした後、酸化シリコンからなるゲート絶縁膜１９を成膜する。アライメントキー５は、以下のフォト工程においても、マスクの位置合わせのために使用する。ゲート絶縁膜１９は、ＳｉＯ2の膜を、例えばＴＥＯＳを用いたプラズマＣＶＤにより形成することができ、必要な膜厚は、例えば１００ｎｍである。形成方法としては、例えば、減圧ＣＶＤ、リモートプラズマＣＶＤ、常圧ＣＶＤ、ＥＣＲ−ＣＶＤなどを用いることも可能である。また、高圧酸化やプラズマ酸化なども可能である。
【００９７】
次に、図１０（ｂ）に示すように、ゲート絶縁膜１９上にゲート電極２０を形成する。ゲート電極２０は、例えば、モリブデン・タングステン合金膜をスパッタリングにより成膜した後、ゲート電極用のフォトマスクを用いてフォト工程を行い、エッチングにより所定の形状にパターニングすることで形成される。ゲート電極の材料としては、その他に、高純度Ａｌ、又は、ＡｌにＳｉ、Ｃｕ、Ｔａ、Ｓｃ、Ｚｒなどの少なくとも１種を添加したＡｌ系材料を使用することもできる。
【００９８】
フォト工程において使用するマスク（図示せず）は、アライメントキー５により位置合わせが可能であり、ゲート電極２０を、多結晶シリコン膜１１の大粒径結晶１４の近傍、より詳しくは、ゲート電極２０のドレイン側（図の右側）の端部が大粒径結晶１４の中央に位置するように形成する。
【００９９】
ついで、図１０（ｃ）に示すように、イオンドーピング工程を行う。まず、イオンドーピング装置により、ゲート電極２０をマスクとして、シリコン膜１１にリンを低濃度で注入する。これにより、シリコン膜１１におけるゲート電極２０の直下の部分は、チャネル領域２２となる。不純物としては、リン以外に、アクセプタとなるボロンや砒素など、ドナーとしてリン以外のアルミニウム等を選択的に用いることによりＰチャンネル及びＮチャンネルトランジスタを選択的に作成することができ、ＣＭＯＳ回路を基板上につくり込むことも可能である。
【０１００】
次に、フォト工程により、ゲート電極２０及びその両端から２μｍの範囲にレジストパターンを形成した後、このレジストパターンをマスクとして、イオンドーピング装置により高濃度のリンを注入する。この結果、シリコン膜１１におけるチャネル領域２２の両側で、レジストパターンにより覆われていない部分に高濃度不純物領域が形成される。この高濃度不純物領域は、それぞれソース領域２４及びドレイン領域１７となる。また、チャネル領域２２と高濃度不純物領域１７，２４との間は、高濃度不純物領域よりも不純物濃度が低いＬＤＤ領域１８ａ，１８ｂとなる。
【０１０１】
この後、レジストパターンを除去する。注入した不純物は、熱処理などにより活性化させる。注入されたイオンの活性化については、同時に注入された水素による自己活性化が生じるため、アニールのような工程を付加しないことも可能であるが、より確実な活性化を図るためには、４００℃以上のアニール、エキシマレーザ照射、ＲＴＡ（Rapid Thermal Anneal）などにより局所的な加熱を行っても良い。
【０１０２】
次に、図１０（ｄ）に示すように、酸化シリコンからなる層間絶縁膜２１を全体に成膜する。層間絶縁膜２１としては、ＳｉＯ2の膜を、例えばＴＥＯＳを用いたプラズマＣＶＤにより形成することができるが、他の方法、例えば、ＡＰ−ＣＶＤ（Atmospheric Pressure CVD）法 、ＬＴＯ(Low Temperature Oxide)、ＥＣＲ−ＣＶＤなどによりＳｉＯ2 膜を形成して行っても良いことは言うまでもない。また、層間絶縁膜２１の材料として、例えば、窒化シリコン、酸化タンタル、酸化アルミニウム等を用いることができ、これらの材料からなる薄膜の積層構造をとっても良い。
【０１０３】
そして、エッチングにより、層間絶縁膜２１およびゲート絶縁膜１９に、多結晶シリコン膜１１のソース領域２４及びドレイン領域１７に達するコンタクトホールを開口する。この後、このコンタクトホールに、チタン膜やアルミニウム・ジルコニウム合金膜などをスパッタリングし、エッチングにより所定の形状にパターニングして、ソース電極２３ａおよびドレイン電極２３ｂを形成する。ソースおよびドレイン電極２３ａ，２３ｂの材料としては、アルミニウム・ジルコニウム合金膜以外に、例えば、アルミニウム（Ａｌ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、チタン（Ｔｉ）等の金属またはそれらの合金を用いても良く、不純物を多量に含むポリ−Ｓｉであっても良い。或いは、ポリ−ＳｉＧｅ合金やＩＴＯ等の透明導電層などを用いても良い。
【０１０４】
以上のプロセスにより、図１１（ａ）に示すｎ型のＴＦＴ４０が完成する。ｐ型ＴＦＴが必要な場合には、リンを注入する代わりに、Ｂドーピング工程を行えばよい。
【０１０５】
本実施形態におけるＴＦＴは、アライメントキー５を用いて、ゲート電極２０のドレイン側の端部が大粒径結晶１４の中央に位置するようにゲート電極２０が形成されているため、図１１に示すように、ドレイン側のＬＤＤ領域１８ｂとチャネル領域２２との境界から両側に０．５μｍの領域（図の網線で示す領域）が単結晶であり、結晶粒界Ｂが存在しない。したがって、ホットキャリア生成によるＴＦＴの劣化を防止することができ、信頼性の向上を図ることができる。また、半導体薄膜の製造において、放熱層４をドレイン領域１７の近傍だけでなくソース領域２４の近傍にも形成することにより、ＴＦＴ４０のソース側のＬＤＤ領域１８ａとチャネル領域２２との境界近傍（例えば、両側に０．５μm）にも結晶粒界Ｂが存在しないようにすることができ、これによって特性及び信頼性をより向上させることができる。
【０１０６】
本実施形態におけるＴＦＴ４０の移動度を測定したところ１８０ｃｍ2／Ｖ・ｓであり、放熱層４を形成せずに製造した半導体薄膜を用いて得られた従来のＴＦＴの移動度が１００ｃｍ2／Ｖ・ｓであるのに比べて大幅に向上した。また、ソース・ドレイン間に５Ｖの電圧をかけ、５００ｋＨｚ１５００時間、ゲート電圧のＯＮ、ＯＦＦを繰返すことにより、多数回のスイッチング動作での信頼性試験を行ったところ、上記従来のＴＦＴでは、移動度が初期値から５０％程度まで低下したのに対し、本実施形態のＴＦＴ４０では移動度が初期値の８５％以上であり、スイッチングによる劣化が減少した。この信頼性試験は、以下の実施形態においても同様の条件で行った。
【０１０７】
（液晶表示装置）
次に、上述した方法により得られたＴＦＴを用いる液晶表示装置について説明する。図１２に示すように、この液晶表示装置５０は、互いに対向するように配置されたＴＦＴアレイ基板１及び対向基板３１を有している。
【０１０８】
ＴＦＴアレイ基板１は、上面側（対向基板３１側）に複数のＴＦＴ４０がマトリックス状に整列配置されており、ＴＦＴ４０の周辺には駆動回路４２，４４が形成されている。また、対向基板３１は、絶縁基板であるガラス基板（例えば、コーニング社の品番１７３７）であり、下面側（ＴＦＴアレイ基板１側）に、カラーフィルタ３２及び透明電極３３が設けられている。ＴＦＴアレイ基板１及び対向基板３１の間には、ポリイミドなどの配向膜間に液晶が封入された液晶部３５を有している。更に、ＴＦＴアレイ基板１及び対向基板３１は、対向する面とは反対側の面に、それぞれ偏光板３７，３９が貼り付けられている。
【０１０９】
上述したＴＦＴアレイ基板における画素領域５６の１つを、図１３に拡大して示す。ＴＦＴアレイ基板上には、走査線５２及びデータ線５４がマトリックス状に配置されており、各交差部の近傍にＴＦＴ４０が配置されている。ＴＦＴ４０のソース電極２３ａはデータ線５４に接続されており、ドレイン電極２３ｂは透明電極である画素電極５８に接続されている。また、ゲート電極２０は、走査線５２に接続されている。
【０１１０】
このように構成された液晶表示装置５０は、ＴＦＴアレイの高特性化と劣化の減少により、液晶表示装置の駆動回路の不良率が減少し、画面輝度ムラ等の不具合が減少した。具体的には、上記従来のＴＦＴを用いた液晶表示装置における駆動回路の不良率が１５％であったのに対し、本実施形態の液晶表示装置５０では不良率が７％に減少した、また、画面輝度ムラ不良率が従来は７％であったのに対し、本実施形態の液晶表示装置５０では、３％まで減少した。
【０１１１】
（ＥＬ表示装置）
次に、上述した方法により得られたＴＦＴを用いるＥＬ表示装置について説明する。このＥＬ表示装置は、ＴＦＴアレイ基板を備えており、ＴＦＴアレイ基板は、各画素領域に、スイッチング用ＴＦＴ、駆動用ＴＦＴ及びＥＬ素子が配置されている。
【０１１２】
ＥＬ素子６０は、図１４に示すように、ＩＴＯなどの透明電極からなる陽極６１、発光層６２、正孔注入層６３及びＡｌＬｉなどの陰極６４を多結晶シリコン膜１１上に積層することにより形成されている。陰極６４の下面側（基板１側）には、アルミニウムキノリノール錯体層６５が形成されている。各陽極６１間は、樹脂ブラックレジストにより埋められ、フォトリソグラフィにより光遮断層６６が形成されている。発光層６２は、例えばインクジェットプリント装置を用いて赤、緑、青の発光材料をパターニング塗布することにより形成される。また、正孔注入層６３は、例えばポリビニルカルバゾールを真空蒸着することにより形成される。
【０１１３】
ＥＬ素子６０の材料として、本実施形態ではポリジアルキルフルオレン誘導体を用いたが、他の有機材料、例えば、他のポリフルオレン系材料やポリフェニルビニレン系の材料でも良いし、無機材料でも使用可能である。また、ＥＬ素子６０の製造方法は、スピンコートなどの塗布方法、蒸着、インクジェットによる吐出形成など、使用材料に応じて適宜決定すればよい。
【０１１４】
このＥＬ表示装置の回路図を図１５に示す。スイッチング用ＴＦＴ７１のゲート電極はゲート信号線７２に接続されており、ドレイン電極はドレイン信号線７３に接続されており、ソース電極は駆動用ＴＦＴ７４のゲート電極に接続されている。また、駆動用ＴＦＴ７４のソース電極はＥＬ素子６０の陽極に接続されており、ドレイン電極は電源線７６に接続されている。符号７５は、コンデンサである。
【０１１５】
駆動回路７７によってゲート信号線７２に与えたパルス信号がスイッチング用ＴＦＴ７１のゲート電極に印加されると、スイッチング用ＴＦＴ７１がＯＮ状態となり、駆動回路７８によってドレイン信号線７３に与えたドレイン信号が駆動用ＴＦＴ７４のゲート電極に与えられる。これにより、駆動用ＴＦＴ７４がＯＮ状態となり、電源線７６からＥＬ素子６０に電流が供給され、ＥＬ素子６０が発光する。
【０１１６】
このように構成されたＥＬ表示装置は、ＴＦＴアレイの高特性化と劣化の減少により、画面輝度ムラや画質不良等の不具合が減少した。具体的には、従来のＴＦＴを用いた場合には画面輝度ムラ不良率が８％であったのに対し、本実施形態のＥＬ表示装置では、２％まで減少した。また、長時間あるいは多数回のスイッチングを行った場合のＴＦＴ特性劣化が画質不良となっていたが、従来の不良率１５％から５％に減少した。
【０１１７】
（実施の形態２）
次に、本発明の実施の形態２について説明する。本実施形態及び以下の実施形態において、実施の形態１で説明した構成部分と同一の機能を有するものには図中に同一の符号を付し、実施の形態１と重複する内容については繰り返しの説明を省略する。
【０１１８】
実施の形態２における半導体薄膜の製造方法は、実施の形態１における半導体薄膜の製造方法において、本照射工程におけるレーザ光７の照射回数を変えたものである。即ち、実施の形態１においては基板上の所定範囲に対してレーザ光７を複数回数照射するのに対し、本実施形態においては、全基板面を一度に照射可能に整形されたレーザ光により、基板上の所定範囲に対して１回（１パルス）のみ照射した。レーザ光７の好ましい強度範囲は、実施の形態１と同様とした。
【０１１９】
こうして得られた半導体薄膜の大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、平面視において長さ方向の粒径ａは１．６μmであり、幅方向の粒径ｂは０．５μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。このように、結晶粒径がより大きいシリコン薄膜を得るという観点からは、本照射工程において、基板上の１ヶ所に１パルスのみを照射することも好ましい。
【０１２０】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。半導体装置を構成するＴＦＴの製造においては、大粒径結晶の粒径が１．６μｍであるので、ゲート電極のドレイン側の端が、大粒径結晶の中央、即ち、結晶粒界から０．８μｍに位置するように、アライメントキーによるマスクの位置合わせを行う。この結果、ドレイン側のＬＤＤ領域１８ｂとチャネル領域２２との境界から両側に０．８μｍの領域が単結晶となり、結晶粒界が存在しない状態となる。
【０１２１】
こうして得られたＴＦＴは、移動度が１８０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９５％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が３％、画面輝度ムラ不良率が０．８％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が１％であり、画質不良率が２％であり、いずれも従来のＥＬ表示装置に比べて良好であった。
【０１２２】
（実施の形態３）
次に、本発明の実施の形態３について説明する。実施の形態３における半導体薄膜の製造方法は、実施の形態１における半導体薄膜の製造方法において、予備照射工程を行わずに、前記放熱層４及びアライメントキー５を形成する工程を行うものであり、更に、この放熱層４及びアライメントキー５を形成する工程を、リフトオフにより行うものである。
【０１２３】
即ち、脱水素処理を行った非晶質シリコン膜３上に、フォトリソグラフィにより、放熱層及びアライメントキーとなる部分以外をレジストで覆うレジストパターンＲを形成する（図１６（ａ））。ついで、蒸着によりＭｏＷ膜Ｍを成膜した後（図１６（ｂ））、レジスト剥離液によりレジストＲ及びレジスト上のＭｏＷ膜Ｍを除去することにより、放熱層４及びアライメントキー５が形成される（図１６（ｃ））。
【０１２４】
次に、本照射工程を行い、多結晶シリコン膜を形成する。この本照射工程におけるレーザ光７の強度範囲は、実施の形態１における本照射工程と同じであることが好ましく、本実施形態では３８０ｍＪ／ｃｍ2とした。また、基板上の１ヶ所に対する照射回数は、８回（８パルス）とした。これにより、放熱層４の周囲に大粒径結晶が形成される（図６参照）。この後は、実施の形態１と同様にして、放熱層４を除去する。
【０１２５】
本実施形態においては、実施の形態１のように予備照射工程を行っていないため、放熱層４が形成されていた箇所の下方領域は、非晶質シリコンとなっている。したがって、この領域を結晶化するため、レーザアニール装置（ＥＬＡ装置）により付加照射工程を行う。放熱層４が形成されていた領域には特に膜質の高いものは要求されないため、付加照射工程におけるレーザ光の強度は、本照射工程におけるレーザ光強度よりも小さくて十分である。また、あまり強い強度のレーザ光を照射すると、本照射工程において形成された大粒径のシリコン結晶１４に欠陥を生じるため、好ましくない。したがって、レーザ光強度は、実施の形態１における予備照射工程と同じ範囲が好ましく、本実施形態では２５０ｍＪ／ｃｍ2とした。また、基板上の１ヶ所に対する照射回数は１０回とした。尚、この照射回数は種々の設定が可能である。これによって、放熱層４が形成されていた領域には、粒径が３０ｎｍ以下の小粒径の多結晶シリコンが形成される。
【０１２６】
こうして得られた半導体薄膜の大粒径シリコン結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、約２μmであった。また、粒内に大きな欠陥はなかった。更に、１００個の大粒径結晶１４について粒径のばらつきを調べたところ、２μm±０．４μmであり、実施の形態１の本照射工程において、レーザ光を複数パルスで照射する代わりに単パルスで照射した場合が１．６μm±０．８μmであるのに比べて、ばらつきが少なかった。
【０１２７】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。本実施形態の半導体装置を構成するＴＦＴの製造においては、実施の形態１のイオンドーピング工程において、ＬＤＤ領域を形成する代わりに、次のようにしてオフセット領域を形成する。
まず、フォトリソグラフィーで、ゲート電極２０とその両端から２μｍの上にレジストのパターンを形成する。次にイオンドーピング装置により、前記レジストをマスクとして高濃度のリンを注入する。この結果、図１７に示すように、ゲート金属２０の下方がチャネル領域２２となり、チャネル領域２２の両端から２μｍの領域は、オフセット領域１８ｃ，１８ｄが形成される。また、レジストパターンにより覆われていない部分に、高濃度不純物領域が形成される。この高濃度不純物領域は、それぞれソース領域２４及びドレイン領域１７となる。後は、実施の形態１と同様にして、半導体装置を製造する。
【０１２８】
また、大粒径結晶の粒径が２μｍであるので、ゲート電極２０のドレイン側の端が、大粒径結晶の中央、即ち、粒界から１μｍに位置するように、アライメントキー５によるマスクの位置合わせを行う。この結果、ドレイン側のオフセット領域１８ｄとチャネル領域２２との境界から両側に１μｍの領域が単結晶であり、結晶粒界が存在しないＴＦＴとなる。
【０１２９】
こうして得られたＴＦＴは、移動度が２００ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９５％以上あり、いずれも従来のＴＦＴに比べて良好であった。
また、液晶表示装置については、駆動回路の不良率が２．５％、画面輝度ムラ不良率が０．６％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．７％であり、画質不良率が１．２％であり、いずれも従来のＥＬ表示装置に比べて良好であった。
【０１３０】
（実施の形態４）
次に、本発明の実施の形態４について説明する。実施の形態４における半導体薄膜の製造方法は、実施の形態３における半導体薄膜の製造方法と同様、予備照射工程を行わずに前記放熱層４及びアライメントキー５を形成する工程を行うものであり、更に、この放熱層４及びアライメントキー５を形成する工程を、フォト工程及びエッチング工程により行うものである。
【０１３１】
即ち、脱水素処理を行った非晶質シリコン膜３上に、蒸着又はスパッタリングにより、シリコン膜よりも熱伝導率が高く、かつ、レーザ光を透過する物質として、ＩｎＴｉＯ（ＩＴＯ）膜を成膜する。ついで、フォト工程及びエッチング工程により、所定形状のＩＴＯパターンからなる放熱層４及びアライメントキー５を形成する（図４参照）。
【０１３２】
次に、本照射工程を行い、多結晶シリコン膜を形成する。本実施形態においては、レーザ光７の強度を３６０ｍＪ／ｃｍ2とし、基板上の１ヶ所に対する照射回数を、３００回（３００パルス）とした。これにより、放熱層４の周囲に大粒径結晶１４が形成される（図６、図７参照）。この後は、実施の形態１と同様にして、放熱層４を除去する。
【０１３３】
本実施形態においては、実施の形態３と同様に予備照射工程を行っていないが、放熱層４が光透過性を有する物質であるＩＴＯにより形成されているため、本照射工程により、放熱層４下方のシリコン膜も結晶化されている。したがって、実施の形態３のように付加照射工程を必要とせず、製造工程の短縮化を図ることができる。
【０１３４】
こうして得られた半導体薄膜の大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが４μmであり、幅方向の粒径ｂが０．５μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。更に、１００個の大粒径結晶１４について粒径のばらつきを調べたところ、４μm±０．４μmであり、実施の形態１の本照射工程において、レーザ光を単パルスで照射した場合が１．６μm±０．８μmであるのに比べて、ばらつきが少なかった。
【０１３５】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。半導体装置を構成するＴＦＴの製造においては、本実施形態では、ゲート電極２０が大粒径結晶１４の中央に位置するように、アライメントキー５によるゲート形成用マスクの位置合わせを行った。即ち、大粒径結晶１４の長さ方向の粒径が４μｍであるので、ゲート電極２０のソース−ドレイン方向の長さを２．５μｍとすることにより、ゲート電極２０のドレイン側の端が、粒界から０．８μｍに位置するようにした。そして、これに合わせてゲート電極２０の下方におけるチャネル領域のチャネル長を２．５μｍとし、チャネル領域２２両側のＬＤＤ領域１８ａ，１８ｂのＬＤＤ長を０．８μｍとすることで、チャネル領域２２及びＬＤＤ領域１８ａ，１８ｂが連続した単結晶、即ち、結晶粒界が存在しない状態となるようにした（図１１参照）。
【０１３６】
こうして得られたＴＦＴは、移動度が３２０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９７％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が１．５％、画面輝度ムラ不良率が０．４％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．５％であり、画質不良率が１．２％であり、いずれも従来のＥＬ表示装置に比べて良好であった。
【０１３７】
（実施の形態５）
次に、本発明の実施の形態５について説明する。実施の形態５における半導体薄膜の製造方法は、実施の形態１における半導体薄膜の製造方法において、放熱層４及びアライメントキー５を、パターン形成用マスクを用いた蒸着によって行う代わりに、フォト工程及びエッチング工程により行うものである。
【０１３８】
即ち、予備照射工程により形成された多結晶シリコン膜上に、蒸着又はスパッタリングにより、シリコン膜よりも熱伝導率が高い物質として、ＭｏＷ膜を成膜する。ついで、フォト工程及びエッチング工程により、所定形状のＭｏＷのパターンからなる放熱層４及びアライメントキー５形成する（図８（ａ）参照）。
次に、本照射工程を行い、多結晶シリコン膜１１を形成する。本実施形態においては、レーザ光７の強度を３６０ｍＪ／ｃｍ2とし、基板上の１ヶ所に対する照射回数を、３００回（３００パルス）とした。これにより、放熱層４の周囲に大粒径結晶１４が形成される。この後は、実施の形態１と同様にして、放熱層４を除去する。
【０１３９】
こうして得られた半導体薄膜の大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが４μmであり、幅方向の粒径ｂが０．５μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。
【０１４０】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。本実施形態の半導体装置を構成するＴＦＴの製造においては、実施の形態１のイオンドーピング工程において、ＬＤＤ領域を形成する代わりに、実施の形態３と同様にして、オフセット領域を形成する（図１７参照）。
【０１４１】
本実施形態では、ゲート電極２０が大粒径結晶１４の中央に位置するように、アライメントキー５によるゲート形成用マスクの位置合わせを行った。即ち、大粒径結晶１４の長さ方向の粒径が４μｍであるので、ゲート電極２０のソースードレイン方向の長さを２．５μｍとすることにより、ゲート電極２０のドレイン側の端が、粒界から０．８μｍに位置するようにした。そして、これに合わせてゲート電極２０下方のチャネル領域２２の長さを２．５μｍとし、チャネル領域２２両側のオフセット領域１８ｃ，１８ｄの長さを０．８μｍとすることで、チャネル領域２２及びオフセット領域１８ｃ，１８ｄが連続した単結晶となり、結晶粒界が存在しない状態とした。
【０１４２】
こうして得られたＴＦＴは、移動度が３１０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９７％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が２％、画面輝度ムラ不良率が０．４％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．４％であり、画質不良率が１％であり、いずれも従来のＥＬ表示装置に比べて良好であった。
【０１４３】
（実施の形態６）
次に、本発明の実施の形態６について説明する。実施の形態６における半導体薄膜の製造方法は、実施の形態１において、基板上に形成する下地膜に微小径の空孔を形成することを特徴とする。
【０１４４】
即ち、基板１を回転させながら、この基板上にＳｉ、Ｏ及び有機溶媒を主成分とするシリカを塗布する。本実施形態においては、有機溶媒としてアルコール（メタノール）を用いた。ついで、この基板１を熱処理することにより、空孔を含むＳｉＯｘの下地膜２を形成する（図１参照）。熱処理の温度は４５０℃以上６５０℃以下が適しており、空孔を小さくすると共に、基板１の反りを小さくするためには、５５０℃以上６２０℃以下がより好ましい。本実施形態においては、熱処理の温度を６００℃とした。
【０１４５】
従来の熱処理のようにシリカの固化工程を４００℃で行っていた場合、空孔の平均孔径は１０μｍ程度であったが、６００℃で固化させることにより、空孔の平均孔径は２μｍ以下に改善された。この平均孔径は、０．０１〜２μmであることが好ましく、０．０５〜０．１μmであることがより好ましい。
【０１４６】
この後は、実施の形態５と同様にして、半導体薄膜を製造した。半導体薄膜の大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが３０μmであり、幅方向の粒径ｂが０．５μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。小粒径結晶１５は、粒径が２００μm以下であった。
【０１４７】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。本実施形態の半導体装置を構成するＴＦＴの製造においては、多結晶シリコン層をパターニングするフォトマスクとして、チャネル領域、ＬＤＤ領域、ソース領域およびドレイン領域が大粒径シリコン結晶１４内に形成されるように設計されたフォトマスクを用い、ゲート電極の中央が大粒径シリコン結晶の中央となるようにした。ゲート電極のソースードレイン方向の長さは４μｍとした。これにより、チャネル長が４μｍ、ＬＤＤ長が１．５μｍ、ソース長およびドレイン長がいずれも１０μｍのｎ型ＴＦＴを得た。これらの領域は、全てが連続した単結晶となっており、結晶粒界が存在しない。
【０１４８】
こうして得られたＴＦＴは、移動度が３８０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９７％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、下地膜の空孔の平均孔径が２μｍ以下であり、従来の多孔質の下地膜に比べて空孔の平均孔径をかなり小さくしているので、不良率が大幅に低下した。
【０１４９】
液晶表示装置については、駆動回路の不良率が１．５％、画面輝度ムラ不良率が０．３％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．３％であり、画質不良率が０．７％であり、いずれも従来のＥＬ表示装置に比べて良好であった。
【０１５０】
（実施の形態７）
次に、本発明の実施の形態７について説明する。実施の形態７における半導体薄膜の製造方法は、実施の形態１において基板上に下地膜を形成した後、更に多孔質層を有する下地膜を形成することを特徴とする。
【０１５１】
即ち、実施の形態１と同様に、基板１上に、ＴＥＯＳ−ＣＶＤ法により膜厚３００ｎｍのＳｉＯ2下地膜２を成膜する。ついで、成膜用のシリコン基板をターゲットとして、シリコンが蒸発する強度でレーザ光を照射し、シリコン粒子を蒸着させるレーザアブレーションにより、下地膜２上にシリコン膜を成膜する。形成されたシリコン膜には、多量の空孔が存在する。次に、成膜されたシリコン膜を酸化させる。オゾンまたは酸素雰囲気中でプラズマを発生させることにより、レーザアブレーションで形成された空孔を含んだシリコン膜が酸化され、ＳｉＯ2膜２ａとなる（図１８参照）。このＳｉＯ2膜２ａ中には多量の空孔が含まれ、空孔の平均孔径は１μｍ以下である。空孔を有する下地膜２ａのみでは、ガラスなどの基板１からの不純物が半導体層へ拡散することを防止する役割が不十分となるが、本実施形態では、ＳｉＯ2の緻密な層からなる下地膜２、及び、多孔質層からなる下地膜２ａの２層構造にすることにより、基板１から半導体層への不純物拡散を確実に防止することができる。
【０１５２】
この後は、実施の形態５と同様にして、半導体薄膜を製造した。半導体薄膜の大粒径結晶１４の結晶粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが３０μmであり、幅方向の粒径ｂが０．５μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。小粒径結晶１５は、粒径が２００μm以下であった。
【０１５３】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。本実施形態の半導体装置を構成するＴＦＴの製造においては、実施の形態５と同様にして、チャネル長が４μｍ、ＬＤＤ長が１．５μｍ、ソース長およびドレイン長がいずれも１０μｍのｎ型ＴＦＴを得た。これらの領域は、全てが連続した単結晶となっており、結晶粒界が存在しない。
【０１５４】
こうして得られたＴＦＴは、移動度が３８０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９７％以上であり、いずれも従来のＴＦＴに比べて良好であった。
【０１５５】
液晶表示装置については、駆動回路の不良率が１．２％、画面輝度ムラ不良率が０．２％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．２％であり、画質不良率が０．５％であり、いずれも従来のＥＬ表示装置に比べて良好であった。
【０１５６】
多孔質層を有する下地膜は、ＳＯＧ（スピンオングラス）膜などの多孔質膜とすることが可能であり、大粒径のシリコン結晶が成長することを確認している。
ＳＯＧは、有機、無機を問わない。
【０１５７】
（実施の形態８）
次に、本発明の実施の形態８について説明する。実施の形態８から１２における半導体薄膜の製造方法は、実施の形態１における半導体薄膜の製造方法において、本照射工程を露光マスクを用いて行うものである。
【０１５８】
まず、実施の形態１と同様にして、基板１上に、下地膜２及び非晶質シリコン膜３を形成し（図１参照）、必要に応じて脱水素処理を行った後、次のようにして本照射工程を行う。
本実施形態においては、露光マスクとして、図１９に示すように、板状体に平面視帯状の複数のレンズ１１４が互いに平行となるように設けられた露光マスク１０５を使用する。露光マスク１０５を構成する板状体は、光透過性材料又は遮光性材料のいずれを用いても良いが、本実施形態においては光透過性を有する石英を使用した。
【０１５９】
各レンズ１１４は、図２０（ａ）に示すように、長手方向側の側面において、下側（基板１に対向する側）が側面視略円弧状の凹曲面１１４ａとなるように形成されており、レンズ１１４を透過してシリコン膜に照射される光量に傾斜的な分布を生じさせるように、基板１及び露光マスク１０５のそれぞれの設置場所を考慮してレンズ曲率が設計されている。
【０１６０】
このように構成された露光マスク１０５を基板１の近くに配置し、この露光マスク１０５を介してレーザ光７を１パルス照射した。レーザ光７の好ましい照射強度範囲は、実施の形態１における本照射工程の場合と同様であり、本実施形態では３８０ｍＪ／ｃｍ2とした。これにより、レンズ１１４を透過したレーザ光７は、図２０（ｂ）に示すように、レンズ１１４の長手方向に光量分布を生じ、シリコン膜１１の同じ方向に傾斜的な温度勾配を生じる。この結果、光量の最も少ない部分（図２０（ｂ）における２カ所）から、レンズ１１４の中心側及び周辺側のそれぞれに向けて結晶が成長し、大粒径結晶１４が形成される。大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが６μmであり、幅方向の粒径ｂが２μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。このように、本実施形態では、露光マスク１０５のレンズ１１４に対応する位置に、粒径の大きなシリコン結晶１４が形成される。また、本実施形態においては、図示していないが、露光マスク１０５にキー形成用のパターンを備えており、これによってアライメントキーを形成することができる。このキー形成用のパターンについては、後述する実施の形態１０において詳しく説明する。
【０１６１】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。本実施形態においては、上述したキー形成用のパターンにより形成されたアライメントキーを用いて、大粒径シリコン結晶の位置にＴＦＴを形成した。
【０１６２】
こうして得られたＴＦＴは、移動度が１７０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の７５％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が１１％、画面輝度ムラ不良率が５％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が５％であり、画質不良率が１１％であり、いずれも従来のＥＬ表示装置に比べて良好であった。また、ＥＬ表示装置の輝度は、電圧５Ｖの印加時において４００ｃｄ／ｍ2であり、従来の３００ｃｄ／ｍ2に比べて向上した。
【０１６３】
また、本実施形態の半導体薄膜の製造においては、上述したように、レーザ光７の照射回数を１回としているが、基板と光軸とを静止させて両者の位置関係を固定した状態で数回（数パルス）照射すること（静止照射）により、多結晶シリコン膜１１におけるシリコン結晶の欠陥が減少した。特に、１０パルス以上（より好ましくは１００パルス以上）照射することにより、シリコン結晶の欠陥の減少と共に粒径が拡大し、ＴＦＴを製造した場合の特性が向上した。また、基板と光軸との相対位置を徐々に変化させながら、レーザ光７の各照射毎の照射面積が９０％オーバーラップするように複数パルスを照射する場合（走査照射）には、上述した静止照射と比較すると結晶欠陥の減少が顕著ではなかったが、従来の走査照射に比べると、露光マスク１０５を用いた効果により結晶粒径が大きくなり、ＴＦＴ特性も向上した。
【０１６４】
また、レンズ１１４の形状は、本実施形態では、露光マスクに用いるレンズを凹レンズとしているが、凸レンズとしても、適当な光量分布を生じさせることができることは確認済みである。この点については、レンズを有する露光マスクを使用する以下の実施形態においても同様である。
【０１６５】
（実施の形態９）
次に、本発明の実施の形態９について説明する。実施の形態９における半導体薄膜の製造方法は、図２１に示すように、露光マスクとして、光を透過しない物質（例えばステンレス）からなる板に、複数の開口部１３８を形成した露光マスク１３９を使用した。各開口部１３８は、開口面積が段階的に変化するように一列に形成されており、この列が互いに平行となるように複数配置されている。即ち、この列を含む帯状領域の長手方向に沿って開口率が段階的に変化する。開口率の変化は、例えば、各開口部１３８の形状や間隔などを変えることで行っても良い。
【０１６６】
各開口部１３８の大きさは、レーザ光７の強度を３８０ｍＪ／ｃｍ2とした場合に、露光マスク１３９を介して基板１に照射される光量分布が２５０ｍＪ／ｃｍ2から３８０ｍＪ／ｃｍ2となるように設計されている。更に、露光マスク１３９には、キーパターン形成用の所定形状の開口１３７が形成されている。
【０１６７】
このように構成された露光マスク１３９を基板１の近くに配置し、実施の形態８と同様にして、半導体薄膜を製造した（図２２（ａ））。これにより、露光マスク１３９の開口１３８を通過したレーザ光７は、開口列に沿って光量分布を生じ、シリコン膜１１の同じ方向に傾斜的な温度勾配を生じる。この結果、低温部から高温部に向けて大粒径のシリコン結晶１４が形成される。大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが１０μmであり、幅方向の粒径ｂが３μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。このように、本実施形態では、露光マスク１３９の開口１３８がなす列に対応する位置に、粒径の大きなシリコン結晶１４が形成される。
【０１６８】
また、本実施形態では、露光マスク１３９にキーパターン形成用の開口１３７が形成されているため、レーザ光の照射により、この開口形状に対応した多結晶シリコン膜の領域が形成され、その周囲が非晶質シリコン膜の領域となる。したがって、多結晶シリコンと非晶質シリコンとの色の相違から、形成されたキーパターンをアライメントキー５として使用することができる。
【０１６９】
このアライメントキー５は、キー部分のみを非照射部分としてその周囲が照射されるように露光マスクを形成することで、非晶質シリコン膜からなるアライメントキーが形成されるようにしても良い。
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。半導体装置を構成するＴＦＴの製造においては、実施の形態１と同様に、アライメントキー５を用いて、大粒径シリコン結晶の位置にＴＦＴを形成した。
【０１７０】
こうして得られたＴＦＴは、移動度が２５０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の８３％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が８％、画面輝度ムラ不良率が４％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が３％であり、画質不良率が８％であり、いずれも従来のＥＬ表示装置に比べて良好であった。また、ＥＬ表示装置の輝度は、電圧５Ｖの印加時において４５０ｃｄ／ｍ2であり、従来に比べて向上した。
【０１７１】
（実施の形態１０）
次に、本発明の実施の形態１０について説明する。実施の形態１０における半導体薄膜の製造方法は、露光マスクとして、図２３に示すように、板状体に複数のレンズ２１４がアレイ状（マトリックス状）に配置された露光マスク２０５を使用する。露光マスク２０５を構成する板状体は、光透過性材料又は遮光性材料のいずれを用いても良いが、本実施形態においては光透過性を有する石英を使用した。
【０１７２】
各レンズ２１４は、図２４に示すように、下側（基板１に対向する側）に凹部が形成された凹レンズであり、凹部の内壁面が略球面状に形成されている。レンズの曲率は、レーザ光の強度を３８０ｍＪ／ｃｍ2とした場合に、露光マスクを介して基板１に照射される光量分布が、２５０ｍＪ／ｃｍ2から３８０ｍＪ／ｃｍ2の傾斜的な分布となるように設計されている。更に、露光マスク２０５の光透過性を有する領域の一部に、光透過性を有しない金属などからなるキー形成用のパターン２４０が形成されている（図２３参照）。
【０１７３】
このように構成された露光マスク２０５を基板１に近くに配置し、実施の形態８と同様にして、半導体薄膜を製造した（図２４（ａ））。これにより、露光マスク２０５のレンズ２１４を透過したレーザ光７は、図２４（ｂ）に示すように、平面視円状レンズ２１４の径方向に沿って光量分布を生じ、低温部から高温部に向けて大粒径のシリコン結晶が形成される。大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが１０μmであり、幅方向の粒径ｂが１０μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。このように、本実施形態では、実施の形態８と比較して、幅方向にも光量分布を生じるため、結晶形状が略円状となり、大粒径結晶１４の面積が拡大した。
【０１７４】
また、本実施形態では、露光マスク２０５に形成されたキー形成用のパターン２４０により、多結晶シリコン膜１１の一部に非晶質シリコンの領域が形成されるので、周囲に形成された多結晶シリコンの領域との差から、形成されたパターンをアライメントキー５として使用することができる。
【０１７５】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。半導体装置を構成するＴＦＴの製造においては、実施の形態１と同様に、アライメントキー５を用いて、大粒径結晶１４の位置にＴＦＴを形成した。本実施形態においては、露光マスク２０５のレンズ２１４の中心に対応する位置に、大粒径結晶１４の中心が略一致するため、大粒径結晶１４の形成位置がより明確且つ一定になり、アライメントキー５による大粒径結晶１４とＴＦＴとの位置合わせを、より精度良く行うことができる。
【０１７６】
こうして得られたＴＦＴは、移動度が３７０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９５％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が３％、画面輝度ムラ不良率が１％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が１％であり、画質不良率が５％であり、いずれも従来のＥＬ表示装置に比べて良好であった。また、ＥＬ表示装置の輝度は、電圧５Ｖの印加時において４７０ｃｄ／ｍ2であり、従来に比べて向上した。
【０１７７】
（実施の形態１１）
次に、本発明の実施の形態１１について説明する。実施の形態１１における半導体薄膜の製造方法は、露光マスクとして、図２５に示すように、光透過性を有する物質（例えば、石英）の板材の下側（基板に対向する側）に、複数の凹部２４２がアレイ状に配置された露光マスク２４１を使用する。各凹部２４２の内壁面は、円筒状に形成されており、マスク下面２４１ａとの間に段差２４１ｂを形成している。更に、露光マスク２４１の一部に、光透過性を有しない金属などからなるキー形成用のパターン２４０が形成されている。
【０１７８】
図２６（ａ）に示すように、このように構成された露光マスク２４１を基板１の近くに配置し、実施の形態８と同様にして、半導体薄膜を製造した。これにより、露光マスク２４１を透過したレーザ光７は、凹部２４２を形成する段差２４１ｂによって位相のずれを生じるため、図２６（ｂ）に示すように、基板上に照射される光量に分布を生じる。この光量分布は、凹部２４２の段差２４１ｂ付近に対応する位置が最も光量が弱く、凹部２４２の径方向に沿って中心側及びその反対側に向けてそれぞれ光量が増加する。凹部２４２の大きさ及び段差２４１ｂの高さは、レーザ光の強度を３８０ｍＪ／ｃｍ2とした場合に、２５０ｍＪ／ｃｍ2から３８０ｍＪ／ｃｍ2の傾斜的な分布となるように設計されている。これにより、低温部から高温部に向けて大粒径のシリコン結晶が形成される。本実施形態においては、露光マスク２４１を透過するレーザ光７に位相差分布を生じさせる方法として、露光マスク２４１の下面２４１ａに凹部２４２を形成しているが、この代わりに凸部を形成して、この部分の肉厚が周辺部よりも厚くなるように構成しても、本実施形態のように位相のずれを生じさせることができる。
【０１７９】
大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが１０μmであり、幅方向の粒径ｂが１０μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。このように、本実施形態では、実施の形態１０と同様に、幅方向にも光量分布を生じるため、結晶形状が略円状となり、大粒径結晶１４の面積が拡大した。
【０１８０】
また、本実施形態では、露光マスク２４１に形成されたキー形成用のパターン２４０により、非晶質シリコンの領域が形成されるので、周囲に形成された多結晶シリコンの領域との差から、形成されたパターンをアライメントキー５として使用することができる（図２６（ａ）参照）。
【０１８１】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。半導体装置を構成するＴＦＴの製造においては、実施の形態１と同様に、アライメントキー５を用いて、大粒径結晶の位置にＴＦＴを形成した。本実施形態においては、露光マスク２４１の凹部２４２の中心に対応する位置に、大粒径結晶１４の中心が略一致するため、大粒径結晶１４の形成位置がより明確且つ一定になり、アライメントキー５による大粒径シリコン結晶１４とＴＦＴとの位置合わせをより精度良く行うことができる。
【０１８２】
こうして得られたＴＦＴは、移動度が４１０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９７％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が２％、画面輝度ムラ不良率が０．７％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．６％であり、画質不良率が４％であり、いずれも従来のＥＬ表示装置に比べて良好であった。また、ＥＬ表示装置の輝度は、電圧５Ｖの印加時において５２０ｃｄ／ｍ2であり、従来に比べて向上した。
【０１８３】
（実施の形態１２）
次に、本発明の実施の形態１２について説明する。実施の形態１２における半導体薄膜の製造方法は、図２７に示すように、露光マスクとして、光を透過しない物質（例えばステンレス）からなる板に複数の開口部３３８を形成した露光マスク３３９を使用する。各開口部３３８は、一点を中心として周辺に向けて開口面積が段階的に増加するように放射状に配置されており、平面視略円状の光量分布形成領域３５０を形成している。即ち、光量分布形成領域３５０は、単位面積あたりの開口率が中心から周辺に向けて径方向に増加するように、各開口部３３８が配置されている。各開口部３３８の形状、間隔などは、レーザ光の強度を３８０ｍＪ／ｃｍ2とした場合に、露光マスクを介して基板に照射される光量分布が２５０ｍＪ／ｃｍ2から３８０ｍＪ／ｃｍ2の傾斜的な分布となるように設計されている。露光マスク３３９には、このような光量分布形成領域３５０が、アレイ状（マトリックス状）に複数形成されている。
【０１８４】
また、光量分布形成領域３５０以外の領域には、同面積の開口部３４０が等間隔で全体に配置されており、更に、キーパターン形成用の所定形状の開口３３７が形成されている。
【０１８５】
このように構成された露光マスク３３９を基板に近くに配置し、実施の形態８と同様にして、半導体薄膜を製造した。光量分布形成領域３５０の開口３３８を通過したレーザ光は、基板１上の光量分布形成領域３５０の中心に対応する位置から周辺に向けて径方向に増加する光量分布を生じ、傾斜的な温度勾配を生じる。この結果、低温部から高温部に向けて大粒径シリコン結晶１４が形成される。大粒径結晶１４の粒径を、原子間力顕微鏡（ＡＦＭ）および透過型電子顕微鏡（ＴＥＭ）で測定をしたところ、長さ方向の粒径ａが１０μmであり、幅方向の粒径ｂが１０μmであった（図６、図７参照）。また、粒内に大きな欠陥はなかった。このように、本実施形態では、実施の形態１０と同様に、幅方向にも光量分布を生じるため、結晶形状が略円状となり、大粒径結晶１４の面積が拡大した。また、光量分布形成領域３５０以外の領域に形成された開口部３４０を介して照射された部分は、小粒径結晶１５となった。
【０１８６】
また、本実施形態では、露光マスク３３９に形成されたキー形成用の開口３３７により、この開口３３７に対応する位置に多結晶シリコン領域が形成され、その周囲は、露光マスク３３９によって照射が遮断されて非晶質シリコン領域が形成されることから、多結晶シリコン領域と非晶質シリコン領域との色の相違から、キー形成用の開口３３７に対応するパターンをアライメントキー５として使用することができる。
【０１８７】
この半導体薄膜を用いて、実施の形態１と同様に、半導体装置、液晶表示装置及びＥＬ表示装置を製造した。半導体装置を構成するＴＦＴの製造においては、実施の形態１と同様に、アライメントキー５を用いて、大粒径結晶１４の位置にＴＦＴを形成した。本実施形態においては、露光マスクの光量分布形成領域３５０の中心に対応する位置に、大粒径結晶１４の中心が略一致するため、大粒径結晶１４の形成位置がより明確且つ一定になり、アライメントキー５による大粒径結晶１４とＴＦＴとの位置合わせをより精度良く行うことができる。
【０１８８】
こうして得られたＴＦＴは、移動度が４１０ｃｍ2／Ｖ・ｓ、耐性検査後の移動度が初期値の９７％以上であり、いずれも従来のＴＦＴに比べて良好であった。また、液晶表示装置については、駆動回路の不良率が２％、画面輝度ムラ不良率が０．７％であり、いずれも従来の液晶表示装置に比べて良好であった。また、ＥＬ表示装置については、画面輝度ムラ不良率が０．６％であり、画質不良率が４％であり、いずれも従来のＥＬ表示装置に比べて良好であった。また、ＥＬ表示装置の輝度は、電圧５Ｖの印加時において５２０ｃｄ／ｍ2であり、従来に比べて向上した。
【０１８９】
（実施の形態１３）
次に、本発明の実施の形態１３について説明する。実施の形態１３における半導体薄膜の製造方法は、図２８（ａ）に示すように、まず、基板１上にアライメントキー５を形成してから、基板１及びアライメントキー５上に窒化膜や酸化膜などの絶縁性下地膜２を形成し、この下地膜２上に非晶質シリコン膜３を形成する。このアライメントキー５は、非晶質シリコン膜３よりも熱伝導率が高い物質からなり、マスクを用いた蒸着、成膜後のエッチング、レジストパターン形成後に成膜してリフトオフする方法など、上述した各実施形態における形成方法により形成することができる。
【０１９０】
次に、非晶質シリコン膜３に対して、上記実施の形態１における本照射工程と同様の条件でレーザ光を照射する。これにより、図２８（ｂ）に示すように、アライメントキー５が放熱層として機能し、アライメントキー５の近傍に大粒径結晶１４が形成される。
【０１９１】
この後は、実施の形態１におけるＴＦＴの製造方法と同様にアライメントキー５を用いて、図２８（ｃ）に示すように、大粒径結晶１４の位置にＴＦＴ４０を形成することができる。このように、アライメントキー５を放熱層として兼用することができるので、半導体装置の製造工程の短縮化を図ることができる。
【０１９２】
下地膜２は、図２８（ｄ）に示すように、上側下地膜２ｂと下側下地膜２ｃとの２層から構成し、上側下地膜２ｂ及び下側下地膜２ｃの間にアライメントキー５が配置されるようにしても良い。この場合、上側下地膜２ｂの厚みを下側下地膜２ｃの厚みよりも薄くすることが好ましく、これによって熱伝導性を良好にすることができる。また、上側下地膜２ｂを多孔質層とし、下側下地膜２ｃをこの多孔質層よりも緻密な層としても良い。
【０１９３】
（実施の形態１４）
次に、本発明の実施の形態１４について説明する。上述した各実施形態におけるＴＦＴの構造は、一般に、コプレーナ（coplanar）構造又は正スタガ構造と呼ばれるものであるが、ボトムゲート構造又は逆スタガ構造と呼ばれるものも存在する。このような逆スタガ構造のＴＦＴは、次のようにして製造することができる。
【０１９４】
まず、基板１上にアライメントキー５を形成してから下地膜２を形成する。ついで、金属膜をスパッタリングし、アライメントキー５を用いてフォトリソグラフィを行い、ドライエッチングなどにより、所定位置にパターニングされたゲート電極２０を形成する（図２９（ａ））。ついで、ゲート絶縁膜１９をＴＥＯＳ−ＣＶＤ法などにより成膜してから、プラズマＣＶＤ法などにより、非晶質シリコン膜３を成膜し、熱処理などにより脱水素化を行う（図２９（ｂ））。
【０１９５】
この後は、実施の形態１と同様に、予備照射工程により非晶質シリコン膜３を多結晶シリコン膜１１とし、多結晶シリコン膜１１よりも熱伝導率の高い材料からなる放熱層４を、アライメントキー５を用いてゲート電極２０の近傍に形成する（図２９（ｃ））。そして、本照射工程により放熱層４の近傍に大粒径結晶を形成してから放熱層４の除去工程を行うことにより、半導体薄膜が完成する。放熱層４は、上述した各実施形態に示す他の方法によって形成することも可能であることは言うまでもない。この半導体薄膜を用いてＴＦＴを製造する方法は、実施の形態１と同様に行うことができる。また、アライメントキー５は、基板１と下地膜２との間に形成する代わりに、ゲート電極形成用の金属膜を成膜してフォト工程及びエッチング工程を行う際に、ゲート電極２０と共に同時に形成することも可能である。
【０１９６】
以上、本発明の実施の形態について具体的に説明したが、本発明が上記実施形態に限定されるものでないのは言うまでもなく、その要旨を逸脱しない範囲で種々の変更が可能である。
【０１９７】
【発明の効果】
以上の説明から明らかなように、本発明によれば、大粒径の結晶を有する多結晶半導体薄膜を提供することができる。更に、高特性でかつ高信頼性を有する半導体装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体薄膜の製造方法において、非晶質シリコン膜が形成された基板を示す斜視図である。
【図２】 前記半導体薄膜の製造方法において使用するレーザアニール装置の概略構成図である。
【図３】 前記半導体薄膜の製造方法において、レーザ光を照射した後の状態を示す断面図である。
【図４】 前記半導体薄膜の製造方法において、非晶質シリコン膜に放熱層及びアライメントキーを形成した状態を示す断面図である。
【図５】 （ａ）前記半導体薄膜の製造方法において、本照射工程における状態を示す断面図、及び、（ｂ）本照射工程による前記シリコン膜の温度分布を示す図である。
【図６】 前記半導体薄膜の製造方法において、前記放熱層の存在により前記シリコン膜に大粒径結晶が形成された状態を示す断面図である。
【図７】 前記大粒径結晶近傍の平面図である。
【図８】 前記半導体薄膜の製造方法において、前記放熱層の除去工程を説明するための断面図である。
【図９】 前記半導体薄膜の製造方法において、前記放熱層の形状を変えた場合の前記大粒径結晶の形状を示す平面図である。
【図１０】 本発明の実施の形態１に係る半導体装置の製造方法において、半導体装置を構成するＴＦＴの製造工程を説明するための断面図である。
【図１１】 本発明の実施の形態１に係る半導体装置において、（ａ）前記大粒径結晶とＴＦＴとの位置関係を示す断面図、及び、（ｂ）平面図である。
【図１２】 本発明の実施の形態１に係る半導体装置の一例である液晶表示装置を一部切り欠いて示す概略斜視図である。
【図１３】 前記液晶表示装置の一部を示す概略平面図である。
【図１４】 本発明の実施の形態１に係る半導体装置の一例であるＥＬ表示装置のＥＬ素子を示す断面図である。
【図１５】 前記ＥＬ表示装置の一部を示す回路図である。
【図１６】 本発明の実施の形態３に係る半導体薄膜の製造方法において、放熱層及びアライメントキーを形成する工程を説明するための断面図である。
【図１７】 本発明の実施の形態３に係る半導体装置の製造方法において、半導体装置を構成するＴＦＴのオフセット領域が形成された状態を示す断面図である。
【図１８】 本発明の実施の形態７に係る半導体薄膜の製造方法において、第１の下地膜上に、多孔質層を有する第２の下地膜が形成された状態を示す断面図である。
【図１９】 本発明の実施の形態８に係る半導体薄膜の製造方法において、露光マスクを用いて本照射工程を行っている状態を示す斜視図である。
【図２０】 （ａ）第１９図に示す露光マスクを用いた本照射工程により、シリコン膜上に光量分布が生じている状態を模式的に示す断面図、及び、（ｂ）光量分布の概要を示す図である。
【図２１】 本発明の実施の形態９に係る半導体薄膜の製造方法において使用する露光マスクの平面図である。
【図２２】 （ａ）第２１図に示す露光マスクを用いた本照射工程により、シリコン膜上に光量分布が生じている状態を模式的に示す断面図、及び、（ｂ）光量分布の概要を示す図である。
【図２３】 本発明の実施の形態１０に係る半導体薄膜の製造方法において、露光マスクを用いて本照射工程を行っている状態を示す斜視図である。
【図２４】 （ａ）第１９図に示す露光マスクを用いた本照射工程により、シリコン膜上に光量分布が生じている状態を模式的に示す断面図、及び、（ｂ）光量分布の概要を示す図である。
【図２５】 本発明の実施の形態１１に係る半導体薄膜の製造方法において使用する露光マスクの（ａ）側面図、及び、（ｂ）斜視図である。
【図２６】 （ａ）第２５図に示す露光マスクを用いた本照射工程により、シリコン膜上に光量分布が生じている状態を模式的に示す断面図、及び、（ｂ）光量分布の概要を示す図である。
【図２７】 本発明の実施の形態１２に係る半導体薄膜の製造方法において使用する露光マスクの平面図である。
【図２８】 本発明の実施の形態１３に係る半導体装置の製造方法において、半導体装置を構成するＴＦＴの製造工程を説明するための断面図である。
【図２９】 本発明の実施の形態１４に係る半導体装置の製造方法において、半導体装置を構成するＴＦＴの製造工程を説明するための断面図である。
【図３０】 本発明の半導体装置におけるＬＤＤ領域又はオフセット領域と結晶との位置関係の例を示す図である。
【図３１】 シリコン結晶粒径とＴＦＴ信頼性との相関関係を示す図である。
【符号の説明】
１ 基板
２ 下地膜
２ｂ 上側下地膜
２ｃ 下側下地膜
３ 非晶質シリコン膜
４ 放熱層
５ アライメントキー
７ レーザ光
１１ 多結晶シリコン膜
１４ 大粒径結晶
１５ 小粒径結晶
１６ 保護膜
１７ ドレイン領域
１８ａ，１８ｂ ＬＤＤ領域
１８ｃ，１８ｄ オフセット領域
１９ ゲート絶縁膜
２０ ゲート電極
２１ 層間絶縁膜
２２ チャネル領域
２３ａ ソース電極
２３ｂ ドレイン電極
２４ ソース領域
４０ ＴＦＴ
５０ 液晶表示装置
６０ ＥＬ素子
１０５，１３９，２０５，２４１，３３９ 露光マスク
Claims (3)
- 半導体膜を有する薄膜トランジスタの製造方法であって、
基板上に絶縁性を有する第１の下地膜を形成する工程と、
前記第１の下地膜上の一部に、前記半導体膜よりも熱伝導率の高い物質からなるアライメントキーを形成する工程と、
前記アライメントキーを被覆して、絶縁性を有する第２の下地膜を形成する工程と、
前記第２の下地膜上に、非晶質の半導体膜を形成する工程と、
前記非晶質の半導体膜に、強光またはレーザ光を照射することにより、前記アライメントキー近傍に少なくとも一部が存在する結晶のいずれかの粒径を、前記半導体膜のその他の領域に存在する結晶の粒径よりも大きく形成する工程と、
前記半導体膜の上方にゲート電極膜を形成する工程と、
前記ゲート電極膜の一部をエッチングしてゲート電極のパターンを所定位置に形成するためのフォト工程において、前記アライメントキーを用いてマスクの位置合わせを行って、前記粒径を大きく形成した結晶の上方にゲート電極の端部が位置するように、前記ゲート電極を前記アライメントキー近傍に配置する工程と、
前記ゲート電極の端部から所定距離離れた位置に高濃度不純物領域を形成する工程と、を有し、
前記第１の下地膜が前記第２の下地膜よりも緻密な層であることを特徴とする薄膜トランジスタの製造方法。 - 前記第２の下地膜の厚みを、前記第１の下地膜の厚みよりも薄く形成することを特徴とする請求項１に記載の薄膜トランジスタの半導体装置の製造方法。
- 前記第２の下地膜が多孔質層であることを特徴とする請求項１又は２のいずれか一項に記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003123500A JP5122057B2 (ja) | 2000-07-24 | 2003-04-28 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000222275 | 2000-07-24 | ||
| JP2000222275 | 2000-07-24 | ||
| JP2000322301 | 2000-10-23 | ||
| JP2000322301 | 2000-10-23 | ||
| JP2003123500A JP5122057B2 (ja) | 2000-07-24 | 2003-04-28 | 薄膜トランジスタの製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001221823A Division JP3448685B2 (ja) | 2000-07-24 | 2001-07-23 | 半導体装置、液晶表示装置およびｅｌ表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004006849A JP2004006849A (ja) | 2004-01-08 |
| JP2004006849A5 JP2004006849A5 (ja) | 2008-07-31 |
| JP5122057B2 true JP5122057B2 (ja) | 2013-01-16 |
Family
ID=30448982
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003123500A Expired - Lifetime JP5122057B2 (ja) | 2000-07-24 | 2003-04-28 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5122057B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101347552B1 (ko) | 2011-07-21 | 2014-01-10 | 주식회사 엘지화학 | 마스크 및 이를 포함하는 광학필터 제조장치 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0740542B2 (ja) * | 1986-09-25 | 1995-05-01 | 富士通株式会社 | 投影露光方法 |
| JPH01116526A (ja) * | 1987-10-29 | 1989-05-09 | Toshiba Corp | 液晶表示用薄膜トランジスタアレイの製造方法 |
| JPH03250620A (ja) * | 1990-02-27 | 1991-11-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPH03292721A (ja) * | 1990-04-10 | 1991-12-24 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JP3180481B2 (ja) * | 1992-11-24 | 2001-06-25 | 日新電機株式会社 | 薄膜トランジスタ用単結晶シリコン層の形成方法 |
| JP3339894B2 (ja) * | 1992-12-18 | 2002-10-28 | オリンパス光学工業株式会社 | 微細パターンの作成方法 |
| JP3048829B2 (ja) * | 1994-03-31 | 2000-06-05 | シャープ株式会社 | 半導体装置の製造方法 |
| JP3477969B2 (ja) * | 1996-01-12 | 2003-12-10 | セイコーエプソン株式会社 | アクティブマトリクス基板の製造方法及び液晶表示装置 |
| JP3346145B2 (ja) * | 1996-01-12 | 2002-11-18 | セイコーエプソン株式会社 | 半導体膜の結晶化方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶表示装置及びアニール装置 |
| JPH1050999A (ja) * | 1996-07-30 | 1998-02-20 | Matsushita Electric Works Ltd | 半導体装置及びその製造方法 |
| JP3090113B2 (ja) * | 1998-02-13 | 2000-09-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP4278013B2 (ja) * | 1999-03-19 | 2009-06-10 | シャープ株式会社 | 薄膜素子の製造方法 |
-
2003
- 2003-04-28 JP JP2003123500A patent/JP5122057B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004006849A (ja) | 2004-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3448685B2 (ja) | 半導体装置、液晶表示装置およびｅｌ表示装置 | |
| US6906346B2 (en) | Semiconductor device, liquid crystal display device, EL display device, method for fabricating semiconductor thin film, and method for manufacturing the semiconductor device | |
| JP3562590B2 (ja) | 半導体装置作製方法 | |
| US7691545B2 (en) | Crystallization mask, crystallization method, and method of manufacturing thin film transistor including crystallized semiconductor | |
| US7759051B2 (en) | Laser mask and method of crystallization using the same | |
| JP2005303299A (ja) | 電子素子及びその製造方法 | |
| US7186601B2 (en) | Method of fabricating a semiconductor device utilizing a catalyst material solution | |
| JP3432187B2 (ja) | 半導体装置の製造方法 | |
| JP4536345B2 (ja) | 多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法 | |
| US7153762B2 (en) | Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same | |
| JP3344418B2 (ja) | 露光装置、半導体薄膜、薄膜トランジスタ、液晶表示装置、ｅｌ表示装置およびその製造方法 | |
| US20090315034A1 (en) | Thin Film Transistor (TFT), method of fabricating the TFT, and Organic Light Emitting Diode (OLED) display including the TFT | |
| JP2005197656A (ja) | 多結晶シリコン膜の形成方法 | |
| US6043512A (en) | Thin film semiconductor device and method for producing the same | |
| US20010012702A1 (en) | Method of crystallizing silicon film and method of manufacturing thin film transistor liquid crystal display (tft- lcd using the same | |
| US20070212860A1 (en) | Method for crystallizing a semiconductor thin film | |
| KR100623690B1 (ko) | 평판 표시 장치 및 그의 제조 방법 | |
| EP1860699A1 (en) | Display having thin fim transistors with channel region of varying crystal state | |
| KR100710621B1 (ko) | 박막트랜지스터형 어레이기판의 액티브층 제조방법 | |
| JP5122057B2 (ja) | 薄膜トランジスタの製造方法 | |
| US20050009249A1 (en) | Method for fabricating polycrystalline silicon liquid crystal display device | |
| US20060172469A1 (en) | Method of fabricating a polycrystalline silicon thin film transistor | |
| KR101338104B1 (ko) | 박막 트랜지스터 어레이기판 제조방법 | |
| JPH09237767A (ja) | 半導体装置の製造方法 | |
| JPH09260286A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080613 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080613 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110722 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110726 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120220 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120626 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121024 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5122057 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |