JP4536345B2 - 多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法 - Google Patents
多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法 Download PDFInfo
- Publication number
- JP4536345B2 JP4536345B2 JP2003323656A JP2003323656A JP4536345B2 JP 4536345 B2 JP4536345 B2 JP 4536345B2 JP 2003323656 A JP2003323656 A JP 2003323656A JP 2003323656 A JP2003323656 A JP 2003323656A JP 4536345 B2 JP4536345 B2 JP 4536345B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- thin film
- amorphous silicon
- polycrystalline silicon
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000010409 thin film Substances 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000010408 film Substances 0.000 claims description 57
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 55
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 54
- 239000000758 substrate Substances 0.000 claims description 24
- 239000004065 semiconductor Substances 0.000 claims description 21
- 239000001257 hydrogen Substances 0.000 claims description 15
- 229910052739 hydrogen Inorganic materials 0.000 claims description 15
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 14
- 230000005540 biological transmission Effects 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 8
- 238000002844 melting Methods 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 230000001678 irradiating effect Effects 0.000 claims description 5
- 239000012528 membrane Substances 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 50
- 238000000034 method Methods 0.000 description 42
- 239000013078 crystal Substances 0.000 description 20
- 238000002425 crystallisation Methods 0.000 description 19
- 230000008025 crystallization Effects 0.000 description 19
- 239000007790 solid phase Substances 0.000 description 15
- 239000007791 liquid phase Substances 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- 238000002834 transmittance Methods 0.000 description 9
- 239000011229 interlayer Substances 0.000 description 8
- 238000006356 dehydrogenation reaction Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000001953 recrystallisation Methods 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910020177 SiOF Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 239000003566 sealing material Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
Description
本発明は多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法に関する。
一般に液晶表示装置は、電極が形成されている二つの基板及びその間に注入されている液晶物質を含む。二つの基板は、周縁に印刷された封印材で結合されていて、液晶物質を封じ込んでいる。また、基板間の間隔は両基板の間に配置されたスペーサにより維持されている。
このような液晶表示装置は、二つの基板の間に注入されている異方性誘電率を有する液晶物質に電界を印加し、この電界の強さを調節して基板各部の画素領域を透過する光量を調節することによって画像を表示する装置である。この時、電界形成用電極に伝達される信号を制御するために薄膜トランジスタを使用する。
液晶表示装置に用いられる最も一般的な薄膜トランジスタは、非晶質シリコンを半導体層として使用する。
このような非晶質シリコン薄膜トランジスタは、大略０．５乃至１cm2/Vsec程度のキャリア移動度を有し、液晶表示装置のスイッチング素子としては使用可能であるが、移動度が小さい。そのため、液晶または有機ELなどの表示装置で直接駆動回路を形成するのには不十分な短所がある。
したがって、このような問題点を克服するために、キャリア移動度が大略２０乃至１５０cm2/Vsec程度になる多結晶シリコンを半導体層として使用する多結晶シリコン薄膜トランジスタ液晶表示装置または有機EL表示装置が開発されている。多結晶シリコン薄膜トランジスタは比較的高いキャリア移動度を持っているので、駆動回路を表示装置用パネルに内蔵するチップインガラス（Chip In Glass）を実現することができる。
現在低い融点を有するガラス基板上部に多結晶シリコンの薄膜を形成する方法のうち最も多く使われる方法は、エキシマーレーザニーリング技術である。この方法では、基板の上部に直接非晶質シリコンを積層して非晶質シリコンが吸収する波長帯のエキシマーレーザ光を照射し、非晶質シリコンを１４００℃程度の温度で瞬間的に溶融冷却し、結晶化させて多結晶にする。この時、結晶粒の大きさは、３０００-５０００Å程度で比較的均一な粒子サイズが形成され、結晶化に要する時間は３０-２００nsに過ぎず、有機基板にも損傷を与えない。しかし、不均一な結晶粒界によって薄膜トランジスタの間の電気的な特性に対する均一度を低下させたり、粒子の微細構造を調節することが難しい短所を有している。
このような問題点を解決するために、結晶粒界の分布を人為的に調節することができる順次的側面固相結晶化工程が開発されている。これはレーザ照射された液相領域とレーザ照射されなかった固相領域との境界で、その境界面に対して垂直方向に多結晶シリコンの結晶粒が成長するという事実を利用した技術である。この時、レーザ光はスリット模様を有するマスクの透過領域を通して照射され、スリットが移動しながら非晶質シリコンのレーザ照射部を完全に溶かして、非晶質シリコン層にスリット模様の液相領域を瞬間的に形成する。次に、液化した非晶質シリコンは冷却されながら結晶化するが、結晶はレーザ照射されなかった固相領域の境界から始まり、その境界面に対して垂直方向に成長し、結晶粒の成長は液相領域の両端からはじまり、両側の結晶先端部が中央で互いに出会えば止まる。このような工程はマスクのスリットパターンを結晶粒の成長方向に移動しながら実施すれば順次的側面固相結晶化は全領域を通じて実施され、この時、結晶粒の大きさはスリットパターンの幅だけ成長させることができる。
しかし、このような順次的側面固相結晶化工程を実施すると、多結晶シリコン層の表面には４００〜１０００Å程度の突起が結晶粒界に沿って形成されて半導体層の上部に形成されるゲート絶縁膜の界面に応力を誘発させる。これはエキシマーレーザニーリングに比べて１０倍以上大きく現れ、薄膜トランジスタの特性を低下させる原因として作用する。
また、非晶質シリコン層が多結晶シリコン層に結晶化する前に、非晶質シリコン層に残留する水素を除去しなければならない。このためには、別途の脱水素工程を追加しなければならないために、製造工程が複雑であるという問題点を有している。
本発明が解決しようとする課題は、非晶質シリコンを多結晶シリコンに結晶化する工程で形成される突起を除去することができる多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法を提供することにある。
本発明の他の課題は、製造工程を単純化できる多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法を提供することにある。
前記のような課題を解決するために本発明では、非晶質シリコン薄膜を溶融させることができるエネルギーの光を照射して、スリットパターンの透過領域に前記光を局部的に通過させて非晶質シリコンを多結晶シリコンに結晶化するために使用する多結晶化用マスクであって、前記スリットパターンの透過領域は、半透過膜からなる第１領域と、開口部からなる第２領域とを含み、前記第１及び第２領域は交互に配置されている多結晶化用マスクを提供する。
前記第１領域のスリットパターンと前記第２領域のスリットパターンとは、半ピッチずらして配置されている。
前記第１領域及び第２領域において、前記スリットパターンは二列に配列されている。
このような本発明によるマスクは薄膜トランジスタの製造方法に適用することができる。
絶縁基板の上に非晶質シリコン薄膜を形成する段階と、前記多結晶化用マスクを利用して、前記非晶質シリコン薄膜を溶融させることができるエネルギーの光を、前記半透過膜を通過させて局部的に照射して、前記非晶質シリコン膜中の水素を除去する段階と、前記光を、前記開口部を通過させて局部的に照射して、前記水素を除去した非晶質シリコン薄膜を結晶化して多結晶シリコン薄膜を形成する段階と、前記光を、前記半透過膜を通過させて局部的に照射して、前記多結晶シリコン膜の一部を溶融させることによって、前記多結晶シリコン膜表面に形成された突起を除去する段階と、前記突起が除去された多結晶シリコン薄膜をパターニングして半導体層を形成する段階と、前記半導体層を覆うゲート絶縁膜を形成する段階と、前記半導体層の前記ゲート絶縁膜の上にゲート電極を形成する段階と、前記半導体層に不純物を注入して前記ゲート電極を中心として両側にソース及びドレーン領域を形成する段階と、前記ソース及びドレーン領域と各々電気的に連結されるソース及びドレーン電極を各々形成する段階と、を含む薄膜トランジスタの製造方法を提供する。
前記ドレーン電極を露出させる接触孔を有する保護膜を形成する段階と、前記接触孔を通じて前記ドレーン電極と連結されている画素電極を形成する段階と、をさらに含む。
前記第１領域のスリットパターンと前記第２領域のスリットパターンとは、半ピッチずらして配置されている。
前記第１領域及び第２領域において、前記スリットパターンは二列に配列されている。
前記第１領域のスリットパターンと前記第２領域のスリットパターンとは、半ピッチずらして配置されている。
前記第１領域及び第２領域において、前記スリットパターンは二列に配列されている。
本発明では異なる透過率を有するスリットパターンの透過領域を有するマスクを利用して結晶化工程を実施することによって、非晶質シリコン薄膜から水素を除去して多結晶シリコン薄膜から突起を除去でき、製造工程を単純化することができ、薄膜トランジスタ特性が低下することを防止できる。
添付した図面を参照して本発明の実施例について本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な相異なる形態に実現することができ、ここで説明する実施例に限定されない。
図面で多様な層及び領域を明確に表現するために厚さを拡大して示した。明細書全体を通じて類似部分については同一図面符号を付けた。層、膜、領域、板などの部分が他の部分の"上に"あると言う時、これは他の部分の"直ぐ上に"ある場合だけでなく、その中間に他の部分がある場合も含む。反対に、ある部分が他の部分の"直ぐ上に"あると言う時には中間に他の部分がないことを意味する。
次に、本発明の実施例による多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法について図面を参照して詳細に説明する。なお、文中のレーザ光としては、レーザでなくても、レーザ光照射と同様に強力なフラッシュランプを用いて照射する光も含むものとする。
本発明によるマスクは、石英等で形成され紫外線を透過させるマスク基板と、金属クロム等で形成された不透過膜と、モリブデンシリサイドなどで形成された半透過膜と、の積層構造を有する。さらに、長方形のスリットとして、不透過膜のみ切除して形成した半透過領域と、不透過膜と半透過膜を共に切除して形成した全透過領域とを備える。
なお、透過領域とは半透過領域と全透過領域の総称である。
マスクの一例としては、縦２ｍｍで横３ｍｍの領域を縦長の３領域（6列）に等分、左右両端領域を半透過領域Ａとし中央領域を全透過領域Ｂとして、各領域に図１のような互い違いのスリットを、基本寸法が横長さ500ミクロン×縦幅100ミクロン、各領域内の左列と右列の縦方向位置ずれを100ミクロン、縦方向のスリットピッチを200ミクロン、横方向の列ピッチを500ミクロン（横スリットピッチは１ｍｍ）に設定して形成する。なお、実際の寸法は、溶融再結晶化を確実にするために中央領域のスリットを若干大き目にし、例えば502ミクロン×102ミクロンにするとよい。またスリット配置は、各領域のスリット配置パターンが実質的に同じであり、スリット中心が所定ピッチで配置されるようにする。更に、中央領域と左右領域の境界にあるスリット重なり部分は全透過構造とする。
また、本発明による多結晶化の方法の一例としては、雰囲気が真空吸引状況であり、レーザ光線を非晶質シリコン膜全面に照射するため上記マスクを横方向に500ミクロンずつ移動させ、各位置毎に被照射体またはマスクを発光（または走査一巡）毎にマスクの縦幅（上の例では２ｍｍ）だけ縦方向に移動させ、結果的に高エネルギー照射と低エネルギー照射を全面均一に実現させる。この方法によれば、被照射体上に横幅500ミクロン（＝0.5ｍｍ）の縦長領域が多数形成され、何れの縦長領域も最後の走査は半透過領域を経た低エネルギー照射になるので、（１）低エネルギー照射による脱水素過程、（２）高エネルギー照射による溶融再結晶化つまりＳＬＳ過程、（３）低エネルギー照射による突起除去過程を終えた時に処理完了となり、得られた結晶の品質が良い。この時の照射順序は、（１）不定、（２）低エネルギー照射で脱水素、（３）非照射で水素吸引継続、（４）高エネルギー照射で溶融、（５）非照射で再結晶、（６）低エネルギー照射で突起除去、の順に行われ、所望の操作が被照射体に一様に実施される。なお、上記の真空吸引時に少量のフッ素ガスまたは塩素ガスを流して放出水素を結合させ、水素の再吸着を軽減させる方法も考えられる。
本発明の実施例では、スリットパターンの透過領域を有するマスクを利用してレーザ光線を通過させ、局部的にレーザ照射された場所だけ、非晶質シリコンを完全に溶かして非晶質シリコン層に液相領域を形成した後、固相領域との境界面に垂直に結晶粒を成長させる順次的側面固相結晶化工程を実施して非晶質シリコンを多結晶シリコンに結晶化する。この時、スリットパターンで定義される透過領域の透過率は少なくとも二つ以上になるようにマスクを設計する。このような本発明の実施例による多結晶化用マスクの構造について図面を参照して具体的に説明する。
図１は本発明の実施例による多結晶化用マスクの構造を具体的に示した平面図である。
図１のように、本発明の実施例による多結晶化用マスクは、順次的側面固相結晶化工程で非晶質シリコン層を多結晶シリコン層に結晶化する時、レーザ光線を局部的に照射する時に使用するマスクである。このマスクには、透過領域を定義するスリットパターン１１１が、縦方向（幅方向）に複数配置されている。この時、各透過率領域Ａ，Ｂ内で互いに隣接する二列のスリットパターン１１１は、互いに縦ピッチの半分だけ外れるように配置されている。このようなスリットパターン１１１は、二列を単位として互いに異なる透過率を有する。つまり、図１におけるＡ領域のスリットパターン１１１は、レーザ光線を一部だけ透過させることができる半透過膜（HT）からなっている。Ｂ領域のスリットパターン１１１は、レーザ光線を完全に透過させることができるように開口部（T）だけからなっている。このような多結晶シリコン用マスクは、クロムなどの不透過膜をパターニングして開口部としてスリットパターン１１１を形成した後、マスク全面の上部に半透過膜を積層し、Ｂ領域だけ半透過膜を除去して形成する。そうなると、Ａ領域の非切除部であるa部分は不透過膜と半透過膜の両方で構成され、Ｂ領域の非切除部であるb部分は不透過膜だけで構成される。
次に、このような本発明の実施例による多結晶化用マスクを利用した順次的側面固相結晶化工程について、図面を参照して具体的に説明する。この工程では、多結晶化用マスクにはＡ領域とＢ領域とが交互に配置されていて、非晶質シリコン層から水素を除去する段階と、非晶質シリコンを多結晶シリコンに結晶化する段階と、突起を除去する段階とが順次に行われる。
図２a乃至図２fは本発明の実施例による多結晶化用マスクを利用して非晶質シリコンを多結晶シリコンに結晶化させる段階を具体的に示した工程図である。
本発明の実施例による多結晶化用マスクを利用した順次的側面固相結晶化工程では、スリットパターンを形成している透過領域（T、HT）を通じてレーザ光線を照射し、絶縁基板１２０の上部に形成されている非晶質シリコン層１３０を、透過率に応じて、部分的または単位スリット投影部全部を溶かして透過領域（T、HT）に対応する非晶質シリコン層１３０に液相領域１３１または半液相領域を形成し、非晶質シリコン層から水素を除去する段階と非晶質シリコンを結晶化する段階と突起を除去する段階を順次に行なう。順次的固相結晶化工程において、多結晶化用マスクはスリットパターンの長さ方向（横方向）にスリットパターン長の半分、つまり、（１/２）横ピッチだけ移動毎にレーザ光線を照射し、Ａ及びＢ領域でスリットパターン１１１（図１参照）は縦方向に縦ピッチの半分だけ交差するように配置されており、水素を除去する段階と非晶質シリコンを結晶化する段階と突起を除去する段階が全面的に行なわれる。
まず、図２aのように、絶縁基板１２０の上部に化学気相蒸着工程によって非晶質シリコン層１３０を積層した後、その上に多結晶化用マスク１１０を位置合わせし、レーザ光線を照射する。ここで、非晶質シリコン層１３０を完全に溶融させることができる程度のエネルギーでレーザ光線を照射する。多結晶化用マスク１１０の半透過膜（HT）が形成されているＡ領域では、半透過領域（HT）に対応する非晶質シリコン層１３０は一部だけ溶融されながら液相領域１３１が形成される。この時、非晶質シリコン層１３０に残留する水素が蒸発して脱水素工程が行なわれる。
次に、図２bのように、多結晶化用マスク１１０を透過率領域の横ピッチ（図１参照） だけ横方向に移動して脱水素工程を経た部分にマスク１１０のＢ領域の開口部（T）が位置するように位置合わせした後、レーザ光線を照射して脱水素工程を経た部分の非晶質シリコン層１３０を完全に液相領域１３１にする。
次に、図２cのようにレーザ照射工程が終われば液相１３１の非晶質シリコンは冷却されながら結晶化１３３が行われる。レーザが照射されなかった固相領域の境界からその境界面に対して垂直方向に結晶は成長し、結晶化は水平方向に進行する。
次に、図２dのように結晶粒の成長は液相領域１３１の中央で互いに出会えば止まって結晶粒界を作るが、この時、多結晶シリコン層１３３の中央表面には４００〜１０００Å程度の突起が結晶粒界に沿って形成される。
次に、図２eのように、多結晶化用マスク１１０を透過率領域の横ピッチだけ横方向に移動させて結晶化工程を経た部分にマスク１１０のＡ領域の半透過領域（HT）が位置するように位置合わせした後、レーザ光線を照射する。ここでも、多結晶シリコン層１３３を完全に溶融させることができる程度のエネルギーでレーザ光線を照射しても、多結晶シリコン用マスク１１０のＡ領域のスリットパターンには半透過膜（HT）が形成されていて、半透過領域（HT）に対応する多結晶シリコン層１３３は一部だけ溶融されながら液相領域１３４が形成され、多結晶シリコン層１３３の表面に形成された突起がなくなる。
次に、図２fのようにレーザ照射工程が終われば液相１３４の多結晶シリコンは冷却されながら再び結晶化１３３’が行われるが、結晶はレーザが照射されなかった固相領域の境界からその境界面に対して垂直方向に成長する。この時には、既に結晶化された多結晶シリコン層１３３の表面から垂直方向に結晶化が進行する。
結果的に、異なる透過率を有するスリットパターンの透過領域を有するマスクを利用して側面固相結晶化工程を実施することによって、非晶質シリコン層で水素を除去し、突起を除去しながら非晶質シリコン層１３０を多結晶シリコン層１３３、１３３’に結晶化することができる。
この時、多結晶化用マスク１１０のスリットパターン１１１がＡ及びＢ領域でスリットパターンの幅だけ互いに交差するように配置されていて非晶質シリコン層の液相領域で結晶粒は縦方向にスリットパターンの幅だけ成長し、二つ以上の領域に分離してスリットパターン１１１を交差するように配置すれば、結晶粒の大きさを所望の大きさに形成することができる。
次に、このような本発明の実施例による多結晶化用マスクを利用して製造する多結晶シリコン薄膜トランジスタの製造方法について具体的に説明する。
まず、図３を参照して完成した薄膜トランジスタの構造について説明する。
図３は本発明の実施例による多結晶シリコン薄膜トランジスタの構造を示した断面図である。
図３のように、絶縁基板１０の上には、チャンネル領域２１と、チャンネル領域２１を中心に両側に各々形成されているソース及びドレーン領域２２、２３とを有し、多結晶シリコンからなる半導体層２０が形成されている。ここで、ソース及びドレーン領域２２、２３は、n型またはp型の不純物がドーピングされており、シリサイド層を含むことができる。また、半導体層２０の上には、製造工程時に半導体層２０の表面に結晶粒界に沿って突起が形成されることを防止するために平坦化膜９０が形成されている。この時、平坦化膜９０はレーザを透過させることができる誘電材料であって、酸化ケイ素または窒化ケイ素などが使用可能であり、１００〜１５００Å範囲の厚さが好ましい。
基板１０の上には半導体層２０を覆う酸化ケイ素や窒化ケイ素からなるゲート絶縁膜３０が形成されており、チャンネル領域２１上のゲート絶縁膜３０上にはゲート電極４０が形成されている。この時、図面には示されていないが、ゲート絶縁膜３０の上にはゲート電極４０と連結されているゲート線が追加され得る。
ゲート絶縁膜３０の上にはゲート電極４０を覆う層間絶縁膜５０が形成されており、ゲート絶縁膜３０と層間絶縁膜５０は半導体層２０のソース及びドレーン領域２２、２３を露出する接触孔５２、５３を有している。
層間絶縁膜５０の上には接触孔５２を通じてソース領域２２と連結されているソース電極６２とゲート電極４０を中心にソース電極６２と対向して接触孔５３を通じてドレーン領域２３と連結されているドレーン電極６３が形成されている。この時、層間絶縁膜５０の上には図面に示されていないが、ソース電極６２と連結されているデータ線が追加的に形成され得る。
層間絶縁膜５０の上には窒化ケイ素または酸化ケイ素、SiOC、SiOF或いは有機絶縁物質からなる保護膜７０が形成されており、その上には保護膜７０の接触孔７２を通じてドレーン電極６３と連結されている画素電極８０が形成されている。
この時、このような薄膜トランジスタには基板１０と半導体層２０との間にバッファー層を追加することができる。
次に、本発明の実施例による多結晶化用マスクを利用した多結晶シリコン薄膜トランジスタの製造方法について図３及び図４a乃至４fを参照して説明する。
図４ａ乃至図４ｆは本発明の実施例による多結晶シリコン薄膜トランジスタの製造方法をその工程順序によって示した断面図である。
まず、図４aのように、基板１０の上に、非晶質シリコンを低圧化学気相蒸着、プラズマ化学気相蒸着またはスパッタリング方法で積層する。その後、その上に図１のように、多結晶化用マスク１１０を位置合わせしてレーザを照射し、非晶質シリコン薄膜を溶融させた後、冷却しながら結晶粒を成長させるエキシマーレーザ結晶または側面固相結晶化工程を実施して多結晶シリコン薄膜２５を形成する。この時、図１のように異なる透過率を有するスリットパターンの透過領域を有するマスクを利用して結晶化工程を実施することによって、非晶質シリコン薄膜で水素を除去し、多結晶シリコン薄膜２５から突起を除去することができる。したがって、別途の脱水素工程を省略し、製造工程を単純化することができ、薄膜トランジスタ特性が低下することを防止することができる。
次に、図４bのように、薄膜トランジスタ基板用マスクを利用した写真エッチング工程で多結晶シリコン薄膜２５をパターニングし、半導体層２０を形成する。
次に、図４cのように、酸化ケイ素や窒化ケイ素を蒸着してゲート絶縁膜３０を形成した後、ゲート配線用導電性物質を積層し、パターニングして半導体層２０のチャンネル領域２１上にゲート電極４０を形成する。次に、ゲート電極４０をマスクとして半導体層２０にn型またはp型の不純物をイオン注入し、活性化しチャンネル領域２１を中心として両側にソース及びドレーン領域２２、２３を形成する。
次に、図４dのように、ゲート絶縁膜３０の上にゲート電極４０を覆う層間絶縁膜５０を形成した後、層間絶縁膜５０とゲート絶縁膜３０とをパターニングし、半導体層２０のソース及びドレーン領域２２、２３を露出する接触孔５２、５３を形成する。
次に、図４eのように、絶縁基板１０の上にデータ配線用金属を蒸着してパターニングし、接触孔５２、５３を通じてソース及びドレーン領域２２、２３と各々連結されるソース及びドレーン電極６２、６３を形成する。
次に、図４fのように、絶縁基板１０の上に絶縁物質を積層して保護膜７０を形成し、パターニングしてドレーン電極６３を露出する接触孔７２を形成する。
次に、図３のように保護膜７０の上にITOまたはIZOなどのような透明な導電物質または反射性を有する導電物質を積層してパターニングし画素電極８０を形成する。
また、画素電極を形成する工程まで説明して薄膜トランジスタの製造工程を説明したが、本発明の技術は有機ELなどの表示装置にスイッチング素子として用いられる多結晶シリコン薄膜トランジスタの製造工程にも同様に適用することができる。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、請求範囲で定義している本発明の基本概念を利用した当業者の多様な変形及び改良形態もまた本発明の権利範囲に属する。
１０ 基板
２０ 半導体層
２２ ソース領域
２３ ドレーン領域
２５ 多結晶シリコン薄膜
３０ ゲート絶縁膜
４０ ゲート電極
５０ 層間絶縁膜
５２、５３、７２ 接触孔
６２ ソース電極
６３ ドレーン電極
７０ 保護膜
８０ 画素電極
９０ 平坦化膜
１１１ スリットパターン
１２０ 絶縁基板
１３０ 非晶質シリコン層
１３１、１３４ 液相領域
１３３、１３３’ 多結晶シリコン層
２０ 半導体層
２２ ソース領域
２３ ドレーン領域
２５ 多結晶シリコン薄膜
３０ ゲート絶縁膜
４０ ゲート電極
５０ 層間絶縁膜
５２、５３、７２ 接触孔
６２ ソース電極
６３ ドレーン電極
７０ 保護膜
８０ 画素電極
９０ 平坦化膜
１１１ スリットパターン
１２０ 絶縁基板
１３０ 非晶質シリコン層
１３１、１３４ 液相領域
１３３、１３３’ 多結晶シリコン層
Claims (7)
- 非晶質シリコン薄膜を溶融させることができるエネルギーの光を照射して、スリットパターンの透過領域に前記光を局部的に通過させて非晶質シリコンを多結晶シリコンに結晶化するために使用する多結晶化用マスクであって、
前記スリットパターンの透過領域は、半透過膜からなる第１領域と、開口部からなる第２領域とを含み、前記第１及び第２領域は交互に配置されている多結晶化用マスク。 - 前記第１領域のスリットパターンと前記第２領域のスリットパターンとは、半ピッチずらして配置されている、請求項１に記載の多結晶化用マスク。
- 前記第１領域及び第２領域において、前記スリットパターンは二列に配列されている、請求項２に記載の多結晶化用マスク。
- 絶縁基板の上に非晶質シリコン薄膜を形成する段階と、
請求項１〜３のいずれかに記載の多結晶化用マスクを利用して、前記非晶質シリコン薄膜を溶融させることができるエネルギーの光を、前記半透過膜を通過させて局部的に照射して、前記非晶質シリコン膜中の水素を除去する段階と、
前記光を、前記開口部を通過させて局部的に照射して、前記水素を除去した非晶質シリコン薄膜を結晶化して多結晶シリコン薄膜を形成する段階と、
前記光を、前記半透過膜を通過させて局部的に照射して、前記多結晶シリコン膜の一部を溶融させることによって、前記多結晶シリコン膜表面に形成された突起を除去する段階と、
前記突起が除去された多結晶シリコン薄膜をパターニングして半導体層を形成する段階と、
前記半導体層を覆うゲート絶縁膜を形成する段階と、
前記半導体層の前記ゲート絶縁膜の上にゲート電極を形成する段階と、
前記半導体層に不純物を注入して前記ゲート電極を中心として両側にソース及びドレーン領域を形成する段階と、
前記ソース及びドレーン領域と各々電気的に連結されるソース及びドレーン電極を各々形成する段階と、を含む薄膜トランジスタの製造方法。 - 前記ドレーン電極を露出させる接触孔を有する保護膜を形成する段階と、
前記接触孔を通じて前記ドレーン電極と連結されている画素電極を形成する段階と、
をさらに含む、請求項４に記載の薄膜トランジスタの製造方法。 - 前記第１領域のスリットパターンと前記第２領域のスリットパターンとは、半ピッチずらして配置されている、請求項４に記載の薄膜トランジスタの製造方法。
- 前記第１領域及び第２領域において、前記スリットパターンは二列に配列されている、請求項６に記載の薄膜トランジスタの製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020056138A KR100878240B1 (ko) | 2002-09-16 | 2002-09-16 | 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004111972A JP2004111972A (ja) | 2004-04-08 |
| JP4536345B2 true JP4536345B2 (ja) | 2010-09-01 |
Family
ID=32291662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003323656A Expired - Fee Related JP4536345B2 (ja) | 2002-09-16 | 2003-09-16 | 多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7011911B2 (ja) |
| JP (1) | JP4536345B2 (ja) |
| KR (1) | KR100878240B1 (ja) |
| CN (1) | CN100361271C (ja) |
| TW (1) | TWI322446B (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20040077605A1 (en) * | 2001-06-20 | 2004-04-22 | Salvati Mark E. | Fused heterocyclic succinimide compounds and analogs thereof, modulators of nuclear hormone receptor function |
| JP2004265897A (ja) * | 2003-01-20 | 2004-09-24 | Sharp Corp | 結晶化半導体素子およびその製造方法ならびに結晶化装置 |
| KR100956339B1 (ko) * | 2003-02-25 | 2010-05-06 | 삼성전자주식회사 | 규소 결정화 시스템 및 규소 결정화 방법 |
| KR100997971B1 (ko) * | 2003-11-19 | 2010-12-02 | 삼성전자주식회사 | 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법 |
| KR100781440B1 (ko) * | 2004-07-20 | 2007-12-03 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘막 형성방법 |
| KR101316633B1 (ko) * | 2004-07-28 | 2013-10-15 | 삼성디스플레이 주식회사 | 다결정 규소용 마스크 및 이의 제조방법과, 이를 이용한박막트랜지스터의 제조방법 |
| TWI304897B (en) | 2004-11-15 | 2009-01-01 | Au Optronics Corp | Method of manufacturing a polysilicon layer and a mask used thereof |
| CN100394548C (zh) * | 2004-11-25 | 2008-06-11 | 友达光电股份有限公司 | 制造多晶硅层的方法及其光罩 |
| KR101167662B1 (ko) * | 2005-08-04 | 2012-07-23 | 삼성전자주식회사 | 순차 측면 고상화용 마스크 및 이의 제조 방법 |
| TWI271451B (en) * | 2005-12-19 | 2007-01-21 | Ind Tech Res Inst | Method for forming poly-silicon film |
| JP2007207896A (ja) * | 2006-01-31 | 2007-08-16 | Sharp Corp | レーザビーム投影マスクおよびそれを用いたレーザ加工方法、レーザ加工装置 |
| US20080035548A1 (en) * | 2006-08-01 | 2008-02-14 | Quos, Inc. | Multi-functional filtration and ultra-pure water generator |
| US8258441B2 (en) | 2006-05-09 | 2012-09-04 | Tsi Technologies Llc | Magnetic element temperature sensors |
| US7794142B2 (en) * | 2006-05-09 | 2010-09-14 | Tsi Technologies Llc | Magnetic element temperature sensors |
| US8192080B2 (en) * | 2007-01-23 | 2012-06-05 | Tsi Technologies Llc | Microwire-controlled autoclave and method |
| KR101499232B1 (ko) * | 2008-04-10 | 2015-03-06 | 삼성디스플레이 주식회사 | 규소 결정화용 마스크 및 이를 이용한 다결정 규소 박막형성 방법과 박막 트랜지스터의 제조 방법 |
| TWI339410B (en) * | 2008-07-09 | 2011-03-21 | Au Optronics Corp | Mask and fabricating method of a polysilicon layer using the same |
| CN107861302B (zh) * | 2017-10-25 | 2020-06-23 | 上海中航光电子有限公司 | 一种阵列基板、其制作方法、显示面板及显示装置 |
| CN108346562A (zh) * | 2018-03-12 | 2018-07-31 | 深圳市华星光电技术有限公司 | 低温多晶硅、薄膜晶体管及阵列基板的制作方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004031809A (ja) * | 2002-06-27 | 2004-01-29 | Toshiba Corp | フォトマスク及び半導体薄膜の結晶化方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5914202A (en) * | 1996-06-10 | 1999-06-22 | Sharp Microeletronics Technology, Inc. | Method for forming a multi-level reticle |
| JP3363835B2 (ja) * | 1999-06-07 | 2003-01-08 | 住友重機械工業株式会社 | 戻り光除去方法と装置 |
| JP2001230186A (ja) * | 2000-02-17 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JP4954401B2 (ja) * | 2000-08-11 | 2012-06-13 | 株式会社半導体エネルギー研究所 | 半導体装置の製造方法 |
| KR100400510B1 (ko) * | 2000-12-28 | 2003-10-08 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화 장치와 실리콘 결정화 방법 |
| KR100478758B1 (ko) * | 2002-04-16 | 2005-03-24 | 엘지.필립스 엘시디 주식회사 | 실리콘 결정화방법 |
-
2002
- 2002-09-16 KR KR1020020056138A patent/KR100878240B1/ko active IP Right Grant
-
2003
- 2003-09-16 CN CNB031649831A patent/CN100361271C/zh not_active Expired - Lifetime
- 2003-09-16 TW TW092125505A patent/TWI322446B/zh not_active IP Right Cessation
- 2003-09-16 US US10/663,081 patent/US7011911B2/en not_active Expired - Lifetime
- 2003-09-16 JP JP2003323656A patent/JP4536345B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004031809A (ja) * | 2002-06-27 | 2004-01-29 | Toshiba Corp | フォトマスク及び半導体薄膜の結晶化方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100361271C (zh) | 2008-01-09 |
| KR20040024711A (ko) | 2004-03-22 |
| CN1501437A (zh) | 2004-06-02 |
| KR100878240B1 (ko) | 2009-01-13 |
| US7011911B2 (en) | 2006-03-14 |
| TW200425221A (en) | 2004-11-16 |
| JP2004111972A (ja) | 2004-04-08 |
| US20040106241A1 (en) | 2004-06-03 |
| TWI322446B (en) | 2010-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4536345B2 (ja) | 多結晶化用マスク及びこれを利用した薄膜トランジスタの製造方法 | |
| JP4263609B2 (ja) | 多結晶シリコン用マスク及びこれを利用した薄膜トランジスタの製造方法 | |
| JP4403599B2 (ja) | 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法 | |
| US7507645B2 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| KR100816344B1 (ko) | 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법 | |
| KR100496139B1 (ko) | 광학용 마스크, 이를 이용한 비정질 실리콘막의 결정화방법 및 어레이 기판의 제조 방법 | |
| JP3448685B2 (ja) | 半導体装置、液晶表示装置およびｅｌ表示装置 | |
| KR100997971B1 (ko) | 결정화용 마스크, 이를 이용한 결정화 방법 및 이를포함하는 박막 트랜지스터 표시판의 제조 방법 | |
| JP2005101530A (ja) | 多結晶シリコン層の製造方法及びこれを利用したスイッチング素子 | |
| KR20050047435A (ko) | 평판표시장치 및 그의 제조방법 | |
| JP4034732B2 (ja) | 多結晶シリコンを利用した薄膜トランジスタの製造方法 | |
| JP2005513785A5 (ja) | ||
| KR20050100805A (ko) | 레이저 마스크 및 이를 이용한 결정화방법 | |
| KR100916656B1 (ko) | 레이저 조사 장치 및 이를 이용한 다결정 규소 박막트랜지스터의 제조 방법 | |
| EP1860699A1 (en) | Display having thin fim transistors with channel region of varying crystal state | |
| KR100710621B1 (ko) | 박막트랜지스터형 어레이기판의 액티브층 제조방법 | |
| KR100833956B1 (ko) | 비정질 실리콘 결정화용 광학 마스크 | |
| KR100878243B1 (ko) | 다결정 규소 박막 트랜지스터의 제조 방법 | |
| KR100796755B1 (ko) | 다결정 규소를 이용한 표시 장치용 박막 트랜지스터 및그의 제조 방법 | |
| JPH0566422A (ja) | 液晶表示装置の製造方法及びセンサの製造方法 | |
| KR20050052764A (ko) | 결정화용 레이저 조사 장치 및 이를 이용한 다결정 규소박막 트랜지스터의 제조 방법 | |
| KR20080053097A (ko) | 마스크 및 이를 이용한 박막 트랜지스터 기판의 제조 방법 | |
| KR20050075213A (ko) | 결정화용 마스크, 이를 이용한 박막 트랜지스터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060822 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090603 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091215 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100414 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20100423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100518 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100616 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4536345 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130625 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |