JP2001230186A - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2001230186A JP2001230186A JP2000039706A JP2000039706A JP2001230186A JP 2001230186 A JP2001230186 A JP 2001230186A JP 2000039706 A JP2000039706 A JP 2000039706A JP 2000039706 A JP2000039706 A JP 2000039706A JP 2001230186 A JP2001230186 A JP 2001230186A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- pattern
- phase shift
- mask
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70358—Scanning exposure, i.e. relative movement of patterned beam and workpiece during imaging
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
- G03F1/30—Alternating PSM, e.g. Levenson-Shibuya PSM; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70216—Mask projection systems
- G03F7/70283—Mask effects on the imaging process
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
絶対値制御精度を緩和する。 【解決手段】 同一マスク2の同一面の異なる平面位置
に形成された転写領域4C,4Dをスキャンニング露光
によって多重露光する。転写領域4C,4Dには同一マ
スクパターンが形成されているが、各々の溝シフタ2d
の配置が反対となっている。
Description
置の製造技術に関し、特に、露光処理に際して位相シフ
トマスクを用いるリソグラフィ技術に適用して有効な技
術に関するものである。
は、位相シフトマスクの位相シフタの材料として電子線
描画用のレジストや酸化シリコン膜を用いた構造のマス
クにおいて、膜で構成されるシフタ部の光の透過率に起
因した露光光の減衰を問題としてとらえ、これを解決す
る手段として、物理的に離れた2枚のマスクの各々の同
一のマスクパターンを重ね露光することによりシフタ部
での露光光の減衰を低減する技術が開示されている。
は、露光対象のパターンの性質に応じて露光条件を変え
て多重露光する露光技術について開示がある。
は、多重露光処理に際して2枚のマスクを用いると露光
処理の際にマスクの交換作業が必要となり露光工程のス
ループットが低下することやマスクの製造コストが増大
する等の問題を解決するために1枚のマスクの異なる平
面位置に同一のマスクパターンを設け、そのマスクパタ
ーンをスキャン方式の露光処理によって多重露光する超
解像二重スキャン露光技術について開示がある。
は、互いに交差するシフタパターンを同一マスク基板の
異なる平面位置に配置し、その互いに交差するシフタパ
ターンをハーフピッチずらし露光することで多重露光
し、その交差領域にパターンを転写する露光技術につい
て開示がある。
は、互いに交差するシフタパターンをハーフピッチずら
し露光することで多重露光し、その交差領域にパターン
を転写する二重露光技術について開示がある。
には、2光束と通常光とによる多重露光し、その交差領
域にパターンを転写する多重露光技術について開示があ
る。
製造においては、微細なパターンを半導体ウエハ上に転
写する方法としてリソグラフィ技術が用いられている。
リソグラフィ技術では、主に投影露光装置が用いられ、
投影露光装置に装着したフォトマスクのパターンを半導
体ウエハ上に転写することにより、集積回路パターンを
形成する。
ターンをステップ・アンド・リピートで転写するステッ
パと、フォトマスクおよび半導体ウエハを相対的に逆方
向にスキャンし、スリット状の露光エリアを連続的に転
写するスキャナとがある。ステッパとスキャナとの最大
の相違点は、ステッパでは投影レンズの全面を使ってパ
ターンを転写するのに対し、スキャナでは投影レンズの
直径方向に延びるスリット状の部分のみを使ってパター
ンを転写することである。
パターンの微細化は、半導体集積回路装置の製造工程に
おけるリソグラフィ工程において主として用いられる縮
小投影露光装置の高性能化によって達成されている。し
かし、さらにパターンの微細加工性を高めるためには、
縮小投影露光装置の開口数NAの大口径化が必要となっ
ている。特に、高密度に配置した微細ホールパターンに
おいて高解像性を得るには、露光光の短波長化や高NA
化が必要になるが、これには巨額の設備投資が必要とな
り、半導体集積回路装置の微細加工レベルが年々加速化
する中で、半導体製造装置の減価償却を終わらせずに新
規の設備投資を行うことは現実的ではない。そこで、近
年、リソグラフィ技術においては、位相シフトマスク等
のようなフォトマスクを透過した光の位相情報を含んだ
フォトマスクの適用が進められている。位相シフトマス
ク技術は、フォトマスク(レチクルを含む)を透過した
光の位相を操作することにより解像度および焦点深度を
向上させる技術であり、例えば互いに隣接する光透過領
域の一方に位相シフタを配置し、双方の光透過領域を透
過した光の位相を互いに反転させるレベンソン型位相シ
フトマスク技術等がある。
の透明膜または透明マスク基板等に凹部を形成したもの
である。例えばマスクの互いに隣接する光透過パターン
の一方から露出する透明膜または透明マスク基板を、そ
の隣り合う光透過パターンを透過した光の位相が180
度反転するように掘り込むことで位相シフタを形成して
いる。
マスク技術においては、以下の課題があることを本発明
者は見出した。
い位相差の制御に高い精度性が要求されていることであ
る。例えば露光光にKrFエキシマレーザ光を用いる場
合の溝シフタの深さは、約245nmである。要求され
る位相誤差の許容量を2度とすると、マスク基板の掘り
込み量には約±3nmの精度が要求される。マスク基板
は石英等のガラス基板からなり、温度制御等により掘り
込み深さ調整等もできないので、その溝を掘るためのド
ライエッチング処理により、その範囲(精度)での溝掘
りは極めて難しい。したがって、溝シフタ構造の位相シ
フトマスクでは、その位相の絶対値制御が大きな課題と
なっている。
与えるためのマスク構造に起因して転写パターンの寸法
精度が低下する課題がある。例えば溝シフタ構造では、
マスクの掘り込み部の側面の影響により透過光の光量が
少なくなる結果、溝シフタが配置された箇所と、それに
隣接する溝シフタの配置されてない個所とを透過した光
によって転写される各々のパターンの寸法に差が生じ
る。そこで、溝シフタ部分において上記透明膜や透明マ
スク基板を溝の幅方向にオーバーハングし、溝シフタ部
分において遮光パターンの端部が庇状に張り出させる構
造(微細庇溝シフタ構造)とすることが行われている
が、転写パターンの微細化に伴い、微細庇型溝シフタと
しても上記転写パターンの寸法差を解消することができ
ないという課題がある。
微細庇型溝シフタの形成によりマスクの製造が難しい。
また、転写パターンの微細化に伴いマスク欠陥検査や修
正に高い精度が要求されるようになる。これらにより、
マスクの製造歩留まりが低下する課題である。
スクにおいて位相の絶対値制御精度を緩和することので
きる技術を提供することにある。
を有するマスクを用いて転写されたパターンの寸法精度
を向上させることのできる技術を提供することにある。
を有するマスクの検査の検出寸法を緩和することのでき
る技術を提供することにある。
を有するマスクの製造上の容易性を向上させることので
きる技術を提供することにある。
を有するマスクの歩留まりを向上させることのできる技
術を提供することにある。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
転写領域を露光処理によってウエハに露光する際に、前
記ウエハの同一転写領域に、前記マスクにおける互いに
同一のマスクパターンを有し、かつ、重ねた際に溝シフ
タの配置が反対となるようにされた複数の異なる転写領
域を重ねて露光することにより、前記ウエハ上に所定の
集積回路パターンを転写する工程を有するものである。
1の領域に対して、基板溝シフタを含む第1の位相シフ
トマスクパターンを紫外光により縮小投影露光する工程
と、上記ウエハの上記第1の主面の上記第1の領域に対
して、基板溝シフタを含む第2の位相シフトマスクパタ
ーンであって上記第1の位相シフトマスクパターンの位
相を反転させたものを紫外光により縮小投影露光する工
程を有するものである。
の第1の領域に対して、基板上薄膜溝シフタを含む第1
の位相シフトマスクパターンを紫外光により縮小投影露
光する工程と、上記ウエハの上記第1の主面の上記第1
の領域に対して、基板上薄膜溝シフタを含む第2の位相
シフトマスクパターンであって上記第1の位相シフトマ
スクパターンの位相を反転させたものを紫外光により縮
小投影露光する工程とを有するものである。
の第1の領域に対して、第1の位相シフトマスクパター
ンを紫外光により縮小投影露光する工程と、上記ウエハ
の上記第1の主面の上記第1の領域に対して、上記第1
の位相シフトマスクパターンと同一のマスク基板上の同
一の主面上に形成された第2の位相シフトマスクパター
ンであって上記第1の位相シフトマスクパターンの位相
を反転させたものを紫外光により縮小投影露光する工程
を有するものである。
1の領域に対して、微細庇型溝シフタを含む第1の位相
シフトマスクパターンを紫外光により縮小投影露光する
工程と、上記ウエハの上記第1の主面の上記第1の領域
に対して、微細庇型溝シフタを含む第2の位相シフトマ
スクパターンであって上記第1の位相シフトマスクパタ
ーンの位相を反転させたものを紫外光により縮小投影露
光する工程とを有するものである。
の第1の領域に対して、第1の位相シフトマスクパター
ンを紫外光により縮小投影露光する工程と、上記ウエハ
の上記第1の主面の上記第1の領域に対して、第2の位
相シフトマスクパターンであって上記第1の位相シフト
マスクパターンの位相を反転させたものを紫外光により
縮小投影露光する工程と、上記ウエハの上記第1の主面
の第1の領域に対して、上記第1の位相シフトマスクパ
ターンを、再度、紫外光により縮小投影露光する工程
と、上記ウエハの上記第1の主面の上記第1の領域に対
して、上記第2の位相シフトマスクパターンを、再度、
紫外光により縮小投影露光する工程とを有するものであ
る。
スクパターンは、上記第1の位相シフトマスクパターン
と同一のマスク基板上の同一の主面上に形成されている
ものである。
光はスキャンニング露光によって行われるものである。
シフトマスクパターンがレベンソン方式によるものであ
る。
るマスクパターンはラインアンドスペースパターンを転
写するためのものである。
るマスクパターンは複数のホールパターンを転写するた
めのものである。
1の領域に対して、補助パターンを含む第1の位相シフ
トマスクパターンを紫外光により縮小投影露光する工程
と、上記ウエハの上記第1の主面の上記第1の領域に対
して、補助パターンを含む第2の位相シフトマスクパタ
ーンであって上記第1の位相シフトマスクパターンの位
相を反転させたものを紫外光により縮小投影露光する工
程とを有するものである。
1の領域に対して、溝シフタを含む第1の位相シフトマ
スクパターンを、紫外光を露光光として用いて、縮小投
影することによってスキャンニング露光する工程と、上
記ウエハの上記第1の主面の上記第1の領域に対して、
溝シフタを含む第2の位相シフトマスクパターンであっ
て上記第1の位相シフトマスクパターンの位相を反転さ
せたものを、紫外光を露光光として用いて、縮小投影す
ることによってスキャンニング露光する工程とを有する
ものである。
1の領域に対して、第1の位相シフトマスクパターン
を、紫外光を露光光として用いて、縮小投影することに
よってスキャンニング露光する工程と、上記ウエハの上
記第1の主面の上記第1の領域に対して、第2の位相シ
フトマスクパターンであって上記第1の位相シフトマス
クパターンの位相を反転させたものを、紫外光を露光光
として用いて、縮小投影することによってスキャンニン
グ露光する工程とを有するものである。
ち、他の代表的なものの概要を簡単に説明すれば、次の
とおりである。 1.本発明は、同一のマスクの同一面の異なる平面位置
に配置された複数の転写領域をウエハの同一領域に対し
て重ねて露光することにより、ウエハ上に所定の集積回
路パターンを転写する工程を有し、前記重ね露光に際し
ては、互いに同一のマスクパターンが配置され、かつ、
重ね合わせた際に同一平面位置を透過する光の位相が互
いに反転するように溝シフタが配置された複数の転写領
域を重ね露光するものである。 2.本発明は、同一のマスクの同一面の異なる平面位置
に配置された複数の転写領域をウエハの同一領域に対し
て重ねてスキャンニング露光することにより、ウエハ上
に所定の集積回路パターンを転写する工程を有し、前記
重ね露光に際しては、互いに同一のマスクパターンが配
置され、かつ、重ね合わせた際に同一平面位置を透過す
る光の位相が互いに反転するように溝シフタが配置され
た複数の転写領域を重ね露光するものである。 3.本発明は、同一のマスクの同一面の異なる平面位置
に配置された複数の転写領域をウエハの同一領域に対し
て重ねてスキャンニング露光することにより、ウエハ上
に所定の集積回路パターンを転写する工程を有し、前記
重ね露光に際しては、互いに同一のマスクパターンが配
置され、かつ、重ね合わせた際に同一平面位置を透過す
る光の位相が互いに反転するように溝シフタが配置され
た複数の転写領域を重ね露光する工程を有し、前記重ね
露光に際して重ね合わせる複数の転写領域を、前記スキ
ャンニング露光の露光領域の走査方向に沿って並べてマ
スクに配置するものである。 4.本発明は、同一のマスクの同一面の異なる平面位置
に配置された複数の転写領域をウエハの同一領域に対し
て重ねて露光することにより、ウエハ上に所定の集積回
路パターンを転写する工程を有し、前記重ね露光に際し
ては、互いに同一のマスクパターンが配置され、かつ、
重ね合わせた際に同一平面位置を透過する光の位相が互
いに反転するように溝シフタが配置された複数の転写領
域を重ね露光する工程を有し、前記マスクパターンは、
ウエハに転写される主となる光透過パターンと、その近
傍に配置された光透過パターンであってウエハ上に転写
されない寸法で形成された補助マスクパターンとを有
し、重ね合わせる各々の転写領域において、前記主とな
る光透過パターンと補助マスクパターンとを透過した光
の位相が反転するように溝シフタを配置するものであ
る。 5.本発明は、前記項1〜4のいずれかに記載の溝シフ
タが、マスクを構成するマスク基板自体に掘られた溝に
よって形成された基板溝シフタからなるものである。 6.本発明は、前記項1〜4のいずれかに記載の溝シフ
タが、マスクを構成するマスク基板と遮光パターンとの
間に介在されたシフタ膜に、マスク基板の表面が露出さ
れるように掘られた溝によって形成された薄膜溝シフタ
からなるものである。 7.本発明は、前記項1〜4のいずれかに記載の溝シフ
タが、それを構成する溝が遮光パターンの端部下まで入
り込み、その遮光パターンの端部が張り出す構造の微細
庇型溝シフタからなるものである。 8.本発明は、前記項7に記載の微細庇型溝シフタの庇
長さが露光光の波長の70%以下とするものである。 9.本発明は、前記項7に記載の微細庇型溝シフタの庇
長さが露光光の波長の40%以下とするものである。 10.本発明は、前記項1〜9のいずれかに記載の複数
の転写領域の各々においては、マスクパターンが互いに
平行に隣接する複数の光透過パターンを有し、その互い
に隣接する光透過パターンのいずれか一方に溝シフタが
配置されているものである。 11.本発明は、前記項1〜10のいずれかに記載のマ
スクの製造工程は、(a)遮光パターンおよび光透過パタ
ーンが形成されたマスク基板上に溝形成用のレジストパ
ターンを形成する工程、(b)前記レジストパターンをマ
スクとしてそこから露出するマスクに溝を掘り溝シフタ
を形成する工程、(c)前記レジストパターンを除去した
後、位相を検査する工程を有するものである。 12.本発明は、前記項1〜11のいずれかに記載のマ
スクの溝シフタの形成工程は、(a)遮光パターンおよび
光透過パターンが形成されたマスク基板上に溝形成用の
レジストパターンを形成する工程、(b)前記レジストパ
ターンをマスクとしてそこから露出するマスクに溝を掘
り溝シフタを形成する工程、(c)前記レジストパターン
を除去した後、位相を検査する工程する工程、(d)前記
(c)工程後にマスクに対して等方性のウエットエッチン
グ処理を施すことによりマスクの表面をエッチング除去
する工程を有するものである。
にあたり、本願における用語の基本的な意味を説明する
と次の通りである。
から短波長で50nm以下程度までの電磁波を言うが、3
00nmより長波長を近紫外域、それ以下の短波長領域を
遠紫外域と呼び、200nm以下を特に真空紫外域と言
う。光源としては水銀アークランプ等のi線(波長36
5nm)およびg線(波長436nm)、KrFエキシマレ
ーザ(波長248nm)、ArF及びF2エキシマレーザ等があ
る。
の露光帯を、ウエハとマスク(又はレチクル、本願でマ
スクと言うときはレチクルも含む広い概念を示す)に対
して、スリットの長手方向と直交する方向に(斜めに移
動させてもよい)相対的に連続移動(走査)させること
によって、マスク上の回路パターンをウエハ上の所望の
部分に転写する露光方法。
キャンニング露光とステッピング露光を組み合わせてウ
エハ上の露光すべき部分の全体を露光する方法であり、
上記スキャンニング露光の下位概念に当たる。
板自体の表面に凹部を形成した位相シフタ。基板自体の
表面とは、基板の表面に基板と材質が類似した膜を形成
したものを含むものとする。
下に、シフタとして作用する目的に適合した厚さのシフ
タ膜を形成して、下地基板とのエッチング速度差等を利
用する等して形成した溝型シフタ。
上薄膜溝シフタ等を含む上位概念で、光遮蔽膜より下層
の透明膜、透明基板等に凹部を形成したシフタ一般を言
う。これに対して、遮蔽膜状にシフタ膜を配置する方式
をシフタ膜上置き方式又は上置きシフタという。
(幅の狭い断面方向)で光遮蔽膜が石英基板等の凹部側
壁上端から凹部の内側へオーバハング状(又は庇状に)
に、突き出た部分の長さPが単色露光光の波長λを基準
とした場合に、40%(P/λ=40%を「庇長さ」と
言う)以下である場合を言う。
も一つの位相シフタを有するマスク開口パターンを含む
マスク上の回路パターン。例えば、ステッピング露光の
単一ショット領域(ワンステップで露光する範囲)又は
スキャンニング露光での単一のスキャンニングで露光す
る領域に対応するマスク上の回路パターン群で、例えば
ウエハ上の単位チップ領域又はその整数倍に相当するマ
スク基板上のマスクパターン(回路パターン)等を言
う。
に投影されたとき、その開口パターンに対応する独立し
た像を形成しないマスク上の開口パターンを言う。
間周波数変調型位相シフトマスクとも呼ばれ、一般に光
遮蔽膜に遮光領域で隔てられ、相互に近接して複数の開
口を設け、その位相を交互に反転した開口群から成る位
相シフトマスク。大まかに分類すると、ラインアンドス
ペースパターンと交互反転ホールパターン(コンタクト
ホール用レベンソンパターンとも言う)等がある。
ク:大まかに分類すると、孤立したラインパターンとホ
ールパターン用に分類され、前者の代表は実開口パター
ンとその両側に設けられた補助シフタパターン(この位
相反転パターンも等価である)であり、後者の代表はア
ウトリガタイプのホールパターン(中央の実開口とその
周辺に設けられた複数の補助開口からなる)である。し
かし、上記レベンソン型位相シフトマスクのマスクパタ
ーンの端部又は周辺には補助開口や補助シフタが設けら
れるので、実際のパターンでは両方式が混合する場合が
多い。
ク:大まかに分類すると、透明シフタのエッジでパター
ンを形成する片エッジ方式、微細又は微小な透明シフタ
の両エッジでパターンを形成する両エッジ方式、開口中
にシフタエッジを配置したエッジ強調方式、及びこれら
のシフタを半透明にしたハーフトーン方式等に分類され
る。
シフトマスクと言うときは、これらを総称して言うもの
とする。
板)とは、半導体集積回路の製造に用いるシリコン単結
晶基板(一般にほぼ平面円形状)、サファイア基板、ガ
ラス基板、その他の絶縁、反絶縁または半導体基板等並
びにそれらの複合的基板を言う。また、本願において半
導体集積回路装置というときは、シリコンウエハやサフ
ァイア基板等の半導体または絶縁体基板上に作られるも
のの他、特に、そうでない旨明示された場合を除き、T
FT(Tin-Film-Transistor)およびSTN(Super-Twi
sted-Nematic)液晶等のようなガラス等の他の絶縁基板
上に作られるもの等も含むものとする。
「遮光膜」または「遮光」と言うときは、その領域に照
射される露光光のうち、40%未満を透過させる光学特
性を有することを示す。一般に数%から30%未満のも
のが使われる。一方、「光透過領域」、「光透過パター
ン」、「透明領域」、「透明膜」または「透明」言うと
きは、その領域に照射される露光光のうち、60%以上
を透過させる光学特性を有することを示す。一般に90
%以上のものが使用される。
光性の有機膜をフォトリソグラフィの手法により、パタ
ーニングした膜パターンを言う。なお、このパターンに
は当該部分に関して全く開口のない単なるレジスト膜を
含む。
で、光強度分布が比較的均一な照明を言う。
た照明であって、斜方照明、輪帯照明、4重極照明、5
重極照明等の多重極照明またはそれと等価な瞳フィルタ
による超解像技術を含む。
の開口数NA(Numerical Aperture)と露光波長λで規
格化して表現できる。本実施の形態においては、露光波
長248nmのKrFエキシマレーザ光を、投影レンズ
のNAは0.65を主に用いた。したがって、異なる波
長や異なるレンズNAを用いる場合は、解像度Rは、R
=K1・λ/NAで表されるので換算して用いれば良い
(例えば通常、K1=0.6)。ただし、焦点深度Dも
D=K2・λ/(NA)2で表されるので、焦点深度は
異なる。
込み深さは露光波長に依存し、位相を180度反転させ
る深さZは、Z=λ/(2(n−1))で表される。た
だし、nは所定の露光波長の露光光に対する基板の屈折
率、λは露光波長である。
要があるときは、複数のセクションまたは実施の形態に
分割して説明するが、特に明示した場合を除き、それら
はお互いに無関係なものではなく、一方は他方の一部ま
たは全部の変形例、詳細、補足説明等の関係にある。
ハ上に転写されたパターンであって、具体的には上記フ
ォトレジストパターンおよびフォトレジストパターンを
マスクとして実際に形成されたウエハ上のパターンを言
う。
数等(個数、数値、量、範囲等を含む)に言及する場
合、特に明示した場合および原理的に明らかに特定の数
に限定される場合等を除き、その特定の数に限定される
ものではなく、特定の数以上でも以下でも良い。
構成要素(要素ステップ等も含む)は、特に明示した場
合および原理的に明らかに必須であると考えられる場合
等を除き、必ずしも必須のものではないことは言うまで
もない。
要素等の形状、位置関係等に言及するときは、特に明示
した場合および原理的に明らかにそうでないと考えられ
る場合等を除き、実質的にその形状等に近似または類似
するもの等を含むものとする。このことは、上記数値お
よび範囲についても同様である。
おいて同一機能を有するものは同一の符号を付し、その
繰り返しの説明は省略する。
おいてマスクの平面図であっても、図面を見易くするた
めに、遮光パターンおよび溝シフタに斜線のハッチング
を付すものとする。
の半導体集積回路装置の製造方法の概略的な製造工程を
示している。
ットし、双方の相対的な平面位置を合わせる。本実施の
形態1においては、マスクとして、溝シフタを有する位
相シフトマスクを用いる。ウエハには、既に被処理膜お
よびフォトレジスト膜が下層から順に堆積されている
(工程101)。続いて、そのマスクのマスクパターン
をウエハ上のフォトレジスト膜に露光する。この際、本
実施の形態1においては、ウエハ上の1つの領域に、マ
スクの転写領域のマスクパターンを2回またはそれ以上
重ねて露光する。ここでは、同一マスク内の異なる位置
に形成された転写領域のマスクパターン同士または物理
的に分離された別々のマスクの転写領域のマスクパター
ン同士を、少なくとも2回重ねて露光する。この場合、
その各々の転写領域の各々のマスクパターンは同一のも
のであり、かつ、その各々の転写領域にはその各々の転
写領域の対応位置(露光時に平面的に重なる位置)の各
々を透過した光の位相が互いに180度反転するように
溝シフタが配置されている(工程102)。その後、フ
ォトレジスト膜に対して現像処理を施すことによりフォ
トレジストパターンを形成した後(工程103)、その
フォトレジストパターンをマスクとして、被処理膜に対
してエッチング処理を施すことにより、被処理膜をパタ
ーニングする(工程104)。その後、フォトレジスト
パターンを除去することにより、ウエハ上に被処理膜か
らなる所定のパターンを形成する(工程105)。な
お、本発明の技術思想は、フォトレジストパターンをマ
スクとして半導体基板の所定の平面位置に不純物等を選
択的に導入する場合にも適用できる。
の一例を図2〜図4によって説明する。
4:1の走査型縮小投影露光装置(以下、スキャナと言
う)である。露光装置1の露光条件は、例えば次の通り
である。すなわち、露光光EXLには、例えば露光波長
248nm程度のKrFエキシマレーザ光を用い、光学
レンズの開口数NA=0.65、照明の形状は円形であ
り、コヒーレンシ(σ:sigma)値=0.3である。マ
スク2には、例えばレベンソン型位相シフトマスクを用
いた。ただし、これに限定されるものではなく種々変更
可能であり、例えば波長が193nm程度のArFエキ
シマレーザを用いても良い。
レンズ1b、アパーチャ1c、コンデンサレンズ1d
1、1d2及びミラー1eを介してマスク(ここではレ
チクル)2を照明する。光学条件のうち、コヒーレンシ
はアパーチャ1fの開口部の大きさを変化させることに
より調整した。マスク2上には異物付着によるパターン
転写不良等を防止するためのペリクル2pが設けられて
いる。マスク2上に描かれたマスクパターンは、投影レ
ンズ1gを介して試料基板であるウエハ3上に投影され
る。なお、マスク2は、マスク位置制御手段1hおよび
ミラー1i1で制御されたマスクステージ1i2上に載
置され、その中心と投影レンズ1gの光軸とは正確に位
置合わせがなされている。
ている。試料台1jは、投影レンズ1gの光軸方向、す
なわち、試料台1jのウエハ載置面に垂直な方向(Z方
向)に移動可能なZステージ1k上に載置され、さらに
試料台1jのウエハ載置面に平行な方向に移動可能なX
Yステージ1m上に搭載されている。Zステージ1k及
びXYステージ1mは、主制御系1nからの制御命令に
応じてそれぞれの駆動手段1p,1qによって駆動され
るので、所望の露光位置に移動可能である。その位置は
Zステージ1kに固定されたミラー1rの位置として、
レーザ測長機1sで正確にモニタされている。また、ウ
エハ3の表面位置は、通常の露光装置が有する焦点位置
検出手段で計測される。計測結果に応じてZステージ1
kを駆動させることにより、ウエハ3の表面は常に投影
レンズ1gの結像面と一致させることができる。
同期して駆動され、露光領域がマスク2上を走査しなが
らマスクパターンをウエハ3上に縮小転写する。このと
き、ウエハ3の表面位置も上述の手段によりウエハの走
査に対して動的に駆動制御される。ウエハ3上に形成さ
れた回路パターンに対してマスク2上の回路パターンを
重ね合わせ露光する場合、ウエハ3上に形成されたマー
クパターンの位置をアライメント検出光学系1tを用い
て検出し、その検出結果からウエハ3を位置決めして重
ね合わせ転写する。主制御系1nはネットワーク装置1
uと電気的に接続されており、露光装置1の状態の遠隔
監視等が可能となっている。
光動作を模式的に示した図である。マスク2と、ウエハ
3とは鏡面対称関係になるので、露光処理に際して、マ
スク2の走査(スキャン)方向とウエハ3の走査(スキ
ャン)方向とは図3のステージスキャンの矢印方向に示
すように逆向きになる。駆動距離は、縮小比4:1の場
合、マスク2の移動量の4に対して、ウエハ3の移動量
は1になる。このとき、露光光EXLをスリット1fs
を通じてマスク2に照射することでスリット状の露光領
域(露光帯)を形成し、そのスリット状の露光領域を、
マスク2上において、スリット1fsの幅方向、すなわ
ち、スリット1fsの長手方向に直交または斜めに交差
する方向に連続移動(走査)させ、さらに結像光学系
(投影レンズ1g)を介してウエハ3上に照射する。こ
れにより、マスク2の転写領域内のマスクパターンをウ
エハ3の複数のチップ形成領域CAの各々に転写する。
なお、個々のチップ形成領域CAは、1個の半導体チッ
プを形成するための領域である。
ット1fsが開口されており、露光光EXLは、そのス
リット1fsを通じてマスク2に照射される。すなわ
ち、露光装置1においては、図3および図4に示すよう
に、投影レンズ1gの有効露光領域1ga内に含まれる
スリット状の露光領域(図面を見易くするため図4にお
いては斜線のハッチングを付す)SA1を実効的な露光
領域として用いる。したがって、露光装置(スキャナ)
1においては、スリット状の露光領域SA1を露光する
ようになっている。特に限定されないが、そのスリット
1fsの幅は、通常、ウエハ3上において、例えば4〜
7mm程度である。比較のためステッパにおける露光の
領域を図5に示す。ステッパにおいては、投影レンズの
有効露光領域1ga内に四隅が内接される平面正方形状
の露光領域(図面を見易くするため図5においては斜線
のハッチングを付す)SA2を実効的な露光領域として
用いる。ステッパにおいては、マスク2内のパターンを
一括露光するようになっている。なお、本発明の技術思
想は、ステッパにも適用可能である。また、図2〜図5
においては、露光装置の機能を説明するために必要な部
分のみを示したが、その他の通常の露光装置(スキャナ
やステッパ)に必要な部分は通常の範囲で同様である。
2の一例を図6〜図8によって説明する。図6(a)は
マスク2の全体平面図、図6(b)および(c)は、そ
れぞれ図6(a)のA−A線およびB−B線の断面図で
ある。図7および図8は図6のマスクの要部拡大断面図
の一例である。なお、図6(a)は平面図であるが、図
面を見易くするためハッチングを付した。
面)に、例えば2つの転写領域4A,4Bが配置されて
いる場合が例示されている。各々の転写領域4A,4B
は、例えば平面長方形状に形成されており、各々の長辺
が平行になるように所定の距離を隔てて配置されてい
る。各転写領域4A,4Bは、例えば1個の半導体チッ
プ(上記チップ形成領域)を転写する領域に相当する。
なお、1枚のマスク2に配置される転写領域の数は、上
記に限定されるものではなく種々変更可能である。
は、例えば平面四角形状の透明な合成石英ガラスからな
り、その主面上の各々の転写領域4A,4Bには、マス
クパターンが形成されている。このマスクパターンは、
所定の集積回路パターンを転写するためのパターンであ
って、例えばクロム、酸化クロムまたはこれらの積層膜
からなる遮光パターン2bと、マスク基板2aが部分的
に露出されてなる光透過パターン2cとで構成されてい
る。さらに、各々の転写領域4A,4B内において互い
に隣接する光透過パターン2cのいずれか一方には上記
溝シフタ2dが配置されている。本実施の形態1におい
ては、上記転写領域4A,4Bの各々のマスクパターン
の形状および寸法が同一となっている。ただし、転写領
域4A,4Bは、各々の溝シフタ2dの配置が互いに逆
になっている。すなわち、転写領域4A,4Bをウエハ
の1つの領域(チップ形成領域)に重ねて露光する際
に、転写領域4Aの所定の光透過パターン2cを透過し
た光と、その転写領域4Aの所定の光透過パターン2c
と平面的に重なる転写領域4Bの所定の光透過パターン
2cを透過した光とでは、透過光の位相が180度反転
するように溝シフタ2dが配置されている。
180度反転させるために、Z=λ/(2(n−1))
を満たすように形成されている。ただし、nは所定の露
光波長の露光光に対する基板の屈折率、λは露光波長で
ある。上記の例では、例えば露光波長248nmのKr
Fを用いているので、深さZは、例えば245nm程度
である。上記のような多重露光処理を行わない場合、溝
シフタ2dの深さの誤差の範囲は、例えば±3nm(位
相角度で2度)程度であり極めて狭い。したがって、マ
スク2の製造が非常に難しく、マスク2の歩留まり低下
の原因になっている。これに対して、本実施の形態1に
おいては、溝シフタ2dの深さの誤差の範囲を、例えば
±4nm〜8nm(位相角度で3度〜6度)程度に緩和
できる。したがって、マスク2の製造上の容易性を大幅
に向上させることが可能となっている。また、マスク2
の製造歩留まりを大幅に向上させることが可能となって
いる。これについては後ほど詳細に説明する。
質的に集積回路を構成するパターンの他、例えば重ね合
わせに用いるマークパターン、重ね合わせ検査に用いる
マークパターンまたは電気的特性を検査する際に用いる
マークパターン等のような実質的に集積回路を構成しな
いパターンも含まれている。また、転写領域4A,4B
の外周の遮光領域には、マスク基板2aの一部が露出さ
れて、マスクアライメントマークや計測用マーク等のよ
うな他の光透過パターン2eが形成されている。
の光透過パターン2c,2c(互いに隣接する光透過パ
ターン2c,2cであって、そのいずれか一方に溝シフ
タ2dが配置された光透過パターン対)部分の拡大断面
図の一例を示している。
記基板溝シフタの場合を示している。すなわち、溝シフ
タ2dは、マスク基板2自体の表面に断面凹状の溝を掘
ることで形成されている。図7(a)は、庇構造が無い
場合を示している。すなわち、溝シフタ2dの側壁面
と、遮光パターン2bの開口部(光透過パターン2c)
の側壁面とがほぼ一致しており、その遮光パターン2b
の開口部側端部に庇が形成されていない場合を示してい
る。この場合の溝シフタ2dの深さZは、マスク2のパ
ターン形成平坦面の高さを基準としてそこから溝シフタ
2dの底の平坦面までの長さである。本実施の形態1に
おいては、庇構造の無い図7(a)に示すマスク2であ
っても多重露光処理を行うことにより、ウエハ上に転写
されるパターンの寸法精度を向上させることが可能とな
っている。
記微細庇型溝シフタの場合を示している。すなわち、溝
シフタ2dの周辺(幅の狭い断面方向)においてマスク
基板2aが溝シフタ2dの幅方向にオーバハングされ、
その結果、溝シフタ2dに面した遮光パターン2bの端
部が庇状に突き出た構造となっている。ここでは、例え
ばその遮光パターン2bの突き出た部分の庇長さPは、
単色露光光の波長λを基準とした場合に、40%(P/
λ=40%)以下である。ただし、本発明自体は、庇長
さが70%以下のもの(例えば露光光の波長が248n
mであれば、庇長さが150nm程度となるようなも
の)にも適用できる。このような庇構造とすることによ
り、光の導波管現象を抑制することができる。すなわ
ち、透過光の光強度が溝シフタ2dの側壁からの影響に
より減衰するのを抑制できる。したがって、本実施の形
態1においては、多重露光処理に際して図7(b),
(c)のマスク2を用いることにより、ウエハ上に転写
されるパターンの寸法精度をさらに向上させることが可
能となる。
置されない光透過パターン2cにおいても、マスク基板
2aが掘り込まれ溝2fが形成されているが、溝シフタ
2dが配置された光透過パターン2cと、溝2fが配置
された光透過パターン2cとを透過した各々の光には1
80度の位相差が生じるようになっている。溝2fにお
いても庇構造となっている。この溝シフタ2dを形成す
る際に、溝を形成する必要の無い光透過パターン2cを
フォトレジスト膜で覆うと、フォトレジスト膜の塗布や
パターニングの工程が増えることになる。そこで、図7
(b)のマスク2においては、溝シフタ2dに庇構造を
形成する際にフォトレジスト膜を形成せず、遮光パター
ン2bをエッチングマスクとしてマスク基板2aの表面
(パターン形成面)をウエットエッチングする。溝2f
は、その際に形成されたものである。この方法によれ
ば、フォトレジスト膜の塗布やパターニング工程を無く
せるので、マスク2の製造工程の簡略化が可能となる。
このマスク2の場合の溝シフタ2dの深さZは、溝2f
の底のマスク2のパターン形成平坦面の高さを基準とし
てそこから溝シフタ2dの底の平坦面までの長さであ
る。また、図7(c)においては、図7(b)の溝2f
が形成されていない場合が示されている。この場合の溝
シフタ2dの深さは、図7(a)の場合と同じである。
これら図7(a)〜(c)のマスク2の製造方法につい
ては後ほど詳細に説明する。
dが上記基板上薄膜溝シフタの場合を示している。すな
わち、マスク基板2aの表面上にはシフタ膜2gが形成
され、さらにその上に遮光パターン2bが形成された構
造となっている。シフタ膜2gは、位相シフタとして作
用する目的に適合した厚さ(=上記Zの式)で形成され
ており、例えばマスク基板2aと同等または同程度の光
透過率および屈折率のSOG(Spin On Glass)等から
なる。溝シフタ2dは、所定の光透過パターン2cのシ
フタ膜2gをマスク基板2aの表面が露出されるまで除
去することで形成されている。この場合、溝シフタ2d
の形成に際して、マスク基板2aとシフタ膜2gとのエ
ッチング選択比を高くし、シフタ膜2gのエッチング速
度の方がマスク基板2aのエッチング速度よりも速くな
るようにする。すなわち、マスク基板2aをエッチング
ストッパとして溝シフタ2dを形成する。これにより、
溝シフタ2dの深さ(すなわち、シフタ膜2gの厚さ)
および溝シフタ2dの底面の平坦性を極めて高い精度で
形成できる。このため、透過光の位相誤差を大幅に低減
または無くすことができるので、ウエハ上に転写される
パターンの寸法精度を大幅に向上させることが可能とな
る。なお、図8(a)〜(c)は、それぞれ図7(a)
〜(c)に対応している。すなわち、図8(a)は庇構
造の無い構造、図8(b)は庇および溝2fが形成され
た構造、図8(c)は庇のみで溝2fの無い構造であ
る。
例を図9によって説明する。図9には、ウエハ3の全体
平面図であって、マスク2(図6参照)およびスキャナ
1(図1参照)を用いて、ウエハ3の主面(フォトレジ
スト膜が塗布されている)に、所定の集積回路パターン
を転写するためのステップアンドスキャン露光処理が例
示されている。
説明したのと同じである。ウエハ3の主面上には、例え
ば厚さが200nm程度の絶縁膜(酸化シリコン膜等)
が形成されている。また、その絶縁膜の上には、例えば
厚さ500nm程度のポジ型のフォトレジスト膜が堆積
されている。このフォトレジスト膜への露光量は、例え
ば25mJ/cm2とし、2重露光により、例えば50
mJ/cm2となるように調整した。マスク2内の最小
パターンは、ウエハ3上換算で、例えば150nmのラ
イン・アンド・スペースである。
記スキャニング露光処理によってウエハ3上の領域5A
に転写する。すなわち、マスク2とウエハ3とを各々の
主面を平行に保ちながら相対的に逆方向(図9の上下縦
方向)に移動させてウエハ3の主面上に上記スリット状
の露光領域を移動させることにより、マスク2の転写領
域4A,4B内のマスクパターン(集積回路パターン)
を、ウエハ3の主面上の領域5Aに転写する。ウエハ3
上における領域5Aの転写領域5A1,5A2は、それ
ぞれマスク2の転写領域4A,4Bが転写された領域で
あり、ここではチップ形成領域に相当する。
動し、領域5B,5Cを、上記と同様に順次露光する。
これら領域5A,5B,5Cでの露光量は、必要量の1
/2程度とする。なお、各領域5B,5C内の転写領域
5B1,5C1は転写領域5A1と同じであり、転写領
域5B2,5C2は転写領域5A2と同じである。
一個分だけウエハ3を図9の上方向に移動させた後、領
域5Dを上記と同様に露光する。この際、本実施の形態
1においては、領域5D内の転写領域5D1と、先に転
写した領域5C内の転写領域5C2とが平面的に重なる
ようにする。すなわち、マスク2における転写領域4B
が転写された転写領域5C2に、同じマスク2における
転写領域4Aを平面的に重ねて転写する。なお、上述の
ようにマスク2の転写領域4A,4Bの同じ平面位置を
透過した各々の光は、その位相が180度反転してい
る。
動し、領域5Eを、上記と同様に順次露光する。ここで
は、領域5E内の転写領域5E1と、先に転写した領域
5B内の転写領域5B2とが平面的に重なるようにす
る。すなわち、マスク2における転写領域4Bが転写さ
れた転写領域5C2に、同じマスク2における転写領域
4Aを平面的に重ねて転写する。なお、ここでも、上述
のようにマスク2の転写領域4A,4Bの同じ平面位置
を透過した各々の光は、その位相が180度反転してい
る。
量の1/2程度とする。したがって、領域5A〜5Eが
重なったところ(転写領域5B2,5E1および転写領
域5C2,5D1等)では露光量が必要量となる。な
お、各領域5D,5E内の転写領域5D1,5E1は転
写領域5A1と同じであり、転写領域5D2,5E2は
転写領域5A2と同じである。
全面内において繰り返すことにより、ウエハ3上に複数
のチップ形成領域の集積回路パターンを転写する。ここ
では、マスク2の転写領域4Aと転写領域4Bとが重な
るようにする。すなわち、マスクパターンは同一である
が、透過光の位相が互いに反転するように溝シフタ2d
を配置した転写領域4A,4Bを重ねて露光する。この
ような露光処理により、ウエハ3上に転写されるパター
ンの寸法精度を向上させることが可能となる。
5A,5B,5Cの転写領域5A1,5B1,5C1が
2重露光されていないが、この部分については、例えば
マスク2の転写領域4Aをマスキングブレードにより遮
光し、かつ、マスク2の転写領域4Bの転写領域が、図
9のウエハ3の転写領域5A1に平面的に重なるように
転写することにより2重露光を行った。転写領域5B
1,5C1についても同様である。
用を、発明者らが本発明をするのに検討した技術の問題
点を交えながら説明する。
を図10によって説明する。図10(a)は、位相シフ
トマスク50の断面形状を示している。位相シフトマス
ク50は、マスク基板50aと、その主面上に形成され
た遮光パターン50bと、光透過パターン50cとを有
している。遮光パターン50bは、例えばクロム等から
なる。互いに隣接する光透過パターン50c,50cの
一方には、その各々の透過した光に180度の位相差を
与えるため、マスク基板50aを所定の深さに掘り込み
溝シフタ50dを形成している。ここでは、基板溝シフ
タであって、微細庇型溝シフタでない場合を例示してい
る。また、互いに隣接する光透過パターン50c,50
cの平面の形状および寸法は同じである。
光すると、被投影基板上で得られる光強度は、図10
(b)に示すように、溝シフタ50dが配置された光透
過パターン50cを透過した光の強度51aは、溝シフ
タ50dが配置されていない光透過パターン50cを透
過した光の強度51bに比べて小さくなってしまう。こ
れはマスク基板50aを掘り込んだ溝シフタ5dの側壁
の影響により透過光の強度が減衰するためである。した
がって、通常の方法(1回露光)によりフォトレジスト
膜にパターンを転写すると、図10(c)の露光平面に
示すように、溝シフタ50dの配置された光透過パター
ン50cが転写されたフォトレジストパターン52aの
幅方向の寸法w50の方が、溝シフタ50dの配置されて
いない光透過パターン50cが転写されたフォトレジス
トパターン52bの幅方向の寸法w51よりも小さくな
ってしまう。すなわち、本来同じ平面寸法で転写される
べきフォトレジストパターン52a、52bの平面寸法
が溝シフタ50dの有無によって異なってしまう。
ように、溝シフタ50dを上記微細庇型溝シフタ構造と
することが採用されている。すなわち、マスク基板50
aの溝シフタ50dの側壁が遮光パターン50bの下に
隠れるように調整し、遮光パターン50bの端部が庇長
さPだけ庇状に張り出す構造となっている。この構造に
することによって、図11(b)に示すように、溝シフ
タ50dが配置された光透過パターン50cを透過した
光の強度53aは、溝シフタ50dが配置されていない
光透過パターン50cを透過した光の強度53bとほぼ
同じとなるが、完全には等しくならないのが現状であ
る。したがって、図11(c)の露光平面に示すよう
に、溝シフタ50dの配置された光透過パターン50c
が転写されたフォトレジストパターン55aの幅方向の
寸法w52と、溝シフタ50dの配置されていない光透過
パターン50cが転写されたフォトレジストパターン5
5bの幅方向の寸法w53とはほぼ等しくなるが、やはり
完全には等しくならない。
・研究した。図12は、その調査・研究結果を示してい
る。横軸はラインアンドスペース(パターン)の寸法を
示し、縦軸は各寸法におけるフォトレジストパターン5
5a,55bの寸法差(w52−w53)を示している。こ
こでのパターン転写の条件は、例えば次の通りである。
すなわち、庇長さPは、例えば100nmとし、解像パ
ターンの寸法は、例えば0.12〜0.18μmまで変
化させた。露光条件は、上記露光装置1の説明の際に説
明したのと同じである。この結果、ウエハ上に形成しよ
うとしているパターンの寸法の値に応じて、フォトレジ
ストパターン55a,55bの寸法w52,w53の差が異
なることが明らかになった。したがって、ただ単純に溝
シフタを庇構造としただけでは、ウエハ上に転写される
パターンの寸法差を無くすことが困難であることが判明
した。
のようにマスク2のマスクパターンを多重露光処理によ
ってウエハ3に転写する。この際、多重露光するマスク
パターンの溝シフタ2dの配置が互いに反転するように
して行う。これにより、ウエハ3上に転写されるパター
ンにおいて、位相の絶対値誤差による転写パターンの寸
法差、溝シフタ2dの有無による転写パターンの寸法
差、ウエハ上に形成しようとしているパターンの寸法の
違いによる転写パターンの寸法差を低減または無くすこ
とができるので、転写パターンの寸法精度を向上させる
ことができ、また、転写パターンの寸法を均一化するこ
とが可能となる。
をシミュレーションにより調べた結果を図13に示す。
また、比較のため1回露光の結果を図14に示す。いず
れもウエハ上で得られる光強度分布を示している。ま
た、いずれの露光処理においても通常の溝シフタ(微細
庇型溝シフタでない)構造の位相シフトマスクを用い
た。
れば、溝シフタ2dが互いに反転されるように配置され
た転写領域4A,4Bを2重露光しているため、互いに
隣り合った光強度ピーク6a,6bで均一な光強度が得
られていることが分かる。これに対して1回露光の場
合、図14に示すように、溝シフタが配置された光透過
パターンを透過した光の強度56aの方が、溝シフタの
無い光透過パターンを透過した光の強度56bよりも小
さいことが分かる。
の作用を簡略化して模式的に示している。図15(a)
はマスク2の重ね合わせる2つの転写領域4C,4Dを
示し、同図(b)は(a)のA−A線およびB−B線の
断面図を示している。転写領域4C,4Dの各々には、
互いに隣接する帯状の光透過パターン2c,2cが形成
されている。転写領域4C,4Dの光透過パターン2
c,2cの平面形状および寸法は同じである。転写領域
4C,4Dのいずれにおいても互いに隣接する光透過パ
ターン2c,2cの一方に溝シフタ2dが配置されてい
るが、その配置が転写領域4Cと転写領域4Dとを重ね
合わせた時に反対となるように、すなわち、透過光の位
相が180度反転するようになっている。図15(c)
は、各々の転写領域4C,4Dを透過した光の強度分布
を示している。転写領域4C,4Dの各々を透過した光
の強度分布では、いずれも溝シフタ2dが配置された光
透過パターン2cを透過した光の強度が減衰している。
これに対して、図15(d)は、転写領域4C,4Dを
重ねて露光した場合の透過光の強度分布を示している。
この場合は、溝シフタ2dの配置された光透過パターン
2cを透過した光と、溝シフタ2dの無い光透過パター
ン2cを透過した光とが同一箇所に重ねて露光されるこ
とにより、双方の光強度を平均化することができ、光強
度のアンバランスをキャンセルすることができるので、
光強度分布の均一化を図ることが可能となる。
理によれば、位相の絶対値精度(誤差精度)が多少悪く
ても、180度位相差の時と同じ解像特性を得ることが
可能となる。すなわち、位相の誤差の許容量(位相の絶
対値精度)を、例えば3度〜6度(溝シフタ2dの深さ
で±4nm〜±8nm)程度に緩和できる。したがっ
て、マスク2の製造上の容易性を大幅に向上させること
が可能となる。また、マスク2の製造歩留まりを大幅に
向上させることが可能となる。特に、重ね合わせる転写
領域4A,4Bを同一マスク2の同一平面内の異なる平
面位置に形成する本実施の形態1においては、その重ね
合わせる転写領域を別々のマスクに形成する場合に比べ
て、溝シフタ2dの深さおよびその誤差量をマスク2の
面内においてほぼ均一にすることができるので、その重
ね合わせる転写領域を別々のマスクに形成する場合より
も相対的に高い位相の絶対値精度を確保しつつ、容易に
マスク2を製造することが可能となる。
れば、溝シフタ2の有無によって隣接する転写パターン
の寸法が変動するのを抑制または防止することが可能と
なる。このため、転写されるパターンの寸法精度を大幅
に向上させることが可能となる。また、溝シフタ2の有
無による隣接転写パターンの寸法変動を低減または防止
できるので、微細庇型溝シフタ構造とする必要性が無く
なる。このため、マスク2の製造上の容易性を大幅に向
上させることが可能となる。庇構造は、庇長さが長いほ
ど効果があるが、ウエハ上のパターンの微細化要求に伴
いマスク2上の遮光パターン2bも微細化されているの
で、庇長さの増長には限界がある。本実施の形態1の技
術は、庇構造を採らなくてもパターン寸法精度の向上を
図れるので、パターンの微細化に適した技術である。
よれば、ウエハ3上に転写しようとしているパターンの
寸法に応じて隣接パターンの寸法差が変動するのを抑制
または防止することが可能となる。したがって、ウエハ
3に転写されたパターンの寸法精度を転写領域内全体に
おいて向上させることが可能となる。
50nmのパターンがチップ全面で150nm±10n
mの精度で良好に形成できた。また、隣り合うパターン
の解像寸法に特別な傾向は見られなかった。マスク2の
欠陥によるパターンのショート等の発生も認められなか
った。一方、同一条件で、2重露光を行わない技術では
150nmのパターンがチップ全面で150nm±22
nmの精度で形成された。また、溝シフタを配置したパ
ターンと配置していないパターンの解像寸法差は8nm
で、溝シフタを配置した方が細く形成された。
ついて説明する。すなわち、投影光学系を用いたパター
ンの転写では、投影レンズの種々の収差によって投影像
に歪みが発生する。この現象は、投影面の位置によって
異なる。代表的な収差として、例えば転写像の歪曲があ
る。これは、投影パターンの位置ずれであり、例えば絶
対格子に配置されたパターンが糸巻き状や樽状等に歪ん
で転写される。すなわち、通常は、投影レンズに種々の
収差があるため、設計通りのパターンの形成が困難であ
る。
では、1ショットで複数の集積回路パターンを転写し、
ずらし露光によって多重露光を行うと、パターンの位置
歪みの影響で重ね誤差が生じ、解像特性が大幅に劣化
し、実用は困難である。図16は、その様子を模式的に
示している。ここでは、ステッパでのパターンの転写を
例にとって説明する。符号の60は、理想格子上の設計
パターンであり、歪みの無い四角形状のパターンとなっ
ている。また、符号の61,62が実際に転写された転
写パターンである。転写パターン61は理想格子に対し
て糸巻き状に位置ずれして転写され、転写パターン62
は理想格子に対して樽状に位置ずれして転写されてい
る。このように、投影レンズの収差は、パターンの位置
ずれを引き起こし、転写位置によってその挙動が異な
る。
異なる平面位置座標の転写領域をステッパを用いて転写
した様子を模式的に示している。図17(a),(b)
の符号63a,63bは、上記マスク上の異なる平面位
置の同一パターンで構成される転写領域を実際に転写し
た際の転写領域の全体的な位置ずれの状態を模式的に示
したものである。図17(a)に示すように、転写領域
63a,63bは、互いに異なった形状で形成(転写)
されるため、図17(b)に示すように、両者を重ねた
場合、パターンの位置ずれが生じるので、良好なパター
ンの形成(転写)が困難である。
のように、マスク2のマスクパターンをスキャナを用い
てウエハ3上に転写する際に、マスク2の同一パターン
をウエハ3の同一領域に多重露光する。スキャナを用い
た露光処理においては、マスク2上のパターンをスリッ
トを介してウエハ3上に転写する。この場合、スキャン
方向においては収差分布が均一となる。すなわち、スキ
ャン方向に重ね露光を行っても、収差起因の重ね誤差は
生じない。したがって、重ね露光が可能となる。
態を図18に示す。符号の7は、理想格子上の設計パタ
ーンであり、歪みの無い四角形状のパターンとなってい
る。符号の7aは設計パターン7においてスキャン方向
(図18の上下縦方向)に平行な辺を示し、符号の7b
は設計パターン1においてスキャン方向に直交する辺を
示している。なお、ここで、スキャン方向は、投影レン
ズの走査方向であり、ウエハ3等の被露光処理基板はこ
れと反対の方向に移動するようになっている。符号の8
は、実際に転写された転写パターンを示している。符号
の8aは転写パターン8においてスキャン方向に平行な
辺を示し、符号の8bは転写パターン8においてスキャ
ン方向に直交する辺を示している。また、符号9a,9
bは、上記マスク2上の異なる平面位置の同一パターン
で構成される転写領域4A,4Bが実際に転写された転
写領域の全体的な状態を模式的に示している。
キャン方向に直交する方向(図18の左右横方向)にお
いてレンズ収差に起因する位置ずれが生じるが、スキャ
ン方向においてレンズ収差が同一となるため同じ形状が
保たれる。例えば転写パターン8においてスキャン方向
に平行な辺8aは設計パターン7においてスキャン方向
に平行な辺7aに対して位置ずれが見えるが、そのずれ
量はスキャン方向に同一である。また、転写パターン8
においてスキャン方向に直交する辺8bは、設計パター
ン7においてスキャン方向に直交する辺7bとほぼ重な
っており、位置ずれが見られない。すなわち、スキャナ
を用いた露光処理においては、転写領域9a,9bのパ
ターンは、スキャン方向に直交する方向においてほぼ同
じ変形を持つようになり、しかもスキャン方向において
ほぼ同じ形状で形成される。したがって、転写領域9
a,9bをウエハ3等の被露光処理基板上の同一の領域
に2重露光しても、高い重ね合わせ精度で形成すること
ができる。本発明は、この特性を利用している。
題点について説明する。図19の(a)は溝シフタ2d
が形成されたマスク64の要部平面図、(b)は(a)
のA−A線の断面図を示している。
インアンドスペースを配置した。互いに隣接する光透過
パターン66の一方に溝シフタ67が配置されている。
この転写領域65に欠陥68a,68bが存在してい
る。欠陥68bの平面寸法は欠陥68aのそれよりも相
対的に大きい。
を行わないで(すなわち、1回露光)スキャニング露光
した結果を図19(c)に示す。この場合、正常なフォ
トレジストパターン69の他に、マスク64の欠陥68
a,68bに起因するフォトレジスト残り70a,70
bが転写されていた。このうち、フォトレジスト残り7
0bはパターン間のショート不良の原因となっていた。
なお、図19(c)の破線は、フォトレジストパターン
69およびフォトレジスト残り70bと、マスク64の
光透過パターン66および欠陥68a,68bとの相対
的な位置関係が分かるように、光透過パターン66およ
び欠陥68a,68bを示したものである。
2重露光方法では、図20に示す結果が得られた。図2
0(a)は、同一マスク2の同一平面の異なる平面位置
に形成された転写領域4A1,4B2の平面図、(b)
は(a)のA−A線およびB−B線の断面図を示してい
る。転写領域4A1,4B1には、互いに同一マスクパ
ターンが配置されているが、溝シフタ2dの配置が上記
のように反対(位相が180度反転)になっている。転
写領域4A1には上記欠陥68a,68bが存在してい
る。ラインアンドスペースの寸法は、図19のマスクと
同じである。ところで、本実施の形態1の露光処理にお
いては、上記のような転写領域4A1,4B1をそれぞ
れ1/2の露光量で重ね露光するので、欠陥部分と欠陥
の存在しない部分とが多重露光されることになる。その
結果、マスク2の欠陥の転写を低減または完全に無くす
ことが可能となる。その転写結果を図20(c)に示
す。
に対応する位置S1においては、フォトレジストパター
ン10aの変形が確認されなかった。一方、マスク2の
転写領域4A1内の欠陥68bに対応する位置S2で
は、フォトレジストパターン10aの変形(フォトレジ
スト残り11)が認められたが、パターン間のショート
不良には至ってないことが分かった。このようなパター
ン欠陥は検査の結果、必要ならば、FIB(Focused Io
n Beam)等のようなエネルギービームを用いた修正処理
によって修正することも可能である。この場合、パター
ン変形量を比較的小さくすることができるので、その修
正を容易にすることが可能である。なお、図20(c)
の破線は、フォトレジストパターン10aおよびレジス
ト残り11と、フォトマスク4A1の光透過パターン2
cおよび欠陥68a,68bとの相対的な位置関係が分
かるように、その光透過パターン2cおよび欠陥68
a,68bを示している。
によれば、マスク2の転写領域にランダムに存在する欠
陥を平均化または除去することができるので、マスク2
の欠陥の転写を抑制または防止できる。また、欠陥が転
写されたとしても、その欠陥の転写限界を拡大すること
ができる。例えばステッパでは、フォトマスク上の0.
2μm以上の欠陥が転写されたが、本実施の形態1で
は、フォトマスク4上の0.4μm以上のより大きな欠
陥が転写される。すなわち、マスク2上において0.4
μm未満の欠陥は無視することができるので、欠陥検査
の寸法限界を緩和することができる。すなわち、マスク
2の欠陥検査および欠陥修正を容易にすることが可能と
なる。したがって、マスク2の製造上の容易性を向上さ
せることが可能となる。
露光処理における多重露光の回数を増やした場合につい
て、マスク2上の欠陥が転写パターンの寸法に与える影
響を調査した。この場合の露光条件は、上記露光装置1
の説明の際に説明したのと同じである。図21には、こ
の際に用いたマスク2の転写領域4A2,4B2の要部
平面図が示されている。図21(a)は欠陥が存在する
転写領域4A2の要部平面図を示し、図21(b)は欠
陥が存在しない転写領域4B2の要部平面図を示してい
る。図21(a),(b)の転写領域4A2,4B2に
は、互いの長辺が平行になるように並んで配置された平
面長方形状の複数の光透過パターン2c1,2c2がそ
れぞれ配置されている。光透過パターン2c1,2c2
の幅bおよび隣接間のスペース寸法cは、例えば0.2
5μm程度である。ただし、図21(a)には、例えば
次の3種類の欠陥が示されている。すなわち、例えば一
辺の寸法が上記スペース寸法よりも小さい寸法の平面正
方形状の透明欠陥68c、長辺の寸法が上記スペース寸
法と等しい平面長方形状の透明欠陥68dおよび一辺の
寸法が上記幅よりも小さい寸法の平面正方形状の遮光欠
陥68eである。欠陥の大きさは変数aで示した。露光
処理においては、欠陥が存在する図21(a)のパター
ンと、欠陥が存在しない図21(b)のパターンとを複
数回重ね露光した。そして、光透過パターン2c1,2
c2の寸法b1〜b3に対する転写パターンの寸法を評
価した。その評価結果を図22に示す。
1〜b3の測定結果を示している。図22(a)〜
(c)において、1重は図21(a)の欠陥のある転写
領域4A2のみで露光した場合、2重は図21(a)の
欠陥のある転写領域4A2と図21(b)の欠陥の無い
転写領域4B2とを重ね露光した場合、3重は上記2重
露光にさらに図21(b)の欠陥の無い転写領域4B2
を重ね露光した場合、4重は上記3重露光にさらに図2
1(b)の欠陥の無い転写領域4B2を重ね露光した場
合をそれぞれ示している。いずれの欠陥においても、無
欠陥パターンの重ね回数を増やすほど欠陥の影響が少な
くなることが分かる。また、ここではパターンの寸法に
着目して評価した場合について説明したが、パターンの
断線、ショート等の評価をした結果、3重露光以上で
は、欠陥の大きさによらず、断線、ショートの発生を防
止できた。本実施の形態1では、位相シフトマスクを用
いるので、位相反転が生じることを考慮すると重ね合わ
せ回数は偶数回が好ましい。
れば、ウエハ上に転写されるパターンの寸法分布精度も
向上させることができた。これを図23および図24に
よって説明する。図23は、2重露光処理を行わないで
スキャナで露光(すなわち、1回露光)した結果を示し
ている。位置S1〜S4が1個のチップ、位置S5〜S
8が他の1個のチップである。寸法分布は、マスクの寸
法分布の影響を受けてチップの中央部が細くパターン形
成されており、最大寸法と最小寸法との差は、例えば
0.063μm程度であった。これに対して本実施の形
態1の多露光方法においては、図24に示すように、図
23の位置S1〜S4と、位置S5〜S8を重ね露光す
るため、寸法の平均化がなされ、転写パターンの寸法分
布精度を向上させることができた。ここでは、最大寸法
と最小寸法との差を、例えば0.036μmであった。
すなわち、寸法のばらつきを約半分に低減することがで
きた。
施の形態1においては、例えば0.25μmのパターン
がチップの全面において0.25±0.02μmの精度
で良好に形成できた。また、マスク2の欠陥によるパタ
ーン間のショート不良等の発生は認められなかった。
法を説明する。まず、本実施の形態1のマスク2の製造
方法に先立って、本発明者らが検討したマスク製造上の
問題点について説明する。
製造工程中の要部断面図を示している。この技術におい
ては、まず、図25(a)に示すように、マスク基板8
0上に通常の方法で遮光パターン81および光透過パタ
ーン82を形成する。遮光パターン82は、クロム(C
r)等からなる。続いて、図25(b)に示すように、
シフタ形成用のレジストパターン83をマスク基板80
上に通常の方法で形成した後、レジストパターン83か
ら露出するマスク基板80をドライエッチング処理によ
って掘り込み、位相シフタ形成用の溝84を形成する。
ここで、位相差を180度に高精度に制御することが困
難な場合は、レジストパターン83を図25(c)に示
すように除去した後、位相差を測定し、次の目標エッチ
ング量を決定する。その後、図25(d)に示すよう
に、マスク基板80上に再度シフタ形成用のレジストパ
タン85を通常の方法で形成し、目標エッチング量でマ
スク基板80に対してウエットエッチング処理を施す。
この際、ウエットエッチング等のような等方エッチング
により、遮光パターン81の下部も含めエッチングす
る。これにより、上記微細庇型の溝シフタ86を形成す
る。最後に、レジストパターン85を除去することによ
り、図25(e)に示すように、所望のマスクパターン
および溝シフタ86を有するマスク構造が完成する。
いては、位相制御(すなわち、溝の深さ)に高い精度が
要求されている。溝シフタの深さは、露光波長に依存し
ているので、パターンの微細化要求により露光波長も短
くなっていることから浅くなる傾向にある。したがっ
て、溝も掘り易いようにも思われるが、実際は、その溝
に許される誤差範囲が溝の深さに対して決まり一定なの
で、溝シフタの深さ精度自体は厳しいままである。この
ため、マスクの製造が難しい。また、その高精度な位相
制御や庇形状の形成を実現するために、マスクの製造工
程が複雑化している。これらにより、マスクの製造工程
数の増加や歩留まりの低下が大きな問題となっている。
法例を図26の工程に沿って図27および図28によっ
て説明する。
は、図27(a)に示すように、マスク基板2aの主面
上全面に、例えばクロム等からなる遮光膜をスパッタリ
ング法等によって堆積する(工程201)。続いて、そ
の遮光膜上に、フォトレジスト膜を塗布した後、これを
パターニングすることで所定のフォトレジストパターン
を形成する(工程202)。その後、そのフォトレジス
トパターンから露出する遮光膜部分をエッチング法等に
よって除去することにより、遮光パターン2bおよび光
透過パターン2cを形成する(工程203)。続いて、
フォトレジストパターンを除去した後(工程204)、
パターンの欠け等の有無を検査する(工程205)。そ
の後、その検査結果に基づいて修正できるものについて
修正する(工程206)。ここまでの工程は、上記発明
者らが検討したマスクの製造技術と同じである。
マスク基板2a上の遮光パターン2bの形成面上に、フ
ォトレジスト膜を塗布した後、そのフォトレジスト膜を
図27(b)に示すようにパターニングすることによ
り、所定の光透過パターンが露出され、それ以外を覆う
ようなフォトレジストパターン12を形成する(工程2
07)。続いて、そのフォトレジストパターン11をエ
ッチングマスクとして、そこから露出するマスク基板2
aを異方性のドライエッチング法によってエッチングす
ることにより、溝シフタ2dを形成する(工程20
8)。その後、フォトレジストパターン12を図27
(c)に示すように除去した後(工程209)、そのマ
スク2の透過光の位相を検査することにより(工程21
0)、マスク2を製造する。
記のようにマスクの位相差の絶対値制御(誤差許容量)
の精度を緩和することができるので、マスク2の製造プ
ロセス途中に位相差の測定等を行う必要が無いため、溝
シフタ形成用のフォトレジストパターンの形成工程を1
回のみにすることができる。また、本実施の形態1にお
いては、溝シフタの有無での光強度の差を多重露光によ
って打ち消すことができるので、遮光パターンに庇を形
成する必要が無い。したがって、本実施の形態1におい
ては、上記発明者検討技術に比べてマスク2の製造工程
を簡略することができる。すなわち、マスク2の製造工
程数を低減できるので、マスク2の製造時間を短縮する
ことが可能となる。また、マスク2の歩留まりを向上さ
せることが可能となる。
度の差が解像特性に悪影響を及ぼす場合は、図28に示
すように、検査工程210の後、マスク2の表面全面に
対して等方的なウエットエッチングを施すことが有効で
ある。すなわち、溝シフタ2dおよび溝シフタ2dを配
置していない部分の双方にウエットエッチングを施すこ
とにより、庇構造を形成する(工程211a)。これは
前記図7(b)に示した構造のマスク2の製造方法であ
る。この場合、溝シフタ2dの有無での光強度の差を軽
減することができ、解像特性の低下を防止できる。
のように位相の絶対値制御精度を緩和できるので、溝形
成工程208後に、その溝シフタ2dの加工時にマスク
として用いたフォトレジストパターン12(図27
(b)参照)をマスクとしてマスク2に対して等法的な
ウエットエッチング処理を施すことにより、庇構造を形
成しても良い(工程211b)。これは、前記図7
(c)で示した構造のマスク2の製造方法である。構造
的には上記本発明者らが検討した図25(e)と同じ構
造となるが、本実施の形態1では、フォトレジスト膜の
塗布およびパターニング工程を1回にできるので、上記
検討技術よりもマスク2の製造工程の簡略化が可能であ
る。
mic Random Access Memory)の各パターンを露光処理に
よって転写する場合に適用した一例を図29および図3
0に示す。図30は図29のA−A線の断面図である。
本実施の形態の露光方法をDRAMの製造技術に適用す
ることにより、特に、チップ内の欠陥数を低減できるの
で、ビット救済チップ数を低減することが可能となる。
上記ウエハ3から切り出されたDRAMの平面四角形状
のチップを構成する部分であり、例えばp型の単結晶シ
リコンからなる。この半導体基板3Sの主面にはp型ウ
エル21が形成され、そのp型ウエル21にDRAMの
メモリセルが形成されている。なお、メモリセルが形成
された領域(メモリアレイ)のp型ウエル21は、半導
体基板3Sの他の領域に形成された入出力回路などから
ノイズが侵入するのを防ぐために、その下部に形成され
たn型半導体領域22によって半導体基板3Sから電気
的に分離されている。
ETQsの上部に情報蓄積用容量素子Cを配置したスタ
ックド構造で構成されている。メモリセル選択用MIS
FETQsはnチャネル型MISFETで構成され、p
型ウエル21の活性領域Lに形成されている。活性領域
Lは、図29のX方向に沿って真っ直ぐに延在する細長
い島状のパターンで構成されており、それぞれの活性領
域Lには、ソース、ドレインの一方(n型半導体領域)
を互いに共有するメモリセル選択用MISFETQsが
X方向に隣接して2個形成されている。
エル21に開孔した浅い溝に酸化シリコン膜等からなる
絶縁膜を埋め込んで形成した溝型の素子分離部(トレン
チアイソレーション)23によって構成されている。こ
の溝型の素子分離部23に埋め込まれた絶縁膜は、その
表面が活性領域Lの表面とほぼ同じ高さになるように平
坦化されている。このような溝型の素子分離部23によ
って構成された素子分離領域は、活性領域Lの端部にバ
ーズビーク(bird's beak)ができないので、LOCOS
(Local Oxidization of Silicon:選択酸化)法で形成
された同一寸法の素子分離領域(フィールド酸化膜)に
比べて活性領域Lの実効的な面積が大きくなる。
としてゲート絶縁膜24、ゲート電極25およびソー
ス、ドレインを構成する一対のn型半導体領域26、2
6によって構成されている。ゲート電極25はワード線
WLと一体に構成されており、同一の幅、同一のスペー
スでY方向に沿って直線的に延在している。ゲート電極
25(ワード線WL)は、例えばP(リン)などのn型
不純物がドープされた低抵抗多結晶シリコン膜と、その
上部に形成されたWN(タングステンナイトライド)膜
などからなるバリアメタル層と、その上部に形成された
W(タングステン)膜などの高融点金属膜とで構成され
たポリメタル構造を有している。ポリメタル構造のゲー
ト電極25(ワード線WL)は、多結晶シリコン膜やポ
リサイド膜で構成されたゲート電極に比べて電気抵抗が
低いので、ワード線の信号遅延を低減することができ
る。ただし、ゲート電極25を、多結晶シリコン膜の単
体膜で構成しても良いし、多結晶シリコン膜上にタング
ステンシリサイド等のうようなシリサイド膜を積み重ね
てなる上記ポリサイド構造としても良い。
ト電極25(ワード線WL)の上部には窒化シリコン膜
等からなるキャップ絶縁膜27が形成されており、この
キャップ絶縁膜27の上部および側壁とゲート電極25
(ワード線WL)の側壁とには、例えば窒化シリコン膜
からなる絶縁膜28が形成されている。メモリアレイの
キャップ絶縁膜27と絶縁膜28は、メモリセル選択用
MISFETQsのソース、ドレイン(n型半導体領域
26、26)の上部にセルフアライン(自己整合)でコ
ンタクトホールを形成する際のエッチングストッパとし
て使用される。
は、SOG(Spin On Glass)膜29aが形成されてい
る。また、SOG膜29aのさらに上には2層の酸化シ
リコン等からなる絶縁膜29b、29cが形成されてお
り、上層の絶縁膜29cは、その表面が半導体基板3S
の全域でほぼ同じ高さになるように平坦化されている。
ス、ドレインを構成する一対のn型半導体領域26、2
6の上部には、絶縁膜29c、29bおよびSOG膜2
9aを貫通するコンタクトホール30a、30bが形成
されている。これらのコンタクトホール30a、30b
の内部には、n型不純物(例えばP(リン))をドープ
した低抵抗の多結晶シリコン膜で構成されたプラグ31
が埋め込まれている。コンタクトホール30a、30b
の底部のX方向の径は、対向する2本のゲート電極25
(ワード線WL)の一方の側壁の絶縁膜28と他方の側
壁の絶縁膜28とのスペースによって規定されている。
すなわち、コンタクトホール30a、30bは、ゲート
電極25(ワード線WL)に対してセルフアラインで形
成されている。
ール30a、30bのうち、一方のコンタクトホール3
0bのY方向(図29の上下方向)の径は、活性領域L
のY方向の寸法とほぼ同じである。これに対して、もう
一方のコンタクトホール30a(2個のメモリセル選択
用MISFETQsによって共有されたn型半導体領域
26上のコンタクトホール)のY方向の径は、活性領域
LのY方向の寸法よりも大きい。すなわち、コンタクト
ホール30bは、Y方向の径がX方向(図29の左右方
向)の径よりも大きい略長方形の平面パターンで構成さ
れており、その一部は活性領域Lから外れて溝型の素子
分離部23上に平面的に延在している。コンタクトホー
ル30aをこのようなパターンで構成することにより、
コンタクトホール30aを介してビット線BLとn型半
導体領域26とを電気的に接続する際に、ビット線BL
の幅を一部で太くして活性領域Lの上部まで延在した
り、活性領域Lの一部をビット線BL方向に延在したり
しなくともよいので、メモリセルサイズを縮小すること
が可能となる。
れている。コンタクトホール30a上の絶縁膜32aに
はスルーホール33が形成されており、その内部には下
層から順にTi(チタン)膜、TiN(窒化チタン)膜
およびW膜を積層した導電膜からなるプラグが埋め込ま
れている。スルーホール33は、活性領域Lから外れた
溝型の素子分離部23の上方に配置されている。
れている。ビット線BLは溝型の素子分離部23の上方
に配置されており、同一の幅、同一のスペースでX方向
に沿って直線的に延在している。ビット線BLは、例え
ばタングステン膜で構成されており、上記スルーホール
33およびその下部の絶縁膜32a、29c、29b、
SOG膜29aおよびゲート絶縁膜24に形成されたコ
ンタクトホール30aを通じてメモリセル選択用MIS
FETQsのソース、ドレインの一方(2個のメモリセ
ル選択用MISFETQsによって共有されたn型半導
体領域26)と電気的に接続されている。ビット線BL
を金属(タングステン)で構成することにより、そのシ
ート抵抗を低減できるので、情報の読み出し、書き込み
を高速で行うことができる。また、ビット線BLと周辺
回路の配線とを同一の工程で同時に形成することができ
るので、DRAMの製造工程を簡略化することができ
る。また、ビット線BLを耐熱性およびエレクトロマイ
グレーション耐性の高い金属(タングステン)で構成す
ることにより、ビット線BLの幅を微細化した場合で
も、断線を確実に防止することができる。
からなる絶縁膜32b,32cが形成されている。上層
の絶縁膜32cは、その表面が半導体基板3Sの全域で
ほぼ同じ高さになるように平坦化されている。メモリセ
ルアレイの絶縁膜32c上には窒化シリコン等からなる
絶縁膜34が形成されており、この絶縁膜34のさらに
上には情報蓄積用容量素子Cが形成されている。情報蓄
積用容量素子Cは、下部電極(蓄積電極)35aと上部
電極(プレート電極)35bとそれらの間に設けられた
Ta2O5(酸化タンタル)等からなる容量絶縁膜(誘電
体膜)35cとを有している。下部電極35aは、例え
ばP(リン)がドープされた低抵抗多結晶シリコン膜か
らなり、上部電極35bは、例えばTiN膜からなる。
情報蓄積用容量素子Cの下部電極35aは、絶縁膜34
およびその下層の絶縁膜32c,32b,32aを貫通
するスルーホール36内に埋め込まれたプラグ37を通
じてコンタクトホール30b内のプラグ31と電気的に
接続され、さらにこのプラグ31を介してメモリセル選
択用MISFETQsのソース、ドレインの他方(n型
半導体領域26)と電気的に接続されている。
酸化シリコン等からなる絶縁膜38が形成され、さらに
その上部には第2層目の配線39L2が形成されてい
る。この第2層目の配線39L2上には2層の酸化シリ
コン等からなる絶縁膜40a、40bが形成されてい
る。このうち、下層の絶縁膜40aは、配線39L2の
ギャップフィル性に優れた高密度プラズマ(High Densit
y Plasma)CVD法によって形成されている。また、そ
の上の絶縁膜40bは、その表面が半導体基板3Sの全
域でほぼ同じ高さになるように平坦化されている。この
絶縁膜40b上には第3層目の配線39L3が形成され
ている。第2、第3層目の配線39L2,39L3は、
例えばAl(アルミニウム)合金を主体とする導電膜で
構成されている。
の効果を得ることが可能となる。 (1).マスク2の同一パターンであるが、透過光の位相が
180度反転するパターンを、ウエハ3の同一領域に重
ね合わせ露光することにより、溝シフタ2dを有するマ
スク2の位相誤差の許容量(位相差の絶対値制御精度)
を緩和することが可能となる。 (2). マスク2の同一パターンをウエハ3の同一領域に
重ね合わせ露光することにより、溝シフタ2dを有する
マスク2の欠陥検査の限界寸法を緩和することが可能と
なる。 (3). マスク2の同一パターンであるが、透過光の位相
が180度反転するパターンを、ウエハ3の同一領域に
重ね合わせ露光することにより、溝シフタ2dの配置の
有無による隣接転写パターンの寸法の変動を抑制または
防止することが可能となる。 (4).上記(3)により、マスク2の溝シフタ2dを庇構造
とする必要が無くなる。 (5).上記(1)、(2)または(4)により、マスク2の製造上
の容易性を向上させることが可能となる。 (6).上記(1)、(2)、(3)、(4)または(5)により、マスク
2の製造歩留りを向上させることが可能となる。 (7).マスク2の同一パターンをウエハ3の同一領域に重
ね合わせ露光することにより、マスク2内のマスクパタ
ーン寸法分布を平均化することができるので、マスクパ
ターンの寸法の違いによる転写パターンの寸法変動を抑
制または防止することが可能となる。 (8).スキャニング露光に際しスキャン方向に沿ってマス
ク2の同一パターンを重ね露光することにより、露光装
置1の光学系のレンズ収差を平均化することが可能とな
る。 (9).上記(1),(7),(8)等により、転写パターンの寸法精
度を向上させることが可能となる。 (10).上記(1),(7),(8),(9)等により、半導体集積回路装
置の歩留まりを向上させることが可能となる。 (11).上記(1),(7),(8),(9)等により、半導体集積回路装
置の信頼性を向上させることが可能となる。 (12).上記(1),(7),(8),(9)等により半導体集積回路装置
の性能を向上させることが可能となる。 (13).上記(1),(7),(8),(9)等により、半導体集積回路装
置の素子や配線の集積度を向上させることが可能とな
る。
よれば、主となる光透過パターンの周囲に補助マスクパ
ターンを配置した位相シフトマスクにおいて、溝シフタ
の配置の仕方、具体的には溝シフタを主となる光透過パ
ターンに配置した場合と補助パターンに配置した場合と
によって転写されるパターンの解像寸法が異なることを
新たに見出した。補助マスクパターンは、上記のよう
に、主となる光透過パターンの解像特性を向上させるた
めの開口パターンであって、ウエハ上に投影された時、
ウエハ上には独立した像を形成しないようにマスクに開
口された光透過パターンである。
1および図32に示す。
を示し、(b)は(a)のA−A線の断面図を示してい
る。平面帯状に形成された光透過パターン2cは、マス
ク基板2a上の遮光膜が開口されてなる。光透過パター
ン2cは露光処理によってウエハ上に転写される主たる
パターンである。その光透過パターン2cの両長辺の近
傍には、平面帯状の補助マスクパターン2csが所定平
面長の遮光パターン2bを隔てて光透過パターン2cに
対して平行に配置されている。補助マスクパターン2c
sは、光透過パターン2cの解像度特性を向上させるた
めに、マスク基板2a上の遮光膜を開口することで形成
されている。補助マスクパターン2csの長手方向の長
さは、光透過パターン2cの長手方向長さと同じである
が、その幅は、ウエハ上には転写されないように、光透
過パターン2cよりも細く設計されている。図31にお
いては、光透過パターン2cを透過した光と補助マスク
パターン2csを透過した光とで位相が180度反転す
るように、補助マスクパターン2csに溝シフタ2dが
配置されている。
同一平面における異なる平面位置の要部平面図を示し、
(b)は(a)のA−A線の断面図を示している。光透
過パターン2cおよび補助マスクパターン2csの形
状、寸法および機能等は図31と同じである。ただし、
図32においては、光透過パターン2cを透過した光と
補助マスクパターン2cを透過した光とで位相が180
度反転するように、光透過パターン2cに溝シフタ2d
が配置されている。すなわち、図31と図32とではマ
スク2の同一平面位置の透過光の位相を比較したとき
に、その各々の光の位相が180度反転するようになっ
ている。
なマスク2を用いて1回露光処理をした場合、図31と
図32とでは転写パターンの寸法が異なることを新たに
見出した。そこで、本実施の形態2においても、前記実
施の形態1と同様に、図31のマスクパターンと、図3
2のマスクパターンとをウエハの同一領域に重ね露光
(多重露光)することにより、前記実施の形態1で説明
したのと同じ理由でウエハに転写されるパターンの寸法
精度を大幅に向上させることが可能となる。
は、ホールパターンへの適用例を説明する。ホールパタ
ーンは、コンタクトホールやスルーホール等のような異
なる層間を電気的に接続するために絶縁膜に穿孔される
孔パターンである。
図を示し、(b),(c)はそれぞれ(a)のA−A線
およびB−B線の断面図を示している。このマスク2に
は、露光処理に際して重ね合わせる2個の転写領域4
E,4Fが示されている。転写領域4E,4Fは、同じ
マスク2の同一平面の異なる平面位置に配置されてい
る。転写領域4E,4Fには、例えば平面正方形状の光
透過パターン2c3、その四周を取り囲む補助マスクパ
ターン2csおよび平面正方形状の複数の光透過パター
ン2c4が配置されている。
ーンを転写するためのパターンであり、マスク基板2a
上の遮光膜が開口されて形成されている。補助パターン
2csは、光透過パターン2c3の解像度向上を目的と
したパターンであり、解像限界以下のパターン幅で形成
されている。光透過パターン2c3と補助マスクパター
ン2csとでは、各々を透過した光の位相が180度反
転するように、いずれか一方に溝シフタ2dが配置され
ている。この場合、転写領域4Eでは、補助マスクパタ
ーン2csに溝シフタ2dが配置され、転写領域4Fで
は、光透過パターン2c3に溝シフタ2dが配置されて
いる。すなわち、光透過パターン2c3および補助マス
クパターン2csの形成領域において転写領域4Eと転
写領域4Fとでは、同一平面位置の透過光の位相を比較
したときに、その各々の光の位相が180度反転するよ
うになっている。
密に配置されたホールパターンを転写するためのパター
ンであり、図33(a)の上下左右方向に所定の間隔を
おいて規則的に複数配置されている。この複数の光透過
パターン2c4においては、互いに隣り合う光透過パタ
ーン2c4の各々を透過した光の位相が180度反転す
るように溝シフタ2dが配置されている。この場合、こ
の複数の光透過パターン2c4の一群において転写領域
4Eと転写領域4Fとでは、同一平面位置の透過光の位
相を比較したときに、その各々の光の位相が180度反
転するようになっている。
の同一領域に重ね露光(多重露光)することにより、前
記実施の形態1で説明したのと同じ理由で微細なホール
パターンを高い寸法精度で良好にウエハ上に転写するこ
とが可能となる。
施の形態に基づき具体的に説明したが、本発明は前記実
施の形態1〜3に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
同一マスクの同一平面の異なる平面位置の同一マスクパ
ターンを重ね露光する場合について説明したが、これに
限定されるものではなく、例えば物理的に離れた別々の
マスクに形成された同一マスクパターンを重ね露光して
も良い。
説明したものに限定されるものではなく種々変更可能で
ある。例えば露光光として露光波長365nmのi線を
用いても良い。照明として斜方照明や輪帯照明等のよう
な変形照明を用いても良い。
なされた発明をその背景となった利用分野であるDRA
Mに適用した場合について説明したが、それに限定され
るものではなく、例えばSRAM(Static Random Acce
ss Memory)またはフラッシュメモリ(EEPROM;E
lectric Erasable Programmable Read Only Memory)等
のようなメモリ回路を有する半導体集積回路装置、マイ
クロプロセッサ等のような論理回路を有する半導体集積
回路装置あるいは上記メモリ回路と論理回路とを同一半
導体基板に設けている混載型の半導体集積回路装置にも
適用できる。特に、最小加工寸法が0.15μm以下の
最先端品での位相シフトマスクを用いたリソグラフィ技
術に適用して有効な技術である。
表的なものによって得られる効果を簡単に説明すれば、
以下の通りである。 (1).本発明によれば、マスクの同一パターンであるが、
透過光の位相が反転するパターンを、ウエハの同一領域
に重ね合わせ露光することにより、溝シフタ構造を有す
るマスクにおいて位相の絶対値制御精度を緩和すること
が可能となる。 (2).本発明によれば、マスクの同一パターンであるが、
透過光の位相が反転するパターンを、ウエハの同一領域
に重ね合わせ露光することにより、溝シフタ構造を有す
るマスクを用いて転写されたパターンの寸法精度を向上
させることが可能となる。 (3).本発明によれば、マスクの同一パターンをウエハの
同一領域に重ね合わせ露光することにより、溝シフタ構
造を有するマスクの検査の欠陥検出寸法を緩和すること
が可能となる。 (4).本発明によれば、上記(1)または(3)により、溝シフ
タ構造を有するマスクの製造上の容易性を向上させるこ
とが可能となる。 (5).本発明によれば、上記(1),(2)または(3)により、溝
シフタ構造を有するマスクの製造上の歩留まりを向上さ
せることが可能となる。 (6).本発明によれば、上記(1),(2)または(3)により、半
導体集積回路装置の歩留まりを向上させることが可能と
なる。 (7). 本発明によれば、上記(1),(2)または(3)により、
半導体集積回路装置の信頼性を向上させることが可能と
なる。 (8). 本発明によれば、上記(1),(2)または(3)により、
半導体集積回路装置の性能を向上させることが可能とな
る。 (9). 本発明によれば、上記(1),(2)または(3)により、
半導体集積回路装置の素子や配線の集積度を向上させる
ことが可能となる。
置の製造方法の概略的な製造工程を示した説明図であ
る。
用いる露光装置の一例を示した説明図である。
図である。
に示した平面図である。
ある。
積回路装置の製造方法に用いたマスクの一例の全体平面
図、(b)および(c)はそれぞれ(a)のA−A線お
よびB−B線の断面図である。
面図である。
面図である。
置の製造方法における露光処理工程を説明するための説
明図である。
クの部分断面図、(b)は(a)の位相シフトマスクの
透過光の強度分布を示すグラフ図、(c)は(a)の位
相シフトマスクによって転写されたパターンの平面図で
ある。
マスクの部分断面図、(b)は(a)の位相シフトマス
クの透過光の強度分布を示すグラフ図、(c)は(a)
の位相シフトマスクによって転写されたパターンの平面
図である。
いた露光処理において、ラインアンドスペース(パター
ン)の寸法と、各寸法における転写パターンの寸法差と
の関係を示すグラフ図である。
装置の製造方法における露光処理の光強度分布をシミュ
レーションして得られたグラフ図である。
をシミュレーションして得られたグラフ図である。
集積回路装置の製造方法における露光処理で用いたマス
クの重ね合わせる2つの転写領域の平面図、(b)は
(a)のA−A線およびB−B線の断面図、(c)は
(a)の各々の転写領域を透過した光の強度分布を示す
グラフ図、(d)は(a)の各々の転写領域を重ね露光
した場合に得られた光強度分布を示すグラフ図である。
用いて露光処理を行った場合に転写パターンに位置ずれ
が生じることを模式的に示す説明図である。
あってフォトマスク上の異なる平面位置座標の転写領域
をステッパを用いて転写した様子を模式的に示す説明図
である。
異なる平面位置座標の転写領域をスキャナを用いて転写
した様子を模式的に示す説明図である。
(b)は(a)のA−A線の断面図、(c)はスキャナ
を用いた露光処理に際して(a)のフォトマスクを1回
露光した場合のフォトレジストパターンの平面図であ
る。
面図、(b)は(a)のA−A線およびB−B線の断面
図、(c)はスキャナを用い(a)の2箇所の転写領域
を重ねて露光した場合のフォトレジストパターンの平面
図である。
領域の要部平面図、(b)はマスクにおいて欠陥が存在
しない転写領域の要部平面図である。
際して、図21(a)のマスクのみを用いた場合および
図21(a),(b)のマスクを2回またはそれ以上重
ねて露光した場合に転写されたパターンの寸法の評価結
果を示すグラフ図である。
スクを1回露光した場合のパターン寸法分布精度を示す
グラフ図である。
した場合のパターン寸法分布精度を示すグラフ図であ
る。
クの製造工程中における部分断面図である。
装置の製造方法で用いるマスクの製造工程のフロー図で
ある。
中における要部断面図である。
面図である。
装置の製造方法における露光方法を適用して製造された
半導体集積回路装置の要部平面図である。
体集積回路装置の製造方法で用いたマスクの要部平面
図、(b)は(a)のA−A線の断面図である。
置の要部平面図、(b)は(a)のA−A線の断面図で
ある。
る半導体集積回路装置の製造方法で用いたマスクの要部
平面図、(b)および(c)は(a)のA−A線および
B−B線の断面図である。
Claims (29)
- 【請求項1】 以下の工程を含むことを特徴とする半導
体集積回路装置の製造方法: (a)ウエハの第1の主面にフォトレジスト膜を形成する
工程; (b)上記フォトレジスト膜が形成された上記ウエハを露
光装置のウエハステージに設置する工程; (c)上記ウエハステージに設置された上記ウエハの上記
第1の主面の第1の領域に対して、基板溝シフタを含む
第1の位相シフトマスクパターンを紫外光により縮小投
影露光する工程; (d)上記工程の後、上記ウエハステージに設置された上
記ウエハの上記第1の主面の上記第1の領域に対して、
基板溝シフタを含む第2の位相シフトマスクパターンで
あって上記第1の位相シフトマスクパターンの位相を反
転させたものを紫外光により縮小投影露光する工程。 - 【請求項2】 請求項1記載の半導体集積回路装置の製
造方法において、上記第2の位相シフトマスクパターン
は、上記第1の位相シフトマスクパターンと同一のマス
ク基板上の同一の主面上に形成されていることを特徴と
する半導体集積回路装置の製造方法。 - 【請求項3】 請求項2記載の半導体集積回路装置の製
造方法において、上記(c)及び(d)工程の露光はスキャン
ニング露光によって行われることを特徴とする半導体集
積回路装置の製造方法。 - 【請求項4】 請求項3記載の半導体集積回路装置の製
造方法において、上記第1及び第2の位相シフトマスク
パターンはレベンソン方式によるものであることを特徴
とする半導体集積回路装置の製造方法。 - 【請求項5】 請求項4記載の半導体集積回路装置の製
造方法において、上記レベンソン方式によるマスクパタ
ーンはラインアンドスペースパターンを転写するための
ものであることを特徴とする半導体集積回路装置の製造
方法。 - 【請求項6】 請求項4記載の半導体集積回路装置の製
造方法において、上記レベンソン方式によるマスクパタ
ーンは複数のホールパターンを転写するためのものであ
ることを特徴とする半導体集積回路装置の製造方法。 - 【請求項7】 以下の工程を含むことを特徴とする半導
体集積回路装置の製造方法: (a)ウエハの第1の主面にフォトレジスト膜を形成する
工程; (b)上記フォトレジスト膜が形成された上記ウエハを露
光装置のウエハステージに設置する工程; (c)上記ウエハステージに設置された上記ウエハの上記
第1の主面の第1の領域に対して、基板上薄膜溝シフタ
を含む第1の位相シフトマスクパターンを紫外光により
縮小投影露光する工程; (d)上記工程の後、上記ウエハステージに設置された上
記ウエハの上記第1の主面の上記第1の領域に対して、
基板上薄膜溝シフタを含む第2の位相シフトマスクパタ
ーンであって上記第1の位相シフトマスクパターンの位
相を反転させたものを紫外光により縮小投影露光する工
程。 - 【請求項8】 請求項7記載の半導体集積回路装置の製
造方法において、上記第2の位相シフトマスクパターン
は、上記第1の位相シフトマスクパターンと同一のマス
ク基板上の同一の主面上に形成されていることを特徴と
する半導体集積回路装置の製造方法。 - 【請求項9】 請求項8記載の半導体集積回路装置の製
造方法において、上記(c)及び(d)工程の露光はスキャン
ニング露光によって行われることを特徴とする半導体集
積回路装置の製造方法。 - 【請求項10】 請求項9記載の半導体集積回路装置の
製造方法において、上記第1及び第2の位相シフトマス
クパターンはレベンソン方式によるものであることを特
徴とする半導体集積回路装置の製造方法。 - 【請求項11】 請求項10記載の半導体集積回路装置
の製造方法において、上記レベンソン方式によるマスク
パターンはラインアンドスペースパターンを転写するた
めのものであることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項12】 請求項10記載の半導体集積回路装置
の製造方法において、上記レベンソン方式によるマスク
パターンは複数のホールパターンを転写するためのもの
であることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項13】 以下の工程を含むことを特徴とする半
導体集積回路装置の製造方法: (a)ウエハの第1の主面にフォトレジスト膜を形成する
工程; (b)上記フォトレジスト膜が形成された上記ウエハを露
光装置のウエハステージに設置する工程; (c)上記ウエハステージに設置された上記ウエハの上記
第1の主面の第1の領域に対して、第1の位相シフトマ
スクパターンを紫外光により縮小投影露光する工程; (d)上記工程の後、上記ウエハステージに設置された上
記ウエハの上記第1の主面の上記第1の領域に対して、
上記第1の位相シフトマスクパターンと同一のマスク基
板上の同一の主面上に形成された第2の位相シフトマス
クパターンであって上記第1の位相シフトマスクパター
ンの位相を反転させたものを紫外光により縮小投影露光
する工程。 - 【請求項14】 請求項13記載の半導体集積回路装置
の製造方法において、上記(c)及び(d)工程の露光はスキ
ャンニング露光によって行われることを特徴とする半導
体集積回路装置の製造方法。 - 【請求項15】 請求項14記載の半導体集積回路装置
の製造方法において、上記第1及び第2の位相シフトマ
スクパターンはレベンソン方式によるものであることを
特徴とする半導体集積回路装置の製造方法。 - 【請求項16】 請求項15記載の半導体集積回路装置
の製造方法において、上記レベンソン方式によるマスク
パターンはラインアンドスペースパターンを転写するた
めのものであることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項17】 請求項15記載の半導体集積回路装置
の製造方法において、上記レベンソン方式によるマスク
パターンは複数のホールパターンを転写するためのもの
であることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項18】 以下の工程を含むことを特徴とする半
導体集積回路装置の製造方法: (a)ウエハの第1の主面にフォトレジスト膜を形成する
工程; (b)上記フォトレジスト膜が形成された上記ウエハを露
光装置のウエハステージに設置する工程; (c)上記ウエハステージに設置された上記ウエハの上記
第1の主面の第1の領域に対して、微細庇型溝シフタを
含む第1の位相シフトマスクパターンを紫外光により縮
小投影露光する工程; (d)上記工程の後、上記ウエハステージに設置された上
記ウエハの上記第1の主面の上記第1の領域に対して、
微細庇型溝シフタを含む第2の位相シフトマスクパター
ンであって上記第1の位相シフトマスクパターンの位相
を反転させたものを紫外光により縮小投影露光する工
程。 - 【請求項19】 請求項18記載の半導体集積回路装置
の製造方法において、上記第2の位相シフトマスクパタ
ーンは、上記第1の位相シフトマスクパターンと同一の
マスク基板上の同一の主面上に形成されていることを特
徴とする半導体集積回路装置の製造方法。 - 【請求項20】 請求項19記載の半導体集積回路装置
の製造方法において、上記(c)及び(d)工程の露光はスキ
ャンニング露光によって行われることを特徴とする半導
体集積回路装置の製造方法。 - 【請求項21】 請求項20記載の半導体集積回路装置
の製造方法において、上記第1及び第2の位相シフトマ
スクパターンはレベンソン方式によるものであることを
特徴とする半導体集積回路装置の製造方法。 - 【請求項22】 請求項21記載の半導体集積回路装置
の製造方法において、上記レベンソン方式によるマスク
パターンはラインアンドスペースパターンを転写するた
めのものであることを特徴とする半導体集積回路装置の
製造方法。 - 【請求項23】 請求項21記載の半導体集積回路装置
の製造方法において、上記レベンソン方式によるマスク
パターンは複数のホールパターンを転写するためのもの
であることを特徴とする半導体集積回路装置の製造方
法。 - 【請求項24】 請求項22記載の半導体集積回路装置
の製造方法において、上記第1及び第2の位相シフトマ
スクパターンに含まれる微細庇溝シフタの庇長さは20
%以下であることを特徴とする半導体集積回路装置の製
造方法。 - 【請求項25】 請求項24記載の半導体集積回路装置
の製造方法において、上記第1及び第2の位相シフトマ
スクパターンに含まれる微細庇溝シフタの庇長さは10
%以下であることを特徴とする半導体集積回路装置の製
造方法。 - 【請求項26】 以下の工程を含むことを特徴とする半
導体集積回路装置の製造方法: (a)ウエハの第1の主面にフォトレジスト膜を形成する
工程; (b)上記フォトレジスト膜が形成された上記ウエハを露
光装置のウエハステージに設置する工程; (c)上記ウエハステージに設置された上記ウエハの上記
第1の主面の第1の領域に対して、第1の位相シフトマ
スクパターンを紫外光により縮小投影露光する工程; (d)上記工程の後、上記ウエハステージに設置された上
記ウエハの上記第1の主面の上記第1の領域に対して、
第2の位相シフトマスクパターンであって上記第1の位
相シフトマスクパターンの位相を反転させたものを紫外
光により縮小投影露光する工程; (e)上記工程(c)の後、上記ウエハステージに設置された
上記ウエハの上記第1の主面の第1の領域に対して、上
記第1の位相シフトマスクパターンを、再度、紫外光に
より縮小投影露光する工程; (f)上記工程(d)の後、上記ウエハステージに設置された
上記ウエハの上記第1の主面の上記第1の領域に対し
て、上記第2の位相シフトマスクパターンを、再度、紫
外光により縮小投影露光する工程。 - 【請求項27】 以下の工程を含むことを特徴とする半
導体集積回路装置の製造方法: (a)ウエハの第1の主面にフォトレジスト膜を形成する
工程; (b)上記フォトレジスト膜が形成された上記ウエハを露
光装置のウエハステージに設置する工程; (c)上記ウエハステージに設置された上記ウエハの上記
第1の主面の第1の領域に対して、補助パターンを含む
第1の位相シフトマスクパターンを紫外光により縮小投
影露光する工程; (d)上記工程の後、上記ウエハステージに設置された上
記ウエハの上記第1の主面の上記第1の領域に対して、
補助パターンを含む第2の位相シフトマスクパターンで
あって上記第1の位相シフトマスクパターンの位相を反
転させたものを紫外光により縮小投影露光する工程。 - 【請求項28】 以下の工程を含むことを特徴とする半
導体集積回路装置の製造方法: (a)ウエハの第1の主面にフォトレジスト膜を形成する
工程; (b)上記フォトレジスト膜が形成された上記ウエハを露
光装置のウエハステージに設置する工程; (c)上記ウエハステージに設置された上記ウエハの上記
第1の主面の第1の領域に対して、溝シフタを含む第1
の位相シフトマスクパターンを、紫外光を露光光として
用いて、縮小投影することによってスキャンニング露光
する工程; (d)上記工程の後、上記ウエハステージに設置された上
記ウエハの上記第1の主面の上記第1の領域に対して、
溝シフタを含む第2の位相シフトマスクパターンであっ
て上記第1の位相シフトマスクパターンの位相を反転さ
せたものを、紫外光を露光光として用いて、縮小投影す
ることによってスキャンニング露光する工程。 - 【請求項29】 以下の工程を含むことを特徴とする半
導体集積回路装置の製造方法: (a)ウエハの第1の主面にフォトレジスト膜を形成する
工程; (b)上記フォトレジスト膜が形成された上記ウエハを露
光装置のウエハステージに設置する工程; (c)上記ウエハステージに設置された上記ウエハの上記
第1の主面の第1の領域に対して、第1の位相シフトマ
スクパターンを、紫外光を露光光として用いて、縮小投
影することによってスキャンニング露光する工程; (d)上記工程の後、上記ウエハステージに設置された上
記ウエハの上記第1の主面の上記第1の領域に対して、
第2の位相シフトマスクパターンであって上記第1の位
相シフトマスクパターンの位相を反転させたものを、紫
外光を露光光として用いて、縮小投影することによって
スキャンニング露光する工程。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000039706A JP2001230186A (ja) | 2000-02-17 | 2000-02-17 | 半導体集積回路装置の製造方法 |
TW089121210A TW480608B (en) | 2000-02-17 | 2000-10-11 | Method for manufacturing semiconductor integrated circuit device |
US09/707,833 US6713231B1 (en) | 2000-02-17 | 2000-11-08 | Method of manufacturing semiconductor integrated circuit devices |
KR1020010007480A KR100738289B1 (ko) | 2000-02-17 | 2001-02-15 | 반도체 집적 회로 장치의 제조 방법 |
US10/770,413 US7172853B2 (en) | 2000-02-17 | 2004-02-04 | Method of manufacturing semiconductor integrated circuit devices |
US11/651,977 US20070128556A1 (en) | 2000-02-17 | 2007-01-11 | Method of manufacturing semiconductor integrated circuit devices |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000039706A JP2001230186A (ja) | 2000-02-17 | 2000-02-17 | 半導体集積回路装置の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008005858A Division JP2008172249A (ja) | 2008-01-15 | 2008-01-15 | 半導体集積回路装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001230186A true JP2001230186A (ja) | 2001-08-24 |
JP2001230186A5 JP2001230186A5 (ja) | 2005-02-10 |
Family
ID=18563228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000039706A Pending JP2001230186A (ja) | 2000-02-17 | 2000-02-17 | 半導体集積回路装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (3) | US6713231B1 (ja) |
JP (1) | JP2001230186A (ja) |
KR (1) | KR100738289B1 (ja) |
TW (1) | TW480608B (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004110035A (ja) * | 2002-09-16 | 2004-04-08 | Numerical Technologies Inc | 大きいフィーチャに隣接する狭いスペースをプリントする際にpsm露光を支援するための第2の露光の使用 |
JP2006100491A (ja) * | 2004-09-29 | 2006-04-13 | Nec Electronics Corp | 半導体装置、ウェーハ、半導体装置の設計方法及び製造方法 |
US7387867B2 (en) * | 2003-10-23 | 2008-06-17 | Hitachi, Ltd. | Manufacturing method of semiconductor integrated circuit device |
JP2008160085A (ja) * | 2006-12-01 | 2008-07-10 | Asml Holding Nv | リソグラフィ装置およびデバイス製造方法 |
JP2016145983A (ja) * | 2010-12-13 | 2016-08-12 | 株式会社ニコン | 露光方法、露光装置、及びデバイス製造方法 |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001230186A (ja) * | 2000-02-17 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
DE10240099A1 (de) * | 2002-08-30 | 2004-03-11 | Infineon Technologies Ag | Herstellungsverfahren für eine Halbleiterstruktur |
KR100878240B1 (ko) * | 2002-09-16 | 2009-01-13 | 삼성전자주식회사 | 다결정용 마스크 및 이를 이용한 박막 트랜지스터의 제조방법 |
JP4591809B2 (ja) * | 2003-06-27 | 2010-12-01 | エルピーダメモリ株式会社 | 微細化に対応したメモリアレイ領域のレイアウト方法 |
JP2005091664A (ja) * | 2003-09-17 | 2005-04-07 | Sony Corp | 露光マスク |
US7909396B2 (en) * | 2004-01-08 | 2011-03-22 | Audiovox Corporation | Automobile entertainment system |
JP2005265876A (ja) * | 2004-03-16 | 2005-09-29 | Renesas Technology Corp | 半導体装置の製造方法 |
US7396617B2 (en) | 2004-06-14 | 2008-07-08 | Photronics, Inc. | Photomask reticle having multiple versions of the same mask pattern with different biases |
US7435533B2 (en) * | 2004-06-14 | 2008-10-14 | Photronics, Inc. | Method of forming a semiconductor layer using a photomask reticle having multiple versions of the same mask pattern with different biases |
JP2006072100A (ja) * | 2004-09-03 | 2006-03-16 | Adtec Engineeng Co Ltd | 投影露光装置 |
KR100703971B1 (ko) | 2005-06-08 | 2007-04-06 | 삼성전자주식회사 | 반도체 집적 회로 장치 및 그 제조 방법 |
US20070015088A1 (en) * | 2005-07-15 | 2007-01-18 | Chin-Lung Lin | Method for lithographically printing tightly nested and isolated hole features using double exposure |
US7494828B2 (en) * | 2005-08-03 | 2009-02-24 | Asml Netherlands B.V. | Substrate holder and device manufacturing method |
FR2893018B1 (fr) * | 2005-11-09 | 2008-03-14 | Commissariat Energie Atomique | Procede de formation de supports presentant des motifs, tels que des masques de lithographie. |
KR20070082706A (ko) * | 2006-02-17 | 2007-08-22 | 한라공조주식회사 | 2층류 공조장치용 ptc 히터 및 그 제어방법 |
US20070231712A1 (en) * | 2006-03-30 | 2007-10-04 | Song Pang | Alternating phase shift masking |
US7813158B2 (en) * | 2007-05-14 | 2010-10-12 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Recordable electrical memory |
KR100880232B1 (ko) * | 2007-08-20 | 2009-01-28 | 주식회사 동부하이텍 | 미세 마스크 및 그를 이용한 패턴 형성 방법 |
US9005848B2 (en) * | 2008-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
US9005849B2 (en) * | 2009-06-17 | 2015-04-14 | Photronics, Inc. | Photomask having a reduced field size and method of using the same |
JP5821490B2 (ja) * | 2011-10-04 | 2015-11-24 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
US8871596B2 (en) | 2012-07-23 | 2014-10-28 | International Business Machines Corporation | Method of multiple patterning to form semiconductor devices |
US10955746B2 (en) * | 2017-07-28 | 2021-03-23 | Taiwan Semiconductor Manufacturing Co., Ltd. | Lithography method with reduced impacts of mask defects |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0423311A (ja) | 1990-05-14 | 1992-01-27 | Matsushita Electron Corp | パターン転写方法 |
JPH05197126A (ja) | 1992-01-20 | 1993-08-06 | Oki Electric Ind Co Ltd | ホトマスク及びこれを用いたパターン形成方法 |
JPH0683032A (ja) | 1992-08-31 | 1994-03-25 | Sony Corp | 位相シフト露光方法及び位相シフトマスクの作製方法 |
JPH0683082A (ja) | 1992-09-02 | 1994-03-25 | Sharp Corp | 電子写真感光体 |
JPH0777796A (ja) | 1993-09-10 | 1995-03-20 | Fujitsu Ltd | 露光用マスク及び露光方法 |
JPH07181666A (ja) | 1993-12-22 | 1995-07-21 | Toppan Printing Co Ltd | 位相シフトマスク |
KR970005682B1 (ko) * | 1994-02-07 | 1997-04-18 | 현대전자산업 주식회사 | 반도체 소자의 미세패턴 형성방법 |
JPH0915384A (ja) | 1995-06-26 | 1997-01-17 | Toshiba Corp | ポンプのウォーミング装置 |
JPH1012543A (ja) | 1996-06-20 | 1998-01-16 | Mitsubishi Electric Corp | 位相シフトマスクを用いたパターンの形成方法 |
JPH1064788A (ja) * | 1996-08-22 | 1998-03-06 | Toshiba Corp | 半導体装置の製造方法と露光用マスク |
JPH10104816A (ja) | 1996-09-27 | 1998-04-24 | Dainippon Printing Co Ltd | フォトマスク及びその製造方法 |
JPH10209039A (ja) * | 1997-01-27 | 1998-08-07 | Nikon Corp | 投影露光方法及び投影露光装置 |
JP3241628B2 (ja) * | 1997-03-21 | 2001-12-25 | シャープ株式会社 | 半導体装置の製造装置 |
JPH11111601A (ja) | 1997-10-06 | 1999-04-23 | Nikon Corp | 露光方法及び装置 |
JP3101594B2 (ja) | 1997-11-06 | 2000-10-23 | キヤノン株式会社 | 露光方法及び露光装置 |
JPH11233429A (ja) | 1998-02-13 | 1999-08-27 | Canon Inc | 露光方法及び露光装置 |
US5932377A (en) * | 1998-02-24 | 1999-08-03 | International Business Machines Corporation | Exact transmission balanced alternating phase-shifting mask for photolithography |
US6544721B1 (en) * | 1998-06-16 | 2003-04-08 | Canon Kabushiki Kaisha | Multiple exposure method |
JP2001230186A (ja) * | 2000-02-17 | 2001-08-24 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
-
2000
- 2000-02-17 JP JP2000039706A patent/JP2001230186A/ja active Pending
- 2000-10-11 TW TW089121210A patent/TW480608B/zh not_active IP Right Cessation
- 2000-11-08 US US09/707,833 patent/US6713231B1/en not_active Expired - Lifetime
-
2001
- 2001-02-15 KR KR1020010007480A patent/KR100738289B1/ko not_active IP Right Cessation
-
2004
- 2004-02-04 US US10/770,413 patent/US7172853B2/en not_active Expired - Fee Related
-
2007
- 2007-01-11 US US11/651,977 patent/US20070128556A1/en not_active Abandoned
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004110035A (ja) * | 2002-09-16 | 2004-04-08 | Numerical Technologies Inc | 大きいフィーチャに隣接する狭いスペースをプリントする際にpsm露光を支援するための第2の露光の使用 |
US7387867B2 (en) * | 2003-10-23 | 2008-06-17 | Hitachi, Ltd. | Manufacturing method of semiconductor integrated circuit device |
JP2006100491A (ja) * | 2004-09-29 | 2006-04-13 | Nec Electronics Corp | 半導体装置、ウェーハ、半導体装置の設計方法及び製造方法 |
JP2008160085A (ja) * | 2006-12-01 | 2008-07-10 | Asml Holding Nv | リソグラフィ装置およびデバイス製造方法 |
JP2016145983A (ja) * | 2010-12-13 | 2016-08-12 | 株式会社ニコン | 露光方法、露光装置、及びデバイス製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20010082652A (ko) | 2001-08-30 |
US20070128556A1 (en) | 2007-06-07 |
US20040157164A1 (en) | 2004-08-12 |
KR100738289B1 (ko) | 2007-07-12 |
TW480608B (en) | 2002-03-21 |
US6713231B1 (en) | 2004-03-30 |
US7172853B2 (en) | 2007-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001230186A (ja) | 半導体集積回路装置の製造方法 | |
KR100831445B1 (ko) | 반도체 집적회로장치의 제조방법 | |
KR100698989B1 (ko) | 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로장치 | |
JP2005129688A (ja) | 半導体装置の製造方法 | |
JP4646367B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2002031884A (ja) | 半導体集積回路装置の製造方法 | |
JP2000206667A (ja) | フォトマスク及びフォトマスクを用いた露光方法 | |
KR19980018900A (ko) | 반도체장치의 제조방법 및 노광용 마스크(method of manufacturing the semiconductor device and mask for use in exposing) | |
JP2001068398A (ja) | 半導体集積回路装置の製造方法およびマスクの製造方法 | |
US6706452B2 (en) | Method of manufacturing photomask and method of manufacturing semiconductor integrated circuit device | |
JP2008172249A (ja) | 半導体集積回路装置の製造方法 | |
US7456038B2 (en) | Thin film transistor, integrated circuit, liquid crystal display, method of producing thin film transistor, and method of exposure using attenuated type mask | |
JP2001203139A (ja) | 半導体装置の製造方法 | |
JP2002100557A (ja) | 半導体装置の製造方法 | |
JP2001110719A (ja) | 露光方法 | |
JP4829742B2 (ja) | 膜のパターニング方法及び露光用マスク | |
JP2000047366A (ja) | 半導体装置の製造方法 | |
JP2001250756A (ja) | 半導体集積回路装置の製造方法 | |
JP2001201844A (ja) | 半導体集積回路装置の製造方法およびフォトマスクの製造方法 | |
JP2005129805A (ja) | 半導体装置の製造方法 | |
JP2001267208A (ja) | 半導体装置の製造方法 | |
JP2011002854A (ja) | 半導体装置の製造方法、フォトマスクのパターン設計方法、フォトマスクの製造方法およびフォトマスク | |
JPH10326009A (ja) | 半導体集積回路装置の製造方法 | |
JP3238732B2 (ja) | 半導体集積回路装置の製造方法 | |
JP2002072444A (ja) | 半導体集積回路装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040303 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060911 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071113 |