KR970005682B1 - 반도체 소자의 미세패턴 형성방법 - Google Patents

반도체 소자의 미세패턴 형성방법 Download PDF

Info

Publication number
KR970005682B1
KR970005682B1 KR1019940002240A KR19940002240A KR970005682B1 KR 970005682 B1 KR970005682 B1 KR 970005682B1 KR 1019940002240 A KR1019940002240 A KR 1019940002240A KR 19940002240 A KR19940002240 A KR 19940002240A KR 970005682 B1 KR970005682 B1 KR 970005682B1
Authority
KR
South Korea
Prior art keywords
mask
pattern
masks
forming
exposure
Prior art date
Application number
KR1019940002240A
Other languages
English (en)
Other versions
KR950025914A (ko
Inventor
배상만
Original Assignee
현대전자산업 주식회사
김주용
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대전자산업 주식회사, 김주용 filed Critical 현대전자산업 주식회사
Priority to KR1019940002240A priority Critical patent/KR970005682B1/ko
Priority to GB9501897A priority patent/GB2286256B/en
Priority to US08/383,006 priority patent/US5532114A/en
Priority to JP7017754A priority patent/JP2801867B2/ja
Priority to DE19503985A priority patent/DE19503985B4/de
Publication of KR950025914A publication Critical patent/KR950025914A/ko
Application granted granted Critical
Publication of KR970005682B1 publication Critical patent/KR970005682B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2022—Multi-step exposure, e.g. hybrid; backside exposure; blanket exposure, e.g. for image reversal; edge exposure, e.g. for edge bead removal; corrective exposure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

내용 없음.

Description

반도체 소자의 미세패턴 형성방법
제1도는 본 발명의 미세패턴 형성을 위해 4개의 마스크를 순차적으로 매치한 마스크 단면도.
제2a도 내지 제2e도는 본 발명의 미세패턴을 형성하는 단계를 도시한 단면도.
제3도는 제1도의 4중 중첩 마스크중 2개의 마스크를 사용하여 이미지 중첩 노광시 형성되는 중복노광에너지 합성강도 분포도.
* 도면의 주요부분에 대한 부호의 설명
1 : 웨이퍼 2 : 감광막
2A : 감광막 패턴 3,4 : 누광강도 분포곡선
5 : 합성강도 11,21,31,41 : 제1,2,3,4마스크
12,22,32,42 : 마스크 패턴 13,23,33,43 : 위상반전물
본 발명은 반도체 소자의 미세패턴을 형성하는 방법에 관한 것으로, 특히 다수의 마스크 패턴이 형성되되, 상기 마스크 패턴의 선폭보다 이웃하는 마스크 패턴간의 선간폭이 넓도록 형성된 마스크를 4개 제작하고, 상기 4개의 마스크를 상호 중복되도록 배차할 때 마스크 패턴의 위치가 각각 다르도록 설계되며, 상기 4개의 마스크를 하나씩 정해진 순서에 따라 감광막이 도포된 웨이퍼상에 위치시키면서 각각 노광공정을 실시한 후 최종적으로 감광막을 현상하므로써, 4개의 마스크로 4중 중복 노광을 통해 분해능 한계 이상의 초미세 패턴을 형성하는 방법에 관한 것이다.
일반적으로 중첩노광법을 고집적 반도체 소자의 제조시 분해능 한계 이상의 패턴을 분해능 이하의 축소노광장치를 사용하여 초미세 패턴을 형성하고자 할때 적용하는 방법이다.
종래 중첩노광법을 이용하여 미세 패턴을 형성하는 방법으로 2중 노광법이 있으나 컴트라스트의 강도분포 곡선이 양호하지 못하며 패턴을 초미세화하는데 한계가 있다.
따라서, 본 발명은 매우 양호한 컨트라스트의 강도분포곡선을 얻을 수 있으며 보다 미세화된 패턴을 형성할 수 있는 미세 패턴 형성방법을 제공하여 반도체 소자의 초고집적화를 이루는데 기여함을 목적으로 한다.
이러한 목적을 달성하기 위한 본 발명의 미세패턴 형성방법은 웨이퍼(1)상에 감광막(2)을 도포하고, 상기 감광막(2)상에 다수의 마스크 패턴(12)과 위상반전물(13)로 구성된 제1마스크(11)를 위치시킨후 1차 노광공정을 실시하고, 상기 제1마스크(11)를 제거한 후 다수의 마스크 패턴(22)과 위상반전물(23)로 구성된 제2마스크(21)를 위치시켜 2차 노광공정을 실시하여, 상기 제1마스크(11)의 마스크 패턴(12)과 상기 제2마스크(21)의 마스크 패턴(22) 가장자리부분에서 노출된 감광막(2)의 소정부분에 중첩 노광으로 다수의 패턴 이미지를 형성하는 단계와, 상기 단계로부터 상기 제1 및 2마스크(11 및 21)에 의해 중첩노광으로 형성된 다수의 패턴 이미지 사이에 다른 패턴 이미지를 형성하기 위하여, 상기 제2마스크(21)를 제거한 후 다수의 마스크 패턴(32)과 위상반전물(33)로 구성된 제3마스크(31)를 위치시켜 3차 노광공정을 실시하고, 상기 제3마스크(31)를 제거한 후 다수의 마스크 패턴(42)과 위상반전물(43)로 구성된 제4마스크(41)를 위치시켜 4차 노광공정을 실시하여, 상기 제3마스크(31)의 마스크패턴(32)과 상기 제4마스크(41)의 마스크 패턴(42) 가장자리 부분에서 노출된 감광막(2)의 소정부분에 중첩노광으로 다수의 패턴 이미지를 형성하는 단계와, 상기 단계로부터 감광막(2)에 제1 및 2마스크(11 및 21)에 의해 형성된 다수의 패턴 이미지와 상기 다수의 패턴 이미지 사이에 제3 및 4마스크(31 및 41)에 의해 형성된 다수의 패턴 이미지를 현상공정으로 제거하여 웨이퍼(1)상에 다수의 미세 패턴(2A)을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
제1도는 본 발명의 미세 패턴을 형성하기 위해 제작된 4개의 마스크를 마스크 작업순서에 따라 배치한 마스크 단면도로서, 제1마스크(11)는 다수의 마스크 패턴(12)을 형성하되 상기 마스크 패턴(12)의 각 선폭은 예를 들어 0.6μm로 형성하고, 상기 소정의 마스크패턴(12)과 이웃하는 다른 마스크 패턴(12)간의 선간폭은 상기 패턴 선폭보다 넓은 예를 들어 1μm가 되도록 하되 노광강도를 낮추기 위해 SOG 또는 10% 투와 크롬의 위상반전물(13)을 상기 선간폭의 중심부분에 예를 들어 0.6μm폭으로 형성한다.
제2, 3 및 4 마스크(21, 31 및 41)는 상술한 제1마스크(11)와 동일한 구성을 갖되, 제2마스크(21)는 상기 제1마스크(11)를 기준으로 제1마스크(11)의 위상반전물(13)과 제2마스크(21)의 마스크 패턴(22)이 그리고 제1마스크(11)의 마스크 패턴(12)과 제2마스크(21)의 위상반전물(23)이 일치하는 위치가 되도록 제작하고, 제3마스크(31)는 상기 제2마스크(21)를 기준으로 제2마스크(21)의 마스크 패턴(22)과 위상반전물(23) 사이를 중심으로 일측에는 제3마스크(31)의 위상반전물(33)이, 그리고 다른측에는 제3마스크(31)의 마스크 패턴(32)이 형성되도록 제작하고, 제4마스크(41)는 상기 제3마스크(31)를 기준으로 제3마스크(31)의 위상반전물(33)과 제4마스크(41)의 마스크 패턴(42)이, 그리고 제3마스크(31)의 마스크 패턴(32)과 제4마스크(41)의 위상반전물(43)이 일치하는 위치가 되도록 제작한다.
상기와 같이 4개의 마스크를 각각으로 제작하면, 이를 사용한 노광공정시 마스크 배치를 용이하게 할 수 있으며, 한편으로 상기와 같이 4개의 마스크를 제작하지 않고 4개의 마스크중 어느 하나만 제작하여 사용할 시 하나의 마스크를 4번 반복하여 본 발명의 미세 패턴을 형성할 수 있으나 제1도에 도시된 바와같은 마스크 배치를 용이하게 할 수 없는 단점이 있다.
제2a도 내지 제2e도는 본 발명의 미세패턴을 형성하는 단계를 도시한 단면도로서, 제2a도는 웨이퍼(1)상에 감광막(2)을 도포하고, 상기 감광막(2)상에 제1마스크(11)를 위치시킨 후, 1차 노광공정을 실시한 상태를 도시한 것으로, 이때 마스크 패턴(12)의 하부에 위치된 감광막(2)은 노광되지 않고, 위상반전물(13)의 하부에 위치된 감광막(2)은 강도가 약하게 노광되며, 상기 마스크 패턴(12)과 위상반전물(13) 사이의 하부에 위치된 감광막(2)은 정상적으로 노광된 상태를 도시한 것이다.
제2b도는 상기 제2a도의 상태하에서 제1마스크(11)를 제거한 후 제2마스크(21)를 위치시킨 다음, 2차 노광공정을 실시한 상태를 도시한 것으로, 이때 상기 제2a도에서 정상적으로 노광된 감광막(2)의 소정부 위가 중복노광된 상태를 도시한 것이다.
제2c도는 상기 제2b도의 상태하에서 제2마스크(21)를 제거한 후 제3마스크(31)를 위치시킨 다음, 3차 노광공정을 실시한 상태를 도시한 것으로, 이때 상기 제2a도 및 제2b도의 공정에 의해 중첩노광된 감광막(2)부분 사이의 감광막(2)이 소정부분 정상적으로 노광된 상태를 도시한 것이다.
제2d도는 상기 제2c도의 상태하에서 제3마스크(31)를 제거한 후 제4마스크(41)를 위치시킨 다음, 4차 노광공정을 실시한 상태를 도시한 것으로, 이때 상기 제2c도에서 정상적으로 노광된 감광막(2)의 소정부위가 중복노광된 상태를 도시한 것이다.
제2e도는 상기 제2d도의 상태하에서 제4마스크(41)를 제거한 후 현상공정으로 웨이퍼(1)상에 다수의 미세패턴(2A)을 형성한 상태를 도시한 것으로, 상기 다수의 미세 패턴(2A)은 상술한 제1 및 2마스크(11 및 21)에 의해 중첩노광된 부분과 제3 및 4마스크(31 및 41)에 의해 중첩노광된 부분이 제거됨에 의해 형성되는데, 본 발명에서는 미세패턴의 선폭이 0.2μm가 되도록 제1 내지 4마스크(11, 21, 31 및 41)를 제작 배치하여 실시하였다.
즉, 제1 내지 4 마스크(11, 21, 31 및 41)의 설계에 따라 미세패턴 선폭을 조절할 수 있다.
한편, 상기 제1 내지 4마스크(11,21,31 및 41)를 각각으로 제작하지 않고, 마스크 하나만 제작한 후 제1도에 도시된 마스크 배치 순서에 따라 각 노광공정마다 위치를 변경하면서 중첩노광할 수 있다.
제3도는 제1도의 제1 및 2마스크(11,21)를 사용하여 이미지 중첩 노광시 형성되는 중복노광 에너지 합성 강도 분포를 도시한 것으로, 제1마스크(11)를 사용한 노광공정시 강도분포곡선(3)이 나타나고, 제2마스크(11)를 사용한 노광공정시 강도분포곡선(4)이 나타나는데, 마스크 패턴과 위상반전물사이에서 중첩강도곡선으로 합성강도(5)가 일어나 매우 높은 컨트라스트 곡선을 이루어 중복 노광법에 유용한 강도분포곡선이 이루어짐을 보여주고 있다. 이로 인한 결과가 제2b도에 도시된 감광막(2)의 노광상태이다.
상기 제3도는 제1 및 2 마스크(11,21)를 사용한 강도분포곡선을 도시한 것이나, 제3 및 4 마스크(31, 41)도 마찬가지의 결과를 얻는다.
본 발명에 의하면, 제1도에 도시된 바와같이 원하는 미세패턴을 형성하기 위해 4개의 마스크를 제작하고 이를 순차적으로 위치시켜 각각으로 노광공정을 실시하되, 주의할 것은 제1마스크를 사용한 후 제3또는 제4마스크를 사용하는 방법은 적용되지 않으며 반드시 제2마스크를 사용해야만 하고, 한편 제3 및 4 마스크 사용후 제1 및 2 마스크를 사용하는 순서를 적용시킬 수 있다.
상술한 바와같이 4개의 마스크를 사용한 4중 중복 노광법으로 매우 양호한 컨트라스트의 강도분포곡선을 얻을 수 있어 분해능 한계 이상의 초미세 패턴의 형성을 가능하게 하여 반도체 소자의 고집적화를 이룰 수 있다.

Claims (2)

  1. 반도체 소자의 미세패턴 형성방법에 있어서, 웨이퍼(1)상에 감광막(2)을 도포하고, 상기 감광막(2)상에 다수의 마스크 패턴(12)과 위상반전물(13)로 구성된 제1마스크(11)를 위치시킨 후 1차 노광공정을 실시하고, 상기 제1마스크(11)를 제거한 후 다수의 마스크 패턴(22)과 위상반전물(23)로 구성된 제2마스크(21)를 위치시켜 2차 노광공정을 실시하여, 상기 제1마스크(11)의 마스크 패턴(12)과 상기 제2마스크(21)의 마스크 패턴(22) 가장자리부분에서 노출된 감광막(2)의 소정부분에 중첩 노광으로 다수의 패턴 이미지를 형성하는 단계와, 상기 단계로부터 상기 제1 및 2마스크(11 및 21)에 의해 중첩노광으로 형성된 다수의 패턴 이미지 사이에 다른 패턴 이미지를 형성하기 위하여, 상기 제2마스크(21)를 제거한 후 다수의 마스크 패턴(32)과 위상반전물(33)로 구성된 제3마스크(31)를 위치시켜 3차 노광공정을 실시하고, 상기 제3마스크(31)를 제거한 후 다수의 마스크 패턴(42)과 위상반전물(43)로 구성된 제4마스크(41)를 위치시켜 4차 노광공정을 실시하여, 상기 제3마스크(31)의 마스크 패턴(32)과 상기 제4마스크(41)의 마스크 패턴(42) 가장자리 부분에서 노출된 감광막(2)의 소정부분에 중첩노광으로 다수의 패턴 이미지를 형성하는 단계와, 상기 단계로부터 감광막(2)에 제1 및 2마스크(11 및 21)에 의해 형성된 다수의 패턴 이미지와 상기 다수의 패턴 이미지 사이에 제3 및 4마스크(31 및 41)에 의해 형성된 다수의 패턴 이미지를 현상공정으로 제거하여 웨이퍼(1)상에 다수의 미세패턴(2A)을 형성하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
  2. 제1항에 있어서, 상기 제1마스크(11)는 다수의 마스크 패턴(12)으로 형성되되 상기 마스크 패턴(12)의 각 선폭은 0.6μm로 하고, 상기 마스크 패턴(12)간의 선간폭은 1μm가 되도록하며, 상기 선간폭의 중심부분에 노광강도를 낮추기 위해 SOG 또는 10% 투과 크롬의 위상반전물(13)을 0.6μm 폭으로 형성하고, 상기 제2, 3 및 4마스크(21, 31 및 41)는 상기 제1마스크(11)의 구성과 동일한 것임을 특징으로 하는 반도체 소자의 미세 패턴 형성방법.
KR1019940002240A 1994-02-07 1994-02-07 반도체 소자의 미세패턴 형성방법 KR970005682B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019940002240A KR970005682B1 (ko) 1994-02-07 1994-02-07 반도체 소자의 미세패턴 형성방법
GB9501897A GB2286256B (en) 1994-02-07 1995-01-31 Method of forming a photoresist pattern in a semiconductor device
US08/383,006 US5532114A (en) 1994-02-07 1995-02-03 Method of forming a photoresist pattern in a semiconductor device
JP7017754A JP2801867B2 (ja) 1994-02-07 1995-02-06 半導体素子のフォトレジストパターン形成方法
DE19503985A DE19503985B4 (de) 1994-02-07 1995-02-07 Verfahren zur Bildung eines Fotolackmusters für eine Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940002240A KR970005682B1 (ko) 1994-02-07 1994-02-07 반도체 소자의 미세패턴 형성방법

Publications (2)

Publication Number Publication Date
KR950025914A KR950025914A (ko) 1995-09-18
KR970005682B1 true KR970005682B1 (ko) 1997-04-18

Family

ID=19376920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940002240A KR970005682B1 (ko) 1994-02-07 1994-02-07 반도체 소자의 미세패턴 형성방법

Country Status (5)

Country Link
US (1) US5532114A (ko)
JP (1) JP2801867B2 (ko)
KR (1) KR970005682B1 (ko)
DE (1) DE19503985B4 (ko)
GB (1) GB2286256B (ko)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5811222A (en) * 1996-06-24 1998-09-22 Advanced Micro Devices, Inc. Method of selectively exposing a material using a photosensitive layer and multiple image patterns
US5801088A (en) * 1996-07-17 1998-09-01 Advanced Micro Devices, Inc. Method of forming a gate electrode for an IGFET
JPH10209039A (ja) 1997-01-27 1998-08-07 Nikon Corp 投影露光方法及び投影露光装置
US6030752A (en) * 1997-02-25 2000-02-29 Advanced Micro Devices, Inc. Method of stitching segments defined by adjacent image patterns during the manufacture of a semiconductor device
US6121158A (en) * 1997-08-13 2000-09-19 Sony Corporation Method for hardening a photoresist material formed on a substrate
US6008085A (en) * 1998-04-01 1999-12-28 Vanguard International Semiconductor Corporation Design and a novel process for formation of DRAM bit line and capacitor node contacts
US6133599A (en) * 1998-04-01 2000-10-17 Vanguard International Semiconductor Corporation Design and a novel process for formation of DRAM bit line and capacitor node contacts
US6383719B1 (en) 1998-05-19 2002-05-07 International Business Machines Corporation Process for enhanced lithographic imaging
US6284413B1 (en) * 1998-07-01 2001-09-04 Agere Systems Guardian Corp. Method of manufacturing semicustom reticles using reticle primitives and reticle exchanger
KR100307631B1 (ko) * 1999-06-01 2001-09-29 윤종용 반도체소자의 미세패턴 형성방법
US6387596B2 (en) 1999-08-30 2002-05-14 International Business Machines Corporation Method of forming resist images by periodic pattern removal
US6322934B1 (en) 1999-09-30 2001-11-27 Lucent Technologies Inc. Method for making integrated circuits including features with a relatively small critical dimension
JP2001230186A (ja) * 2000-02-17 2001-08-24 Hitachi Ltd 半導体集積回路装置の製造方法
US6406950B1 (en) 2000-12-07 2002-06-18 Advanced Micro Devices, Inc. Definition of small damascene metal gates using reverse through approach
US6541166B2 (en) 2001-01-18 2003-04-01 International Business Machines Corporation Method and apparatus for lithographically printing tightly nested and isolated device features using multiple mask exposures
JP2004356469A (ja) * 2003-05-30 2004-12-16 Renesas Technology Corp 半導体集積回路装置の製造方法
DE10360536B4 (de) * 2003-09-30 2006-12-21 Infineon Technologies Ag Verfahren zur Inspektion von Masken eines Maskensatzes für eine Mehrfachbelichtung
US20050202352A1 (en) * 2004-03-11 2005-09-15 Worcester Polytechnic Institute Systems and methods for sub-wavelength imaging
KR100880232B1 (ko) * 2007-08-20 2009-01-28 주식회사 동부하이텍 미세 마스크 및 그를 이용한 패턴 형성 방법
CN106933064B (zh) * 2017-03-27 2018-11-09 上海华力微电子有限公司 实现更小线宽的光刻工艺

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4869999A (en) * 1986-08-08 1989-09-26 Hitachi, Ltd. Method of forming pattern and projection aligner for carrying out the same
JP2710967B2 (ja) * 1988-11-22 1998-02-10 株式会社日立製作所 集積回路装置の製造方法
US5217830A (en) * 1991-03-26 1993-06-08 Micron Technology, Inc. Method of fabricating phase shifting reticles using ion implantation
US5364716A (en) * 1991-09-27 1994-11-15 Fujitsu Limited Pattern exposing method using phase shift and mask used therefor
US5308741A (en) * 1992-07-31 1994-05-03 Motorola, Inc. Lithographic method using double exposure techniques, mask position shifting and light phase shifting
US5407785A (en) * 1992-12-18 1995-04-18 Vlsi Technology, Inc. Method for generating dense lines on a semiconductor wafer using phase-shifting and multiple exposures

Also Published As

Publication number Publication date
KR950025914A (ko) 1995-09-18
GB9501897D0 (en) 1995-03-22
JPH0845834A (ja) 1996-02-16
US5532114A (en) 1996-07-02
GB2286256A (en) 1995-08-09
DE19503985A1 (de) 1995-08-10
GB2286256B (en) 1997-10-08
DE19503985B4 (de) 2007-05-31
JP2801867B2 (ja) 1998-09-21

Similar Documents

Publication Publication Date Title
KR970005682B1 (ko) 반도체 소자의 미세패턴 형성방법
DE60112355T2 (de) Verfahren zum Entwurf und Verfahren zur Verwendung einer Phasenverschiebungsmaske
DE69233449T2 (de) Musterbelichtungsverfahren mit Phasenverschiebung und Maske dafür
DE19650722B4 (de) Belichtungsverfahren zum Bilden von Mikromustern
US20050221200A1 (en) Photomask features with chromeless nonprinting phase shifting window
KR940016814A (ko) 노출방법, 그것에 사용하는 위상시프트마스크 및 그것을 사용한 반도체집적회로장치의 제조방법
JP2006221078A (ja) フォトマスク、マスクパターンの生成方法、および、半導体装置のパターンの形成方法
US5789117A (en) Transfer method for non-critical photoresist patterns
US5922495A (en) Mask for use in stitching exposure process
US5635314A (en) Phase shift mask comprising micro spaces in peripheral opaque regions
US9171735B2 (en) Method for fabricating a semiconductor integrated circuit with a litho-etch, litho-etch process for etching trenches
US6432588B1 (en) Method of forming an improved attenuated phase-shifting photomask
US5942355A (en) Method of fabricating a phase-shifting semiconductor photomask
US6168904B1 (en) Integrated circuit fabrication
US6479194B1 (en) Transparent phase shift mask for fabrication of small feature sizes
US5851734A (en) Process for defining resist patterns
JPS6245026A (ja) 半導体集積回路の写真製版方法
JPH01258419A (ja) パターン形成方法
JP3253686B2 (ja) レジストパターンの形成方法
KR0134169Y1 (ko) 마스크 패턴
KR0132750B1 (ko) 초 미세팬턴 형성방법
KR20000045394A (ko) 반도체 소자의 위상반전 마스크 제조방법
KR0124967Y1 (ko) 반도체 장치의 미세패턴
US20090033892A1 (en) Double exposure of a photoresist layer using a single reticle
KR102238097B1 (ko) 미세 패턴 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee