JPS6245026A - 半導体集積回路の写真製版方法 - Google Patents

半導体集積回路の写真製版方法

Info

Publication number
JPS6245026A
JPS6245026A JP60186254A JP18625485A JPS6245026A JP S6245026 A JPS6245026 A JP S6245026A JP 60186254 A JP60186254 A JP 60186254A JP 18625485 A JP18625485 A JP 18625485A JP S6245026 A JPS6245026 A JP S6245026A
Authority
JP
Japan
Prior art keywords
mask
photoresist
exposed
pattern
mainly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60186254A
Other languages
English (en)
Inventor
Ichiro Arimoto
一郎 有本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP60186254A priority Critical patent/JPS6245026A/ja
Publication of JPS6245026A publication Critical patent/JPS6245026A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体集積回路の写真製版方法に関するもの
である。
〔従来の技術〕
一般に、半導体集積回路の写真製版方法としては、所望
のパターンが施された一枚のマスクを。
縮小投影露光装置を用いて、半導体基板上に形成された
フォトレジストに対してマスク合せ及び露光を行なった
後、露光されたフォトレジストを有した半導体基板を現
像することにより、レジストパターンを得ているもので
あった。
〔発明が解決しようとする問題点〕
しかるに、このように所望のパターンが施された一枚の
マスクを用いて半導体集積回路の写真製版を行なうもの
にあっては1例えば第6図に示すようにマスク(1)に
縦方向パターン(1a)と横方向パターン(1b)とが
交差している部分(1C)がめると。
現像後のレジストパターンは第1図に示すように縦方向
ライン(3a)と横方向ライン(3b)とが交差してい
る部分(6C)において、ポジ型のフォトレジスト(4
)の角部(4a)が丸くなってしまうという問題を有す
るものであった。なお、第6図において斜線部(2)に
て示す部分はクロムが施されて光を遮えぎるようにした
部分であ)、縦及び横方向パターン(1a)(1b)並
びに交差部(1C)はクロムが施されておらず、光を透
過させる部分である。このようにフォトレジスト(4)
の角部(4a)が丸くなる原因は、マスフ(1+におけ
る縦方向パターン(1a)と横方向パターン(1b)と
による光の干渉に基づくものである。
このことは、第8図からも明らかである。第8図におい
て、実線人は第7図における縦方向パターン(1a)部
のλ線に沿ったマスク(1)透過後の光の強度を示し1
点線Bは第7図における交差部(1C)のB線に沿った
マスク(1)透過後の光の強度を示しており、縦方向パ
ターン(1a)部においてはクロム(2)との境界部で
光の強度が略完全に透過と遮断とが区切られるのに対し
、交差部(1C)においてはクロム(2)との境界部で
光の強度がなだらかに変位しているものである。
この発明は上記した点に鑑みてなされたものであシ、レ
ジストパターンにおいて縦方向ラインと横方向ラインと
が交差する部分におけるレジストの角部が鋭くできる半
導体集積回路の写真製版方法を得ることを目的とするも
のである。
〔問題点を解決するための手段〕
この発明に係る半導体集積回路の写真製版方法は、主と
して横方向成分のパターンを有した第1のマスクと、主
として縦方向成分のパターンを有した第2のマスクとに
て露光するようにしたものである。
〔作用〕
この発明においては、第1のマスクにて主として横方向
ラインのレジストパターンを形成シ、第2のマスクにて
主として縦方向ラインのレジストパターンを形成し、横
方向ラインと縦方向ラインとの交差部に対する光量分布
を鋭くさせるものである。
〔実施例〕
以下に、この発明の実施例を図に基づいて説明する。第
1図(a)は主として横方向成分のパターン(5a)を
有した第1のマスク(5)を示す平面図、第1図(b)
は主として縦方向成分のパターン(6a)を有した第2
のマスク(6)を示す平面図、第1図(C)は上記第1
及び第2のマスク(5) (61を用いて形成されたレ
ジストパターンを示す平面図である。これらの図におい
て、  (5b)(6b)はそれぞれクロムが施された
光を遮えぎる部分、  (5a)(3b)(3c)はレ
ジストパターンの縦方向ライン、横方向ライン及び交差
部・(4)は上記第1及び第2のマスク(5) (6)
を用いて露光後、現像されて残存されたポジ型のフォト
レジストである。
次に、上記した第1及び第2のマスク(5) (61を
用いて写真製版する方法について第2図に従い説明する
と、まず、第1のマスク(5)を縮小投影露光装置を用
いて半導体基板上に形成されたフォトレジストに対して
マスク合せを行ない露光する。すると、半導体基板上の
フォトレジストは横方向パターン(5a)に対向した部
分が露光されることになる。
次に、第2のマスク(6)を縮小投影露光装置を用いて
第1のマスク(5)にて露光されたフォトレジストに対
してマスク合せを行ない露光する。すると。
半導体基板上のフォトレジストはR方向パターン(6a
)に対向した部分が露光され、結果として、格子状に露
光されたことになる。その後9通常知られている方法に
より現像を行なうと、第1図(C)に示すように格子状
に露光された部分のフォトレジストが除去されレジスト
パターンが得られることになる。
このような方法によれば、従来例として説明したものの
ように、マスクにおける横方向パターンと縦方向パター
ンとの交差部での光の干渉が防げ。
レジストパターンにおける横方向ライン(3b)と縦方
向ライン(6a)との交差部(6C)でのフォトレジス
ト(4)の角が丸味を帯びることなく、鋭いパターンが
得られることになるものである。このように鋭いパター
ンが得られれば、半導体集積回路の高集積化に対し、非
常に有益なものである。
第3図ないし第5図は他の実施例を示すものであり、第
1図(−1に示す第1のマスク(5)に相当する部分(
8)と、第1図(b)に示す第2のマスク(6)に相当
する部分(9)とを共に一枚のマスク(7)に形成し、
この一枚のマスク(7)を順次スライドさせて露光する
ようにして、上記実施例と同様な効果を得たものである
つまシ、第3図に示した主として横方向のマスクパター
ンが形成された第1のマスク部(8)と、主として縦方
向のマスクパターンが形成された第2のマスク部(9)
とを有するマスク(7)を、第4図ないし第5図に示す
ように、縮小投影露光装置を用いてウェハに対して位置
合せをして露光する。次に縮小投影露光装置によシ、マ
スク(7)を距離Eだけステップ送シし、再度露光する
。このようにマスク(7)のステップ送)と露光とを順
次繰り返し、ウェハ全体を露光し終った後2通常の方法
によシ現像するものである。
なお、上記実施例では格子状のレジストパターンを得る
方法について述べたが、これに限られるものではないこ
とは言うまでもないことである。
〔発明の効果〕
この発明は以上に述べたように、主として横方向成分の
パターンを有する第1のマスクと、主として縦方向成分
のパターンを有する第2のマスクとを用いて露光するよ
うにしたので、レジストパターンにおける横方向ライン
と縦方向ラインとの交差部でのレジストの角が鋭いもの
が得られるという効果を有するものである。
【図面の簡単な説明】
第1図及び第2図はこの発明の一実施例を示し。 第1図(−)は第1のマスクの平面図、第1図(b)は
第2のマスクの平面図、第1図(c)はレジストパター
ンの平面図、第2図は写真製版の工程を示す図。 第3図ないし第5図はこの発明の他の実施例を示し、第
3図はマスクの平面図、第4図は縮小投影露光装置によ
シマスフをステップ送りして露光する方法を示すための
概略図、第5図は写真製版の工程を示す図、第6図ない
し第8図は従来例を示し、第6図はマスクの一部を示す
平面図、第1図はレジストパターンの一部を示す平面図
、第8図は第1図に示すA線及びB線に沿った光透過後
の光の強度分布を示す図である。 図において、(5)は第1のマスク、(6)は第2のマ
スク、(7)はマスク、(8)は第1のマスク部、(9
)は第2のマスク部である。 なお、各図中同一符号は同−又は相轟部分を示す。

Claims (2)

    【特許請求の範囲】
  1. (1)主として横方向成分のパターンを有した第1のマ
    スクにて露光する工程と、主として縦方向成分のパター
    ンを有した第2のマスクにて露光する工程とを備えた半
    導体集積回路の写真製版方法。
  2. (2)第1及び第2のマスクは両者共1つのマスクに形
    成され、このマスクを順次スライドさせて露光するよう
    にしたことを特徴とする特許請求の範囲第1項記載の半
    導体集積回路の写真製版方法。
JP60186254A 1985-08-22 1985-08-22 半導体集積回路の写真製版方法 Pending JPS6245026A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60186254A JPS6245026A (ja) 1985-08-22 1985-08-22 半導体集積回路の写真製版方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60186254A JPS6245026A (ja) 1985-08-22 1985-08-22 半導体集積回路の写真製版方法

Publications (1)

Publication Number Publication Date
JPS6245026A true JPS6245026A (ja) 1987-02-27

Family

ID=16185051

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60186254A Pending JPS6245026A (ja) 1985-08-22 1985-08-22 半導体集積回路の写真製版方法

Country Status (1)

Country Link
JP (1) JPS6245026A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03233982A (ja) * 1990-02-09 1991-10-17 Hitachi Ltd ジョセフソン接合素子のパターン形成方法
US5958656A (en) * 1996-06-20 1999-09-28 Mitsubishi Denki Kabushiki Kaisha Pattern forming method using phase shift mask
US6558881B2 (en) 1998-11-09 2003-05-06 Nec Corporation Method of exposing a lattice pattern onto a photo-resist film
US6627357B2 (en) 2000-04-17 2003-09-30 Nec Electronics Corporation Reticle
US6664032B2 (en) * 1999-02-16 2003-12-16 Canon Kabushiki Kaisha Method of producing two-dimensional phase type optical element

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03233982A (ja) * 1990-02-09 1991-10-17 Hitachi Ltd ジョセフソン接合素子のパターン形成方法
US5958656A (en) * 1996-06-20 1999-09-28 Mitsubishi Denki Kabushiki Kaisha Pattern forming method using phase shift mask
US6558881B2 (en) 1998-11-09 2003-05-06 Nec Corporation Method of exposing a lattice pattern onto a photo-resist film
US6664032B2 (en) * 1999-02-16 2003-12-16 Canon Kabushiki Kaisha Method of producing two-dimensional phase type optical element
US6627357B2 (en) 2000-04-17 2003-09-30 Nec Electronics Corporation Reticle

Similar Documents

Publication Publication Date Title
US5316878A (en) Pattern forming method and photomasks used therefor
EP0534463B1 (en) Pattern exposing method using phase shift
JP3518275B2 (ja) フォトマスクおよびパターン形成方法
JPH097942A (ja) フォトマスク
JP3094439B2 (ja) 露光方法
KR100253580B1 (ko) 스티칭 노광 공정에 사용되는 마스크
JPH031522A (ja) レジストパターン形成法
JPS6245026A (ja) 半導体集積回路の写真製版方法
JP2719894B2 (ja) 半導体素子の微細パターン形成用フォトマスク
JPH01107527A (ja) パターン形成方法
US6168904B1 (en) Integrated circuit fabrication
JPH08213304A (ja) レジストパタ−ンの形成方法
JPS63165851A (ja) フオトレジストパタ−ンの形成方法
JPH02189913A (ja) 半導体装置のパターン形成方法
JPH0787174B2 (ja) パタ−ン形成方法
KR0134169Y1 (ko) 마스크 패턴
JPS63275115A (ja) 半導体装置のパタ−ン形成方法
JPS5931852B2 (ja) フォトレジスト露光用マスク
JPH0812416B2 (ja) マスク
JPH06138642A (ja) ホトマスク
JPS5932893B2 (ja) 特殊基準マ−クを用いたマスクのアライメント方法
KR0145336B1 (ko) 패턴 형성 방법
JPS62264052A (ja) 露光用マスク
JPH05198479A (ja) レジストパターンの形成方法
JPH02226724A (ja) 集積回路装置の製造方法