JPH03233982A - ジョセフソン接合素子のパターン形成方法 - Google Patents
ジョセフソン接合素子のパターン形成方法Info
- Publication number
- JPH03233982A JPH03233982A JP2028549A JP2854990A JPH03233982A JP H03233982 A JPH03233982 A JP H03233982A JP 2028549 A JP2028549 A JP 2028549A JP 2854990 A JP2854990 A JP 2854990A JP H03233982 A JPH03233982 A JP H03233982A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- resist pattern
- exposing
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 39
- 239000000758 substrate Substances 0.000 claims description 17
- 230000004888 barrier function Effects 0.000 claims description 9
- 238000004380 ashing Methods 0.000 claims description 7
- 229910017107 AlOx Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 3
- 239000001301 oxygen Substances 0.000 claims description 3
- 229910052760 oxygen Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 22
- 239000007789 gas Substances 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 12
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 7
- 238000007796 conventional method Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 6
- 238000001020 plasma etching Methods 0.000 description 5
- 238000004528 spin coating Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 229910019704 Nb2O Inorganic materials 0.000 description 1
- 229910000978 Pb alloy Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000002887 superconductor Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は極低温において動作するジョセフソン接合素子
のパターン形成方法に係り、特に高集積@路に適した接
合パターンの形成方法に関する。
のパターン形成方法に係り、特に高集積@路に適した接
合パターンの形成方法に関する。
従来のジョセフソン接合素子の形成方法としては、特開
昭58−176983号公報に記載されているように、
Nb/AQOX/Nb膜から成る下部電極、1〜ンネル
障壁層、上部電極を連続的に形成し、しかる後に所望の
レジストパターンをマスクにしてドライエツチング法に
よって接合および配線パターンを形成する方法が用いら
れて来た。
昭58−176983号公報に記載されているように、
Nb/AQOX/Nb膜から成る下部電極、1〜ンネル
障壁層、上部電極を連続的に形成し、しかる後に所望の
レジストパターンをマスクにしてドライエツチング法に
よって接合および配線パターンを形成する方法が用いら
れて来た。
この方法によればパターンの形成工程が途中に介在する
ことがないので高品質の接合が得られ、このために、リ
ーク電流の少ないジョセフソン接合が形成できるという
特徴があった。
ことがないので高品質の接合が得られ、このために、リ
ーク電流の少ないジョセフソン接合が形成できるという
特徴があった。
しかしながら、従来のパターン形成方法においては接合
面積が設計値に対してばらつき、寸法の再現性に問題が
あった。特に接合部のレジストパターン寸法が3μm角
以下程度になるとパターン露光時に光の回折によってレ
ジストパターンのコ3− −ナ部が変形しやすく微小な矩形パターンを形成するこ
とが困難であった。また、接合部のドライエツチング後
における#!縁膜の埋戻しには構造」二の問題があり、
マイクロショートや配線電極等の断線を起こし易いとい
う問題点があった。
面積が設計値に対してばらつき、寸法の再現性に問題が
あった。特に接合部のレジストパターン寸法が3μm角
以下程度になるとパターン露光時に光の回折によってレ
ジストパターンのコ3− −ナ部が変形しやすく微小な矩形パターンを形成するこ
とが困難であった。また、接合部のドライエツチング後
における#!縁膜の埋戻しには構造」二の問題があり、
マイクロショートや配線電極等の断線を起こし易いとい
う問題点があった。
第3図は従来の接合面積を規定するレジストパターンの
形成工程を示したものである。まず、第3図(a)に示
すように、基板31上にポジ型レジスト32をスピン塗
布して形成する。プリベーク後、第3図(b)に示すよ
うに所望する接合マスクパターンを密着露光により転写
する。図中でレジスト32は未露光部であり、レジスト
33は露光部を示す。ついで、アルカリ現像液を用いて
現像を行い、第3図(c)に示すようにレジストパター
ン34を形成する。
形成工程を示したものである。まず、第3図(a)に示
すように、基板31上にポジ型レジスト32をスピン塗
布して形成する。プリベーク後、第3図(b)に示すよ
うに所望する接合マスクパターンを密着露光により転写
する。図中でレジスト32は未露光部であり、レジスト
33は露光部を示す。ついで、アルカリ現像液を用いて
現像を行い、第3図(c)に示すようにレジストパター
ン34を形成する。
第4図は」二記第3図に示した工程で形成したレジスト
パターンを用いた、従来のジョセフソン接合素子の形成
工程を示したものである。まず、第4図(、)に示すよ
うに、基板41上に、Nb膜より成る下部電極42、ト
ンネル障壁層となる− AQ、OX層43、Nb膜からなる上部電極44のNb
/AlOx/Nbの三層膜をスパッタ法により被着した
後、前記第3図でその形成工程を示したレジストパター
ンを、接合面積規定用のレジストパターン45として、
該Nb膜から成る上部電極44上に形成する。ついで、
第4図(bンに示すように、c F 4 (フロン14
)ガスによりAQOx層43が露出するまでエツチング
し、レジストパターン45が形成されている部分以外の
上部電極44を除去する。ついで、第4図(c)に示す
ように5上部電極44から成る接合パターン上のレジス
トをリフトオフマスクにして、上部電極44と同し高さ
となるように絶縁膜46を全面に被着して埋戻す。つい
で、第4図(d)に示すようにアセトンによりリフトオ
フを行って上部電極44から戊る接合パターンの側壁を
保護する。ついで、第4図(e)に示すように上部電極
44の表面を十分にArスパッタクリーニングを行った
後に接続配線47を形成して完了する。
パターンを用いた、従来のジョセフソン接合素子の形成
工程を示したものである。まず、第4図(、)に示すよ
うに、基板41上に、Nb膜より成る下部電極42、ト
ンネル障壁層となる− AQ、OX層43、Nb膜からなる上部電極44のNb
/AlOx/Nbの三層膜をスパッタ法により被着した
後、前記第3図でその形成工程を示したレジストパター
ンを、接合面積規定用のレジストパターン45として、
該Nb膜から成る上部電極44上に形成する。ついで、
第4図(bンに示すように、c F 4 (フロン14
)ガスによりAQOx層43が露出するまでエツチング
し、レジストパターン45が形成されている部分以外の
上部電極44を除去する。ついで、第4図(c)に示す
ように5上部電極44から成る接合パターン上のレジス
トをリフトオフマスクにして、上部電極44と同し高さ
となるように絶縁膜46を全面に被着して埋戻す。つい
で、第4図(d)に示すようにアセトンによりリフトオ
フを行って上部電極44から戊る接合パターンの側壁を
保護する。ついで、第4図(e)に示すように上部電極
44の表面を十分にArスパッタクリーニングを行った
後に接続配線47を形成して完了する。
ところが、上記の方法において問題となるのは、第4図
(d)に示すようにリフトオフによって形成される溝や
パリである。特に溝が形成された場合、次のような問題
が生ずる。すなわち、第4図(e)で示すように上部電
極44との接続配線を行う際、Arスパッタクリーニン
グで該上部電極44表面の酸化膜を完全に除去する必要
がある。
(d)に示すようにリフトオフによって形成される溝や
パリである。特に溝が形成された場合、次のような問題
が生ずる。すなわち、第4図(e)で示すように上部電
極44との接続配線を行う際、Arスパッタクリーニン
グで該上部電極44表面の酸化膜を完全に除去する必要
がある。
しかし、溝が形成されるとArスパッタクリーニングの
際に、Ar粒子がトンネル障壁層であるA Q Ox4
3を破壊し、下部電極層までエツチングが進んでしまう
。このために配線電極膜を被着した際に、下部電極間に
おいて局部的にマイクロショートが生じ接合特性の劣化
の原因となる(第4図(e)点線丸印内A)。一方、パ
リが形成された場合には該接続配線や上層の配線パター
ンが断線を生じて致命的な欠陥となる可能性がある(第
4図(e)点線丸印内B)。
際に、Ar粒子がトンネル障壁層であるA Q Ox4
3を破壊し、下部電極層までエツチングが進んでしまう
。このために配線電極膜を被着した際に、下部電極間に
おいて局部的にマイクロショートが生じ接合特性の劣化
の原因となる(第4図(e)点線丸印内A)。一方、パ
リが形成された場合には該接続配線や上層の配線パター
ンが断線を生じて致命的な欠陥となる可能性がある(第
4図(e)点線丸印内B)。
このように従来方法では、上記のような問題点のあるこ
とから、高精度で、かつ微小の接合面積から成るジョセ
フン素子を、高信頼性かつ再現性良く形成することが困
難であった。
とから、高精度で、かつ微小の接合面積から成るジョセ
フン素子を、高信頼性かつ再現性良く形成することが困
難であった。
本発明の目的は高精度のレジストパターンを接合面積規
定用のマスクとし、かつ上部電極Nbパターンのドライ
エツチングにおけるM縁膜の埋戻しに対して溝やパリが
形成されないようなジョセフソン接合素子のパターン形
成方法を提供することにある。
定用のマスクとし、かつ上部電極Nbパターンのドライ
エツチングにおけるM縁膜の埋戻しに対して溝やパリが
形成されないようなジョセフソン接合素子のパターン形
成方法を提供することにある。
上記目的を達成するために本発明のジョセフソン接合素
子のパターン形成方法は、 (1)下部電極、トンネル障壁層および上部電極の三層
膜を連続的に形成する工程、(2)上記−]二部電極膜
上にポジ型レジスト膜を形成する工程、(3)上記レジ
スト膜に上記レジストパターンを形成する工程、(4)
上記レジストパターン以外の上部電極部分をドライエツ
チングで除去する工程、(5)酸素プラズマ灰化処理に
よって」二記レジストパターンの断面形状を整形後退さ
せる工程、(6)上記基板全面に絶縁膜を被着する工程
、および(7)上記レジストパターン上に被着されたM
i膜とともに上記レジストパターンを除去する7 工程とを備え、また、 上記レジストパターンを形成する工程は、(a)第1の
方向に延在するストライプ状のマスクパターンを露光す
る第1の露光工程、(b)該第王の方向に交差する第2
の方向に延在するストライプ状のマスクパターンを露光
する第2の露光工程、および(c)上記露光後の交差部
を残す現像工程とを備えることを特徴とする。上記第1
の方向と第2の方向とは互いに直交する方向とするのが
好ましい。
子のパターン形成方法は、 (1)下部電極、トンネル障壁層および上部電極の三層
膜を連続的に形成する工程、(2)上記−]二部電極膜
上にポジ型レジスト膜を形成する工程、(3)上記レジ
スト膜に上記レジストパターンを形成する工程、(4)
上記レジストパターン以外の上部電極部分をドライエツ
チングで除去する工程、(5)酸素プラズマ灰化処理に
よって」二記レジストパターンの断面形状を整形後退さ
せる工程、(6)上記基板全面に絶縁膜を被着する工程
、および(7)上記レジストパターン上に被着されたM
i膜とともに上記レジストパターンを除去する7 工程とを備え、また、 上記レジストパターンを形成する工程は、(a)第1の
方向に延在するストライプ状のマスクパターンを露光す
る第1の露光工程、(b)該第王の方向に交差する第2
の方向に延在するストライプ状のマスクパターンを露光
する第2の露光工程、および(c)上記露光後の交差部
を残す現像工程とを備えることを特徴とする。上記第1
の方向と第2の方向とは互いに直交する方向とするのが
好ましい。
すなわち、2重露光によって形成された高精度なレジス
トパターンを接合面積規定用のマスクとし、これにより
ドライエツチング後において上部電極上の外周部分の不
要レジストパターンを酸素プラズマ灰化処理によって整
形後退をさせ、上部電極上の端部と角部にわずかにテラ
ス部分を形成する。その後から絶縁膜を被着して埋戻す
。すなわち、接合面積を規定する上部電極の外周部分だ
けに絶縁膜が被着形成されるような構造にするものであ
る。
トパターンを接合面積規定用のマスクとし、これにより
ドライエツチング後において上部電極上の外周部分の不
要レジストパターンを酸素プラズマ灰化処理によって整
形後退をさせ、上部電極上の端部と角部にわずかにテラ
ス部分を形成する。その後から絶縁膜を被着して埋戻す
。すなわち、接合面積を規定する上部電極の外周部分だ
けに絶縁膜が被着形成されるような構造にするものであ
る。
−
上記、下部電極、トンネル障壁層および上部電極の三層
膜の具体的な材料としては、Nb/AlOx/Nb、
Nb/AlOx/NbN、 NbN/Nb2O、/
NbNのうちの一考の構成とするのが好ましい。
膜の具体的な材料としては、Nb/AlOx/Nb、
Nb/AlOx/NbN、 NbN/Nb2O、/
NbNのうちの一考の構成とするのが好ましい。
〔作用〕
マスクパターンをレジスト上に露光により転写する際、
マスクパターンの周辺部のレジストは、光の回折によっ
てパターンの周辺より若干内側にまで感光し、いわゆる
光の″かぶり″を受ける。
マスクパターンの周辺部のレジストは、光の回折によっ
てパターンの周辺より若干内側にまで感光し、いわゆる
光の″かぶり″を受ける。
この1′かぶり”の程度はレジストの材料や厚さ等によ
っても異なるが、光が単一方向から入射するように露光
する場合、通常は0.1μm程度である。しかしパター
ンの周辺上で、一つの辺と他の辺とがぶつかるようなコ
ーナ部では光の入射の仕方がこれを取り巻く周辺方向か
ら入射されるように複雑となり、大きな″かぶり″を受
ける。したがって従来方法の場合、前述したとうり、3
μm角以下程度のレジストパターンの特にコーナ部では
変形を受けやすく高精度が得られない。
っても異なるが、光が単一方向から入射するように露光
する場合、通常は0.1μm程度である。しかしパター
ンの周辺上で、一つの辺と他の辺とがぶつかるようなコ
ーナ部では光の入射の仕方がこれを取り巻く周辺方向か
ら入射されるように複雑となり、大きな″かぶり″を受
ける。したがって従来方法の場合、前述したとうり、3
μm角以下程度のレジストパターンの特にコーナ部では
変形を受けやすく高精度が得られない。
本発明の第1の露光工程と第2の露光工程とを経てスト
ライプ状のマスクパターンの交差部を残す工程から成る
レジストパターンの形成方法では、それぞれの露光工程
で、レジストパターンの周辺に対しては、そのストライ
プ状パターンの長い辺に向かって入射する、いはば単一
方向からのみの光の入射による露光で得られるパターン
の交差によってレジストパターンが形成できるから、上
記の“かぶり″を小さく抑えられ、とくに接合直積が微
小な場合のレジストパターンでもこれを高精度にかつ再
現性よく形成することが可能になる。
ライプ状のマスクパターンの交差部を残す工程から成る
レジストパターンの形成方法では、それぞれの露光工程
で、レジストパターンの周辺に対しては、そのストライ
プ状パターンの長い辺に向かって入射する、いはば単一
方向からのみの光の入射による露光で得られるパターン
の交差によってレジストパターンが形成できるから、上
記の“かぶり″を小さく抑えられ、とくに接合直積が微
小な場合のレジストパターンでもこれを高精度にかつ再
現性よく形成することが可能になる。
また上記の接合を形成させる工程において、レジストパ
ターン以外の上部電極部分をエツチング除去した後に、
残存したレジストパターンの断面形状を整形後退させる
工程は、上記のように、上部電極上の端部と角部に僅か
なテラス部分を形成させるものである。そしてこのこと
が、絶縁膜を被着して埋戻した際に、上部電極の外周部
分に絶縁膜を被着形成させることになり、またこのため
にこの外周の絶縁膜がArスパッタクリーニングの際に
も保護膜の役を果たして上部電極の端部を完全に保護し
、接続配線でマイクロショートを弓き起こすような可能
性をなくす作用をするものである。
ターン以外の上部電極部分をエツチング除去した後に、
残存したレジストパターンの断面形状を整形後退させる
工程は、上記のように、上部電極上の端部と角部に僅か
なテラス部分を形成させるものである。そしてこのこと
が、絶縁膜を被着して埋戻した際に、上部電極の外周部
分に絶縁膜を被着形成させることになり、またこのため
にこの外周の絶縁膜がArスパッタクリーニングの際に
も保護膜の役を果たして上部電極の端部を完全に保護し
、接続配線でマイクロショートを弓き起こすような可能
性をなくす作用をするものである。
第1図は本発明における接合面積を規定するレジストパ
ターンの形成工程を示したものである。
ターンの形成工程を示したものである。
第1図(a)に示すように、基板11上にポジ型のAZ
14’70レジスト(米国ヘキスト社商品名)12を膜
厚1.2μmスピン塗布した後、プリベークを90℃で
20分間の処理を行う。ついで、第1図(b)に示すよ
うに幅2μm、長さ6μmから成るストライプ状のマス
クパターンを密着露光法により第1の露光工程として光
強度16mW/(1)2の紫外光により4秒間のパター
ン転写を行った。図中でレジスト12は未露光領域を、
また、レジスト13は第1の露光工程によって照射を受
けた露光領域を示す。ついで、第1図(c)に示すよう
に、前述と同じ形状のマスクパターンを用いて、上記第
1の露光工程によってパターン転写1 された第1のストライプ状のマスクパターンに対して直
角に交差するようにマスク合わせを行った後、前述と同
じ露光条件で第2の露光工程であるパターン転写を行っ
た。図中でレジスト12はマスクパターンの交差部で未
露光領域を、レジスト14は第2の露光工程によって照
射を受けた露光領域を、レジスト15は第1の露光工程
と第2の露光工程によって照射を受けた2重露光領域を
示す。ついで、第1図(d)においてAZテベロツパー
(米国ヘキスト社商品名):水=王:1の組成化で液温
24℃中で60秒間のアルカリ現像液による現像を行い
水洗120秒後、スピン乾燥をして、接合面積が2μm
角から戊るレジストパターンエ6を形成した。
14’70レジスト(米国ヘキスト社商品名)12を膜
厚1.2μmスピン塗布した後、プリベークを90℃で
20分間の処理を行う。ついで、第1図(b)に示すよ
うに幅2μm、長さ6μmから成るストライプ状のマス
クパターンを密着露光法により第1の露光工程として光
強度16mW/(1)2の紫外光により4秒間のパター
ン転写を行った。図中でレジスト12は未露光領域を、
また、レジスト13は第1の露光工程によって照射を受
けた露光領域を示す。ついで、第1図(c)に示すよう
に、前述と同じ形状のマスクパターンを用いて、上記第
1の露光工程によってパターン転写1 された第1のストライプ状のマスクパターンに対して直
角に交差するようにマスク合わせを行った後、前述と同
じ露光条件で第2の露光工程であるパターン転写を行っ
た。図中でレジスト12はマスクパターンの交差部で未
露光領域を、レジスト14は第2の露光工程によって照
射を受けた露光領域を、レジスト15は第1の露光工程
と第2の露光工程によって照射を受けた2重露光領域を
示す。ついで、第1図(d)においてAZテベロツパー
(米国ヘキスト社商品名):水=王:1の組成化で液温
24℃中で60秒間のアルカリ現像液による現像を行い
水洗120秒後、スピン乾燥をして、接合面積が2μm
角から戊るレジストパターンエ6を形成した。
第2図は本発明におけるジョセフソン接合素子の形成工
程を示したものである。まず、第2図(a)に示すよう
に基板21上に、Nb膜より戒る下部電極22、トンネ
ル障壁層となるAQOx1iJ23、Nb膜より成る上
部電極24のNb/AQ○x/Nbの三層膜をスパッタ
法により被着する。
程を示したものである。まず、第2図(a)に示すよう
に基板21上に、Nb膜より戒る下部電極22、トンネ
ル障壁層となるAQOx1iJ23、Nb膜より成る上
部電極24のNb/AQ○x/Nbの三層膜をスパッタ
法により被着する。
12
ついで、接合面積規定用のレジストパターン25を第1
図で示した形成工程による2重露光法により該Nb膜よ
り成る上部電極24上に形成する。
図で示した形成工程による2重露光法により該Nb膜よ
り成る上部電極24上に形成する。
ついで、第2図(b)に示すように、CF4ガスを用い
てAL203層23が露出するまで接合部以外の上部電
極24をエツチング除去する。ついで、第2図(c)に
示すように、上部電極上のレジストパターン25の側壁
を02ガスを用いたプラズマエツチングによりプラズマ
灰化処理によって整形後退して、上部電極24の一部(
端部および角部)にテラス(点線丸印内)を形成する。
てAL203層23が露出するまで接合部以外の上部電
極24をエツチング除去する。ついで、第2図(c)に
示すように、上部電極上のレジストパターン25の側壁
を02ガスを用いたプラズマエツチングによりプラズマ
灰化処理によって整形後退して、上部電極24の一部(
端部および角部)にテラス(点線丸印内)を形成する。
ついで、第2図(d)に示すように、該レジストパター
ン25をリフトオフマスクとして絶縁膜26を埋戻す。
ン25をリフトオフマスクとして絶縁膜26を埋戻す。
この際、上部電極24よりも少し厚めに全面に被着する
。この時、図からも明らかなように上部電極24上のレ
ジストパターン25を除去して形成したテラス部分にも
絶縁膜26が被着されているのが分かる。ついで、第2
図(e)に示すようにアセトンによりリフトオフを行っ
て埋戻し用の絶縁膜26がエツチング部分と上部電極2
4上の一部に保護膜として形成される。ついで、第2図
(f)に示すように上部電極24の表面を十分にArス
パッタクリーニングを行った後に接続配線27を形成し
て完了する。第2図(f)で明らかなように接合面積を
規定する上部電極の一部(点線丸印内に示す。)は埋戻
し用の絶縁膜によって完全に保護されているために、接
続前のArスパッタクリーニングを十分に行ってもマイ
クロショートを引き起こす心配がなく接続配線が可能と
なった。
。この時、図からも明らかなように上部電極24上のレ
ジストパターン25を除去して形成したテラス部分にも
絶縁膜26が被着されているのが分かる。ついで、第2
図(e)に示すようにアセトンによりリフトオフを行っ
て埋戻し用の絶縁膜26がエツチング部分と上部電極2
4上の一部に保護膜として形成される。ついで、第2図
(f)に示すように上部電極24の表面を十分にArス
パッタクリーニングを行った後に接続配線27を形成し
て完了する。第2図(f)で明らかなように接合面積を
規定する上部電極の一部(点線丸印内に示す。)は埋戻
し用の絶縁膜によって完全に保護されているために、接
続前のArスパッタクリーニングを十分に行ってもマイ
クロショートを引き起こす心配がなく接続配線が可能と
なった。
なお、本工程においてレジストパターンの断面形状を整
形後退する際に、わずかに逆台形に形成することが好ま
しい。このレジストパターンの断面形状を容易に逆台形
とするにはプラズマ灰化の直前に、あらかじめスパッタ
クリーニングでレジストパターンの表面を硬化処理した
後でないと所望する形状のリフトオフマスクを形成する
ことが難しい。すなわち、02ガスを用いたスパッタク
リーニングとプラズマ灰化の設定条件により所望する任
意のレジストの断面形状が得られる。
形後退する際に、わずかに逆台形に形成することが好ま
しい。このレジストパターンの断面形状を容易に逆台形
とするにはプラズマ灰化の直前に、あらかじめスパッタ
クリーニングでレジストパターンの表面を硬化処理した
後でないと所望する形状のリフトオフマスクを形成する
ことが難しい。すなわち、02ガスを用いたスパッタク
リーニングとプラズマ灰化の設定条件により所望する任
意のレジストの断面形状が得られる。
以下、本発明により線@2.5μmの制御線から成るN
b/AlOx/Nb系インライン型のジコインライン型
について第5図を用いて更に詳細に説明する。
b/AlOx/Nb系インライン型のジコインライン型
について第5図を用いて更に詳細に説明する。
基板には、直径50mmφ、厚さ450μmの<1.0
0>のSi基板51を用いる。このSi基板51」二に
は600nmの5jn2から戊る熱酸化膜52が形成さ
れている。ついで、基板51と熱酸化膜52上にグラン
ドプレーン53となる膜厚200nmのNb膜をDCマ
グネトロンスパッタ法により被着する。被着条件はAr
圧力0.6Pa、堆積速度3nm/秒とする。ついで、
層間I+l!I縁膜54としてSj○を膜厚300nm
被着する。
0>のSi基板51を用いる。このSi基板51」二に
は600nmの5jn2から戊る熱酸化膜52が形成さ
れている。ついで、基板51と熱酸化膜52上にグラン
ドプレーン53となる膜厚200nmのNb膜をDCマ
グネトロンスパッタ法により被着する。被着条件はAr
圧力0.6Pa、堆積速度3nm/秒とする。ついで、
層間I+l!I縁膜54としてSj○を膜厚300nm
被着する。
ついで、下部電極55となる膜厚200nmのNb膜を
グランドプレーン53と同じ条件により被着する。つい
で、同一スパッタ装置内でSi基板51をAQのターゲ
ットの真下に移動してAQを膜厚5nm被着する。Af
l膜の堆積速度は0.4nm/秒とする。AQ堆積後、
スパッタ装置内に02ガスを100Pa導入して、室温
(24−2615− ℃)中で40分間の自然酸化を行ってAflの表面酸化
膜であるAQOx層(本実施例ではX=2)56を形成
する。再び、スパッタ装置内を真空排気した後、Si基
板51をNbのターゲットの真下に移動し、DCマグネ
トロンスパッタ法により上記電極57となる膜厚110
0nのNb膜を被着する。三層膜をインラインで連続形
成した後、Si基板51をスパッタ装置内から取り出す
。
グランドプレーン53と同じ条件により被着する。つい
で、同一スパッタ装置内でSi基板51をAQのターゲ
ットの真下に移動してAQを膜厚5nm被着する。Af
l膜の堆積速度は0.4nm/秒とする。AQ堆積後、
スパッタ装置内に02ガスを100Pa導入して、室温
(24−2615− ℃)中で40分間の自然酸化を行ってAflの表面酸化
膜であるAQOx層(本実施例ではX=2)56を形成
する。再び、スパッタ装置内を真空排気した後、Si基
板51をNbのターゲットの真下に移動し、DCマグネ
トロンスパッタ法により上記電極57となる膜厚110
0nのNb膜を被着する。三層膜をインラインで連続形
成した後、Si基板51をスパッタ装置内から取り出す
。
ついで、配線および接合部分を含むレジストパターンを
次の条件で形成する。AZ1350゜Jレジストを(米
国ヘキスト社商品名)を膜厚0.7μmスピン塗布した
後、プリベークを90℃で20分間の処理を行う。つい
で、光強度上6m W / am 2の紫外光により2
.5秒間のパターン露光を密着法で行った後、AZテベ
ロッパー(米国ヘキスト社商品名):水=1:1の組成
比で液温24℃中で60秒間の現像を行い水洗120秒
後、スピン乾燥をしてレジストパターンを形成する。
次の条件で形成する。AZ1350゜Jレジストを(米
国ヘキスト社商品名)を膜厚0.7μmスピン塗布した
後、プリベークを90℃で20分間の処理を行う。つい
で、光強度上6m W / am 2の紫外光により2
.5秒間のパターン露光を密着法で行った後、AZテベ
ロッパー(米国ヘキスト社商品名):水=1:1の組成
比で液温24℃中で60秒間の現像を行い水洗120秒
後、スピン乾燥をしてレジストパターンを形成する。
ついで、このSi基板51をエツチング加工を行うため
に、真空装置に挿入し減圧した後、上部型16− 極57をCF4(フロン14)ガスによる反応性イオン
エツチングにより、CF4ガス圧力26Pa、電力10
0Wの条件でレジストパターン以外のNb膜のエツチン
グを5分間行う。AQの表面酸化膜Afl○x56が露
出した時点でArによるイオンエツチングに切り替えて
Arガス圧力2mPa、加速電圧600eV、イオン電
流密度0.5mA/cI112の条件で、AQOx層の
エツチングを5分間行う。ついで、下部電極55を前述
した上部電極57と同し条件でNb膜のエツチングを1
0分間行う。エツチング終了後、真空装置内より取り出
してからアセトンでリフトオフを行って配線と接合部分
を含む三層膜パターンを形成する。
に、真空装置に挿入し減圧した後、上部型16− 極57をCF4(フロン14)ガスによる反応性イオン
エツチングにより、CF4ガス圧力26Pa、電力10
0Wの条件でレジストパターン以外のNb膜のエツチン
グを5分間行う。AQの表面酸化膜Afl○x56が露
出した時点でArによるイオンエツチングに切り替えて
Arガス圧力2mPa、加速電圧600eV、イオン電
流密度0.5mA/cI112の条件で、AQOx層の
エツチングを5分間行う。ついで、下部電極55を前述
した上部電極57と同し条件でNb膜のエツチングを1
0分間行う。エツチング終了後、真空装置内より取り出
してからアセトンでリフトオフを行って配線と接合部分
を含む三層膜パターンを形成する。
ついで、上部電極57上に接合面積を規定するレジスト
パターンを第1図で示した形成工程と同じく2重露光法
により形成する。すなわち、AZ1470レジストを膜
厚1.2μmスピン塗布した後、プリベークを90℃で
20分間の処理を行う。ついで@2μm、長さ6μmか
ら戒るストライプ状のマスクパターンを密着露光法によ
り第1の露光工程として光強度16mW/■2で4秒間
のパターン転写を行う。ついで、前述と同じ@2μm、
長さ6μmから成るストライプ状のマスクパターンを用
いて、第1のストライプ状のマスクパターンに対して直
角に交差するようにマスク合わせ行った後、前述と同じ
露光条件で第2の露光工程であるパターン転写を行う。
パターンを第1図で示した形成工程と同じく2重露光法
により形成する。すなわち、AZ1470レジストを膜
厚1.2μmスピン塗布した後、プリベークを90℃で
20分間の処理を行う。ついで@2μm、長さ6μmか
ら戒るストライプ状のマスクパターンを密着露光法によ
り第1の露光工程として光強度16mW/■2で4秒間
のパターン転写を行う。ついで、前述と同じ@2μm、
長さ6μmから成るストライプ状のマスクパターンを用
いて、第1のストライプ状のマスクパターンに対して直
角に交差するようにマスク合わせ行った後、前述と同じ
露光条件で第2の露光工程であるパターン転写を行う。
ついで、現像をAZデベロッパー:水=1:1の組成比
で液温24℃中で60秒間行い、水洗120秒後、スピ
ン乾燥をして接合面積が2μm角から成るレジストパタ
ーンを形成する。
で液温24℃中で60秒間行い、水洗120秒後、スピ
ン乾燥をして接合面積が2μm角から成るレジストパタ
ーンを形成する。
再び、真空装置内に挿入し、前述した配線および接合部
分を含むパターンと同一条件により上部電極57のNb
膜をエツチング除去する。この後真空装置内より取り出
してから02ガスによるスパッタエツチングでレジスト
パターン表面の硬化処理を次の条件で行う。02ガス圧
力0.8Pa、高周波電力300W、処理時間は3分、
ついで、プラズマ灰化処理を02ガス圧力65Pa、高
周波電力300W、処理時間5分行う。
分を含むパターンと同一条件により上部電極57のNb
膜をエツチング除去する。この後真空装置内より取り出
してから02ガスによるスパッタエツチングでレジスト
パターン表面の硬化処理を次の条件で行う。02ガス圧
力0.8Pa、高周波電力300W、処理時間は3分、
ついで、プラズマ灰化処理を02ガス圧力65Pa、高
周波電力300W、処理時間5分行う。
この結果、レジストの後退寸法は接合パターン端部から
約150nmであり、レジスト表面は1100n減少し
てテラスが上部電極57上に形成される。一方、処理後
のレジストパターンの断面寸法は上部幅に対して下部幅
が約200nm小さくなって形成される。
約150nmであり、レジスト表面は1100n減少し
てテラスが上部電極57上に形成される。一方、処理後
のレジストパターンの断面寸法は上部幅に対して下部幅
が約200nm小さくなって形成される。
ついで、真空蒸着法によりSiを絶縁膜に用いてエツチ
ング部分の埋戻しを行う。すなわち、反応性イオンエツ
チング後の上部電極57上のレジストパターンをリフト
オフマスクとして、膜厚350nmのM縁膜58を全面
に被着した後に、真空装置内から取り出してアセトンに
よりリフトオフを行ってエツチング部分の埋戻しと上部
電極57上の保護膜を形成した。この時点でAflの酸
化膜AQOx層56はトンネル障壁層として上部電極5
7によって接合面積が規定される。
ング部分の埋戻しを行う。すなわち、反応性イオンエツ
チング後の上部電極57上のレジストパターンをリフト
オフマスクとして、膜厚350nmのM縁膜58を全面
に被着した後に、真空装置内から取り出してアセトンに
よりリフトオフを行ってエツチング部分の埋戻しと上部
電極57上の保護膜を形成した。この時点でAflの酸
化膜AQOx層56はトンネル障壁層として上部電極5
7によって接合面積が規定される。
ついで、上部電極57上の接続を行うために表面をAr
ガスによるスパッタエツチングでクリーニング処理を行
う。ついで、接続配線用のNb膜を膜厚400nm被着
する。Nb膜の被着条件は前9− 述のグランドプレーン53、下部電極55、上部電極5
7と同様にDCマグネ1〜ロンスパッタ法によって被着
する。スパッタ装置内より取り出した後、前述した配線
および接合部分を含むパターンと同一条件でレジストパ
ターンを形成する。ついで、再び、真空装置内に挿入し
て減圧した後、前述した接合パターンと同一条件でCF
4ガスによる反応性イオンエツチングでレジストパター
ン以外のNb膜をエツチング除去して上部電極57と接
続する配線電極59を形成する。
ガスによるスパッタエツチングでクリーニング処理を行
う。ついで、接続配線用のNb膜を膜厚400nm被着
する。Nb膜の被着条件は前9− 述のグランドプレーン53、下部電極55、上部電極5
7と同様にDCマグネ1〜ロンスパッタ法によって被着
する。スパッタ装置内より取り出した後、前述した配線
および接合部分を含むパターンと同一条件でレジストパ
ターンを形成する。ついで、再び、真空装置内に挿入し
て減圧した後、前述した接合パターンと同一条件でCF
4ガスによる反応性イオンエツチングでレジストパター
ン以外のNb膜をエツチング除去して上部電極57と接
続する配線電極59を形成する。
その後、真空装置内から取り出してからアセトンにより
パターン上のレジストを除去する。ついで、層間絶縁膜
60をSiOを用いて膜厚500nm被着し形成する。
パターン上のレジストを除去する。ついで、層間絶縁膜
60をSiOを用いて膜厚500nm被着し形成する。
なお、この眉間絶縁膜60の形成はAZ1350Jレジ
ストをマスクとしたリフトオフ法を用いる。
ストをマスクとしたリフトオフ法を用いる。
ついで、制御線電極61となるNb膜を前述と同じスパ
ッタ条件で膜厚600nm被着する。再び、スパッタ装
置内より取り出して、前述した条件でレジストパターン
を形成した後、CF4()20 ロン14)ガスによる反応性イオンエツチングを行いレ
ジストパターン以外のNb膜をエツチングして制御線電
極61を形成する。その後、真空装置内より取り出して
からアセトンによりパターン上のレジストを除去する。
ッタ条件で膜厚600nm被着する。再び、スパッタ装
置内より取り出して、前述した条件でレジストパターン
を形成した後、CF4()20 ロン14)ガスによる反応性イオンエツチングを行いレ
ジストパターン以外のNb膜をエツチングして制御線電
極61を形成する。その後、真空装置内より取り出して
からアセトンによりパターン上のレジストを除去する。
以上の工程を経てNb/A(lOx/Nb系インライン
型ジョセフソン接合素子の形成が完了する。
型ジョセフソン接合素子の形成が完了する。
なお、本実施例においては超電導にNbを用いたが、本
発明はこれに限られることなく、NbN。
発明はこれに限られることなく、NbN。
MoN、Pb合金等を用いた場合でも同様の効果が得ら
れる。
れる。
本発明の2重露光法により形成したレジストパターンを
従来法で形成したレジストパターンと仕上り面積で比較
すると、設計値2μm角の場合、従来法では±20%の
ばらつきであったのが、本発明では±3%以下に抑える
ことが可能となった。
従来法で形成したレジストパターンと仕上り面積で比較
すると、設計値2μm角の場合、従来法では±20%の
ばらつきであったのが、本発明では±3%以下に抑える
ことが可能となった。
また、平面かつ断面形状が矩形であり1μm角以下の微
小寸法のレジストパターンの形成も可能である。
小寸法のレジストパターンの形成も可能である。
さらに、従来問題となっていた下部電極と上部電極接続
配線間で生ずるマイクロショートあるいは上層の配線パ
ターンの断線を防止でき、信頼性の極めて高いNb/A
lOx/Nb系インライン型のジコインライン型素子が
再現性良く形成できる。
配線間で生ずるマイクロショートあるいは上層の配線パ
ターンの断線を防止でき、信頼性の極めて高いNb/A
lOx/Nb系インライン型のジコインライン型素子が
再現性良く形成できる。
例えば、500個直列に接続した1、5μm角のジョセ
フソン接合の超電導臨界電流(Ic)の分布幅は設計値
に対して±4%以内であった。このため信頼性も大幅に
向上し微小接合から構成されるジョセフソン集積回路の
動作マーシーンも拡大できる。
フソン接合の超電導臨界電流(Ic)の分布幅は設計値
に対して±4%以内であった。このため信頼性も大幅に
向上し微小接合から構成されるジョセフソン集積回路の
動作マーシーンも拡大できる。
第1図は本発明のレジストパターンの形成工程斜視図、
第2図は本発明のジ・ヨセフソン接合素子の形成工程断
面図、第3図は従来法のレジストパターン形成工程斜視
図、第4図は従来法のジョセフソン接合素子の形成工程
断面図、第5図は本発明で形成したNb/AnOX/N
b系インライン型ジョゼインライン型ジョセフソン接合
素子号の説明 11.21,31,4.1・・・基板 51・・・Sj基板 12.32・・・レジスト膜 1.3.14,15.33・・露光領域16、.25,
34.45・・・レジストパターン22.42.55・
・・下部電極 23.43.56・Afl○xIWy 24.44.57・・・上部電極 26.46.58・・絶縁膜 27.47.59・・・接続配線電極 52・・・熱酸化膜 53・・・グランドプレーン 54.60・・・層間絶縁膜 61・・・制御線電極 23− 24 L師諌梯 囁 5 閉
第2図は本発明のジ・ヨセフソン接合素子の形成工程断
面図、第3図は従来法のレジストパターン形成工程斜視
図、第4図は従来法のジョセフソン接合素子の形成工程
断面図、第5図は本発明で形成したNb/AnOX/N
b系インライン型ジョゼインライン型ジョセフソン接合
素子号の説明 11.21,31,4.1・・・基板 51・・・Sj基板 12.32・・・レジスト膜 1.3.14,15.33・・露光領域16、.25,
34.45・・・レジストパターン22.42.55・
・・下部電極 23.43.56・Afl○xIWy 24.44.57・・・上部電極 26.46.58・・絶縁膜 27.47.59・・・接続配線電極 52・・・熱酸化膜 53・・・グランドプレーン 54.60・・・層間絶縁膜 61・・・制御線電極 23− 24 L師諌梯 囁 5 閉
Claims (1)
- 【特許請求の範囲】 1、ジョセフソン接合形成のための下部電極、トンネル
障壁層および上部電極から成る三層膜を基板上に形成し
、かつ、該接合の面積を規定するレジストパターンによ
り所要面積の上記三層膜から成る接合を形成させるパタ
ーン形成方法において、 該接合の形成には、(1)下部電極、トンネル障壁層お
よび上部電極の三層膜を連続的に形成する工程、(2)
上記上部電極膜上にポジ型レジスト膜を形成する工程、
(3)上記レジスト膜に上記レジストパターンを形成す
る工程、(4)上記レジストパターン以外の上部電極部
分をドライエッチングで除去する工程、(5)酸素プラ
ズマ灰化処理によって上記レジストパターンの断面形状
を整形後退させる工程、(6)上記基板全面に絶縁膜を
被着する工程、および(7)上記レジストパターン上に
被着された絶縁膜とともに上記レジストパターンを除去
する工程とを備え、また、 上記レジストパターンを形成する工程は、 (a)第1の方向に延在するストライプ状のマスクパタ
ーンを露光する第1の露光工程、(b)該第1の方向と
交差する第2の方向に延在するストライプ状のマスクパ
ターンを露光する第2の露光工程、および(c)上記露
光後の交差部を残す現像工程とを備えることを特徴とす
るジョセフソン接合素子のパターン形成方法。 2、上記、下部電極、トンネル障壁層および上部電極の
三層膜はNb/AlOx/Nb、Nb/AlOx/Nb
N、NbN/Nb_2O_5/NbNのうちの一者の構
成を有することを特徴とする請求項1記載のジョセフソ
ン接合素子のパターン形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2028549A JPH03233982A (ja) | 1990-02-09 | 1990-02-09 | ジョセフソン接合素子のパターン形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2028549A JPH03233982A (ja) | 1990-02-09 | 1990-02-09 | ジョセフソン接合素子のパターン形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03233982A true JPH03233982A (ja) | 1991-10-17 |
Family
ID=12251739
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2028549A Pending JPH03233982A (ja) | 1990-02-09 | 1990-02-09 | ジョセフソン接合素子のパターン形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03233982A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61263179A (ja) * | 1985-05-16 | 1986-11-21 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の製造方法 |
JPS6245026A (ja) * | 1985-08-22 | 1987-02-27 | Mitsubishi Electric Corp | 半導体集積回路の写真製版方法 |
JPS63234533A (ja) * | 1987-03-24 | 1988-09-29 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の形成方法 |
-
1990
- 1990-02-09 JP JP2028549A patent/JPH03233982A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61263179A (ja) * | 1985-05-16 | 1986-11-21 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の製造方法 |
JPS6245026A (ja) * | 1985-08-22 | 1987-02-27 | Mitsubishi Electric Corp | 半導体集積回路の写真製版方法 |
JPS63234533A (ja) * | 1987-03-24 | 1988-09-29 | Agency Of Ind Science & Technol | ジヨセフソン接合素子の形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH04229627A (ja) | 電気中継部構造およびその形成方法 | |
US4597826A (en) | Method for forming patterns | |
JPS63234533A (ja) | ジヨセフソン接合素子の形成方法 | |
US4362598A (en) | Method of patterning a thick resist layer of polymeric plastic | |
JPH03233982A (ja) | ジョセフソン接合素子のパターン形成方法 | |
JPH0217684A (ja) | 超電導センサ及びその製造方法 | |
JPH0448788A (ja) | ジョセフソン接合素子のパターン形成方法 | |
JPH04192383A (ja) | ジョセフソン接合素子のパターン形成方法 | |
JPH04352479A (ja) | ジョセフソン接合素子のパターン形成方法 | |
JPS62195190A (ja) | プレ−ナ型ジヨセフソン接合素子の形成法 | |
JPS61263179A (ja) | ジヨセフソン接合素子の製造方法 | |
JPS60149181A (ja) | 超電導多層配線の製造方法 | |
JPH07142776A (ja) | パターンの形成方法 | |
JPH01152775A (ja) | ジョセフソン接合素子のパターン形成方法 | |
JPH01168080A (ja) | ジョセフソン接合素子の作製方法 | |
JP2973426B2 (ja) | 微細パターンの形成方法 | |
JPH01152774A (ja) | ジョセフソン接合素子の形成方法 | |
JP2946102B2 (ja) | パターン形成方法 | |
JPH02203576A (ja) | ジョセフソン接合素子の形成方法 | |
JP2024516062A (ja) | ジョセフソン接合の製造方法、及び生産ライン設備 | |
JPS6086834A (ja) | パタ−ンの形成方法 | |
JPH06175352A (ja) | レジストパターン形成用ホトマスク | |
JPH05283761A (ja) | ジョセフソン接合素子のパターン形成方法 | |
JPH0213466B2 (ja) | ||
JPH02189986A (ja) | ニオブ膜または窒化ニオブ膜の加工方法 |