JPH04229627A - 電気中継部構造およびその形成方法 - Google Patents

電気中継部構造およびその形成方法

Info

Publication number
JPH04229627A
JPH04229627A JP3099303A JP9930391A JPH04229627A JP H04229627 A JPH04229627 A JP H04229627A JP 3099303 A JP3099303 A JP 3099303A JP 9930391 A JP9930391 A JP 9930391A JP H04229627 A JPH04229627 A JP H04229627A
Authority
JP
Japan
Prior art keywords
layer
mask
relay
dielectric
conductive material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3099303A
Other languages
English (en)
Inventor
Philip A Trask
フィリップ・エー・トラスク
Gabriel G Bakhit
ガブリエル・ジー・バキート
Vincent A Pillai
ビンセント・エー・ピライ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH04229627A publication Critical patent/JPH04229627A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は一般に高密度多チップ相
互接続基体、特にこのような基体の導電平面の間におけ
る中継部の形成およびその結果的な構造に関する。
【０００２】
【従来の技術】マイクロ電子技術の複雑化がより小さく
、迅速で密集した電子回路の発達に拍車をかけている。 これは結果的に高密度多チップ相互接続（ＨＤＭＩ）技
術を発達させている。ＨＤＭＩ基体は、シリコンまたは
セラミックベースのキャリアウェハ上に製造されたポリ
イミド誘電体層によって分離された薄いフィルム導電パ
ターンの多層のシステムである。ＨＤＭＩ基体は、最新
の集積回路上で非常に多数の信号入力および出力を適合
させる必要がある。基体の相互接続は短く、かつ最小の
遅延、歪みおよび混信により高速信号を伝播するように
電気特性を完全に制御しなければならない。多層化され
たＨＤＭＩ基体における内部の層の間の接続は、誘電体
のいずれかの側上の導電層を接続するように中間の誘電
体層を通って延在する“中継部”によって形成される。
【０００３】ＨＤＭＩ基体において中継部を形成するた
めに現在使用される２つの処理方法は、フォトレジスト
めっきマスク中の開口を通ってめっき金属によって中継
部を形成するめっき処理、および中継部が誘電体層中に
孔をエッチングし、中継部上およびその中の金属相互接
続をスパッタすることによって形成されるエッチング処
理である。
【０００４】
【発明が解決しようとする課題】中継部はそれらの特性
を最適化するためにある特性を有していることが理想的
である。第１に、中継部壁上の付着された金属は広い温
度範囲にわたる低いインピーダンス接続を保証するため
に薄くされた、或は空隙の領域を持たないほぼ均一の厚
さでなければならない。また垂直に積層された中継部を
製造できることが望ましい。多層化されたＨＤＭＩ基体
において、上部集積回路の結合パッド層から信号用また
は電力用平面および接地平面への電気路は一連の中継部
を通っている。互いに垂直に整列させて多数の中継部を
積層する能力は中継部によって占有される“実評価”を
最小にし、ＩＣ素子の密集したパッキングを可能にする
。
【０００５】残念ながら、従来の方法はいずれもこれら
の両条件を満足させない。めっきタイプの柱状体製造に
おいて、垂直柱状体は接着めっき処理が結果的に層から
層に連続して形成されることができる円筒形の中継部柱
状体を生成するため中継部として形成され、垂直に積層
される多数中継部と適合する。しかしながら、めっきは
特にポリイミドと共に使用されたときに別の欠点を有す
る。金属鍍金に対するポリイミドの接着性はめっきが湿
式処理であり、ポリイミドが本質的に吸湿性であるため
妥協的なものとなる。このため乾式処理が好ましい。め
っきされた柱状体では、柱状体の高さおよびめっきの均
一性を制御することは困難である。さらに、次の金属層
が接触することができるように中継部の上部を露出する
ために誘電体をエッチングまたは機械的研磨することに
よって構造を平坦にする必要がある。
【０００６】エッチングによる中継部処理は中継部の位
置を設定するために二酸化シリコンその他の硬い非浸食
性エッチンングマスクを使用する。これは結果的に水平
ではなくかなり垂直な中継部プロフィールを生成する。 このような中継部の内壁に導電コーティングをスパッタ
しすることは困難であり、また金属は厳密にしく薄くさ
れ、スポット中で完全に開口状態であることができたと
しても、広い温度範囲にわたってその信頼性および耐久
性に関して中継部を不完全または少なくとも疑わしいも
のにする。
【０００７】エッチング処理の別の欠点は、２層以上に
垂直に積層された中継部を形成できないことである。あ
る導電性の平面から他のものに電気信号を通過させるこ
とは典型的に中継部をずらせ、または階段状にすること
によって達成される。１つのポリイミド層を通る中継部
は、最初のものから横方向にずれている別の中継部に接
触させる下方の導電層の金属上で終端する。その結果、
付加的な回路ルート領域がずれて配置された中継部を適
合させるために必要である。この制限は、ルート層およ
び対応したずれて配置された中継部の数が増加したとき
にさらに厳しくなる。
【０００８】本発明は均一で信頼性の高い金属コーティ
ングを適合させることができ、また垂直に整列された積
層体に容易に適用される新しい中継部構造およびその製
造方法を提供するものである。
【０００９】
【課題を解決するための手段】これらの目的は、本発明
によって結果的に水平に対して約４５°以下、好ましく
は水平に対して約３０°乃至４５°のテーパー角度を有
する中継部を提供する特有の製造処理により実現される
。このテーパーの程度により均一の厚さの金属コーティ
ングが中継部壁に対して容易に付着され、多数の中継部
の垂直な積重ねに適合するように十分な露出領域が生成
される。
【００１０】このような中継部は、基体の導電層上に重
ねられた誘電体層上に横方向に浸食可能なマスク、好ま
しくはフォトレジストを最初に設けることによって形成
される。窓は所望の中継部位置でマスク中に形成される
。下の誘電体層のマスク材料および露出部分は、好まし
くは反応性イオンエッチングによってによって同時に浸
食される。マスクはエッチングが連続し、したがって窓
を拡大するため中継部から横方向に開口を拡大し、結果
として誘電体を通るテーパーを有する中継部が生じる。 テーパーの程度はマスクおよび誘電体に対して選択され
た材料、エッチング条件および最初の窓テーパーによっ
て決定される。その結果、所望のテーパー程度を有する
ように容易に制御されることができるほぼボール形状の
中継部が得られる。
【００１１】堅い二酸化シリコンマスクではなく浸食性
フォトレジストマスクを使用することにより従来の製造
技術に関して生じなかった別の問題が発生する。フォト
レジストの欠陥部は、エッチング処理が進行すると誘電
体層において複製的に生じることができ、結果的に厳し
い場合には両側上で導電層を短絡することができる誘電
体中のピンホール欠陥になる。この問題は、中継部に対
して横方向の領域において誘電体層と浸食マスクとの間
にアルミニウムまたは銅等の非浸食マスクを設けること
によって解決される。非浸食マスクはフォトレジストか
ら下の誘電体への欠陥の伝達を阻止し、中継部が誘電体
上に付着された後であるが、第２の導電層が誘電体上に
付着される前に残りのフォトレジストと共に完全に除去
される。非腐食マスクは最初に中継部形成処理を妨害さ
せないように中継部を包囲し、少なくとも最終的な浸食
領域と同じ程大きい窓を有する。第２の導電層が付着さ
れた後、この層は複製欠陥から保護された誘電体の部分
を覆う導電層から中継部を絶縁するために投影リソグラ
フによってパターン化される。
【００１２】本発明のこれらおよび別の特徴および利点
は、以下の詳細な説明および添付図面から当業者に明ら
かになるであろう。
【００１３】
【実施例】図１の（ａ）乃至（ｄ）および図２の（ａ）
乃至（ｄ）は新しいＨＤＭＩ構造の好ましい製造方法を
示す。最初に図１の（ａ）を参照すると、基体ウェハ（
典型的にシリコン）２は最初に表面の不均一さを取除く
ためにポリイミド誘電体の層４（典型的に約１０ミクロ
ンの厚さ）により平坦にされる。完成された構造用の接
地平面を形成する導電層６は標準的なフォトリソグラフ
技術によりスパッタされパターン化される。導電層６は
金属からなり、典型的に約５ミクロンの厚さである。典
型的に約１０ミクロンの厚さのポリイミドの別の誘電体
層８がパターン化された接地金属層６上に設けられてい
る。
【００１４】この時点までその構造は通常のものである
。しかしながら、次のステップにおいて、薄いマスクさ
れた層１０が上部誘電体層８の上部でスパッタされる。 マスク層１０の重要な特性は、それが後続する反応性イ
オンエッチング工程で非浸食性であり、製造中の後の段
階で重畳したフォトレジストから誘電体層８へのランダ
ムピンホール欠陥の複製または伝達を阻止することであ
る。マスク層１０はアルミニウムまたは銅等の金属から
形成されることが好ましく、その厚さは約１／２ミクロ
ンにすることができる。
【００１５】フォトレジスト１２の薄い層はマスク１０
上に形成される。窓１４は誘電体層８を通る中継部の意
図された位置の上方のフォトレジストに形成される。窓
１４はガラスマスク（示されていない）、マスクされて
いないフォトレジストの露光およびそれに続く窓領域か
らのフォトレジストの除去によりフォトリソグラフ的に
形成されることができる。窓は少なくとも最終的な中継
部の領域と同様に大きい領域を含まなければならない。
【００１６】図１の（ｂ）に示された次のステップにお
いて、開口１６がエッチングマスクとしてレジスト層１
２を使用して非浸食マスク１０にエッチングされ、その
後レジスト層は除去される。典型的に約３０ミクロンの
厚さのフォトレジスト１８の厚い層はパターン化された
非浸食マスクの上部に設けられる（図１のｃ）。金属マ
スク１０とは異なり、フォトレジスト層１８は、反応性
イオンエッチングによって選択的に除去されることがで
きるため“浸食マスク”であると考えられる。
【００１７】それから所望の中継部の下端に対応した開
口２２を持つガラスマスク２０がフォトレジスト層１８
上に位置され、開口２２の下のフォトレジストは露光さ
れる。ガラスマスク２０における開口２２の直径は、非
浸食マスク１０における窓１６の直径より著しく小さい
ことに留意しなければならない。
【００１８】図２の（ａ）を参照すると、テーパーを有
する開口が前にパターン化されたフォトレジストを現像
することによってフォトレジスト層１８中に形成される
。 テーパー角度は現像液の規定、並びに期間、温度および
現像ステップの間存在する紫外線の量の適切な選択によ
り通常の方法で設定されることができる。次に中継部開
口２６は、従来の湿式めっき処理により生じたポリイミ
ド／金属接着問題を防止する良く知られた乾式処理であ
る反応性イオンエッチングによってポリイミド誘電体層
８に形成される。
【００１９】エッチング処理は誘電材料を垂直に除去す
るとき、それはまた窓２４から横方向にフオトレジスト
を浸食する。この目的に適切なフォトレジストは、Ｈｏ
ｅｓｃｈｔ社またはＳｈｉｐｐｌｅｙ　Ｉｎｃ．　によ
るＡＺ４６２０またはＡＺ４９０３である。誘電体の付
加的な部分は、フォトレジストが中継部領域から徐々に
減少するようにエッチングのために露出される。結果的
に、中継部開口２６はその下端で小さい直径を有し、フ
ォトレジスト窓２４を通して最初に露出された誘電体領
域に対応し、上面に向かって徐々に増加している直径を
持つ。
【００２０】反応性イオンエッチング処理は、中継部開
口２６に対して所望のテーパー角度を設定するために制
御されることができる。制御パラメータは気体内容、プ
ラズマエネルギ、圧力、バイアス電圧、エッチング処理
の期間、フォトレジスト窓２４の最初のテーパー、並び
に選択された特定の誘電体およびフォトレジスト材料で
ある。フォトレジストは一般にポリイミドより速い速度
、典型的には３：１の比でエッチングされる。したがっ
て、フォトレジストマスク１８は中継部開口２６が誘電
体層を完全に貫通してエッチングされたときに、マスク
は依然として残っているようにポリイミド誘電体層８よ
り著しく厚くなければならない。Ｄｕｐｏｎｔ　Ｄｅ　
Ｎｅｍｏｕｒｓ　　Ｍｏｄｅｌ　２６１１　ポリイミド
は上記されたフォトレジストと共同して使用するのに適
切である。
【００２１】中継部開口２６が完成された後、残りのフ
ォトレジスト１８はストリッパー溶液によって除去され
る。 非浸食マスク１０もまたこのステップで好ましくはリン
酸溶液中でのエッチングによって除去される。その代り
として、非浸食マスク１０は、これが後続する金属化パ
ターンに適合した場合その位置に残される。その結果、
下に位置する導電性の接地面６の一部を露出するように
ポリイミド誘電体層８を通って延在するテーパーを有す
る中継部２６を備えた部分的に完成されたＨＤＭＩ構造
が生成される（図２のｃ）。本発明によると、中継部テ
ーパーに対する制御パラメータは、中継部が導電層６の
平面に対して４５°を越えない角度のテーパーを有する
ように選択される。この角度範囲内において中継部上に
スパッタされた金属層がほぼ均一な厚さを実現し、した
がって不均一な厚さ問題を解決し、従来のエッチングに
よる中継部処理により生じた問題を解決することが発見
された。 中継部テーパー角度は任意に小さく形成されることがで
きるが、結果的に約１５°より小さい角度では対応した
特性の改善がなく過度に大きい領域を占有する中継部を
形成する。ほぼ１５°乃至４５°の範囲内のテーパー角
度はほぼ均一の厚さを持つ金属化を許容する。３０°乃
至４５°の角度範囲は中継部によって占有される領域を
最小にし、一方実質的に均一な金属層を実現するので最
適であると考えられる。
【００２２】最後の製造処理ステップにおいて、導電金
属層２８はポリイミド誘電体層８上でスパッタされる（
図２のｄ）。金属層２８は、中継部を介して露出された
金属接地面６に接触するように中継部開口の両側に延在
する。典型的に電源用または信号平面用として機能する
金属層２８は、非浸蝕マスク１０によって予め保護され
たポリイミド誘電体層８の少なくとも一部から中継部金
属層を絶縁するようにフォトリソグラフ的にパターン化
される。これは非浸蝕マスク１０によってピンホール欠
陥から予め保護された誘電体層の残りのものから中継部
を直接包囲する誘電体中の全てのピンホール欠陥を効果
的に分離する。フォトリソグラフマスク（示されていな
い）から少なくとも数フィートだけ分離された光源から
の投影フォトリソグラフは、近接したプリンタはピンホ
ール欠陥を生成することができるため上部金属層２８を
パターン化するために使用される。
【００２３】図３の（ａ）乃至（ｃ）は、さらに詳細に
中継部２６のエッチングを説明するために図２の（ｂ）
を拡大して示したものである。図３の（ａ）は、ポリイ
ミド誘電体層８の反応性イオンエッチングが開始する直
前の状態を示す。フォトレジスト層１８の窓２４は下の
誘電体層８の比較的小さい部分を露出し、この露出され
た部分は完成した中継部の下部の直径に対応する。
【００２４】図３の（ｂ）は、誘電体層８がその工程の
約１／３エッチングされたときの状態を示す。同時にポ
リイミドは垂直方向にエッチングされ、フォトレジスト
１８もまたエッチングされ、その厚さを減少させ、符号
２４ａ　で示された位置に中継部窓を横方向に浸蝕する
。したがって、ポリイミド中の中継部領域は符号３０ａ
　で示された位置に拡大する。部分的に形成された中継
部開口は最長の時間期間の間反応性イオンエッチングに
さらされた初めに露出された領域３０において最も深く
、それがフォトレジストの減少されたエッジに近づくに
したがって領域３０ａ　に徐々に近付く。
【００２５】中継部開口は、エッチングが進むにしたが
って徐々に深く広くなる。完成した中継部の約２／３に
おける状態は図３の（ｃ）に示されている。この時点で
フォトレジスト層１８はさらに薄くされ、その中継部窓
はさらに符号２４ｂ　で示された位置に広げられる。ポ
リイミドにおける中継部開口は符号３０ｂ　で示された
領域に拡大する。中継部開口は下に位置する導電層６が
領域３０を通して露出され、エッチングが停止されるま
で深くなり、かつ横方向に拡大し続ける。結果として、
上記で論じられるように次の金属層のほぼ均一な厚さを
可能にするように十分なテーパー度で設けられることが
できるポリイミドを通してほぼボール形状の中継部が生
成される。
【００２６】上記のポリイミドおよびフォトレジスト材
料を使用した一例において、水平に対してほぼ３０°の
テーパーがＤｒｙｔｅｋ　社の　３８４反応性イオンエ
ッチングシステムにおいて以下のエッチングパラメータ
により得られる。
【００２７】 ＳＦ６　に対するＯ２　の割合：　５００／３０圧力　
　　　　　　　　　　　　　　　　　　　：１１５０ｍ
トル期間　　　　　　　　　　　　　　　　　　　　：
８分パワー　　　　　　　　　　　　　　　　　　：７
００　ワットバイアス　　　　　　　　　　　　　　　
　：０ボルト　　図４は完成した中継部の平面図である
。図面は断面図ではないが、上部金属層２８は明瞭にす
るために斜線で示されている。金属層の内部部分２８ａ
　は上記で論じられたように投影フォトレジストによっ
て形成されたギャップによって金属層の外部２８ｂ　か
ら間隔を隔てられ絶縁されている。通常前のステップで
除去されている非浸蝕マスク１０の境界は破線で示され
ている。
【００２８】図５において、垂直に整列した中継部の積
層状態に対する本発明の適応性が示されている。第１の
導電層６はポリイミド誘電体層８を支持し、第２の金属
層２８は上記のようにして形成された中継部２６を通っ
て下部の導電層６と接触している。次に、第２のポリイ
ミド層８ａ　は金属層２８上に位置し、第２の中継部２
６ａ　は上記と本質的に同じ処理によって下に位置する
中継部２６と整列してポリイミド層８ａ　において開口
しており、別の金属層２８ａ　が下に位置する金属層２
８と接触するようにポリイミド誘電体層８ａ　上および
中継部２６ａ　にスパッタされる。さらに２８ｂ　およ
び８ｂ　のような付加的なポリイミドおよび金属層が同
様にして形成されることができる。付加的な金属層は、
下に位置する中継部と垂直に整列している対応した中継
部２６ｂ　を通って下に位置する金属層と電気的に接触
している。それぞれ後続した中継部のテーパー角度は直
ぐ前の中継部より少し大きいため、垂直に積層されるこ
とができる層数は制限されるが、本発明がかなり多数の
垂直に積層された中継部を提供し、中継部相互接続に要
求される領域を対応的に節約することができる。
【００２９】図６の（ａ）、（ｂ）、図７の（ａ）およ
び（ｂ）は非浸蝕マスク１０の機能を示す。図６の（ａ
）において、図２の（ｂ）に対応しているが、金属マス
ク１０がない中継部製造の中間段階が示されている。ピ
ンホール欠陥３２がしばしばフォトレジストマスク１８
中で生じ、反応性イオンエッチング処理中にこれらの欠
陥は下に位置するポリイミド誘電体層８に伝達または複
製する。図６の（ｂ）を示した結果から、ポリイミド層
８において複製されたピンホール欠陥３２ａ　が下部接
地金属層６に上部パワー平面金属層２８を短絡し、した
がって回路のこの部分の機能を実効的に破壊する可能性
がある。
【００３０】図７の（ａ）に示されたように非浸蝕マス
ク１０が使用された場合、フォトレジスト中のピンホー
ル欠陥３２は下に位置するポリイミド誘電体層８に伝達
することを妨げられる。その結果、図７の（ｂ）におけ
る完成された構造はピンホール欠陥のない誘電体層８に
よって分離されたその電源用平面および接地平面金属層
２８および６を有し、それによって中継部接続に横方向
の領域において２つの平面を互いに絶縁する。
【００３１】ピンホール欠陥に類似したものは基体の寸
法およびその関連した電源用および接地平面が増加する
にしたがって増加する。非浸蝕マスク１０は１０ｃｍ平
方以上の基体を形成するために必要であり、それより小
さい基体においても収率を高めることができる。
【００３２】本発明の実施例が示され図示されているが
、当業者は種々の変形および別の実施例を認識するであ
ろう。このような変形および別の実施例は添付された特
許請求の範囲において限定されている本発明の技術的範
囲を逸脱することなく実現されることができる。
【図面の簡単な説明】
【図１】本発明によるＨＤＭＩ中継部の製造の連続する
工程を示す断面図。
【図２】本発明によるＨＤＭＩ中継部の製造の連続する
工程を示す断面図。
【図３】誘電体層を通る連続的な中継部のエッチングを
示し、図２の（ｂ）に示された単一工程に対応する断面
図。
【図４】本発明による完成した中継部の平面図。
【図５】本発明による複数の積層された中継部を示す断
面図。
【図６】本発明において浸食マスクを使用した結果生じ
る誘電欠陥問題を示す断面図。
【図７】下に位置する非浸食マスクの使用による誘電欠
陥問題の解決方法を示す断面図。

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】　　第１の材料の層が第２の材料の層の上
    に重ねられ、この第１の材料の層を通して中継部が形成
    される中継部の形成方法において、所望の中継部位置上
    において窓を持つ横方向に浸食性マスクを前記第１の層
    上に形成し、前記窓を拡大するように前記窓の周囲のマ
    スク材料を横方向に浸食し、同時に前記窓を通して露出
    される前記第１の層から材料を浸食し、前記第１の層の
    浸食された部分が前記マスクの横方向に浸食された部分
    の下に位置する領域中にテーパーを有し、テーパー角度
    は前記マスクおよび第１の層に対して選択された材料、
    浸食条件および最初の窓のテーパーによって決定され、
    前記第１の層は誘電体で構成され、前記第２の層は導体
    で構成され、前記中継部に対して横方向の領域における
    前記誘電体層と前記浸食性マスクとの間に中継部用の開
    口を有する非浸食性マスクを形成し、前記中継部が形成
    された後に前記非浸食性マスクおよび浸食性マスクの残
    りの部分を除去し、前記非浸食性マスクが除去された領
    域の少なくとも一部分上の前記誘電体層にわたって別の
    導電層を形成し、前記非浸食性マスクが前記浸食ステッ
    プ中に浸食性マスクから誘電体層へ欠陥が複製されるの
    を阻止することを特徴とする第２の材料の層上の第１の
    材料の層を通って中継部を形成する方法。
  2. 【請求項２】　　前記中継部のテーパー角度は第２の材
    料の層の平面に対してほぼ１５°乃至４５°である請求
    項１記載の方法。
  3. 【請求項３】　　前記非浸食性マスクは中継部の最後の
    浸食領域より大きい中継部を包囲する窓を含んでいる請
    求項１記載の方法。
  4. 【請求項４】　　前記非浸食性マスクは金属から形成さ
    れる請求項１記載の方法。
  5. 【請求項５】　　前記第２の導電層は前記中継部に延在
    し、その壁を被覆し、さらに前記非浸食性マスクが除去
    された前記領域の少なくとも一部分に重なる第２の導電
    層の少なくとも一部分から前記中継部を電気的に絶縁す
    るように投影リソグラフによって前記第２の層をパター
    ン化するステップを含む請求項１記載の方法。
  6. 【請求項６】　　第１の導電材料の層と、前記第１の導
    電材料の層を重ねる第１の誘電材料の層と、導電材料の
    第１の層の平面に対して約４５°以下の角度のテーパー
    を有する壁を具備する前記誘電材料の層を通る第１の中
    継部開口と、前記中継部のテーパーを有する壁上に延在
    し、導電材料の前記第１の層と前記誘電体層の上側を相
    互接続し、前記中継部のテーパーを有する壁に沿ってほ
    ぼ均一な厚さを有する導電材料の第２の層とを具備して
    いる相互接続構造。
  7. 【請求項７】　　前記中継部のテーパーを有する壁は導
    電材料の前記第１の層の平面に対してほぼ１５°乃至４
    ５°の範囲内の角度のテーパーを有する請求項６記載の
    構造。
  8. 【請求項８】　　前記中継部は、ほぼボール形状のプロ
    フィールを有している請求項６記載の構造。
  9. 【請求項９】　　導電材料の前記第２の層を覆い、前記
    第１の中継部中に少なくとも部分的に延在している誘電
    材料の第２の層と、前記第１の中継部開口と整列して誘
    電材料の前記第２の層を貫通し、導電材料の第１の層の
    平面に対して約４５°以下の角度のテーパーを有する壁
    を具備する第２の中継部開口と、この第２の中継部開口
    のテーパーを有する壁を覆って延在して導電材料の前記
    第２の層と前記第２の誘電体層の上側を電気的に接続す
    る導電材料の第３の層とを具備し、導電材料の前記第３
    の層は前記第２の中継部のテーパーを有する壁に沿って
    ほぼ均一の厚さを有している請求項６記載の構造。
  10. 【請求項１０】　　導電材料の層と、導電材料の前記層
    の上に重ねられた誘電材料の層と、誘電材料の前記層の
    上に重ねられたフォトレジストの層と、中継部の意図さ
    れた領域において前記誘電材料の一部を露出する前記フ
    ォトレジスト中のテーパーを有する窓であって窓を通し
    て露出された誘電材料の部分が意図された完成した中継
    部領域より小さい窓と、意図された完成した中継部領域
    に対して横方向の前記フォトレジスト層と誘電材料の前
    記層との間に配置された耐エッチング性マスクであって
    、フォトレジストがエッチングされたとき、フォトレジ
    ストから誘電体層へ欠陥が複製的に生成されることを阻
    止する材料から選択された耐エッチング性マスクとを具
    備している中継部を製造する中間段階の電気回路構造。
JP3099303A 1990-04-27 1991-04-30 電気中継部構造およびその形成方法 Pending JPH04229627A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/515,813 US5034091A (en) 1990-04-27 1990-04-27 Method of forming an electrical via structure
US515813 1995-08-16

Publications (1)

Publication Number Publication Date
JPH04229627A true JPH04229627A (ja) 1992-08-19

Family

ID=24052850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3099303A Pending JPH04229627A (ja) 1990-04-27 1991-04-30 電気中継部構造およびその形成方法

Country Status (5)

Country Link
US (1) US5034091A (ja)
EP (1) EP0454384A3 (ja)
JP (1) JPH04229627A (ja)
KR (1) KR940008772B1 (ja)
TW (1) TW199234B (ja)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5531020A (en) * 1989-11-14 1996-07-02 Poly Flex Circuits, Inc. Method of making subsurface electronic circuits
US5180689A (en) * 1991-09-10 1993-01-19 Taiwan Semiconductor Manufacturing Company Tapered opening sidewall with multi-step etching process
JP3161040B2 (ja) * 1992-06-16 2001-04-25 ソニー株式会社 半導体装置の製造方法
US5633122A (en) * 1993-08-16 1997-05-27 Micron Technology, Inc. Test fixture and method for producing a test fixture for testing unpackaged semiconductor die
JP2951215B2 (ja) * 1993-09-10 1999-09-20 レイセオン・カンパニー 位相マスクレーザによる微細なパターンの電子相互接続構造の製造方法
US5474956A (en) * 1995-03-14 1995-12-12 Hughes Aircraft Company Method of fabricating metallized substrates using an organic etch block layer
US5770884A (en) * 1995-06-30 1998-06-23 International Business Machines Corporation Very dense integrated circuit package
US5737152A (en) * 1995-10-27 1998-04-07 Quantum Corporation Suspension with multi-layered integrated conductor trace array for optimized electrical parameters
US5916733A (en) * 1995-12-11 1999-06-29 Kabushiki Kaisha Toshiba Method of fabricating a semiconductor device
JPH09306901A (ja) * 1996-05-17 1997-11-28 Nec Corp 半導体装置の製造方法
US5995328A (en) * 1996-10-03 1999-11-30 Quantum Corporation Multi-layered integrated conductor trace array interconnect structure having optimized electrical parameters
US5814885A (en) * 1997-04-28 1998-09-29 International Business Machines Corporation Very dense integrated circuit package
US6087199A (en) * 1998-02-04 2000-07-11 International Business Machines Corporation Method for fabricating a very dense chip package
US5998868A (en) * 1998-02-04 1999-12-07 International Business Machines Corporation Very dense chip package
US6025638A (en) * 1998-06-01 2000-02-15 International Business Machines Corporation Structure for precision multichip assembly
US6232235B1 (en) * 1998-06-03 2001-05-15 Motorola, Inc. Method of forming a semiconductor device
US6066513A (en) * 1998-10-02 2000-05-23 International Business Machines Corporation Process for precise multichip integration and product thereof
US6274291B1 (en) 1998-11-18 2001-08-14 International Business Machines Corporation Method of reducing defects in I/C card and resulting card
JP2000286549A (ja) 1999-03-24 2000-10-13 Fujitsu Ltd バイアコネクションを備えた基板の製造方法
US6333553B1 (en) 1999-05-21 2001-12-25 International Business Machines Corporation Wafer thickness compensation for interchip planarity
JP3387478B2 (ja) * 1999-06-30 2003-03-17 セイコーエプソン株式会社 半導体装置およびその製造方法
JP3973340B2 (ja) * 1999-10-05 2007-09-12 Ｎｅｃエレクトロニクス株式会社 半導体装置、配線基板、及び、それらの製造方法
JP2001267747A (ja) * 2000-03-22 2001-09-28 Nitto Denko Corp 多層回路基板の製造方法
US6627998B1 (en) * 2000-07-27 2003-09-30 International Business Machines Corporation Wafer scale thin film package
US6734369B1 (en) * 2000-08-31 2004-05-11 International Business Machines Corporation Surface laminar circuit board having pad disposed within a through hole
US6629367B2 (en) 2000-12-06 2003-10-07 Motorola, Inc. Electrically isolated via in a multilayer ceramic package
JP2002251793A (ja) * 2001-02-21 2002-09-06 Sony Corp 光記録媒体原盤の作製方法
JP2002353195A (ja) * 2001-05-23 2002-12-06 Sony Corp 半導体装置の製造方法
GB2387026A (en) * 2002-03-28 2003-10-01 Zarlink Semiconductor Ltd Method of coating contact holes in MEMS and micro-machining applications
JP2004128063A (ja) * 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
US7276794B2 (en) * 2005-03-02 2007-10-02 Endevco Corporation Junction-isolated vias
US8762917B2 (en) 2012-01-13 2014-06-24 AWR Corporation Automatically modifying a circuit layout to perform electromagnetic simulation
US8813020B2 (en) 2012-01-13 2014-08-19 AWR Corporation Automatically modifying a circuit layout to perform electromagnetic simulation
US8772058B2 (en) * 2012-02-02 2014-07-08 Harris Corporation Method for making a redistributed wafer using transferrable redistribution layers
CN116013853B (zh) * 2023-03-27 2023-06-02 合肥晶合集成电路股份有限公司 互连结构的制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453863A (en) * 1977-10-05 1979-04-27 Sanyo Electric Co Ltd Forming method of insulation films
JPS60136338A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3986912A (en) * 1975-09-04 1976-10-19 International Business Machines Corporation Process for controlling the wall inclination of a plasma etched via hole
US4386116A (en) * 1981-12-24 1983-05-31 International Business Machines Corporation Process for making multilayer integrated circuit substrate
DE3215410A1 (de) * 1982-04-24 1983-10-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht
US4461672A (en) * 1982-11-18 1984-07-24 Texas Instruments, Inc. Process for etching tapered vias in silicon dioxide
US4426249A (en) * 1983-06-30 1984-01-17 Rca Corporation Composition and thickness variation in dielectric layers
US4484978A (en) * 1983-09-23 1984-11-27 Fairchild Camera & Instrument Corp. Etching method
US4645562A (en) * 1985-04-29 1987-02-24 Hughes Aircraft Company Double layer photoresist technique for side-wall profile control in plasma etching processes
US4631248A (en) * 1985-06-21 1986-12-23 Lsi Logic Corporation Method for forming an electrical contact in an integrated circuit
IT1200785B (it) * 1985-10-14 1989-01-27 Sgs Microelettronica Spa Migliorato procedimento di attaco in plasma (rie) per realizzare contatti metallo-semiconduttore di tipo ohmico
EP0286708B1 (de) * 1987-04-16 1992-01-22 International Business Machines Corporation Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453863A (en) * 1977-10-05 1979-04-27 Sanyo Electric Co Ltd Forming method of insulation films
JPS60136338A (ja) * 1983-12-26 1985-07-19 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
EP0454384A3 (en) 1992-03-18
US5034091A (en) 1991-07-23
KR940008772B1 (ko) 1994-09-26
EP0454384A2 (en) 1991-10-30
TW199234B (ja) 1993-02-01

Similar Documents

Publication Publication Date Title
JPH04229627A (ja) 電気中継部構造およびその形成方法
US4470874A (en) Planarization of multi-level interconnected metallization system
JPH0360055A (ja) 集積回路の製造方法
JPH0834772B2 (ja) 半導体素子の製造方法
EP0370935B1 (en) Method of forming conductive lines and studs
US5109267A (en) Method for producing an integrated circuit structure with a dense multilayer metallization pattern
JPH09129733A (ja) 自己整合メタラジ
US5223084A (en) Simultaneous dielectric planarization and contact hole etching
JP3055176B2 (ja) 絶縁層上にメタライゼーション層を設け同一マスクを使用して貫通孔を開ける方法
KR20010046324A (ko) 반도체 소자의 접촉부 형성 방법
KR100278995B1 (ko) 반도체장치의 비어홀 형성방법
JPH0570301B2 (ja)
JPH098007A (ja) 絶縁膜の平坦化方法
KR100523605B1 (ko) 반도체 소자의 커패시터 형성 방법
JP2001148423A (ja) 半導体装置の製造方法
JPH0856024A (ja) 集積回路の製造方法
JPH0722395A (ja) 半導体装置の製造方法
JPH0435048A (ja) 半導体装置の多層配線形成方法
JPH05243217A (ja) 半導体装置の製造方法
JPH0685068A (ja) 半導体装置の製造方法
JPH0212827A (ja) 半導体装置の製造方法
JPH07142776A (ja) パターンの形成方法
JPH05315459A (ja) 半導体装置の製造方法
JPH04102321A (ja) 半導体装置の製造方法
JPS59204257A (ja) 多層配線構造の形成方法