JPH04102321A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04102321A
JPH04102321A JP22029390A JP22029390A JPH04102321A JP H04102321 A JPH04102321 A JP H04102321A JP 22029390 A JP22029390 A JP 22029390A JP 22029390 A JP22029390 A JP 22029390A JP H04102321 A JPH04102321 A JP H04102321A
Authority
JP
Japan
Prior art keywords
hole
insulating film
etching
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP22029390A
Other languages
English (en)
Inventor
Shinji Sugaya
慎二 菅谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP22029390A priority Critical patent/JPH04102321A/ja
Publication of JPH04102321A publication Critical patent/JPH04102321A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概 要〕 半導体装置の製造方法、特に多層配線の形成工程におい
て、層間接続用のテーパ状スルーホール形成方法の改良
に関し、 不活性ガスのプラズマによるスパッタエツチングによっ
てスルーホールをテーパ状に加工する工程を有するテー
パ状スルーホールの形成方法において、堆積物のない良
好なコンタクト面か得られる方法を提供することを目的
とし、 下部導電性基体上の層間絶縁膜に、該層間絶縁膜上に形
成される上部導電性基体と該下部導電性基体との層間接
続を行うスルーホールを形成するに際して、下部導電性
基体上を覆う層間絶縁膜に、異方性ドライエツチング手
段により該下部導電性基体面を底部に表出するスルーホ
ールを形成する工程と、次いで、該スルーホール底部に
表出する該下部導電性基体面を該導電性基体とエツチン
グの選択性を有する化合物層化する工程と、次いで、該
眉間絶縁膜の表面を不活性ガスのプラズマを用いてスパ
ッタエツチングし、該スルーホールの側壁面を斜面状に
形成する工程と、次いで、該スルーホール底部に表出す
る該化合物層をエツチング除去して該スルーホールの底
部に下部導電性基体面を直に表出せしめる工程を含み構
成される。
〔産業上の利用分野〕
本発明は半導体装置の製造方法、特に多層配線の形成工
程における、層間接続用のテーパ形状スルーホール形成
方法の改良に関する。
近年の半導体装置の高密度・高集積化に伴って、半導体
装置内部の各種パターンの微細化が進行しており、それ
に伴って多層配線構造における層間接続用のスルーホー
ルのコンタクト面積も、同様に微細化せざるを得なくな
ってきている。
そのため、スルーホール上に形成される上層配線層のカ
バレッジ性を高めて配線金属のマイクレージョン等に起
因する上層配線の断線を防止するためには、スルーホー
ルの上部開口部を斜面状に広げてアスペクト比を減少せ
しめたテーパ状のスルーホールを用いることが有効であ
る。
そこで、テーパ状スルーホールの形成手段として、基板
面にほぼ垂直な側壁面を有するスルーホール形成後、こ
のスルーホールの開口部を、不活性ガスのプラズマによ
るスパッタ性のエツチングにより面取りする方法が提案
されているか、この方法には、コンタクト面への再堆積
物の付着によるコンタクト特性劣化の問題があり、改善
か望まれている。
〔従来の技術〕
テーパ状スルーホールは、従来、第2図(a)に示すよ
うに、先ず下層配線53形成面上を覆う層間絶縁膜54
に、図示しないレジスト膜をマスクにし反応性イオンエ
ツチングにより、基板面に対してほぼ垂直な側壁面を有
するスルーホール55を形成する。(51は半導体基板
、52は下層絶縁膜)次いで、第2図(b)に示すよう
に、不活性ガス例えばアルゴン(Ar)のプラズマ中に
おいて、励起されたAr粒子(Ar” )によって層間
絶縁膜54の表面をスパッタエツチングする。
このスパッタエツチングのエツチングレートは、基板面
に対し45度方向のエツチング角度において最も大きな
値になり、90度方向及び基板面に沿う方向では殆と0
になる。
従って、第2図(C)に示すように、スルーホール55
の開口部の角が45度の角度を持って優先的に削られ、
この開口部にほぼ45度のテーパ部56か形成される。
そして上記スパッタエツチングにより削り取られた絶縁
膜はスルーホール55の側壁の上記テーパ部56の下部
に斜面状に再堆積するので(153は再堆積絶縁膜)、
スルーホール55全体かテーパ形状に形成される。(5
5Tはテーパ状スルーホール) そして、従来のテーバ状スルーホール55Tの形成工程
はここで終了しており、多層配線形成工程においては、
第2図(d)に示すように、上記テーパ状スルーホール
55T上に、直接上層配線57か形成されていた。
〔発明か解決しようとする課題〕
しかし上記従来の方法によると、第2図(C)に示され
るように、スパッタエツチングの際の再堆積絶縁膜15
3の一部がスルーホール55Tの底部に表出する下層配
線52の表面にも部分的に薄く堆積するもの(153P
)があり、これか第2(d)に示すように、このスルー
ホール55T上に直ちに形成される上層配線57と下層
配線52との間に介在してそのコンタクト抵抗を増大さ
せ、配線の層間コンタクト不良の原因となることかあっ
た。
そのため従来の方法では、良好な上層配線のカバレッジ
は得られても、上記コンタクト抵抗の増大を考慮してス
ルーホールの大きさの縮小が制限されるという問題があ
った。
そこで本発明は、不活性ガスのプラズマによるスパッタ
エツチングによってスルーホールをテーパ状に加工する
工程を有するテーパ状スルーホールの形成方法において
、堆積物のない良好なコンタクト面が得られる方法を提
供することを目的とする。
〔課題を解決するための手段〕
上記課題は、下部導電性基体上の層間絶縁膜に、該層間
絶縁膜上に形成される上部導電性基体と該下部導電性基
体との層間接続を行うスルーホールを形成するに際して
、下部導電性基体上を覆う層間絶縁膜に、異方性ドライ
エツチング手段により該下部導電性基体面を底部に表出
するスルーホールを形成する工程と、次いで、該スルー
ホール底部に表出する該下部導電性基体面を該導電性基
体とエツチングの選択性を有する化合物層化する工程と
、次いで、該眉間絶縁膜の表面を不活性ガスのプラズマ
を用いてスパッタエツチングし、該スルーホールの側壁
面を斜面状に形成する工程と、次いで、該スルーホール
底部に表出する該化合物層をエツチング除去して該スル
ーホールの底部に下部導電性基体面を直に表出せしめる
工程を含む本発明による半導体装置の製造方法によって
解決される。
〔作 用〕
即ち本発明においては、スルーホールの不活性ガスのプ
ラズマを用いたスパッタエツチング処理によるテーパ形
成加工に先立って、スルーホール底部に表出する下層導
電性基体のコンタクト面に、例えば酸化膜等の導電性基
体の化合物層を形成しておき、上記テーパ形成加工に際
しコンタクト面に被着しようとする堆積物を上記化合物
層上に堆積させ、テーパ形成加工完了後、上記化合物層
をエツチング除去することによって前記コンタクト面に
被着しようとする堆積物をこの化合物膜で掬いとるよう
にして同時に除去する。
これによって、テーパ状スルーホールの底部に表出する
下層導電性基体のコンタクト面は堆積物のない清浄な面
となり、スルーホールが微細であっても良好なコンタク
ト特性を得ることか可能になる。
〔実施例〕
以下本発明の方法を、第1図(a)〜(e)に示す工程
断面図を参照し、一実施例により具体的に説明する。
第1図(a)参照 本発明の方法によりテーパ状スルーホールを有する多層
配線構造を形成するに際しては、通常通り、図示しない
半導体素子の形成された半導体基板1上の下層絶縁膜2
上に、例えば周知のAl−3iCu合金からなり、図示
されない半導体基板面の素子から導出された、厚さ70
00人程度0下層AL配線3(下層導電性基体)か形成
されてなる被加工基板上に、先ず、従来通り周知の平坦
化技術を含む化学気相成長工程を経て、例えば厚さ90
00人程度0SiO□膜からなる表面か平滑化された層
間絶縁膜4を形成し、次いで、従来通り通常のフォトプ
ロセスにより層間絶縁膜4上に形成した図示しないレジ
ストマスクの開孔を介し、反応性イオンエツチング(R
IE)処理により、層間絶縁膜4に下層AI配線3の上
面を選択的に表出し、基板面に対しほぼ垂直な側壁を有
する径0.8μm程度のスルーホール5を形成する。
第1図(b)参照 次いで、この被加工基板を温純水中に浸漬し、30分程
度煮沸する。(温水煮沸処理)この温水煮沸処理により
、スルーホール5の底部に表出する下層AI配線3のコ
ンタクト面には、厚さ数百人程度のAl酸化膜6か形成
される。
第1図(C)参照 次いで、上記被加工基板の層間絶縁膜4の表面を、通常
のりアクティブイオン二“ツチング装置等の平板電極型
プラズマエツチング装置内において、不活性ガス例えば
Arガスのプラズマにより励起されたArの荷電粒子(
Ar”)によりスパッタエツチングする。このスパッタ
エツチングの条件は、例えば次の如くである。
Ar  流量:        100 cc/min
圧力            0.ITorrRFパワ
ー(13,56MHz) :    700 W(〜4
W/an2) このスパッタエツチングにおけるエツチングレートは、
エツチング角度か基板面に対し45度の方向で500人
/ min程度の最大の値を示し、基板面に対し直角(
90度)方向及び平行方向ではエツチングレートか殆と
0に近づく。
そのため、上記スバッタエッチング工程においては、層
間絶縁膜4の上面と、前記スルーホール5底面のAt酸
化膜6は殆ど削られず、主としてスルーホール5の開口
部の角部が45度の方向に削られて、スルーホール5の
開口部にほぼ45度の斜面状側壁面7が形成される。
また、このスパッタエツチングによって削り取られた層
間絶縁膜4はスルーホール5の前記斜面状側壁面7の下
部の側壁面に再堆積絶縁膜104となって斜面状に再堆
積する。そして、前記斜面状側壁面7を有する開口部と
上記斜面状に側壁面に堆積する再堆積絶縁膜104とに
よって、このスルーホール5はテーパ状スルーホール5
Tとなる。
そして更に、再堆積膜104の一部は、薄い層となって
スルーホール5底部のAt酸化膜6上にも部分的に再堆
積する。
なお、前述のようにこのスパッタエツチングにおいて、
基板面に直角方向のエツチングレートは殆ど0であるの
で、層間絶縁膜4の厚さの目減りは殆どなく、また下層
AI配線3のコンタクト面上に存在する前記AI酸化膜
6の厚さも前記数百人程度の厚さでエツチング完了まて
充分に耐え得る。
第1図(d)参照 次いて上記基板面を弗素系のガス例えばCF4による周
知のRIE処理により全面エツチングし、スルーホール
5底部のAt酸化膜6を除去すると同時にこのAt酸化
膜6上に薄く堆積していた再堆積絶縁膜104をリフト
オフし、スルーホール5の底部に下層AI配線3の清浄
なコンタクト面を表出させる。なお、この全面エツチン
グで、層間絶縁膜4も多少目減りするが、層間絶縁膜4
の厚さかA1酸化膜6の厚さに比べて充分に厚いのて、
上記目減りにより層間ショート等の弊害は生じない。
以上で、本発明に係るテーパ状スルーホール5Tの形成
は完了する。
第1図(e)参照 次いで本発明に係る多層配線形成工程においては、上記
テーパ状スルーホール5Tを有する層間絶縁膜4上に通
常通リスバッタ法等により、厚さ7000人程度0例え
ば下層配線の材料と同じ配線材料であるAt−3i−C
u合金層を形成し、次いてこのAl−3i−Cu合金層
を通常のフォトリソグラフィによりパターニングして、
テーパ状スルーホール5T上に上記Al−3i−Cu合
金からなる上層At配線8を形成する。
上記実施例に示したように本発明の方法においては、不
活性ガスのプラズマによるスパッタエツチングによって
スルーホールをテーパ状に加工する際、予めスルーホー
ル底部に表出する下層配線のコンタクト面上に薄い配線
金属の酸化物等の化合物層を形成しておき、スパッタエ
ツチングに際しスルーホールの底面に堆積する再堆積絶
縁膜を上記化合物層上に堆積させ、スパッタエツチング
を終わった後、スルーホール底面の再堆積絶縁膜化合物
層のエツチング除去と共にリフトオフする。
従って1配化合物層のエツチング除去によってスルーホ
ールの底部に表出される下層配線のコンタクト面は清浄
な面となるのて、このコンタクト面を介して接続される
下層配線と上層配線とのコンタクト抵抗は充分に低い値
となる。
そのため、スルーホール径かりソグラフィの限界まで微
細化された際にも良好な配線の層間コンタクトか得られ
る。
なお、スルーホール底部に表出する下層配線面を化合物
化する手段は実施例に示した方法に限られるものではな
く、また化合物も酸化物に限られるものではない。
〔発明の効果〕
以上説明したように本発明によれば、フォトリソグラフ
ィの限界程度にスルーホールを微細化した際にも上層配
線層のカバレッジ性か良くその断線か防止され、且つコ
ンタクト抵抗の低い良好な配線の層間接続が得られる。
従って本発明は、半導体装置の高密度・高集積化に寄与
するところが大きい。
【図面の簡単な説明】
第1図(a)〜(e)は本発明の方法の一実施例の工程
断面図、 第2図(a)〜(d)は従来方法の工程断面図である。 図において、 1は半導体基板、 2は下層絶縁膜、 3は下層AI配線、 4は層間絶縁膜、 5はスルーホール、 5Tはテーパ状スルーホール、 6はA1酸化膜、 7は斜面状側壁面、 8は上層AI配線、 104は再堆積絶縁膜 本発明/)力3ムの−r凭例n工程凹面図口笛VI¥]
(イ/)2) 木にE180力法の−(先例の工程藺面図糖 1 図 
(そ/)1) 従業う仏の工程断面図 第 2 図

Claims (1)

  1. 【特許請求の範囲】 下部導電性基体上の層間絶縁膜に、該層間絶縁膜上に形
    成される上部導電性基体と該下部導電性基体との層間接
    続を行うスルーホールを形成するに際して、 下部導電性基体上を覆う層間絶縁膜に、異方性ドライエ
    ッチング手段により該下部導電性基体面を底部に表出す
    るスルーホールを形成する工程と、次いで、該スルーホ
    ール底部に表出する該下部導電性基体面を該導電性基体
    とエッチングの選択性を有する化合物層化する工程と、 次いで、該層間絶縁膜の表面を不活性ガスのプラズマを
    用いてスパッタエッチングし、該スルーホールの側壁面
    を斜面状に形成する工程と、次いで、該スルーホール底
    部に表出する該化合物層をエッチング除去して該スルー
    ホールの底部に下部導電性基体面を直に表出せしめる工
    程を含むことを特徴とする半導体装置の製造方法。
JP22029390A 1990-08-22 1990-08-22 半導体装置の製造方法 Pending JPH04102321A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22029390A JPH04102321A (ja) 1990-08-22 1990-08-22 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22029390A JPH04102321A (ja) 1990-08-22 1990-08-22 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04102321A true JPH04102321A (ja) 1992-04-03

Family

ID=16748896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22029390A Pending JPH04102321A (ja) 1990-08-22 1990-08-22 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04102321A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164226A (ja) * 1995-11-27 2015-09-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2018197713A (ja) * 2017-05-24 2018-12-13 三菱電機株式会社 赤外線センサおよび赤外線固体撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015164226A (ja) * 1995-11-27 2015-09-10 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2018197713A (ja) * 2017-05-24 2018-12-13 三菱電機株式会社 赤外線センサおよび赤外線固体撮像装置
US10274374B2 (en) 2017-05-24 2019-04-30 Mitsubishi Electric Corporation Infrared sensor and infrared solid-state image pickup apparatus

Similar Documents

Publication Publication Date Title
JP2564474B2 (ja) 深い導電性フィードスルーの形成方法,および該方法に従って形成されたフィードスルーを含む配線層
JPS5828736B2 (ja) 平坦な薄膜の形成方法
JPH04229627A (ja) 電気中継部構造およびその形成方法
JPH0360055A (ja) 集積回路の製造方法
JPS61280638A (ja) 半導体装置の製造方法
JPH04102321A (ja) 半導体装置の製造方法
JPH04102331A (ja) 半導体装置の製造方法
JP2783898B2 (ja) 半導体装置の製造方法
JP3323264B2 (ja) 半導体装置の製造方法
JPH0570301B2 (ja)
JP2515801B2 (ja) 半導体装置
JP2702010B2 (ja) 半導体装置の製造方法
JPS62155537A (ja) 半導体装置の製造方法
JPH02273922A (ja) スルーホールの形成方法
JPH04303943A (ja) 半導体装置の製造方法
JPS6255701B2 (ja)
JPH0212827A (ja) 半導体装置の製造方法
JPH0344931A (ja) 半導体集積回路装置の製造方法
JPS63111644A (ja) 半導体装置の製造方法
JPS6149437A (ja) 半導体装置
JPH04150034A (ja) 半導体装置の製造方法
JPS5854636A (ja) 半導体装置の製造方法
JPH04171745A (ja) 集積回路装置の製造方法
JPS6224677A (ja) 超伝導回路用接地面の形成方法
JPH0828420B2 (ja) 多層配線の形成方法