DE3215410A1 - Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht - Google Patents

Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht

Info

Publication number
DE3215410A1
DE3215410A1 DE19823215410 DE3215410A DE3215410A1 DE 3215410 A1 DE3215410 A1 DE 3215410A1 DE 19823215410 DE19823215410 DE 19823215410 DE 3215410 A DE3215410 A DE 3215410A DE 3215410 A1 DE3215410 A1 DE 3215410A1
Authority
DE
Germany
Prior art keywords
layer
etching
openings
aluminum
masking layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19823215410
Other languages
English (en)
Inventor
Gerhard Dipl.-Ing. Lässing (FH), 7100 Heilbronn
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Licentia Patent Verwaltungs GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE19823215410 priority Critical patent/DE3215410A1/de
Publication of DE3215410A1 publication Critical patent/DE3215410A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3085Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Description

  • Verfahren zum Herstellen von Öffnungen mit Hilfe einer Maske
  • in einer auf einer Unterlage befindlichen Schicht Die Erfindung betrifft ein Verfahren zum Herstellen von Öffnungen mit Hilfe einer Maske in einer auf einer Unterlage befindlichen Schicht, insbesondere in einer auf einem Halbleiterkörper angeordneten Schicht, wobei die Öffnungswandungen abgeschrägt sind.
  • In der Halbleitertechnik bzw. in der Mikroelektronik müssen vielfach auf Unterlagen befindliche Schichten mit Strukturen extrem kleiner Abmessungen versehen werden. Dies ist beispielsweise dann der Fall, wenn Diffusionsfenster, Implantationsöffnungen oder Kontaktierungsfenster in einer auf einem Haibleiterkörper befindlichen Passivierungsschicht erzeugt werden müssen. Auch bei der Mehrebenenverdrahtung für komplexe integrierte Schaltkreise müssen die übereinanderliegenden Ebenen durch Öffnungen in den dazwischen angeordneten Isolierschichten hergestellt werden. Extrem kleine Strukturen bzw. Öffnungen werden in der Regel durch Plasmaätzen hergestellt. Der Begriff "Plasmaätzen" beinhaltet auch das reaktive lonenätzen. Dies gilt insbesondere für Strukturen im 1 um Bereich. Beim Plasmaätzen bilden die Offnungskanten im Regelfall rechte Winkel, was bei der Kantenbelegung in nachfolgenden technologischen Arbeitsprozessen erhebliche Schwierigkeiten verursacht. So besteht die Gefahr, daß aufgedampfte Metallschichten im Kantenbereich der Öffnungen unterbrochen sind oder abbrechen. Man ist daher bemüht, einen abgeschrägten Verlauf der Offnungswandungen zu erzeugen, was beispielsweise durch isotropes chemisches Naßätzen möglich ist.
  • Mit diesem chemischen Ätzprozeß läßt sich jedoch die Maßhaltigkeit der Strukturen nicht mehr mit der gewünschten Genauigkeit einhalten, was insbesondere bei extrem kleinen Strukturen im 1 um Bereich zu erheblichen Fehlern führt.
  • Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Ätzkantenabschrägung anzugeben, das bei Einhaltung der erforderlichen Maßhaltigkeit auf einfache Weise durchgeführt werden kann. Diese Aufgabe wird bei einem Verfahren der eingangs beschriebenen Art erfindungsgemäß dadurch gelöst, daß die Öffnungen durch Plasmaätzen hergestellt werden, daß dabei eine Maskierungsschicht aus einem Material verwendet wird, das vom Ätzgas angegriffen wird, und daß die Maskierungsschicht so dick ist, daß sie beim Plasmaätzen der Öffnungen nicht vollständig abgetragen wird. Durch-dioses einstufige Ätzverfahren erhält man schräg verlaufende Ätzkanten in den herzustellenden Öffnungen, wobei der Abschrägungswinkel durch die Zusammensetzung des Ätzgases bestimmt werden kann. Um ein vollständiges Abätzen der Maskierungsschicht zu verhindern muß der Abschluß des Ätzvorganges in der zu ätzenden Schicht meßtechnisch bestimmt und diese Endpunktbestimmung zum Abbruch des Ätzvorganges verwendet werden. Die Maskierungsschicht besteht vorzugsweise aus Fotolack oder aus einem Metall, wie beispielsweise Titan, Gold, Wolfram oder Aluminium. Die zu ätzende Schicht kann aus Siliziumdioxyd, Siliziumnitrid, Aluminiumoxyd, polykristallinem Silizium, Polyimiden, Aluminium, Aluminium-Silizium oder aus Aluminium-Silizium-Kupfer bestehen.
  • Die Erfindung und ihre weitere vorteilhafte Ausgestaltung wird nachstehend noch anhand eines Ausführungsbeispieles näher erläutert.
  • In der Figur 1 ist im Schnitt ein Halbleiterkörper 1 dargestellt der aus einkristallinem Germanium, Silizium, Gallium-Arsenid oder einem anderen Verbindungshalbleitermaterial bestehen kann. Auf dem Halbleiterkörper 1 befindet sich die zu strukturierende Schicht 2, die beispielsweise aus Siliziumdioxyd mit einer Schichtdicke von ca. 1 um besteht. Auf diese Siliziumdioxydschicht 2 wird eine Fotolackschicht 3 aufgebracht, die mit Hilfe des bekannten Belichtungs- und Entwicklungsprozesses mit Öffnungen 4 versehen wird. Die Fotolackschicht ist beispielsweise 1,4 - 1,6 um dick. Die Halbleiteranordnung gemäß der Figur 1 wird in eine Parallel-Plattenplasmaanlage eingebracht, wie sie beispielsweise in der Patentanmeldung P 3142333.7 beschrieben wird. Als Ätzgas wirkt auf die Oxydschicht in der >tzanlage beispielsweise ein Gasgemisch aus CP4 + °2 bzw.
  • CHF + °2 ein, wobei der Sauerstoffanteil die Ätzrate des 2 otolacks bestimmt. Der Sauerstoffanteil beträgt beispielsweise 1 - 15 Vol. % vom Gesamtgasvolumen. In der Ätzanlage herrscht ein Druck von ca. 100 mTorr, so daß bei einer Leistung von ca. 120 W ein gerichtetes im wesentlichen anisotrop wirkendes Plasma auf die Oxydschicht einwirkt. Dieses Ätzgas greift die Fotolackschicht sowohl von der Oberfläche als auch an der Wandungsfläche der Öffnung 4 an, so daß der Querschnitt der Maskenöffnung bei abnehmender Schichtdicke der Lackmaske 3 größer wird. Dies ist in Figur 2 dargestellt.
  • Während des Plasmaätzens in der Parallel-Plattenplasmaanlage verbleibt von der Fotolackschicht 3 nur noch am Ende des Ätzprozesses die Teilschicht 3a, während die Teilschicht 3b vom Ätzgas abgetragen wurde. Durch die stetige Erweiterung des Öffnungsquerschnittes während des Ätzvorganges haben die Kanten der Öffnung 5 in der Oxydschicht 2 trotz des anisotrop wirkenden, Plasmaätzens einen abgeschrägten Verlauf (6). Wenn beispielsweise der Sauerstoffanteil im Ätzgas so gewählt wird, daß von der ursprünglich 1,4 um dicken Fotolackschicht 3 1 um ab- getragen wird und zugleich der Öffnungsquerschnitt in der Fotolackmaske im gleichen Maße erweitert wird, so beträgt der Neigungswinkel der abgeschrägten Öffnungen wandungen 6 bei einer ca. 1 um dicken Oxydschicht 2 ca.
  • 45".
  • Das Ende des Ätzvorgangs wird durch eine Endpunktbestimmung festgestellt, um ein Anätzen der Halbleiterunterlage 1 und einen weiteren Abtrag der Fotolackschicht 3a zu vermeiden.
  • Eine derartige Endpunktbestimmung, mit deren Hilfe der Ätzvorgang abgebrochen wird, ist in der Patentanmeldung P 3142333.7 beschrieben. Danach wird die Gleichspannung zwischen der Anode und der Kathode der Ätzvorrichtung während des Plasmaätzens gemessen. Durch eine feststellbare Gleichspannungsänderung kann die Beendigung des vorgesehenen Ätzprozesses ermittelt werden. Dies beruht darauf, daß beispielsweise beim Ätzen einer Siliziumdioxydschicht die Sauerstofferzeugung beim Erreichen der Siliziumunterlage beendet wird und der Sauerstoff-Partialdruck dadurch absinkt. Dieser Zustand und damit die Beendigung des Ätzprozesses läßt sich mittels einer Gleichspannungsmessung in der Plasmakammer feststellen, da sich bei einem plötzlichen Gasdruckabfail die Anodenspannung sprunghaft und merklich erhöht.
  • Gemäß Figur 3 wird schließlich die Fotolackschicht 3a von der Oberfläche der Oxidschicht 2 wieder entfernt, so daß nunmehr weitere technologische Prozesse durchgeführt werden können. Beispielsweise wird in den Halbleiterkörper 1 eine Diffusionszone 7 durch die Öffnung 5 eingebracht. Diese Diffusionszone wird danach mit einem ohmschen Anschluß 8 versehen, der sich in Form einer Leitbahn 9 über die abgeschrägte Öffnungswandung auf die Oberfläche der Oxydschicht 2 erstreckt.
  • Wenn die Maskierungsschicht aus Metall, beispielsweise aus Aluminium besteht, wird einem Ätzgas Chlor oder eine Chlor verbindung beigemischt. Das Ätzgas kann aus CC1F3 gemischt mit C12, BC13 oder POC13 bestehen. Das Chlor oder Chlorgas wird weniger als 50 Vol. % der Gesamtgasmenge ausmachen. Es wird beispielsweise eine Aluminiumschicht mit einer Dicke von 1 um verwendet. Die zu ätzende Schicht besteht beispielsweise wiederum aus Siliziumdioxyd und wird in einer Zeit von ca. 8 - 10 min.
  • bei einem Gasdruck von 100 mTorr und einer Leistung der Anlage von 120 W abgetragen. Auch hierbei entstehen in den Ätzöffnungen abgeschrägte Seitenwandungen während die Aluminiumschicht teilweise durch das Ätzgas abgetragen wird.
  • Leerseite

Claims (8)

  1. Patentansprüche Verfahren zum Herstellen von Öffnungen mit Hilfe einer Maske in einer auf einer Unterlage befindlichen Schicht, insbesondere in einer auf einem Halbleiterkörper angeordneten Schicht, dadurch gekennzeichnet, daß die Öffnungen durch Plasmaätzen hergestellt werden, daß dabei eine Maskierungsschicht (3) aus einem Material verwendet wird, das vom Ätzgas angegriffen wird, und daß die :4askierungsschicht so dick ist, daß sie beim Plasmaätzen der Öffnungen nicht vollständig abgetragen wird.
  2. 2) Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Abschluß des Ätzvorgangs meßtechnisch bestimmt und diese Endpunktbestimmung zum Abbruch des Ätzvorgangs verwendet wird.
  3. 3) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß eine Maskierungsschicht (3) aus Photolack oder aus einem Metall verwendet wird.
  4. 4) Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Maskierungsschicht (3) aus Titan, Gold, Wolfram oder Aluminium besteht.
  5. b) Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die zu ätzende Schicht (2) aus SiO2, Si3N4, A1203, poly-Kristallinem Silizium, Polyimiden, Aluminium, Aluminium-Silizium oder aus Aluninium-Siiizium-Kupfer besteht.
  6. 6) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß bei Verwendung einer Maskierungsschicht aus Photolack dem Ätzgas Sauerstoff beigemischt wird.
  7. 7) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß bei Verwendung einer Maskierungs schicht aus Metall dem Ätzgas Chlor bzw. Chlorverbindungen beigemischt werden.
  8. 8) Verfahren nach Anspruch 6 oder 7, dadurch gekennzeichnet, daß durch den Chlor- bzw. Sauerstoffanteil im Ätzgas die Ätzrate des Naskierungsmaterial und damit der Grad der Abschrägung der Öffnungswandungen in der zu ätzenden Schicht bestimmt wird.
DE19823215410 1982-04-24 1982-04-24 Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht Withdrawn DE3215410A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19823215410 DE3215410A1 (de) 1982-04-24 1982-04-24 Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19823215410 DE3215410A1 (de) 1982-04-24 1982-04-24 Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht

Publications (1)

Publication Number Publication Date
DE3215410A1 true DE3215410A1 (de) 1983-10-27

Family

ID=6161897

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19823215410 Withdrawn DE3215410A1 (de) 1982-04-24 1982-04-24 Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht

Country Status (1)

Country Link
DE (1) DE3215410A1 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0454384A2 (de) * 1990-04-27 1991-10-30 Hughes Aircraft Company Elektrische Durchgangsleiterstruktur und Verfahren zum Herstellen derselben
WO2002097873A1 (de) * 2001-05-29 2002-12-05 Infineon Technologies Ag Maskentechnik zur produktion von halbleiter-bauelementen, insbesondere einer bh-laserdiode
US6599843B2 (en) 2001-05-29 2003-07-29 Infineon Technologies Ag In-situ mask technique for producing III-V semiconductor components

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1521902A1 (de) * 1964-01-23 1969-05-29 Philips Nv Verfahren zur Herstellung einer optischen Maske
GB1491238A (en) * 1973-12-19 1977-11-09 Texas Instruments Inc Method of etching films made of polyimide based polymers
DE2727788A1 (de) * 1976-07-02 1978-01-05 Philips Nv Plasma-aetzverfahren und mit diesem verfahren hergestellte vorrichtung
DE2930291A1 (de) * 1978-07-31 1980-02-21 Western Electric Co Verfahren zur herstellung eines gegenstandes unter verwendung von plasmaaetzung
US4207137A (en) * 1979-04-13 1980-06-10 Bell Telephone Laboratories, Incorporated Method of controlling a plasma etching process by monitoring the impedance changes of the RF power

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1521902A1 (de) * 1964-01-23 1969-05-29 Philips Nv Verfahren zur Herstellung einer optischen Maske
GB1491238A (en) * 1973-12-19 1977-11-09 Texas Instruments Inc Method of etching films made of polyimide based polymers
DE2727788A1 (de) * 1976-07-02 1978-01-05 Philips Nv Plasma-aetzverfahren und mit diesem verfahren hergestellte vorrichtung
DE2930291A1 (de) * 1978-07-31 1980-02-21 Western Electric Co Verfahren zur herstellung eines gegenstandes unter verwendung von plasmaaetzung
US4207137A (en) * 1979-04-13 1980-06-10 Bell Telephone Laboratories, Incorporated Method of controlling a plasma etching process by monitoring the impedance changes of the RF power

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0454384A2 (de) * 1990-04-27 1991-10-30 Hughes Aircraft Company Elektrische Durchgangsleiterstruktur und Verfahren zum Herstellen derselben
EP0454384A3 (en) * 1990-04-27 1992-03-18 Hughes Aircraft Company Electrical via structure and method of forming the same
WO2002097873A1 (de) * 2001-05-29 2002-12-05 Infineon Technologies Ag Maskentechnik zur produktion von halbleiter-bauelementen, insbesondere einer bh-laserdiode
US6599843B2 (en) 2001-05-29 2003-07-29 Infineon Technologies Ag In-situ mask technique for producing III-V semiconductor components
US6699778B2 (en) 2001-05-29 2004-03-02 Infineon Technologies Ag Masking method for producing semiconductor components, particularly a BH laser diode

Similar Documents

Publication Publication Date Title
DE68929503T2 (de) Veraschungsverfahren zum Entfernen einer organischen Schicht auf einer Halbleiteranordnung während ihrer Herstellung
DE2754396C2 (de)
EP0094528A2 (de) Verfahren zum Herstellen von Strukturen von aus Metallsilizid und Polysilizium bestehenden Doppelschichten auf integrierte Halbleiterschaltungen enthaltenden Substraten durch reaktives Ionenätzen
DE10245179A1 (de) Leitungen auf mehreren Ebenen mit reduziertem Rasterabstand
DE3118839A1 (de) Trockenaetzverfahren
DE2429026A1 (de) Verfahren zum kopieren von duennfilmmustern auf einem substrat und vorrichtung zur durchfuehrung des verfahrens
DE2930360A1 (de) Verfahren zum plasmaaetzen von aluminium
DE4130391C2 (de) Verfahren zum selektiven entfernen einer schicht und dessen verwendung
WO2003100843A2 (de) Ätzgas und verfahren zum trockenätzen
DE3102647A1 (de) Strukturierung von metalloxidmasken, insbesondere durch reaktives ionenstrahlaetzen
DE2024608A1 (de) Verfahren zum Ätzen unter Verwendung einer Ätzmaske, bei dem eine Unterätzung verhindert wird
DE3132555A1 (de) Iii-v-halbleiterbauelement und verfahren zu seiner herstellung
DE1954499A1 (de) Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen
DE2727788A1 (de) Plasma-aetzverfahren und mit diesem verfahren hergestellte vorrichtung
DE3215410A1 (de) Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht
DE2504500A1 (de) Verfahren zur herstellung eines musters aus einer oder mehreren schichten auf einer unterlage durch oertliche entfernung dieser schicht oder schichten durch sputteraetzen und gegenstaende, insbesondere halbleiteranordnungen, die unter verwendung dieses verfahrens hergestellt sind
DE10338292A1 (de) Verfahren zum Ätzen einer Metallschicht unter Verwendung einer Maske, Metallisierungsverfahren für eine Halbleitervorrichtung, Verfahren zum Ätzen einer Metallschicht und ein Ätzgas
DE3215411A1 (de) Verfahren zum herstellen von oeffnungen mit hilfe einer maske in einer auf einer unterlage befindlichen schicht
DE3219284C2 (de)
DE102013223490B4 (de) Verfahren zur Herstellung einer strukturierten Oberfläche
DE3842758A1 (de) Verfahren zum aetzen einer dreilagigen verdrahtungsebene bei der herstellung integrierter halbleiterschaltungen
DE2224468A1 (de) Verfahren zum aetzen von vorzugsweise glas- bzw. siliciumdioxydschichten
DE102015108513A1 (de) Reduzierte Titan Hinterschneidung im Ätzprozess
DE112018003719T5 (de) Schneideverfahren
EP0205644B1 (de) Verfahren zum Herstellen von Kontaktöffnungen in auf Halbleitermaterial angeordneten Isolierschichten

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8139 Disposal/non-payment of the annual fee