DE1954499A1 - Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen - Google Patents

Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen

Info

Publication number
DE1954499A1
DE1954499A1 DE19691954499 DE1954499A DE1954499A1 DE 1954499 A1 DE1954499 A1 DE 1954499A1 DE 19691954499 DE19691954499 DE 19691954499 DE 1954499 A DE1954499 A DE 1954499A DE 1954499 A1 DE1954499 A1 DE 1954499A1
Authority
DE
Germany
Prior art keywords
layer
interconnects
gold
titanium
masking
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE19691954499
Other languages
English (en)
Inventor
Manfred Dipl-Phys Dietrich
Helmut Dipl-Phys Eger
Wolfgang Dipl-Chem Dr Krueger
Eckart Neubert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19691954499 priority Critical patent/DE1954499A1/de
Priority to NL7014116A priority patent/NL7014116A/xx
Priority to US80402A priority patent/US3689332A/en
Priority to FR7038124A priority patent/FR2065563B1/fr
Priority to CH1585870A priority patent/CH515614A/de
Priority to AT965370A priority patent/AT312053B/de
Priority to SE14570/70A priority patent/SE352200B/xx
Priority to JP45094383A priority patent/JPS498458B1/ja
Priority to GB51099/70A priority patent/GB1285258A/en
Publication of DE1954499A1 publication Critical patent/DE1954499A1/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/945—Special, e.g. metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/95—Multilayer mask including nonradiation sensitive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Weting (AREA)
  • Drying Of Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

SIEMENS AKSIENGESELISCHAPT München 2, den 29.OKT. 196
Berlin und München Y/ittelsbacherplatz 2
toa69>3034
Verfahren zur Herstellung von Halbleiterschaltkreisen mit
Leitbahnen.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen, bei dem auf einen Grundkörper zuerst eine metallische Haftschicht, dann eine vorzugsweise als Sperrschicht dienende Schicht und schließlich eine Leitbahnen bildende Goldschicht aufgebracht werden.
Bei einem bereits bekannten Verfahren wird auf einem Halbleitergrundkörper als metallische Haftschicht eine Titanschicht und als Sperrschicht anschließend eine Platinschicht aufgetragen. Darauf wird in den außerhalb der zukünftigen Leitbahnen liegenden Bereichen mit Hilfe einer Maskierung eine Fotolackschicht aufgebracht, worauf die Leitbahnen galvanisch durch Go3.dabsch.eidung erstellt werden. Anschließend wird außerhalb der Leitbahnen die Fotolackschicht entfernt, die als Sperrschicht dienende Platinschicht durch Ionenätzung und schließlich die als Haftschicht dienende Titanschicht chemisch abgetragen. Dabei hat bei der Erstellung der Leitbahnen das sich abscheidende Gold die Tendenz, auf der Platinschicht unter den Fotolack zu kriechen und ihn zu unterwandern, wodurch sich sehr große Ausfälle bei der Fertigung ergeben.
Es ist auch bereits bekannt, auf den Halbleitergrundkörper als metallische Haftschicht eine Molybdänschicht aufzubringen und anschließend eine dünne Goldschicht aufzustäuben, worauf auf die ebon beschriebene Weise mit Fotolackmaskierung, Goldabschoidung zur Erstellung der Leitbahnen usw. v/eiterverfahren wird. Bei dieser Verfahrensweise ist die Tendenz des Goldes
PA 9/49V 046 22.10.69 Kot/T
-P-
109819/1659
BAD ORiGiNAL
ΡΛ 9/4935/1046 - 2 -
noch größer, den Lack zu unterwandern und damit Fertigungsausfälle hervorzurufen.
Schließlich ist noch ein Verfahren bekannt, bei dem ebenfalls auf den Grundkörper zuerst als Haftschicht Titan und dann als Sperrschicht Platin aufgetragen werden. Außerhalb der angestrebten Leit bahnenbereiche wird dann mittels einer Fotolackmaskierung das Platin abgeätzt. Dann wird die auf den zukünftigen Leitbahnbereichen liegende Maskierungsschicht entfernt und eine neue Fotolackmasierung aufgebracht, durch die die zukünftigen Leitbahnbereiche freigehalten v/erden. Anschließend werden die Leitbahnen durch galvanisches Aufbringen von Gold hergestellt. Schließlich wird auch die zweite Maskierungsschicht entfernt und die Titanhaftschicht abgeätzt. Dieses Verfahren stellt hohe Anforderungen an die Justiergenauigkeit bei einer zweimaligen Maskierung und kommt dadurch sehr teuer. Außerdem muß bei diesem Verfahren das Platin chemisch abgeätzt werden, was verhältnismäßig schwierig ist.
Ziel der Erfindung ist es, ein möglichst wenig kostspieliges Verfahren der angegebenen Art zu schaffen, bei dem das Unterwandern der' Maskierungsschicht bei der galvanischen Erstellung der Goldleitbahnen vermieden wird.
Dies wird nach der Erfindung dadurch erreicht, daß vor Aufbringung der Goldschicht eine Schutzschicht aufgebrächt wird, die dann mit Hilfe einer Maskierungsschicht in den für die Leitbahnen bestimmten Bereichen abgeätzt wird und daß nach der anschließenden Aufbringung der Goldschicht die Maskierungsschicht und die Schutzschicht außerhalb der Leitbahnen entfernt werden. Mit der vorzugsweise als Sperrschicht dienenden Schicht sowie mit der Haftschicht wird außerhalb der Leitbahnen in bekannter Weise weiterverfahren.
Dadurch, daß zuerst eine Schutzschicht zwischengefügt und dann.erst die Maskierungsschicht aufgebracht wird, ist es dem
1Q9819/16S9
BÄÖ OHiGJNAL
PA 9/493/1046
Gold "bei der Erstellung der Leitbahnen verwehrt, die Maskierungsschicht zu unterwandern. Außerdem kann zur Entfernung einer evtl. Platinschicht das einfachere und sichere Ionenätzverfahren verwendet werden.
Als Schutzschicht kann Molybdän verwendet werden0 Dies ist insbesondere von Vorteil bei Verwendung von Titan als Haftschicht und Platin als Sperrschicht. Es kann nämlich im Laufe der Fertigung vorkommen, daß der Platinauftrag nicht einheitlich ist und Fehlstellen aufweist. Würde in diesem Pall als Schutzschicht l'itan verwendet werden, so würde bei der nachfolgenden Entfernung dieser Titanschutzschicht durch Abätzen die Titaiihaftschicht durch die Platinfehlstellen hindurch Schaden erleiden. Dies wird in diesem Fall durch die Verwendung einer Molybdänschutzschicht mit Sicherheit vermieden.
Es können als Schutzschicht außer Molybdän und Titan auch beispielsweise Aluminium oder Siliciumdioxid verwendet werden«
Die Erfindung wird anhand der Zeichnung beispielshalber erläutert. Es zeigen:
Fig. 1 einen Halbleitergrundkörper mit einer nacheinander aufgedampften Titan-, Platin- und Molybdänschicht5
Fig. 2 den Halbleitergrundkörper nach dem Aufbringen der Fotolackmaskierung und dem Abätzen der Molybdänschicht,
Fig. 3 den Halbleitergrundkörper nach Erstellung der Leitbahnen,
Fig. 4 den Halbleitergrundkörper mit den Leitbahnen, nachdem die Fotolackmaskierung entfernt und die Molybdänschicht abgeätzt wurde, und
Fig. 5 die fertige Leitbahnenstruktur, nachdem die Platinschicht durch lonenätzen und die Titanschicht durch chemisches Ätzen entfernt wurde.
Auf einen Halbleitergrundkörper 1 werden durch Dämpfen oder Kathodenzerstäubung eine als Haftschicht 2 dienende Titanschicht
1G981S/16S9 4
BAD ORIGINAL
PA 9/495/1046
und eine als Sperrschicht 3 dienende Platinschicht aufgebracht. Auf diese beiden Trägerschichten wird ebenfalls ganzflächig noch eine als Schutzschicht 4 dienende Molybdänschicht in einer Stärke von 500 Ä aufgestäubt. Nun erfolgt eine Fotolackmaskierung rait einer Maskierungsschicht 5, bei der die zukünfitgen zu vergoldenden Leitbahnbereiche freibleiben (Pig. 2). Diese werden nun aus der Schutzschicht 4 chemisch herausgeätzt. Ohne, die Maskierungsschicht 5 zu entfernen, wird eine Goldschicht 6 galvanisch für die Lei.tbahnen aufgebracht (Pig. 3). Darauf wird außerhalb der Leitbahnen die Maskierungsschicht 5 entfernt, die Schutzschicht 4 chemisch weggeätzt (Pig. 4)> die Sperrschicht 3 durch Ionenätzung entfernt und die Haftschicht 2 chemisch abgetragen (Pig. 5)·
Als Schutzschicht 4 anstelle einer Molybdänschicht eignen sich alle Materialien, die sich entweder nicht galvanisch vergolden lassen, z.B. Aluminium oder Siliciumdioxid, oder die sich beim Ätzen oberflächlich wenigstens hinreichend passivieren, so daß bei Potolackmaskierung eine Goldabscheidung mit Sicherheit unterbleibt (z.B. Molybdän oder Titan).
d Ferner darf die Schutzschicht 4 mit der zu vergolden/en Schicht (beispielsweise im vorliegenden Ausführungsbeispiel mit dem Platin) bei den in Präge kommenden Temperaturen nicht reagieren. Andernfalls treten Schwierigkeiten beim chemischen Ätzen der Schutzschicht 4 auf.. Es bieten sich deshalb als Trägerschichten auf dem Grundkörper insbesondere die Doppelschichten Molybdän/Gold, Titan/Platin und Aluminium/Platin an» Außerdem soll die Sclmtzschicht 4 abgeätzt v/erden können, ohne daß über Fehlstellen in der darunterliegenden Schicht die nächstuntere Trägerschicht Schaden leidet. Dies ist insbesondere der Pail, wenn eine Ilolybdänschutzschicht bei einer Platin/Titan-Grundlage verwendet wird.
4 Patentansprüche
5 Figuren
-5
JÄi'iCi^'GA8 SAD ORIGINAL

Claims (4)

  1. PA 9/493/1046 - 5 -
    Patentansprüche
    erfahren zum Herstellen von Halbleiterschaltkreisen mit Leitbahnen, bei dem auf einen-Grundkörper zuerst eine metallische Haftschicht, dann eine vorzugsweise als Sperrschicht dienende Schicht und schließlich eine Leitbahnen bildende Goldschicht aufgebracht werden, dadurch geke η nzeichnet , daß vor Aufbringung der Goldsehicht (6) eine Schutzschicht (4) aufgebracht wird,.die dann mit Hilfe einer Maskierungsschicht (5) in den für die Leitbahnen bestimmten Bereichen abgeätzt wird, daß nach der anschließenden Aufbringung der Goldsehicht (6) die Maskierungsschicht (5) und die Schutzschicht (4) außerhalb der Leitbahnen entfernt werden und daß schließlich die vorzugsweise als Sperrschicht (3) dienende Schicht und die Haftschicht (2) außerhalb der Leitbahnen abgetragen werden.
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ins-' besondere bei einer als Haftschicht (2) dienenden Titanschicht und einer als Sperrschicht (3) dienenden Platinschicht als Schutzschicht (4) Molybdän verwendet wird.
  3. 3. Verfahren'"nach Anspruch T, dadurch gekennzeichnet, daß
    als Schutzschicht (4) Aluminium oder Titan verwendet worden.
  4. 4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ala Schutzschicht (4) Siliciumdioxid verwendet wird..
    0 0819/1169 BADQRlGiNAL
    Leerseite
DE19691954499 1969-10-29 1969-10-29 Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen Pending DE1954499A1 (de)

Priority Applications (9)

Application Number Priority Date Filing Date Title
DE19691954499 DE1954499A1 (de) 1969-10-29 1969-10-29 Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen
NL7014116A NL7014116A (de) 1969-10-29 1970-09-24
US80402A US3689332A (en) 1969-10-29 1970-10-13 Method of producing semiconductor circuits with conductance paths
FR7038124A FR2065563B1 (de) 1969-10-29 1970-10-22
CH1585870A CH515614A (de) 1969-10-29 1970-10-27 Verfahren zum Herstellen von Halbleiterschaltkreisen mit Leitbahnen
AT965370A AT312053B (de) 1969-10-29 1970-10-27 Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leiterbahnen
SE14570/70A SE352200B (de) 1969-10-29 1970-10-28
JP45094383A JPS498458B1 (de) 1969-10-29 1970-10-28
GB51099/70A GB1285258A (en) 1969-10-29 1970-10-28 Improvements in or relating to semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19691954499 DE1954499A1 (de) 1969-10-29 1969-10-29 Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen

Publications (1)

Publication Number Publication Date
DE1954499A1 true DE1954499A1 (de) 1971-05-06

Family

ID=5749597

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19691954499 Pending DE1954499A1 (de) 1969-10-29 1969-10-29 Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen

Country Status (9)

Country Link
US (1) US3689332A (de)
JP (1) JPS498458B1 (de)
AT (1) AT312053B (de)
CH (1) CH515614A (de)
DE (1) DE1954499A1 (de)
FR (1) FR2065563B1 (de)
GB (1) GB1285258A (de)
NL (1) NL7014116A (de)
SE (1) SE352200B (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2323988A1 (de) * 1972-05-12 1973-11-22 Cit Alcatel Verfahren zur abscheidung sehr duenner metallischer schichten
US6119297A (en) * 1997-11-06 2000-09-19 Leifheit Ag Wet mop for planar surfaces
US8584300B2 (en) 2007-11-29 2013-11-19 Carl Freudenberg Kg Squeeze mop

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3948701A (en) * 1971-07-20 1976-04-06 Aeg-Isolier-Und Kunststoff Gmbh Process for manufacturing base material for printed circuits
US3874072A (en) * 1972-03-27 1975-04-01 Signetics Corp Semiconductor structure with bumps and method for making the same
NL163370C (nl) * 1972-04-28 1980-08-15 Philips Nv Werkwijze voor het vervaardigen van een halfgeleider- inrichting met een geleiderpatroon.
US3993515A (en) * 1975-03-31 1976-11-23 Rca Corporation Method of forming raised electrical contacts on a semiconductor device
US4334348A (en) * 1980-07-21 1982-06-15 Data General Corporation Retro-etch process for forming gate electrodes of MOS integrated circuits
US4495222A (en) * 1983-11-07 1985-01-22 Motorola, Inc. Metallization means and method for high temperature applications
US4674174A (en) * 1984-10-17 1987-06-23 Kabushiki Kaisha Toshiba Method for forming a conductor pattern using lift-off
US4742023A (en) * 1986-08-28 1988-05-03 Fujitsu Limited Method for producing a semiconductor device
US4878990A (en) * 1988-05-23 1989-11-07 General Dynamics Corp., Pomona Division Electroformed and chemical milled bumped tape process
US5620611A (en) * 1996-06-06 1997-04-15 International Business Machines Corporation Method to improve uniformity and reduce excess undercuts during chemical etching in the manufacture of solder pads
DE19915245A1 (de) * 1999-04-03 2000-10-05 Philips Corp Intellectual Pty Verfahren zur Herstellung von elektronischen Bauelementen mit Streifenleitungen

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3507756A (en) * 1967-08-04 1970-04-21 Bell Telephone Labor Inc Method of fabricating semiconductor device contact

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2323988A1 (de) * 1972-05-12 1973-11-22 Cit Alcatel Verfahren zur abscheidung sehr duenner metallischer schichten
US6119297A (en) * 1997-11-06 2000-09-19 Leifheit Ag Wet mop for planar surfaces
US8584300B2 (en) 2007-11-29 2013-11-19 Carl Freudenberg Kg Squeeze mop

Also Published As

Publication number Publication date
NL7014116A (de) 1971-05-04
AT312053B (de) 1973-12-10
GB1285258A (en) 1972-08-16
JPS498458B1 (de) 1974-02-26
FR2065563A1 (de) 1971-07-30
SE352200B (de) 1972-12-18
US3689332A (en) 1972-09-05
FR2065563B1 (de) 1975-02-21
CH515614A (de) 1971-11-15

Similar Documents

Publication Publication Date Title
DE1954499A1 (de) Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen
EP0469635A1 (de) Verfahren zur Herstellung von Leiterplatten
DE2754396A1 (de) Verfahren zum herstellen von duennfilmmustern
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE69031143T2 (de) Methode zum Ätzen von Polyimiden und resultierenden passivierten Strukturen
DE19520768B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand
DE2024608B2 (de) Verfahren zum Atzen der Oberfläche eines Gegenstandes
DE2432719A1 (de) Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage
DE2261337A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
DE2720109A1 (de) Verfahren zum herstellen eines metallisierungsmusters mittels elektroplattierens
DE2012110A1 (de) Verfahren zum Herstellen einer Mehrlagenmetallisierung an elektrischen Bauelementen
DE4446852A1 (de) Verfahren zur Bildung einer Mikrostruktur bei einer Halbleitervorrichtung
DE2315845A1 (de) Verfahren zur herstellung von aus schichten bestehenden elektrischen schaltungen
DE1947026A1 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE2613759A1 (de) Verfahren zum herstellen eines mehrschichtigen metallanschlusskontaktes fuer ein halbleiterbauelement
EP0966045B1 (de) Verfahren zum Herstellen einer Metallelektrode in einer Halbleiteranordnung mit einem MOS-Transistor
CH503121A (de) Verfahren zur Herstellung von Metallniederschlägen durch Elektrolyse
DE2259267A1 (de) Halbleiteranordnung
DE2155056C3 (de) Verfahren zur Herstellung einer Tantalnitrid-Dünnschicht-Widerstandsschaltung
CH631214A5 (en) Process for producing local anodic oxide layers
DE3138362C2 (de)
DE1496953A1 (de) Herstellungsverfahren fuer elektrische Bauteile,insbesondere Mikroschaltungen
DE3225963A1 (de) Verfahren zur strukturierung von polyimideschichten auf halbleitersystemen
DE2331586C3 (de) Aluminium-Tantal-Schichten für Dünnschichtschaltungen sowie diskrete Widerstände und Kondensatoren