DE2613759A1 - Verfahren zum herstellen eines mehrschichtigen metallanschlusskontaktes fuer ein halbleiterbauelement - Google Patents

Verfahren zum herstellen eines mehrschichtigen metallanschlusskontaktes fuer ein halbleiterbauelement

Info

Publication number
DE2613759A1
DE2613759A1 DE19762613759 DE2613759A DE2613759A1 DE 2613759 A1 DE2613759 A1 DE 2613759A1 DE 19762613759 DE19762613759 DE 19762613759 DE 2613759 A DE2613759 A DE 2613759A DE 2613759 A1 DE2613759 A1 DE 2613759A1
Authority
DE
Germany
Prior art keywords
layer
metal
gold
deposited
sputtered
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19762613759
Other languages
English (en)
Other versions
DE2613759C3 (de
DE2613759B2 (de
Inventor
Leonhard Botzenhardt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Conti Temic Microelectronic GmbH
Original Assignee
Licentia Patent Verwaltungs GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Licentia Patent Verwaltungs GmbH filed Critical Licentia Patent Verwaltungs GmbH
Priority to DE2613759A priority Critical patent/DE2613759C3/de
Priority to JP3693877A priority patent/JPS52120683A/ja
Publication of DE2613759A1 publication Critical patent/DE2613759A1/de
Publication of DE2613759B2 publication Critical patent/DE2613759B2/de
Application granted granted Critical
Publication of DE2613759C3 publication Critical patent/DE2613759C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13017—Shape in side view being non uniform along the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H01L2224/13018—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01032—Germanium [Ge]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01052—Tellurium [Te]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

  • Verfahren zum Ileisteilen eines mehrschichtigen
  • Metallanschlußkontaktes für ein Halbleiterbauelement Die Erfindung betrifft ein Verfahren zum Herstellen eines mehrschichtigen Metallanschlußkontaktes für ein Halbleiterbauelement, der sich von der Öffnung in einer auf einem Halbleiterkörper angeordneten Isolierschicht auf diese Isolierschicht erstreckt und dessen oberste Schicht auf der Isolierschicht an einer für den Anschluß an ein weiteres Kontaktelement vorgesehenen Stelle einen gal-anisch abgeschiedenen Metallkontaktberg trägt.
  • Halbleiterb2uelemellte mit mehrschichtigen Metallanschlußkontakten, die an einer Stelle mit einem über die Halbleiteroberfläche hochragenden Metallkontaktberg versehen sind, werden beispielsweise für drahtlos zu kontaktierende Halbleiterbauelemente benötigt. Bei der drahtlosen Kontaktierung wird ein Halbleiterkörper mit seiner Rückseite beispielsweise auf einen ersten Trägerkörper aufgesetzt, der im allgemeinen aus einem strukturierten Kontaktierungsstreifen mit zahlreichen Zinken besteht.
  • Auf die mit den Metallkontaktbergen versehene Oberflächenseite des Ttaibleiterkörper wird dann ein zweiter Kontaktierungsstreifen, der beispi--lsweise von einem rahmenförm L<jen Gebilde audgehende, nach innen tragende und der Zahl der Metall};orltakEberge entsprechende Kontaktierungszungen aufweist, so aufgesetzt, daß die Enden dieser Kontaktierungszungen mit den Oberflächen der Metallkontaktberge in Berührung kommen, so daß in einem Arbeitsgang alle Metallkontaktberge mit den ihnen zugeordneten Kontak tierung szung en verschweißt oder verlötet werden können. Der Rahmen dieses Kontaktierungsstreifens wird danach so mit Teilen des den Halbleiterkörper tragenden I<ontaktierungsstreifens verschweißt, daß nach dem Durchtrennen des Rahmens zwischen den eineinen Kontaktierungszungen die Metallkontaktberge auf dem Halbleiterkörper mit zugeordneten Anschlußteilen des ersten Kontaktierungsstreifens elektrisch in Verbindung stehen.
  • Auch bei Halbleiterbauelementen, bei denen der Halbleiterkörper, beispielsweise eine Diode, zwischen Anschlußstempeln befestigt wird, die mit dem Halbleiterkörper Berührungskontakte bilden, wird vielfach zumindest eine Halbleiterzone mit einem über die Halbleiteroberfläche hochragenden Metallkontaktberg versehen.
  • Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum tiers teilen eines mehrschichtigen Metallanschlußkontaktes ilt einem Metalikontaktberg anzugeben, bei dem der Bedarf an teurem Kontaktmetall, beispielsweise Gold, möglichst gering ist. Außerdem soll sichergestellt sein, daß die Metallkontaktberge, die galvanisch abgeschieden werden, nur an den dafür vorgesehenen Stellen aufwachsen und Leitbahnbrüche an den Rändern des Kontaktierungsfensters vermieden werden.
  • Diese Aufgabe wird bei einem Verfahren der eingangs beschriebenen Art erfindungsgemäß dadurch gelöst, daß zunächst eine oder mehrere Metailschichcen ganzfiächig auf die mit der Isolierschicht versehene Oberflächenseite des Halb leiterkörper aufgedampft oder aufgesputtert werden, daß dann diese Metallschichten alt einer Photolackmaske bedeckt werden, die nur die für die Leitbahnen vorgesehenen Bereiche frei läßt, daß an diesen Bereichen eine Metallschicht galvanisch abgeschieden wird, daß auf die Halbleiteroberfläche danach eine zweite Lackmaske aufgebracht wird, die die erste Lackmaske und TeiLe der galvanisch abgeschiedenen Metallschicht Bedeckt und in dem für die Abscheidung des Kontaktberges vorgesehenen Oberflächenteil eine öffnung aufweist, daß in cl i eer öffnung auf der galvanisch abgeschiedenen Metallschicht ein dicker Metal L1ontaktberg gleichfalls galvanisch abgeschieden wird und daß schließlich die Lackmasken und die nicht zu den Leitbahnen gehörenden Teile der aufgedampften bzw. aufgesputterten Metallschichten wieder entfernt werden.
  • Das erfindungsgemäße Verfahren hat den Vorteil, daß die oberste Leitbahn, die unmittelbar unter dem Metallkontaktberg angeordnet ist, nur noch in dern für die Leitbahn vorgesehenen Bereich abgeschieden wird. Bei einem älteren Verfahren war es üblich, auch diese Metallschicht ganzflächig auf~ die Oberfläche des Halbieiterkörpers aufzudampfen und später an den nicht für die Leitbahn vorgesehenen Stellen wieder abzuätzen.
  • Hierdurch gehen erhebliche Mengen des unnötig aufgedampften Metalls, das meist aus Gold besteht, verloren.
  • Bei dem genannten Verfahren, bei dem die oberste Metallschicht ganzfläching auf die Halbleiteroberfläche aufgedampft wird, ergibt sich beim chemischen Ätzen der Leitbahnstruktur zwangsläufig eine von der Dicke der zu ätzenden Schicht abhängige Leitbahnunterätzung, durch die eine optimale Flächenausnutzung verfindert wird.
  • Bei dem erfindungsgemäßen verfahren entfällt dieser Äteprozeß, so daß die Herstellung eng benachbarter, relativ breiter Leitbahnen möglich ist, wodurch die zur Verfügung stehende Oberfläche optimal für die herzustellenden Leitbahnen ausgenutzt werden kann.
  • Das erfindungsgemäße Verfahren hat darüber hinaus den Vorteil, daß bei der Abscheidung der Metallkontaktberge große Teile der Halbleiteroberfläche von zwei übereinanderliegenden Lackschichten maskiert sind.
  • Sollten in der unter Lackschicht unerwünschte, aber meist nicht vermeidbare öffnungen enthalten sein, so werden diese Öffnungen durch die zweite Lackschicht geschlossen. Wäre die zweite Lackschicht nicht vorhanden, so würden in den unerwünschten Öffnungen der ersten Lackschicht gleichfalls unerwünschte Kontaktberge aufwachsen, die möglicherweise zur Unbrauchbarkeit des Bauelementes oder der integrierten Schaltung führen würden. Bei dem erfindungsgemäßen Verfahren können die beiden n Lackmasken in einem Arbeitsgang -fiea-r entfernt werden. Auf diese Weise wird ein Reinigungsprozeß eingespart.
  • Das neue Verfahren hat auch den Vorteil, daß Leitbahnbrüche, die vielfach an den Rändern der Kontaktierungsfenster bei aufgedampften Leitbahnschichten entstehen, bei der galvanischen Abscheidung der obersten Leitbahnschicjit wieder zuwachsen. Mit dem erfindungsgemäßen verfahren lassen sich daher Leitbahnbrüche mit Sicherheit ausschließen. Da die oberste Leitbahn galvanisch abgeschieden wird und nicht mehr durch Ätzen strukturiert werden muß, ist auch die Gefahr der Leitbahnunterätzung beseitigt.
  • Bei einer vorteilhaften Weiterbildung des erfindungsgemäßen Verfahrens wird auf eine oder mehrere aufgedampfte oder aufgesputterte Metallschichten von der galvanischen Abscheidung einer Goldschicht zunächst eine dünne Schicht aus Gold ganzflächig aufgedampft oder aufgesputtert. Bei einer Ausführungsform wird beispielsweise zunächst auf den Halbleiterkörper eine Mischschicht aus Titan und Wolfram aufqedampft oder aufgesputtert, die eine Dicke von 0,4 µm aufweist.
  • Auf diese Titan-Wolfram-Schicht wird dann eine ca.
  • 0,1 µm dünne Goldschicht ganzflächig aufgedampft oder aufgesputtert, bevor die Halbleiteroberfläche mit einer die Leitbahnbereiche freilassenden Lackmaske versehen wird. In den Öffnungen dieser Lackmaske werden dann Goldschichten mit einer Dicke von ca. 2 µm galvanisch abgeschieden. In einem weiteren Abscheidungsprozeß, der nach dem Aufbringen der zweiten lackmaske durchgeführt wird, wächst schließlich auf der aus Gold bestehenden Beitbahn ein metallkontaktberg auf, der vorzugeweise wiederum aus Gold besteht und eine Dicke von ca. 25 µm aufweist.
  • Die Erfindung und ihre weitere vorteilhafte Ausgestaltung soll an Hand eines Ausführungsbeispieles noch näher erläutert werden.
  • In den Figuren 1 bis 8 sind verschiedene Fertigungsstadien dargestellt, wobei im Schnitt jeweils der eine einzige Leitbahn umfassende Teil eines Halbleiterkörpers wiedergegeben wird. Es ist selbstverständlich, daß das erfindungsgemäße Verfahren vorzugsweise zur gleichzeitigen Harstellung einer Vielzahl von Leitbahnen und Metallkontaktbergen für eine große Anzahl von auf einer Halbleiterscheibe angeordneten Halbleiterbauelementen eingesetzt wird.
  • Die Figur 1 zeigt einen Teil eines Halbleiterkörpers 1, der beispielsweise aus Silizium besteht, in den die mit einer Leitbahn kontaktierende Zone 2 eingelassen wurde.
  • Die Zone 2 wurde beispielsweise in den Halbleiterkörper unter Verwendung einer Oxidmaske 3 (z. B. aus SiO2)eindi fEundierL. Hierzu wurde Ln die Oxidmaske ein Diffusionsfenster 4 eingebracht, durch das Störstellen in den Halbleiterkörper 1 unter Bildung einer Zone 2 bestimmten Leitungstyps und bestimmter Leitfähigkeit eindiffundiert wurden. Dieses Diffusionsfenster 4 soll in dem zu beschreibenden Ausführungsbeispiel gleichzeitig das Kontaktierungs fenster sein, in dem die de Zone 2 anschließende Leitbahn ihren Ausgang nimmt und sich von dort auf die Isolierschicht 3 erstreckt.
  • Zunächst wird im allgemeinen im Kontaktierungsfenster eine extrem dünne Platinschicht (z. B. 50 nm dick) niedergeschlagen, die nach einem TetnperpL-ozeß mit dem aus Silizium bestehenden flalbleiterkörper Piatinsilizid 13 bildet.
  • Gemäß der Figur 2 wird dann auf die gesamte, mit der Isolierschicht 3 bedeckte Oberflächenseite des Halbleiterkörpers eine erste Metallschicht 5 aufgedampft, die beispielsweise aus einer Titan-Wolfram-Legierung besteht und ca. 0,4 d um dick ist. Diese Schicht 5 wird gleichfalls ganzflächig mit einer dünnen Schicht 6 bedeckt, die beispielsweise aus Gold besteht und ca. 0,1 um dick ist. Beide Schichten 5 und 6 können aufgedampft oder aufgesputtert werden.
  • Gemäß Figur 3 wird dann die Halbleiteroberfläche mit einer Photolackmaske 7 bedeckt, die nur an der für die Leitbahn vorgesehenen Stelle 8 eine Öffnung aufweist.
  • in einem handelsüblichen Galvanisierbad wird dann in dieser Öffnung 8 eine Goldschicht 9 abgeschieden. (Fig. 4) Diese Goldschiciat ist beispielsweise 2 um dick und erstreckt sich vom Kontaktierungsfenster bis zu dem Teil der Halbleiteroberfläche, der für den Metallkontaktberg vorgesehen ist. Im Galvanisierbad dienen die Schichten 5 und 6, die aufgedampft odet- aufgesputtert wurden, als elektrisher Anschluß.
  • Danach wird gemäß Figur 5 auf die Halbleiteroberfläche eine zweite Photolacksehicht 10 aufgebracht, die nur an der für die Abscheidung des Metallkontaktberges vorgesehenen Stelle eine Öffnung 11 aufweist. Die Halbleiteranordnung wird dann erneut in ein Galvanisierbad eingebracht, indem der Metallkontaktberg 12 gemäß Figur 6 an der dafür vorgesehenen Stelle auf der Goldschicht 9 aufwächst. Dieser Metallkontaktberg ist beispielsweise 25 /um dick und ist mesaförmig oder pilsförmig ausgebildet.
  • Schließlich werden in einem Arbeitsgang die beiden übereinander angeordneten Photolackschichten 7 und 10 von der Halbleiteroberfläche auf herkömmliche Weise entfernt. Dieses Herstellungsstadium ist in der Figur 7 dargestellt.
  • Schließlich werden noch gemäß Figur 8 die Goldschichten 5 und 6 an der nicht fur dle Leitbahn vorgesehenen Stelle von der iialbleiteroberfiäche wieder entfernt. Hierbei dient die Goldschicht 9 als Ätzmaske, da sie so dick ist, daß ein geringer Dickeabtrag ohne Bedeutung bleibt. Die Schichten 5 und 6 können mit herkömmlichen Ätzlösungen oder durch Ionenätzen entfernt werden.

Claims (6)

  1. P a t e n t a n s p r ü c h e 1) Verfahren zum Herstellen eines mehrschichtigen Metallanschlußkontaktes für ein halbleiterbauelement, der sich von der Öffnung in einer auf einem Halbleiterkörper angeordneten Isolierschicht auf diese Isolierschicht erstreckt und dessen oberste Schicht aur der Isolierschicht an einer für den Anschluß an ein weiteres Kontaktelement vorgesehenen Stelle einen gaLvanisch abgeschiedenen Metallkontaktberg trägt, dadurch gekennzeichnet, daß zunächst eine oder mehrere metallschichten ganzflächig auf die mit der Isolierschicht versehene Oberflächenseite des Halbleierkörpers aufgedaimpft oder aufgesputtert werden, daß dann diese Metallschichten mit einer Photolackmaske bedeckt werden, die nur die für die Leitbahnen vorgesehenen Bereiche frei läßt, daß an diesen Bereichen eine Metallschicht galvanisch abgeschieden wird, daß auf die Halbleiterberfläche danach eine zweite lackmaske aufgebracht wird, die die erste Lackmaske und Teile der galvanisch abgeschiedenen Metallschicht bedeckt ud in dem für die Abscheidung des Kontaktberges vorgesehenen Oberflächenteil eine Öffnung aufweist, daß in dieser Öffnung auf der galvanisch abgeschiedenen Metallschicht ein dicker Metallkontaktberg gleichfalls galvanisch abgeschieden wird und daß schließlich die Lackmas; -en und cii nicht zu zu den Leitbahnen gehörenden Teile der aufgedampften bzw. aufgesputterten Metallschichten wieder entfernt werden.
  2. 2) Verfahren nacFI Ansprucil 1, dadurch gekennzeichnet, daß die galvanisch abgeschiedene Metallschicht und der Metallkontaktberg aus Gold besteht.
  3. 3) Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß auf eine oder mehrere aufgedampfte oder aufgesputterte Metallschichten vor der galvanischen Abscheidung des Goldes eine dünne Schicht aus Gold ganzflächig aufgedämpft oder aufgesputtert wird.
  4. 4) Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß auf die mit der Isolierschicht versehene Oberflächenseite des Halbleiterkörpers zuerst ganzflächig eine Schicht aus einer Titan-Wolfram-Legierung und danach eine dünne Goldschicht aufgedampft oder aufgesputtert werden.
  5. 5) Verfahren nach Anspruch 2 und 4, dadurch gekennzeichnet, daß die Ti/W-Schicht ca 0,4 /um und die dünne Gold schicht ca. 0,1µm dick ist, daß auf diese Schichten im Bereich der Leitbahn eine ca. 2 µm dicke Schicht aus Gold galvanisch abgeschieden wird und daß schließlich auf dies Goldschicht an der für cn Anschluß eines weiteren Kontaktelementes vorgesehenen Stelle ein ca. 25 µm dicker Kontaktberg aus Gold galvanisch abgeschieden wird.
  6. 6) Verfahren nach einem der vorangehenden ansprüche, gekennzeichnet durch seine gleichzeitige Anwendung auf eine Vielzahl auf einer Halbleiterscheibe angeordneten Eauelelllente.
DE2613759A 1976-03-31 1976-03-31 Verfahren zum Herstellen eines mehrschichtigen MetaUanschluBkontaktes für ein Halbleiterbauelement Expired DE2613759C3 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE2613759A DE2613759C3 (de) 1976-03-31 1976-03-31 Verfahren zum Herstellen eines mehrschichtigen MetaUanschluBkontaktes für ein Halbleiterbauelement
JP3693877A JPS52120683A (en) 1976-03-31 1977-03-31 Method of making multiilayered metalic electrodes for semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2613759A DE2613759C3 (de) 1976-03-31 1976-03-31 Verfahren zum Herstellen eines mehrschichtigen MetaUanschluBkontaktes für ein Halbleiterbauelement

Publications (3)

Publication Number Publication Date
DE2613759A1 true DE2613759A1 (de) 1977-10-06
DE2613759B2 DE2613759B2 (de) 1980-04-24
DE2613759C3 DE2613759C3 (de) 1981-01-15

Family

ID=5973995

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2613759A Expired DE2613759C3 (de) 1976-03-31 1976-03-31 Verfahren zum Herstellen eines mehrschichtigen MetaUanschluBkontaktes für ein Halbleiterbauelement

Country Status (2)

Country Link
JP (1) JPS52120683A (de)
DE (1) DE2613759C3 (de)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0024572A2 (de) * 1979-09-04 1981-03-11 International Business Machines Corporation Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
EP0147640A1 (de) * 1983-11-30 1985-07-10 Siemens Aktiengesellschaft Verfahren zur galvanischen Herstellung metallischer, höckerartiger Anschlusskontakte
DE3617922A1 (de) * 1985-05-29 1986-12-04 Mitsubishi Denki K.K., Tokio/Tokyo Verfahren zur herstellung einer halbleitereinrichtung

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57198648A (en) * 1981-06-01 1982-12-06 Nec Corp Manufacture of semiconductor device
JPS607758A (ja) * 1983-06-27 1985-01-16 Nec Corp 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0024572A2 (de) * 1979-09-04 1981-03-11 International Business Machines Corporation Elektrisch leitender Kontakt- oder Metallisierungsaufbau für Halbleitersubstrate
EP0024572A3 (en) * 1979-09-04 1983-07-20 International Business Machines Corporation Electrically conductive contact or metallizing structure for semiconductor substrates
EP0147640A1 (de) * 1983-11-30 1985-07-10 Siemens Aktiengesellschaft Verfahren zur galvanischen Herstellung metallischer, höckerartiger Anschlusskontakte
US4600600A (en) * 1983-11-30 1986-07-15 Siemens Aktiengesellschaft Method for the galvanic manufacture of metallic bump-like lead contacts
DE3617922A1 (de) * 1985-05-29 1986-12-04 Mitsubishi Denki K.K., Tokio/Tokyo Verfahren zur herstellung einer halbleitereinrichtung

Also Published As

Publication number Publication date
DE2613759C3 (de) 1981-01-15
DE2613759B2 (de) 1980-04-24
JPS52120683A (en) 1977-10-11

Similar Documents

Publication Publication Date Title
DE2729030C2 (de) Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE1965546C3 (de) Halbleiterbauelement
DE3339957C2 (de)
DE2319883C3 (de) Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
DE3340563C2 (de) Schichtkondensator und Verfahren zur Herstellung desselben
DE1930669C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltung
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
EP0005185A1 (de) Verfahren zum gleichzeitigen Herstellen von Schottky-Sperrschichtdioden und ohmschen Kontakten nach dotierten Halbleiterzonen
DE2315710C3 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3038773C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterschaltungsanordnung mit MOS-Transistoren und mit spannungsunabhängigen Kondensatoren
DE10039710B4 (de) Verfahren zur Herstellung passiver Bauelemente auf einem Halbleitersubstrat
DE2230171A1 (de) Verfahren zum herstellen von streifenleitern fuer halbleiterbauteile
DE2658532C2 (de) Zwischenträger zur Halterung und Kontaktierung eines Halbleiterkörpers und Verfahren zu dessen Herstellung
DE2361804A1 (de) Verfahren zur herstellung von supraleitenden kontakten und schaltkreisen mit josephson-elementen
DE1589076B2 (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE2613759A1 (de) Verfahren zum herstellen eines mehrschichtigen metallanschlusskontaktes fuer ein halbleiterbauelement
EP0013728A1 (de) Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen
DE3538855C2 (de)
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
EP0967296B1 (de) Verfahren zum Beschichten eines Substrats
EP1323183B1 (de) Verfahren zum herstellen eines mikroelektronischen schaltkreises
EP0064745A2 (de) Verfahren zum Herstellen eines Feldeffekttransistors

Legal Events

Date Code Title Description
OF Willingness to grant licences before publication of examined application
C3 Grant after two publication steps (3rd publication)
8327 Change in the person/name/address of the patent owner

Owner name: TELEFUNKEN ELECTRONIC GMBH, 7100 HEILBRONN, DE

8327 Change in the person/name/address of the patent owner

Owner name: TEMIC TELEFUNKEN MICROELECTRONIC GMBH, 7100 HEILBR

8339 Ceased/non-payment of the annual fee