DE2319883C3 - Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung - Google Patents

Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung

Info

Publication number
DE2319883C3
DE2319883C3 DE2319883A DE2319883A DE2319883C3 DE 2319883 C3 DE2319883 C3 DE 2319883C3 DE 2319883 A DE2319883 A DE 2319883A DE 2319883 A DE2319883 A DE 2319883A DE 2319883 C3 DE2319883 C3 DE 2319883C3
Authority
DE
Germany
Prior art keywords
layer
auxiliary
auxiliary layer
conductive layer
recesses
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2319883A
Other languages
English (en)
Other versions
DE2319883B2 (de
DE2319883A1 (de
Inventor
Bohuslav Nijmegen Symersky
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Gloeilampenfabrieken NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Gloeilampenfabrieken NV filed Critical Philips Gloeilampenfabrieken NV
Publication of DE2319883A1 publication Critical patent/DE2319883A1/de
Publication of DE2319883B2 publication Critical patent/DE2319883B2/de
Application granted granted Critical
Publication of DE2319883C3 publication Critical patent/DE2319883C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53242—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a noble metal, e.g. gold
    • H01L23/53252—Additional layers associated with noble-metal layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K2323/00—Functional layers of liquid crystal optical display excluding electroactive liquid crystal layer characterised by chemical composition
    • C09K2323/04—Charge transferring layer characterised by chemical composition, i.e. conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/944—Shadow
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/951—Lift-off
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Weting (AREA)
  • Surface Treatment Of Glass (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung mit einem Halbleiterkörper, dessen eine Oberfläche mit einer Isolierschicht versehen ist die Öffnungen aufweist, in denen Teile der Halbleiterzonen mit Teilen des Leitermusters verbunden sind, bei dem auf der Oberfläche des mit einer Isolierschicht versehenen Halbleiterkörpers eine Hilfsschicht aus einem von dem des Leitermusters verschiedenen Material aufgebracht wird, die eine oder mehrere Aussparungen in Form des gewünschten Leitermusters aufweist, bei dem dann auf der Hilfsschicht und in den Aussparungen eine Schicht aus leitendem Material angebracht wird, und bei dem schließlich die Hilfsschicht mit dem auf ihr liegenden Teil der leitenden Schicht wieder entfernt wird, so daß der in den Aussparungen in der Hilfsschicht liegende Teil der leitenden Schicht als Leitermuster auf dem Halbleiterkörper zurückbleibt.
Zum Kontaktieren der Basis- und Emitterzonen eines Transistors ist es bekannt (US-PS 35 23 222), das photolithographische Muster, das als Ätzmaske für die Ätzung der benötigten Kontaktöffnungen in der auf der Halbleiteroberfläche vorhandenen Siliziumdioxidschicht verwendet wird, nach dieser Behandlung auf der Oberfläche beizubehalten und auf dieser Maske eine Palladiumschicht und eine Goldschicht durch Aufdampfen anzubringen. Die überflüssigen Teile der Palladium-Gold-Schicht werden durch das Lösen des Photolack' schichtmusters entfernt.
Da bei diesem Verfahren die gebildeten Metallkontakte nur in den Kontaktöffnungen in der Oxidschicht auf der Halbleiteroberfläche liegen, ist dieses Verfahren
nicht zur Anwendung bei Hochfrequenztransistoren geeignet Bei Hochfrequenztransistoren sind ja die Abmessungen der Basis- und Emitterzonen und somit auch der zugehörigen Kontaktöffnungen sehr klein. Daher müssen sich die Metallkontakte von den ■ Kontaktöffnungen aus weiter über die Isolierschicht erstrecken, damit daran bei der Fertigmontage weitere Leiter befestigt werden können.
Auch bei integrierten Schaltungen erstrecken sich die Leiterbahnen außer in den Kontaktöffnungen notwen- i« digerweise auch auf der Isolierschicht
Durch den Bedarf an integrierten Schaltungen und Schaltungselementen, wie Transistoren, für immer höhere Frequenzen müssen immer höhere Anforderungen an die verfügbaren Verfahren zum Anbringen feiner ■ Leitermuster gestellt werden. Dsbei handelt es sich nicht nur um eine weitere Verkleinerung der Details des Leitermusters. Z. B. wird die Wahl der anzuwendenden Materialien durch die erforderliche Haftung an der Unterlage, die beim Betrieb auftretenden Stromdichten, .''■ den noch zulässigen elektrischen Reihenwiderstand, die elektrischen Eigenschaften der Kontaktien ng von Schaltungselementen und die erforderliche Stabilität und Korrosionsbeständigkeit des verwendeten Systems beschränkt Weiter ist es im Zusammenhang mit dem :"> Verfahren zum Anbringen des Leitermusters, bei dem meistens eine oder mehrere Ätzbearbeitungen durchgeführt werden, notwendig, daß die verschieden angewendeten Materialien gut und, in bezug aufeinander, selektiv ätzbar sind. hi
Ein für das Leitermuster von Halbleiteranordnungen vielfach verwendetes Material ist Aluminium, das neben einer guten Ätzbarkeit eine gute Haftung an der Halbleiteroberfläche und an den üblichen für Isolierung und Passivierung verwendeten Schichten und einen t> verhältnismäßig niedrigen spezifischen Widerstand aufweist Obwohl Leitermuster aus Aluminium in vielen Hinsichten den zu stellenden Anforderungen entsprechen, können sich dabei doch große Probleme ergeben. Bei einem besonderen, bekannten Verfahren vom Herstellen von Aluminiumkontakten (siehe DE-AS 12 96 265) wird eine gemusterte Photolackschicht benutzt um eine über der Photolackschicht aufgebrachte Metallschicht selektiv zu entfernen.
Eines der bekanntesten Probleme bei der Verwen- J> dung von Ljitermustern aus Alumimium betrifft die Verbindung zwischen dem Leitermuster und dem übrigen Teil der Anordnung, wobei praktisch immer ein Übergang von Aluminium zu Gold als Leitermaterial benötigt wird. Aluminium und Gold bilden leicht >'i intermetailische Verbindungen, wodurch Aluminium-GoldÜberginge oft nich. genügend stabil sind. Darüberhinaus tritt in Aluminium bei hohen Stromdichten Wanderung von Aluminium (Elektromigration) auf, wodurch Unterbrechungen in den Leiterbahnen des Musters entstehen. Weiter löst sich Aluminium, insbesondere bei etwas erhöhter Temperatur, leicht in Silizium, wodurch namentlich bei Kontaktierung sehr flacher Halbleiterzonen von z. B. Silizium-Hochfrequenztransistoren leicht Beschädigung dicht unter der m> Halbleiteroberfläche liegender PN^Übergänge auftreten kann.
Auch wegen der Probleme der obenbeschriebenen Art hat man bereits Leitermuster verwendet, die aus verschiedenen MetaL'schichten aufgebaut sind. Es sind z, B. Leitermuster bekannt (siehe DE-AS 12 82 196), die aus aufeinander liegendem Schichten von Titan und Gold oder von Titan, Platin und Gold bestehen. Die letztgenannte Kombination von Materialien wird auch bei den sogenannten Beam-leads verwendet. Beamleads sind verdickte Goldteile eines Leitermusters, die in seitlicher Richtung aus dem Halbleiterkörper her-• vorragen und die zum elektrischen Anschluß dienen.
Aus den obenstehenden Ausführungen, die übrigens, sofern es die an das Leitermuster zu stellenden Anforderungen und die sich beim Anbringen dieses Musters ergebenden Schwierigkeiten anbelangt, keines-■ wegs vollständig ist, ist es trotzdem einleuchtend, daß es sich hier um ein äußerst wichtiges und durch seine vielen Parameter verwickeltes Problem handelt, das in der Halbleitertechnik eine große Rolle spielt, und weiter, daß jeder der bekannten Lösungen ein eigener Kompromiß zugrunde liegt, wobei die bei jedem dieser Verfahren verwendeten Materialien und Bearbeitungen ein genau aufeinander abgestimmtes zusammenhängendes Ganzes bilden.
Sowohl bei aus einer einfachen Schicht, wie Aluminium, bestehenden Leitermustei·"? als auch bei den aus verschiedenen Metallschichten zusammengesetzten Mustern besieht das übliche Anbringungsverfahren darin, daß auf die betreffende Oberfläche eine ununterbrochene leitende Schicht aufgedampft wii J, die dann mit Hilfe einer auf übliche Weise auf photolithographiscnem Wege angebrachten Ätzmaske gemustert wird. Abgesehen von den durch die dabei benötigte optische Abbildung und durch die photochemischen Vorgänge herbeigeführten Beschränkungen, bestimmen die Größe und die Reproduzierbarkeit der Unterätzung in bezug auf die Ätzmaske die Kleinstabmessung, die in dem Leitermuster erzielbar ist Diese Unterätzung hängt u. a. von der Güte der Haftung der leitenden Schicht an der Unterlage und an der Ätzmaske und von dem Ausmaß der Selektivität des Ätzmittels für die leitende Schicht in bezug auf die anderen, dem Ätzmittel gleichzeitig ausgesetzten Materialien ab. Weiter wird bei einer zusammengesetzten leitenden Schicht die obere Metallschicht nach Ätzung als Ätzmaske für die darauf folgende Metallschicht dienen, wobei nochmals Unte'ätzung auftritt.
Der Erfindung liegt nun die Aufgabe zugrunde, ein neues Verfahren zum Herstellen von Leitermustern zu schaffen, bei dem der Einfluß von Unterätzung auf die Abmessungen der Leitermuster geringer ist und durch das leichter feine Details im Leitermuster erhalten werden können und bei dem das Leitermuster völlig oder teilweise aus schwer ätzbaren oder schwer selektiv ätzbaren Materialien bestehen kann.
Die Erfindung gründet sich u. a. auf die Erkenntnis, daß beim Anbringen feiner Leitermuster mit Hilfe einer Hilfsschicht, in der eine negative Abbildung des gewünschten Leitermusters angebracht wird, auf das Erhalten einer befriedigenden Trennung zwischen dem auf der Hilfsschicht liegenden Teil und d?m in cien Aussparungen liegenden Teil der leitenden Schicht des Leitermusters besondere Sorgfalt verwendet werden muß. An den Rändern der Aussparungen in der Hilfsschicht muß zu diesem Zweck die leitende Schicht mindestens besonders dünn sein, so daß dort leicht Bruch auftritt. Vorzugsweise müssen jedoch die heiden genannten Teile der leitenden Schicht beim Anbringen der leitenden Schicht bereits völlig voneinander getrennt bleiben. Weiter gründet sich die Erfindung noch auf die Erkenntnis, dsß die Hilfsschicht genau gemustert und außerdem nach dem Anbringen der leitenden Schicht leicht entfernt werden können muß. In Anwendung dieser Erkenntnisse wird die
Aufgabe erfindungsgemäß dadurch gelöst, daß auf der mit der Isolierschicht versehenen Oberfläche des Halbleiterkörpers zunächst eine erste Hilfsschicht aus einem Metall aufgebracht wird, das eine höhere Löslichkeit als das Metall des Leitermusters aufweist, "> daß danach eine zweite Hilfsschicht aus einem vom Material der ersten Hilfsschicht unterschiedlichem Material aufgebracht wird, daß dann in die Hilfsschichten dem Leitefmüstef entsprechende Aussparungen derart eingeätzt werden, daß die Aussparungen in der ersten Hilfsschicht durch Unterätzung größer als die Aussparungen in der zweiten Hilfsschicht werden, und daß schließlich auf die gemusterten Hilfsschichten mindestens eine leitende Schicht aufgebracht wird.
Durch die genannte Unterätzung wird der Rand der >'■ zweiten Hilfsschicht über dem Rand der ersten Hilfsschicht hervorragen, wodurch die vorstehenden Ränder der Aussparungen in den Hilfsschichten eine Form aufweisen, die das Anschließen der auf der Hilfsschicht liegenden Teile an die in der Aussparungen 2« liegenden Teile der leitenden Schicht erheblich erschwert oder praktisch unmöglich macht.
Es ist wichtig, daß eine erste Hilfsschicht verwendet wird, die aus Metali besteht Viele Metalle sind in genügend reiner Form verfügbar, damit sie bei r> Anwendung den strengen Anforderungen, die in der Halbleitertechnik in bezug auf das Vermeiden von Verunreinigungen gestellt werden, entsprechen können.
Außerdem können sie meistens auf verhältnismäßig einfache Weise, z. B. durch Aufdampfen oder Zerstäu- w bung, und mit einer vorher bestimmten Dicke, aufgebracht werden, wobei sie auch beim Vorhandensein in einem Vakuum im allgemeinen keine Probleme, z. B. durch Entgasung oder Zersetzung, ergeben.
Weiter sind für eine Vielzahl Metalle, einschließlich )> Legierung, selektive Ätzmittel zum Mustern und/oder zum Entfernen bekannt Beim Mustern können die üblichen photolithographischen Maskierungsschichten verwendet werden.
Beim Aufdampfen der leitenden Schicht für das -to Leitermuster kann unbedenklich eine erhöhte Substrattemperatur angewandt werden. Auch bei dieser erhöhten Temperatur, die oft zur Verbesserung der Haftung des Leitermusters an der Unterlage erforderlich ist, ist die metallene erste Hilfsschicht formfest und stabil und weist z. B. selten oder niemals die Neigung auf, zu zerreißen oder spröde zu werden.
Ein wesentlicher Vorteil des Verfahrens nach der Erfindung besteht übrigens darin, daß dabei, vor allem wenn auch die zweite Hilfsschicht eine Metallschicht ist, so eine größere Wanlfreiheit in bezug auf die Substrattemperatur während des Aufbringens der leitenden Schicht für das Leitermuster erhalten wird. Diese Substrattemperatur übt einen großen Einfluß auf die Haftung des Leitermusters auf der Isolierschicht und in den Kontaktöffnungen auf der Halbleiteroberfläche aus und ist außerdem für die elektrischen Eigenschaften der Metall-Halbleiter-Grenzfläche von Bedeutung. Bei dem üblichen Verfahren ist die gewählte Substrattemperatur oft ein Kompromiß, das durch den Einfluß auf die eo Haftung an der Isolierschicht bestimmt wird. Die Haftung an der Isolierschicht soll nämlich nicht derart stark sein, daß bei der Ätzbehandlung zum Mustern der leitenden Schicht die vollständige Entfernung der überflüssigen Teile der leitenden Schicht beträchtlich erschwert oder sogar unmöglich gemacht wird.
Vorzugsweise werden Teile der Halbleiteroberfläche in Öffnungen in der Isolierschicht frei gelegt, bevor die Hilfsschicht aufgebracht wird.
Bei dem Verfahren nach der Erfindung kommt die leitende Schicht nur mit der Halbleiteroberfläche und der Isolierschicht an denjenigen Stellen in Berührung, an denen endgültig das Leitermuster verlangt wird. Die Haftung zwischen der leitenden Schicht und der Hilissehicht spielt bei der Entfernung keine wichtige Rolle, weil die Entfernung nicht durch das Wegätzen der leitenden Schicht, sondern durch das Lösen der darunter liegenden Hilfsschicht erfolgt. Beim Aufbrin* gen der ersten Hilfsschicht genügt meistens eine niedrigere Substrattemperatur, weil die wichtigste Anforderung, die an die Haftung zwischen der Hilfsschicht und der Isolierschicht gestellt wird, ist, daß diese Haftung genügend ist, um die Hilfsschicht genau mustern zu können.
Das Lösen der Hilfsschicht kann trotz der Tatsache, daß diese wenigstens größtenteils von der leitenden
Weil bei der Wahl des Lösungsmittels die Haftung einer (photolithographischen) Ätzmaske und die Regelung des Ausmaßes der Unterätzung nicht berücksichtigt zu werden brauchen, wodurch in diesem Falle ein schnell wirkendes Ätzmittel verwendet werden kann. Wenn die Materialien der Hilfsschichten leitend sind, kann außerdem, indem sich die Hilfsschichten und die leitende Schicht zugleich in direktem elektrischem Kontakt miteini.-ider in dem Lösungsmittel befinden, leicht ein galvanisches Element erhalten werden. Bei passender Wahl der Materialien können dadurch die erste und/oder die zweite Hilfsschicht erheblich schneller gelöst werden. Dieser Effekt einer beschleunigten Lösung durch die Bildung eines galvanischen Elements ergibt sich bei dem bisher üblichen Verfahren bei Anwendung von Leitermustern, die aus einer zusammengesetzten Schicht bestehen. Es tritt dann leicht und schnell eine zu starke Unterätzung der unteren Metallschicht auf, wodurch sich namentlich bei feinen Leitermustern große Schwierigkeiten ergeben. Dadurch, daß die untere Metallschicht meistens mit einer undurchsichtigen Schicht abgedeckt ist, ist das Ausmaß der Unterätzung nicht sichtbar und dadurch praktisch unzuverlässig. Bei der Herstellung ist der Ausschuß daher groß. Außerdem dient die untere Metallschicht meistens dazu, einen direkten Kontakt zwischen der darauf liegenden Metallschicht und der Halbleiteroberfläche zu verhindern. Auch daher ist es weniger günstig, wenn die seitlichen Abmessungen der unteren Metallschicht kleiner als die der darauf liegenden Metallschicht sind.
Die Anwendung des Verfahrens nach der Erfindung, bei dem die leitende Schicht nicht durch Ausätzung gemustert wird, treten diese durch Unterätzung herbeigeführten Probleme nicht auf. Die Anwendung der Erfindung ist daher besonders vorteilhaft bei Leitermustern, die aus mehreren Schichten aufgebaut sind, und eine wichtige Weiterbildung des erfindungsgemäßen Verfahrens ist daher dadurch gekennzeichnet, daß nacheinander mindestens zwei Schichten aus voneinander verschiedenen leitenden Materialien aufgebracht werden.
Vorzugsweise besteht die untere dieser Schichten, die der Oberfläche des Körpers am nächsten liegt, aus Titan, Chrom, Rhodium, Zirkon, Kobalt, Wolfram oder Tantal. Die obere dieser Schichten besteht vorzugsweise aus Gold. Namentlich Titan, Chrom, Wolfram und Tantal liefern insbesondere, wenn sie bei erhöhten Substrattemperaturen aufgebracht werden, Metall-Halbleiter-
kontakte mit günstigen elektrischen Eigenschaften. Die genannten Materialien haften gut an den üblichen Isolierschichten, z. B. aus Siliziumdioxid und/oder Siliziumnitrid; Außerdem schirmen sie, vorausgesetzt, daß die Schicht genügend dick ist, das Gold praktisch völlig gegen die Halbleiteroberfläche ab.
Bei ei£if anderen Weiterbildung des Verfahrens nach der Erfindung wird, bevor die Goldschicht angebracht wird, jedoch bei bereits Vorhandener Titan^ Ghromodcr Zirkonschichtj eine Platin- oder Rhoriiumschicht aufgebracht. Die Erfindung vereinfacht in erheblichem Maße die Anwendung von Platin, was namentlich darauf zurückzuführen ist, daß die Platinschicht nicht geätzt zu werden braucht. Die praktische Anwendung von Platin in Leitermustern wurde bisher im wesentlichen durch das Fehlen geeigneter selektiver Ätzmittel und durch die Talsache, daß Zurückspultern oder Sputterätzen oft Nachteile aufweist, behindert.
Bei dem Verfahren der Erfindung, ergibt sich weiter der große Vorteil, daß Platin und Rhodium eine bessere Sperre für das Gold bilden als Titan oder Chrom, so daß im Vergleich zu Titan oder Chrom mit einer beträchtlich dünneren Schicht eine gute Abschirmung des Goldes gegen die Halbleiteroberfläche gewährleistet werden kann. Die Titan- oder Chromschicht dient dann als Haftschicht für das Platin oder da·. Rhodium. Bei Anwendung einer Platinzwischenschicht kann die Gesamtdicke der zusammengesetzten Leiterschicht kleiner als bei einer Titan-Gold- oder einer Chrom-Gold-S"hicht sein, was, wie nachstehend noch näher erläutert wird, feinere Details in dem Leitermuster ermöglicht
Andere geeignete Diffusionssperren zur Abschirmung der Goldschicht gegen den Halbleiter werden durch Molybdän, Zirkon, Kobalt, Wolfram und Tantal gebildet, wobei insbesondere Tantal gut an den üblichen Isolierschichten haftet, so daß dabei keine Haftschicht benötigt wird.
Vorzugsweise wird beim Aufbringen der leitenden Schicht die Lage der Materialquelle in bezug auf die Oberfläche mit der gemusterten Hilfsschicht derart gewählt ist, daß der Materialtransport von der Quelle zu dem Körper im wesentlichen in einer Richtung nahezu senkrecht zu der Oberfläche erfolgt
Beim Aufbringen einer zusammengesetzten leitenden Schicht wird vorteilhaft die Lage der örtlichen Quelle der aufzubringenden Materials in bezug auf die Oberfläche mit der gemusterten Hilfsschicht während des Aufbringens der verschiedenen Schichten praktisch gleich gewählt Auf diese Weise werden die Ränder der Aussparungen in der Hilfsschicht möglichst scharf und möglichst gleich in den aufeinanderfolgenden Schichten der zusammengesetzten leitenden Schicht abgebildet
Eine andere Weiterbildung des erfindungsgemäßen Verfahrens besteht darin, daß eine Hilfsschicht verwendet wird, deren Dicke mindestens gleich der der leitenden Schicht ist Vorzugsweise ist die Dicke der Hilfsschicht größer als die der leitenden Schicht Auf diese Weise wird die leitende Schicht an der Stelle der Ränder der Ausspaningen in der Hilfsschicht äußerst dünn und in den meisten Fällen sogar völlig unterbrochen sein, wodurch das Entfernen der überflüssigen Teile der leitenden Schicht erleichtert wird
Bei einer anderen Weiterbildung des Verfahrens nach
uci" El iliiuuiig Wiiu oia ZWCitC ι liiidSCuiCiit CHIC oCuiCllt aufgebracht, die dünner als die erste Hilfsschicht ist Da diese zweite Hilfsschicht dünner als die erste ist, können in ihr Aussparungen mit größerer Genauigkeit und mit kleineren Details angebracht werden. Die Tatsache, daß danach beim Ätzen der darunter liegenden ersten Hilfsschicht Unterätzung auftritt, ist in diesem Zusammenhang weniger bedeutend, weil die Begrenzung des in der Aussparung liegenden Teiles der leitenden Schicht, also des Leitermusters, durch Schattenwirkurig im wesentlichen durch den Rand der Öffnung in der zweiten Hilfsschicht bestimmt wird, vorausgesetzt, daß naturgemäß die zweite Hilfsschicht nicht so dünn
ίο ist, daß sich der hervorragende Rand abbiegt Daher ist bei Anwendung einer metallenen zweiten Hilfsschicht die Dicke derselben vorzugsweise mindestens gleich etwa 100 nm.
Einige Ausführungsformen der Erfindung sind im folgenden an Hand der Zeichnung näher beschrieben. Es zeigt
Fig. 1—3 schematisch Querschnitte durch eine Halbleiteranordnung in verschiedenen HerstellunEsstufen des erfindungsgemäßen Verfahrens,
Fig.4 schematisch eine Draufsicht auf eine andere Halbleiteranordnung, und
Fig.5—8 schematische Querschnitte durch diese Anordnung in verschiedenen Herstellungsstufen.
Zunächst wird die Herstellung eines Transistors an Hand der F i g. 1 bis 3 beschrieben. F i g. 1 zeigt einen Teil eines Halbleiterkörpers I1 in dem sich zwei Oberflächenzonen 2 und 3 erstrecken. Die Halbleitergebiete 1,2 und 3 weisen abwechselnde Leitungstypen auf und stellen die Kollektorzone, die Basiszone und die Emitterzone eines Bipolartransistors dar. Weiter grenzen diese Halbleitergebiete, wie üblich, an eine isolierende und passivierende Schicht 4.
Der bisher beschriebene Halbleiterkörper kann völlig auf übliche Weise hergestellt werden, wobei die üblichen Dotierungstechniken, wie Diffusion und Ionenimplantation, und die üblichen Photoätz- und Maskierungstechniken verwendet werden können.
Die Emitterzone 3 und die Basiszone 2 müssen mit einem elektrischen Anschluß versehen werden, zu welchem Zweck gewöhnlich ein Leitermuster angebracht wird. F i g. 1 zeigt daß auf einer Oberfläche des Körpers 1, 2, 3, 4 eine erste Hilfsschicht 5 aus Metall angebracht ist, in der z. B. mit Hilfe eines Photolackschichtmusters (zweite Hilfsschicht) 6 und einer
Ätzbehandlung Aussparungen angebracht werden. Die Form der Aussparungen 7 (F i g. 2), die in der ersten und der zweiten Hilfsschicht 5 bzw. 6 angebracht werden, entspricht der des endgültig gewünschten Leitermusters; mit anderen Worten: in den Hilfsschichten 5 und 6
so wird eine negative Abbildung des Leitermusters angebracht
Dann wird auf den gemusterten Hilfsschichten 5 und 6 eine leitende Schicht 8 angebracht Diese Schicht bedeckt die Hilfsschichten 5 und 6 und befindet sich außerdem auch in den Aussparungen 7.
Die überflüssigen Teile der leitenden Schicht 8, d. k, die auf den Hilfsschichten 5 und 6 liegenden Teile, werden dadurch entfernt, daß die erste Hilfsschicht 5 in einem Bad gelöst wird, in dem das Material der ersten Hilfsschicht 5 gut löslich ist, aber das das Material der leitenden Schicht 8 nicht oder praktisch nicht angreift Ebenso wie die überschüssigen Teile der leitenden Schicht 8 verschwindet dann auch die zweite Hilfsschicht 6.
Nach dieser Bearbeitung bleiben die Teile Sa der leitenden Schicht 8, die zusammen das gewünschte Leitermuster bilden, auf der Oberfläche des Körpers zurück (F ig. 3).
Es ist wichtig, daß sich die Hilfsschichten leicht anbringen lassen und daß darin auf einfache Weise genau definierte Aussparungen angebracht werden können, während sich die Hilfsschichten weiter während der verschiedenen Herstellungsschritte derart verhalten % müssen, daß sie genau definiert sind und kein Problem herbeiführen, bie reinen Metalle und auch Legierungen weisen die in diesem Zusammenhang gewünschten Eigenschaften meistens in hohem Maße auL Diese Gruppe von Materialien läßt sich im allgemeinen leicht, in z. B. durch Aufdampfen oder Zerstäuben, anbringen, während außerdem in nahezu allen Fällen selektive Ätzmittel, die zum Mustern und zum endgültigen Lösen verwendet werden können, bekannt und verfügbar sind. Außerdem können diese Materialien sehr rein sein und is nahezu oder gar keine Verunreinigungen enthalten, was namentlich bei der Herstellung von Halbleiteranord-ηιιπσρη prfr^rHprlinh cpin L-ann Wpitpr hiMpn Hipcp
Materialien stabile, genau definierte Schichten, die eine genügende Temperaturbeständigkeit aufweisen, um auch bei erhöhter Temperatur eine genügende Formfestigkeit beizubehalten, keine Zersetzungserscheinungen aufzuweisen und auch im Vakuum im allgemeinen keine Probleme herbeizuführen.
Das Verfahren kann bei der Herstellung verschiedenartiger Halbleiteranordnungen, wie Dioden, Transistoren und integrierter Schaltungen, bei der ein Leitermuster zur Kontaktierung und/oder zum Miteinanderverbinden von Schaltungselementen verwendet wird, angewandt werden. Bei Halbleiteranordnungen ergeben sich bei der bisher üblichen Anbringung des Leitermusters insbesondere Probleme, wenn das Leitermuster Bahnen mit der minimal erzielbaren Breite enthält. Derartige Bahnen mit minimaler Breite werden z. B. in Halbleiteranordnungen für Hochfrequenzan-Wendungen und, abgesehen von dem Frequenzverhalten, auch z. B. in integrierten Schaltungen im Zusammenhang mit den an der Oberfläche verfügbaren Raum benötigt
In dem Beispiel sind in der Isolierschicht 4 Öffnungen 9 angebracht, in denen d:c Halbleiterzonen 2 und 3 bis zu der Halbleiteroberfläche reichen und über die das endgültige Leitermuster 8a mit diesen Halbleiterzonen verbunden ist Die Öffnungen 9 sind wenigstens in einer Richtung kleiner als die Aussparungen 7 in den Hilfsschichten 5 und 6, so daß die endgültige Leiterbahn ta sich von den öffnungen 9 aus weiter über die Iso'ierschicht 4 erstreckt
Weiter können die öffnungen 9 angebracht werden, nachdem die Oberfläche mit den gemusterten Hilfsschichten 5 und 6 versehen ist; sie werden jedoch vorteilhaft angebracht, bevor die erste Hilfsschicht 5 aufgebracht wird. Nötigenfalls kann dann, nachdem die Hilfsschichten 5 und 6 gemustert worden sind und bevor die leitende Schicht 8 angebracht wird, noch eine kurzzeitige Ätzbehandlung, für die meistens keine besondere Ätzmaske benötigt wird, durchgeführt werden, um die öffnungen 9 gründlich zu reinigen und eine z. B. noch vorhandene Oxidhaut zu entfernen. Die aus den Öffnungen 9 noch zu entfernende Schicht wird meistens erheblich dünner als die Isolierschicht 4 sein, was insbesondere notwendig ist, wenn dabei ohne Maske mit einem Ätzmittel geätzt wird, in dem auch das Material der Isolierschicht 4 löslich ist Z. B. kann die öffnung 9 oberhalb der Basiszone 2 vor der Anbringung der Hilfsschicht gebildet werden, wonach während der genannten kurzzeitigen Ätzbehandlung die Öffnung 9 oberhalb der Emitterzone dadurch erhalten wird, daß die öffnung, durch die die Emitterzone dotiert ist, wieder frei gelegt wird.
Aus Oberstehendem geht hervor, daß zur Entfernung der überflüssigen Teile der leitenden Schicht 8 eine Trennung zwischen diesen Teilen und dem Leitermuster 8a erforderlich ist, wobei diese Trennung den Rändern der Aussparungen 7 möglichst folgen muß. Wenn die leitende Schicht 8 genügend dünn und/oder spröde ist und der Abstand zwischen den Bahnen des Leitermusters nicht zu klein ist. kann diese Trennung während und/oder nach der Entfernung der Hilfsschichten 5 und 6 durch Brechen erhalten werden, wobei nötigenfalls eine Ultraschallschwingungsbehandlung durchgeführt werden kann.
Insbesondere, wenn die leitende Schicht 8 z. B. durch Aufdampfen oder Zerstäuben angebracht wird, kann dafür gesorgt werden, daß die leitende Schicht 8 an der Steüe der Ränder der Αικΐηηηιπσρη 7 dünn ndpr sncrar völlig unterbrochen ist. In diesem Zusammenhang empfiehlt es sich, insbesondere bei Leitermustern mit geringen Abmessungen, z. B. bei Bahnen mit einer Breite von einigen Mikrometern, deren gegenseitige Abstände in derselben Größenordnung liegen, Hilfsschichten 5 und 6 anzuwenden, deren Dicke mindestens gleich der der leitenden Schicht 8.
Wenn die leitende Schicht 8 völlig oder teilweise aus sehr duktilen Materialien, wie Gold, besteht, können diese Materialien durch Zusatz geringer Mengen anderer Stoffe, z. B. beim Aufdampfen, spröder gemacht werden. Z. B. können zu diesem Zweck Gold, Arsen, Bor oder Nickel in Spuren zugesetzt werden.
Im vorliegenden Beispiel besteht die Isolierschicht 4 aus Siliziumdioxid und/oder Siliziumnitrid. Für die erste Hilfsschicht 5 kann Kupfer oder Silber verwendet werden, wobei die Haftung zwischen einer solchen Schicht und der Isolierschicht 4 dadurch verbessert werden kann, daß zunächst eine dünne Haftschicht, z. B. aus Titan, Chrom oder, wie im vorliegenden Falle, aus Aluminium angebracht wird. Eine derartige Haftschicht weist vorzugsweise eine Dicke zwischen etwa 0,01 und etwa 0,15 μπι auf. Erwünschtenfalls kann diese Haftschicht aus den Aussparungen 7 entfernt werden, bevor die leitende Schicht 8, die in diesem Falle gleichfalls aus Aluminium besteht, angebracht wird.
Dann kann die erste Hilfsschicht in Salpetersäure gelöst werden, wobei die darunter liegende Haftschicht nötigenfalls z. B. durch Oxydieren oder Lösen entfernt werden kann. Die Aluminiumhaftschicht weist z. B. eine Dicke von etwa 30 bis 50 nm auf, während die Dicke der ersten Hilfsschicht z. B. etwa 1,5 μπι und die der leitenden Schicht z. B. etwa 1 (im beträgt
Das zweite Ausführungsbeispiel bezieht sich auf die Herstellung eines planaren Hochfrequenztransistors, von dem Fig.4 schematisch eine Draufsicht zeigt Dieser Transistor enthält eine Kollektorzone 21, eine Basiszone 22 und zwei Emitterzonen 23. Weiter ist schematisch mit gestrichelten Linien ein Leitermuster 24 angegeben, das Kontaktflächen 25 und 26 zum Anschluß von Anschlußleitern für den Emitter bzw. die Basis aufweist, weiche Kontaktflächen je eine Anzahl Ausläufer oder Finger 27 bzw. 28 besitzen, die mit den Emitterzonen 23 der Basiszone 22 verbunden sind. Unter den Basisfmgern 28 erstrecken sich im Halbleiterkörper Kontaktzonen 29, die zu der Basiszone 22 gehören und u.a. zur Herabsetzung des Basisreihenwiderstandes dienen,
Die Abmessungen der Emitterzonen betragen z.B. 40 μπι χ 1,5 μπι. Die Oberfläche der Basiszone ist z. B.
etwa 45 μπι χ 3,15 μπι. Die Kontaktzonen 29 weisen ζ. B. eine Lärsge von 40 μπι und eine Breite von 5 μΐη auf. Die Breite der Finger 27 und 28 beträgt z. B. etwa 2 μηι und der Abstand zwischen zwei benachbarten Fingern 27 und 28 beträgt z. B. etwa 4 μηι. ■>
In dem Querschnitt nach Fig.5 ist angegeben, daß die Kollektorzone 21 aus einem niederohmigen Substrat 2tb und einer hochohmigen epitaktischen Schicht 21a vom gleichen Leitungstyp besteht.
Die Kontaktzonen erstrecken sich bis zu einer Tiefe von etwa 1 μπι unterhalb der Halbleiteroberfläche 30. Der übrige Teil der Basiszone 22 weist eine Dicke von etwa 03 μπι auf. Die Emitterzonen 23 befinden sich in dem dünnen Teil der Basiszone 22 und weisen eine Tiefe von 0,15 μπι auf.
Auf der Halbleiteroberfläche ist eine Isolierschicht 31 vorgesehen, in der sich Öffnungen 32 und 33 mit Abmessungen von etwa 40 um χ 1,5 um zum Kontaktieren der Basiszone bzw. der Emitterzonen befinden.
Auch in diesem Falle kann die bisher beschriebene Struktur unter Verwendung üblicher Techniken erhalten werden.
In Fig.6 ist ein Teil des Querschnittes nach Fig. 5 der Deutlichkeit halber vergrößert dargestellt. Nach der Erfindung ist auf der Oberfläche eine erste Hilfsschicht 34 angebracht, die in diesem Falle aus einer etwa I um dicken Aluminiumschicht besteht. Auf dieser ersten Hilfsschicht 34 ist eine zweite Hilfsschicht 35 angebracht, die aus Chrom besteht und eine Dicke von 0,1 bis 0,2 μπι aufweist Auf der zweiten Hilfsschicht 35 ist ein Photolackschichtmuster 86 angebracht, mit dessen Hilfe eine genaue negative Abbildung des gewünschten Leitermusters in der Chromschicht 35 erhalten werden kann. Die zweite Hilfsschicht 35 ist derart dünn, daß nur in geringem Maße oder keine Unterätzung auftritt, wodurch die in diese Schicht geätzten öffnungen genau definiert sind und in bezug auf ihre Abmessungen praktisch nicht von den Öffnungen in dem Photolackschichtmuster 86 abweichen.
Danach wird die erste Hilfsschicht 34 geätzt, wobei die gemusterte zweite Hilfsschicht 35 als Ätzmaske dient. Dabei tritt eine beträchtliche Unterätzung auf, weil die erste Hilfsschicht 34 erheblich dicker als die zweite Hilfsschicht 35 ist (F i g. 7). Dabei muß die zweite Hilfsschicht derart dick sein, daß die hervorragenden Ränder praktisch nicht durchbiegen. Die zweite Hilfsschicht weist daher vorzugsweise eine Dicke von mindestens 0,1 μπι auf. Die vorstehenden Ränder der öffnungen in den Hilfsschichten 34 und 35 weisen nun ein mehr oder weniger U-förmiges Profil auf, das nötigenfalls dadurch vertieft werden kann, daß die Ätzbehandlung der Hilfsschicht 34 verlängert wird, um das Ausmaß der Unterälzung zu vergrößern.
Das Photolackschichtmuster 86 wird nach Wahl nach Ätzung der Hilfsschicht 35 oder nach Ätzung der ersten Hilfsschicht 34 und vorzugsweise vor dem Anbringen der leitenden Schicht entfernt Im letzteren Falle werden keine organischen Reste auf der Oberfläche zurückbleiben, die bekanntlich manchmal Haftungsprobleme herbeiführen können und auch die elektrischen Eigenschaften von Metall-Halbleiter-Grenzflächen manchmal beeinträchtigen können. Bevor die endgültige Metallisierung angebracht wird, können die öffnungen 32 und 33 in der Isolierschicht 31 gereinigt werden. Z. B. wird während einiger Sekunden in einer gepufferten HF-(NH4)F-LoSUHg geätzt, um eine etwaige Oxidhaut aus diesen öffnungen zu entfernen. Auch kann während dieser Behandlung, für die keine Maskierungsschicht benötigt wird, die während der Diffusion der Emitterzonen 23 in den Diffusionsfenstern gebildete Oxidschicht aus diesen Fenstern entfernt werden. In diesem Falle sind die Kontaktöffnungen 33 für die Emitterzonen 23 praktisch gleich den für diese Zonen 23 verwendeten Diffusionsfenstern.
Dann wird eine Titanschicht 36 angebracht. Dies erfolgt vorzugsweise unter herabgesetztem Druck durch Aufdampfen oder Zerstäuben. Während dieser Behandlung wird der Halbleiterkörper auf eine Temperatur von etwa 300°C erhitzt, um eine gute Haftung zwischen dem Titan einerseits und der Halbleiteroberfläche und der Isolierschicht 31 andererseits sicherzustellen. Die Dicke der Titanschicht 36 beträgt etwa 0,4 μπι.
Auf entsprechende Weise wird auf der Titanschicht 36 eine etwa 0,8 μηι dicke Goldschicht 37 angebracht.
Zum Lösen der Aluminiumschicht 34 wird der Körner einige Minuten lang in eine Lösung eingetaucht, die z. B. HCI und FeCl3 enthält. In diesem Falle kann ein schnell wirkendes Ätzmittel verwendet werden, weil kein Muster ausgeätzt zu werden braucht. Im letzteren Falle müßte ja wegen der Unterätzung eine genau geregelte und alFO langsam vor sich gehende Ätzbehandlung durchgeführt werden. Dann kann der Körper z. B. unter einem Wasserstrahl durch Spülen gereinigt werden. Die ursprünglich auf der Aluminiumschicht 34 liegenden Teile der Schichten 35,36 und 37 sind nun entfernt und auf dem Körper bleiben nur die ursprünglich in den Aussparungen der Hilfsschichten 34 und 35 liegenden Teile der zusammengesetzten leitenden Schicht 36, 37 zurück.
F i g. 8 zeigt einen Querschnitt durch die Anordnung in dieser HersteHungsstufe, wobei dieser Querschnitt längs der Linie ViII-VIII in F i g. 4 verläuft.
Die Halbleiteranordnung kann auf übliche Weise weiter bebandelt und z. B. fertigmontiert und mit einer Umhüllung versehen werden. Auf den Kontaktflächen 25 und 26 können Golddrähte für den Emitter und die Basis angebracht werden. Die Kollektorzone 21a, b kann auf der Unterseite z. B. durch Befestigung mittels eines Lötvorgangs auf einem leitenden Boden odrr Stift der Umhüllung kontaktiert werden.
Wie bereits erwähnt wurde, ist es insbesondere bei Leitermustern mit kleinen Abmessungen erwünscht, daß die leitende Schicht nach dem Aufbringen an der Stelle der Ränder der Aussparungen sehr dünn und vorzugsweise sogar diskontinuierlich ist In diesem Zusammenhang wird die leitende Schicht vorzugsweise aus der Gasphase unter herabgesetztem Druck und unter Verwendung einer örtlichen Materialquelle, wie durch Aufdampfen oder Zerstäuben, angebracht Insbesondere wenn der Materialtransport während der Anbringung der leitenden Schicht im wesentlichen in einer Richtung praktisch senkrecht zu der zu überziehenden Oberfläche stattfindet, werden die Aussparungen in der Hilfsschicht gut in der leitenden Schicht abgebildet, und wird die leitende Schicht durch das Hervorragen der zweiten Hilfsschicht an den Stellen der Ränder der Aussparungen äußerst dünn sein oder völlig unterbrochen bleiben.
Es hat sich gezeigt, daß es in diesem Zusammenhang auch günstig ist, eine derartige Hilfsschicht zu verwenden, daß die Dicke der ersten Hilfsschicht oder wenigstens die Gesamtdicke der Hilfsschichten etwa gleich oder vorzugsweise größer als die Dicke der leitenden Schicht ist
Bei Anwendung einer zusammengesetzten leitenden
Schicht wird vorzugsweise die Lage der Materialquelle in bezug auf die zu überziehende Oberfläche für die verschiedenen aufzubringenden Schichten möglichst gleich gewählt, wodurch die Schatienwirkung der Ränder der Aussparungen der Hilfsschicht für diese verschiedenen Schichten praktisch gleich ist, während das Leitermuster besonders genau definierte Ränder erhält, wobei die seitlichen Abmessungen und die Lagen der verschiedenen Schichten des Leitermusters genau einander gleich sind und wenigstens die senkrechten Projektionen auf die Oberfläche weiter von der Oberfläche entfernter Schichten nicht außerhalb der Projektion der untersten, der Oberfläche am nächsten liegenden Schicht fallen.
Es ist einleuchtend, daß, je nachdem die Unterbre- 1^ chung de» leitenden Schicht an den Rändern des Musters in der Hilfsschicht vollständiger ist sich die Hilfsschicht leichter löst In diesem Zusammenhang hat die U-förmige Profilierung de:r vorstehenden Ränder der Hilf »schicht, wie sic mi': einer verhältnismäßig dicken ersten Hilfsschicht und einer verhältnismäßig dünnen zweiten Hilfsschichten, die als Ätzmaske tür die erste Hilfsschicht dient erzielt wird, einen besonders günstigen Effekt Eine weitere Möglichkeit besteht darin, daß die Aussparungen durch Rücksputtern angebracht werden. Bekanntlich tritt bei diesem Rücksputtern oder Sputterätzen praktisch keine oder wenigstens eine viel geringere Unterätzung als bei Anwendung einer ÄtzflüssigKcit auf. Auch letzteres ist im Rahmen der Erfindung vorteilhaft, namentlich wenn so der gegenseitige Abstand benachbarter Teile des Leitermusters verhältnismäßig klein ist wie nachstehend noch erläutert wird.
Als Maskierungsschicht beim Sputtern kann ein Photolackschichtmuster Anwendung finden. Diese Pho- *5 tolackschicht wird dann während des Ätzvorgangs warm. Bei den bisher üblichen Metallisierungsvorgängen ist es nachteilig, wenn Photolackschichten erhitzt werden, weil bekanntlich Photolackschichten nach Erhitzung oft nur schwer entfernt werden können. Im Rahmen der Erfindung wird die Hilfsschicht durch Sputterätzen gemustert. Nach dem Sputterätzen befinden sich die Rückstände der Photolackschicht also auf der Hilfsschicht. wodurch sie einfach durch das Lösen der Hilfsschicht zugleich mit den überflüssigen Teilen der leitenden Schicht entfernt werden. Weiter ist es wichtig, daß ζ. Β. Aluminium leichter durch Rücksputtern geätzt werden kann als Ti tan und Platin.
Ein weiterer Nachteil der Anwendung von Sputterätzen statt chemischen Ätzens in den üblichen Metallisierungsvorgängen ist der, daß die überflüssigen Teile der leitenden Schicht bis auf die Isolierschicht weggeätzt werden müssen. Beim Sputterätzen kann dann leicht Beschädigung dieser Isolierschicht auftreten und kann darin außerdem Ladung eingebaut werden, wodurch die ^5 elektrischen Eigenschaften der Anordnung leicht beeinträchtigt werden können.
Bei Anwendung von Sputterätzen im Rahmen der Erfindung können diese Effekte einfach dadurch vermieden werden, daß das Sputterätzen beendet wird, 6Ö bevor die Aussparungen in der Hilfsschicht völlig angebracht sind. Die Ausspiarungen können weiter durch chemisches Ätzen geöffnet werden. Dabei tritt dann die gewünschte Unterätzung der ersten in bezug auf die zweite Hilfsschicht auf. Auf diese Weise wird also auch eine mehr oder weniger U-förmige Profilierung der vorstehenden Rande!' erhalten, die in bezug auf die Unterbrechungen der 'leitenden Schicht einen
45
50 günstigen Effekt aufweist. Durch Anwendung von Sputteräizen können also auch mit einer verhältnismäßig dicken Hilfsschicht verhältnismäßig kleine gegenseitige Abstände in dem Leitermuster erzielt werden.
Um das Lösen der Hilfsschicht weiter zu erleichtern, kann, wenn der zur Verfügung stehende Raum dies gestattet, eine größere Anzahl Aussparungen in der Hilfsschicht angebracht werden als für d^s Leitermuster bestimmt notwendig ist. Eine andere Möglichkeit besteht darin, daß die gemusterte Hilfsschicht während der Anbringung der leitenden Schicht örtlich, z. B. am Rand der Halbleiteranordnung, mit einer Maske abgeschirmt wird, so daß die Hilfsschicht teilweise unbedeckt bleibt
Während der Lösung der Hilfsschicht können die verschiedenen Metalle der Hilfsschicht und der leitenden Schicht miteinander in direktem elektrischem Kontakt in dem verwendeten Bad sein. Die Hilfsschicht kann sich dabei besonders schnell unter der Einwirkung des durch das Vorhandensein dieser verschiedenen Metalle gebildeten galvanischen Elements lösen. Dieser Effekt ergibt sich bei dem bisher üblichen Verfahren auch bei der Anwendung von Leitermustern aus zusammengesetzten Schichten und ist dann besonders nachteilig, weil dadurch die Unterätzung der unterliegenden Schichten des Leitermusters selber beschleunigt wird und sich weniger gut regeln läßt
Wie erwähnt wurde, ist wenigstens die Dicke der ersten Hilfsschicht mindestens gleich der Dicke der leitenden Schicht. Beim Anbringen der Aussparungen in der Hilfsschicht wird jedoch, je dicker die Hilfsschicht wird, die auftretende Unterätzung stärker werden. In dem zweiten Beispiel ist beschrieben, wie der Einfluß dieser Unterätzung auf die Abmessungen der Bahnen des Leitermusters praktisch völlig durch die Anwendung einer verhältnismäßig dünnen zweiten Hilfsschicht beseitigt werden kann. In diesem Falle ist jedoch noch zu berücksichtigen, daß die Unterätzung dem minimal erzielbaren gegenseitigen Abstand zwischen benachbarten Bahnen des Leitermusters eine untere Grenze stellt Zwischen dem Basisfinger 28 und den benachbarten Emitterfingern 27 müssen ja Teile der Hilfsschicht 34 erhalten bleiben (F i g. 7). Insbesondere bei kleinen Abständen zwischen den Bahnen ist es daher wichtig, daß die Dicke der Hilfsschicht nicht größer gewählt wird als bestimmt erforderlich ist. Dies bedeutet, daß auch die Dicke der leitenden Schicht vorzugsweise möglichst gering gehalten werden muß. Dies trifft auch zu, wenn die Hilfsschicht durch Rücksputtern gemustert wird, sei es in geringerem Maße, weil beim Sputterätzen eine geringere Unterätzung auftritt.
In dem zweiten Beispiel ist die Titanschicht 36 etwa 0.4 um dick. Dabei spielt es eine Rolle, daß diese Schicht u. a. als Sperrschicht zwischen dem Halbleitermaterial und der Goldschicht 37 dient. Ein Material, das eine viel bessere Sperre bildet, ist Piatin. Platin ist jedoch praktisch nicht selektiv ätzbar und eignet sich daher weniger gut zur Anwendung bei dem üblichen bekannten Verfahren. Die vorliegende Erfindung schafft nun ein geeignetes leicht durchführbares Verfahren, bei dem Platin sehr gut als Sperre Verwendet werden kann-Außerdem weist Platin im Rahmen der Erfindung den Vorteil auf, daß die Gesamtdicke der leitenden Schicht kleiner sein kann. Die in dem zweiten Beispiel beschriebene Ti-Au-Schicht kann z.B. durch eine zusammengesetzte leitende Schicht ersetzt werdenfdie aus einer 30 nm dicken, als Haftschicht dienenden Titanschicht, einer 150 nm dicken( die benötigte
Sperrschicht bildenden Platinschicht und einer etwa 0,8 μτη dicken Goldschicht besteht Damit beträgt die Gesamtdicke der leitenden Schicht statt etwa 1,2 μίτι weniger als 1 μπι.
Bei Anwendung von Tantal für die Sperrschicht ist keine Haftschicht erforderlich, so daß dann die Titanschicht fortgelassen werden kann. Tantal ist außerdem für die Sperrschicht besonders geeignet, weil wie bei Platin bereits eine sehr dünne Schicht genügend ist, um zu verhindern, daß in dem gewünschten Temperaturbereich das GoIc durch Diffusion durch die Tantalschicht hindurch den Halbleiter erreichen kann und dadurch die elektrischen Eigenschaften der Anordnung beeinträchtigen kann. Weiter ist die Korrosionsbeständigkeit von Tantal besonders groß. Rhodium kann sowohl als Sperrschicht als auch als Leiter verwendet werden, wobei bei genügender Dicke nur eine sehr dünne Goldschicht benötigt wird, die dann nur noch zur Erleichterung der Herstellung weiterer Verbindungen, z. B. bei der Fertigmontage, dient. Z. B. kann eine zusammengesetzte leitende Schicht die aus etwa 0,1 μπι Titan, 0,5 bis 0,6 μπι Rhodium und 0,05 μίτι Gold besteht, verwendet werden. Weiter ist die Haftung von Rhodium auf den üblichen Isolierschichten erheblich besser als z. B. bei Platin, so daß erwünschtenfalls bei Anwendung von Rhodium als Sperrschicht und/oder als Leiter die Titanschicht fortgelassen werden kann.
Ein weiterer Vorteil der Erfindung hängt mit der Tatsache zusammen, daß Halbleiteranordnungen gewöhnlich in einer Anzahl zugleich in derselben Halbleiterscheibe hergestellt werden, die in einer der letzten Herstellungsstufen meistens durch Ritzen und Brerhen in einzelne Abschnitte unterteilt wird. Dabei ist es üblich, spätestens während der Anbringung der Kontaktfenster auch die Isolierschicht an der Stelle der Ritzbahnen zu entfernen, damit einer außerordentlich schnellen Abnutzung des beim Ritzen verwendeten Meißels entgegengewirkt wird. Bei dem üblichen Metallisierungsverfahren kommt die Titan-Gold-Schicht auch in diesen Ritzbahnen mit der Halbleiteroberfläche in Berührung, wo sie, gleich wie in den Kontaktöffnungen, auf den zu kontaktierenden Zonen mit dem Halbleiter legiert. Einerseits bilden sich durch dieses Legieren in den Kontaktöffnungen Metall-Halbleiter-Übergänge hoher Güte, während andererseits durch das Metall in den Ritzbahnen so schwer entfernbar ist. daß eine zusätzliche Abnutzung des Meißels beim Ritzen praktisch unvermeidlich ist. Bei Anwendung der Erfindung kann die Ritzbahn einfach von der Hilfsschicht bedeckt werden, so daß die leitende Schicht dort nicht mit der Halbleiteroberfläche in Berührung kommen kann. Dies trifft insbesondere zu, wenn die Öffnungen in der Isolierschicht angebracht werden, bevor die Oberfläche mit einer Hilfsschicht versehen wird.
Nötigenfalls kann die Haftung der verschiedenen verwendeten Schichten durch Zwischenfügung einer dünnen Haftschicht, die z. B. aus Aluminium, Titan oder Chrom bestehen kann, verbessert werden. Auch kann beim Kontaktieren von Halbleiteranordnungen unter der leitenden Schicht eine dünne zusätzliche Schicht zur Verbesserung der Kontakteigenschaften angebracht werden. Z. B. kann in den Kontaktöffnüngen 9 in der Isolierschicht 4 (F i g* 3) eine PlatinsilicicK Pailadiumsilicid- oder Kobaltsilicidschicht angebracht werden, bevor die leitende Schicht 8a angebracht wird. Pällädiüfnsilicid und Kobaitsiiicid können z. B. direkt voi- der leitenden Schicht durch Zerstäuben angebracht Werdern
Unter einer leitenden Schicht aus Titan-Gold oder Titan-Platin-Gold kann z. B. eine Aluminiumschicht mit einer Dicke von 10 bis 100 nm umgewandt werden. In diesem Falle kann bei Anwendung einer Aluminiumhilfsschicht eine gewisse Unterätzung der dünnen Aluminiumkontaktschicht auftreten. Diese Unterätzung kann dadurch vermieden werden, daß z.B. bei einer Substrattemperatur von 200 bis 3000C nacheinander Aluminium, Titan und Gold angebracht werden, wobei
ίο das Aluminium eine Dicke von etwa 10 bis 30 nm aufweist wonach eine Nacherhitzung auf 300 bis 400° C während z. B. etwa einer halben Stunde durchgeführt wird. Die dann erhaltene leitende Schicht wird beim Wegätzen der Aluminiumhilfsschicht in einer Lösung von HCl und FeCb praktisch nicht angegriffen.
Das Entfernen der Aluminiumschicht kann auch durch eine Ätzbehandlung mit Lauge, insbec j.ndere mit Natronlauge erfolgen. Das Lösen der Hilfsschicht kann dadurch beschleunigt werden, daß die Hilfsschicht örtlich, z. B. am Rande, nicht überzogen wird oder die leitende Schicht örtlich z. B. durch eine Behandlung mit Lauge entfernt wird.
Im Rahmen der Erfindung sind für den Fachmann viele Abwandlungen möglich. So kann z. B. bei Anwendung einer zusammengesetzten leitenden Schicht bei Halbleiteranordnungen die zu überziehende Oberfläche während der Anbringung einer oder mehrerer Schichten der leitenden Schicht teilweise mit einer Maske abgeschirmt werden, so daß das Leitermuster z. B. teilweise aus einer einfachen Schicht besteht und an anderen Stellen aus mehreren Schichten aufgebaut ist. Weiter können andere Materialien verwendet werden. Für die erste Hilfsschicht kommen neben den bereits genannten Metallen Aluminium, Kupfer und Silber z. B. Magnesium, Mangan, Blei und Indium in Betracht. Für die zweite Hilfsschicht kommen neben Photolack oder Chrom z. B. Molybdän, Wolfram, Palladium und Nickel in Betracht. Im allgemeinen wird die zweite Hilfsschicht insbesondere zum Erhalten einer genauen Definition der Ränder der Aussparungen in der Hilfsschicht dienen, während mittels der Dicke der ersten Hilfsschicht insbesondere die Dicke der Gesamthilfsschichten an die Dicke des anzubringenden Leitermusters angepaßt werden kann. Bei Anwendung einer Photolackschicht als erste Hilfsschicht kann es im Zusammenhang mit der gewünschten Formfestigkeit vorieilhaft sein, zwischen dieser Schicht und der zweiten Hilfsschicht noch eine dünne Metallschicht mit einer Dicke von mindestens 0,1 μιη anzubringen. Zur Entfernung des auf der Hilfsschicht liegenden Teiles der leii' nden Schicht wird vorzugsweise die dickste der verwendeten Hilfsschichten, also meistens die erste Hilfsschicht, gelöst. Es ist aber auch möglich, zu diesem Zweck die zweite oder wenigstens eine der anderen Hilfsschichten zu lösen. Dann kann der verbleibende Teil der Hilfsschicht weggeätzt werden, was nach Wahl mit einem schnell wirkenden oder auch mit einem langsam wirkenden Ätzmittel erfolgen kann, weil dieser verbleibende Teil dann völlig frei liegt und über seine gauze Oberfläche zugleich angeätzt werden kann. Als leitende Materialien für die leitende Schicht kommen im allgemeinen Metalle und/oder ihre leitenden Oxide Und/oder Legierungen in Betracht. Be! einer zusammengesetzten leitenden Schicht kann als erste Schicht z. B.
Chrom, Titan, Tantal Molybdän, Zirconium, Rhodium, Wolfram, Vanadium ödef Kobalt Verwendet werden. Die zweite Schicht kann z. B, aus Aluminium, Gold, Platin, Tantal, Molybdän, Palladium, Zirconium, Rhodi-
um, Wolfram, Vanadium, Kobalt, Nicke!, Chrom oder Nickel-Chrom bestehen, während nötigenfalls eine dritte Schicht aus z. B. Nickel oder Gold verwendet werden kann. An Hand der erteilten Daten und der gegebenen Beispiele kann der Fachmann, abhängig von den für das Leitermuster gewünschten Eigenschaften, aus den genannten Gruppen von Materialien einfach eine angepaßte Kombination zusammensetzen.
Bei Anwendung einer zusammengesetzten leitenden Schicht kann (können), z.B. wenn die Dicke dieser Schicht derartig ist, daß die Unterbrechung an den Rändern der Aussparungen vielleicht nicht so leicht zu
Stande kommt als erwünscht ist, die obere(n) Schicht(en) der leitenden Schicht völlig oder über einen Teil ihrer Dicke mit Hilfe einer weiteren Maske gemustert werden. Die verschiedenen Schichten können statt durch Aufdampien oder Zerstäuben z. B. auch auf elektrochemischem Wege angebracht werden, wobei es z. B. möglich ist, nach dem Lösen der Hilfsschicht durch »stromlose« Ablagerung das Leitermuster weiter zu verstärken und/oder einfc oder mehrere wertere Schichten aus einem anderen leitenden Material anzubringen.
Hierzu 3 Blatt Zeichnungen

Claims (13)

Patentansprüche:
1. Verfahren zum Herstellen von Leiiermustern auf einer Halbleiteranordnung mit einem Halbleiterkörper, dessen eine Oberfläche mit einer Isolierschicht versehen ist, die Öffnungen aufweist, in denen Teile der Halbleiterzonen mit Teilen des Leitermusters verbunden sind, bei dem auf der Oberfläche des mit einer Isolierschicht versehenen Halbleiterkörpers eine Hilfsschicht aus einem von dem des Leitermusters verschiedenen Material aufgebracht wird, die eine oder mehrere Aussparungen in Form des gewünschten Leitermusters aufweist, bei dem dann auf der Hilfsschicht und in den Aussparungen eine Schicht aus leitendem Material angebracht wird, und bei dem schließlich die Hilfsschicht mit dem auf ihr liegenden Teil der leitenden Schicht wieder entfernt wird, so daß der in den Aussparungen in der Hilfsschicht liegende Teil der lc/enden Schicht als Leitermuster auf dem Halbleiterkörper zurückbleibt, dadurch gekennzeichnet, daß auf der mit der Isolierschicht versehenen Oberfläche des Halbleiterkörpers (1) zunächst eine erste Hilfsschicht (5; 34) aus einem Metall aufgebracht wird, das eine höhere Löslichkeit als das Metall des Leitermusters aufweist, daß danach eine zweite Hilfsschicht (6; 35) aus einem vom Material der ersten Hilfsschicht (5;
34) unterschiedlichem Material aufgebracht wird, daß dann in die Hilfsschichten (5, 6; 34, 35) dem Leitermuste- entsprechende Aussparungen (7) derart eingeätzt werden, daß die Aussparungen in der ersten Hilfsschicht (5; 34) dun.fi Unterätzung größer als die Aussparungen in der zweiten Hilfsschicht (6;
35) werden und daß schließlich auf die gemusterten Hilfsschichten mindestens eine leitende Schicht (8) aufgebracht wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß Teile der Halbleiteroberfläche in Öffnungen (9) in der Isolierschicht (4) freigelegt werden, bevor die metallene Hilfsschicht (5) aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß nacheinander mindestens zwei Schichten (36, 37) aus voneinander verschiedenen leitenden Materialien zur Bildung der leitenden Schicht (8) aufgebracht werden.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als untere, der Oberfläche des Halbleiterkörpers am nächsten liegende Schicht (V<) der zusammengesetzten leitenden Schicht (36, J ) eine Titan-, Rhodium-, Chrom-, Tantal- oder Wolframschicht aufgebracht wird.
5 Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß als obere Schicht (37) der zusammengesetzten leitenden Schicht eine Goldschicht aufgebracht wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß. bevor die Goldschicht (37) aufgebracht wird, aber während bereits eine Chrom- oder Titanschicht vorhanden ist, eine Platin» oder Rhodiumschicht aufgebracht wird,
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, daß die leitende Schicht aus der Gasphase und unter herabgesetztem Druck aufgebracht wird, wobei die Lage der Materialquellc in bezug auf die Oberfläche mit der mit Aussparungen Versehenen Hilfsschicht derart gewählt wird, daß der Materialtransport im wesentlichen in einer Richtung nahezu senkrecht zu der Oberfläche stattfindet.
8. Verfahren nach einem der Ansprüche 3 bis 7, dadurch gekennzeichnet, daß die verschiedenen Schichten (36,37) der zusammengesetzten leitenden Schicht mit Hilfe einer örtlichen Materialquelle aufgebracht werden, wobei die Lage der Quelle in bezug auf die Oberfläche mit der mit Aussparungen versehenen Hilfsschicht während des Aufbringens der verschiedenen Schichten praktisch gleich gewählt wird.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß wenigstens die Dicke der ersten Hilfsschicht (5; 34) gleich der Dicke der leitenden Schicht (8) ist.
10. Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, daß als zweite Hilfsschicht (6; 35) eine Metallschicht angebracht wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die zweite Hilfsschicht dünner als die erste Hilfsschicht (5; 34) gewählt wird.
12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch gekennzeichnet, daß als erste Hilfsschicht (5; 34) eine Schicht aus Aluminium, Kupfer, Silber oder Magnesium aufgebracht wird.
13. Verfahren nach einem der Ansprüche 10 bis \2, dadurch gekennzeichnet, daß als zweite Hilfsschicht (6; 35) eine Schicht aus Chrom, Palladium, Molybdän, Wolfram, Tantal oder Nickel aufgebracht wird.
DE2319883A 1972-04-28 1973-04-19 Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung Expired DE2319883C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
NL7205767.A NL163370C (nl) 1972-04-28 1972-04-28 Werkwijze voor het vervaardigen van een halfgeleider- inrichting met een geleiderpatroon.

Publications (3)

Publication Number Publication Date
DE2319883A1 DE2319883A1 (de) 1973-11-08
DE2319883B2 DE2319883B2 (de) 1979-08-23
DE2319883C3 true DE2319883C3 (de) 1982-11-18

Family

ID=19815941

Family Applications (2)

Application Number Title Priority Date Filing Date
DE2319883A Expired DE2319883C3 (de) 1972-04-28 1973-04-19 Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung
DE2321099A Expired DE2321099C3 (de) 1972-04-28 1973-04-26 Verfahren zur Herstellung einer Anordnung mit einem transparenten Leitermuster

Family Applications After (1)

Application Number Title Priority Date Filing Date
DE2321099A Expired DE2321099C3 (de) 1972-04-28 1973-04-26 Verfahren zur Herstellung einer Anordnung mit einem transparenten Leitermuster

Country Status (13)

Country Link
US (2) US3822467A (de)
JP (2) JPS5636576B2 (de)
AU (1) AU473179B2 (de)
BE (1) BE798883A (de)
BR (1) BR7303088D0 (de)
CA (2) CA984932A (de)
CH (1) CH555087A (de)
DE (2) DE2319883C3 (de)
ES (1) ES414113A1 (de)
FR (2) FR2182208B1 (de)
GB (2) GB1435320A (de)
NL (1) NL163370C (de)
SE (1) SE382283B (de)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3900944A (en) * 1973-12-19 1975-08-26 Texas Instruments Inc Method of contacting and connecting semiconductor devices in integrated circuits
FR2285716A1 (fr) * 1974-09-18 1976-04-16 Radiotechnique Compelec Procede pour la fabrication d'un dispositif semi-conducteur comportant une configuration de conducteurs et dispositif fabrique par ce procede
NL7412383A (nl) * 1974-09-19 1976-03-23 Philips Nv Werkwijze voor het vervaardigen van een in- richting met een geleiderpatroon.
CA1027257A (en) * 1974-10-29 1978-02-28 James A. Benjamin Overlay metallization field effect transistor
US3981757A (en) * 1975-04-14 1976-09-21 Globe-Union Inc. Method of fabricating keyboard apparatus
US4188095A (en) * 1975-07-29 1980-02-12 Citizen Watch Co., Ltd. Liquid type display cells and method of manufacturing the same
US4015987A (en) * 1975-08-13 1977-04-05 The United States Of America As Represented By The Secretary Of The Navy Process for making chip carriers using anodized aluminum
JPS5237744A (en) * 1975-09-19 1977-03-23 Seiko Epson Corp Electronic desk computer with liquid crystal display
US4122524A (en) * 1976-11-03 1978-10-24 Gilbert & Barker Manufacturing Company Sale computing and display package for gasoline-dispensing apparatus
JPS5370688A (en) * 1976-12-06 1978-06-23 Toshiba Corp Production of semoconductor device
DE2807350C2 (de) * 1977-03-02 1983-01-13 Sharp K.K., Osaka Flüssigkristall-Anzeigevorrichtung in Baueinheit mit einem integrierten Schaltkreis
US4181563A (en) * 1977-03-31 1980-01-01 Citizen Watch Company Limited Process for forming electrode pattern on electro-optical display device
US4215156A (en) * 1977-08-26 1980-07-29 International Business Machines Corporation Method for fabricating tantalum semiconductor contacts
US4182781A (en) * 1977-09-21 1980-01-08 Texas Instruments Incorporated Low cost method for forming elevated metal bumps on integrated circuit bodies employing an aluminum/palladium metallization base for electroless plating
FR2407746A1 (fr) * 1977-11-07 1979-06-01 Commissariat Energie Atomique Electrode pour cellule d'electrolyse, notamment pour cellule d'affichage electrolytique et son procede de fabrication
JPS5496775A (en) * 1978-01-17 1979-07-31 Hitachi Ltd Method of forming circuit
JPS54150418A (en) * 1978-05-19 1979-11-26 Hitachi Ltd Production of liquid crystal display element
JPS6019608B2 (ja) * 1978-10-03 1985-05-17 シャープ株式会社 電極パタ−ン形成方法
US4262399A (en) * 1978-11-08 1981-04-21 General Electric Co. Ultrasonic transducer fabricated as an integral park of a monolithic integrated circuit
US4228574A (en) * 1979-05-29 1980-10-21 Texas Instruments Incorporated Automated liquid crystal display process
JPS55163860A (en) * 1979-06-06 1980-12-20 Toshiba Corp Manufacture of semiconductor device
JPS5638327U (de) * 1979-08-30 1981-04-11
JPS5669835A (en) * 1979-11-09 1981-06-11 Japan Electronic Ind Dev Assoc<Jeida> Method for forming thin film pattern
WO1981003240A1 (en) * 1980-05-08 1981-11-12 Rockwell International Corp Lift-off process
DE3028044C1 (de) * 1980-07-24 1981-10-08 Vdo Adolf Schindling Ag, 6000 Frankfurt Lötfähiges Schichtensystem
US4468659A (en) * 1980-08-25 1984-08-28 Sharp Kabushiki Kaisha Electroluminescent display panel assembly
US4502917A (en) * 1980-09-15 1985-03-05 Cherry Electrical Products Corporation Process for forming patterned films
US4344817A (en) * 1980-09-15 1982-08-17 Photon Power, Inc. Process for forming tin oxide conductive pattern
US4838656A (en) * 1980-10-06 1989-06-13 Andus Corporation Transparent electrode fabrication
JPS5772349A (en) * 1980-10-23 1982-05-06 Nec Corp Semiconductor integrated circuit device
JPS5778173A (en) * 1980-11-04 1982-05-15 Hitachi Ltd Semiconductor device and manufacture thereof
US4336295A (en) * 1980-12-22 1982-06-22 Eastman Kodak Company Method of fabricating a transparent metal oxide electrode structure on a solid-state electrooptical device
JPS57161882A (en) * 1981-03-31 1982-10-05 Hitachi Ltd Display body panel
JPS5834433A (ja) * 1981-08-25 1983-02-28 Optrex Corp 高信頼性電気光学素子及びその製法
DE3136741A1 (de) * 1981-09-16 1983-03-31 Vdo Adolf Schindling Ag, 6000 Frankfurt Fluessigkristallzelle
DE3151557A1 (de) * 1981-12-28 1983-07-21 SWF-Spezialfabrik für Autozubehör Gustav Rau GmbH, 7120 Bietigheim-Bissingen Elektrooptische anzeigevorrichtung und verfahren zu ihrer herstellung
DE3211408A1 (de) * 1982-03-27 1983-09-29 Vdo Adolf Schindling Ag, 6000 Frankfurt Substrat
JPS5965825A (ja) * 1982-10-08 1984-04-14 Hitachi Ltd 液晶表示素子
JPS59180193A (ja) * 1983-03-28 1984-10-13 積水化学工業株式会社 管の接合方法
JPS59230112A (ja) * 1983-06-13 1984-12-24 Hitachi Ltd 車載用電子表示式計器盤
DE3345364A1 (de) * 1983-12-15 1985-06-27 Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt Anzeigetafel mit mehreren anzeigeeinheiten
GB8419490D0 (en) * 1984-07-31 1984-09-05 Gen Electric Co Plc Solderable contact materials
GB2166899B (en) * 1984-11-09 1987-12-16 Hitachi Ltd Liquid crystal display device
FR2579809B1 (fr) * 1985-04-02 1987-05-15 Thomson Csf Procede de realisation de matrices decommande a diodes pour ecran plat de visualisation electro-optique et ecran plat realise par ce procede
US4687541A (en) * 1986-09-22 1987-08-18 Rockwell International Corporation Dual deposition single level lift-off process
JPS63160352A (ja) * 1986-12-24 1988-07-04 Semiconductor Energy Lab Co Ltd 半導体装置の実装方法
DE3710223C2 (de) * 1987-03-27 2002-02-21 Aeg Ges Moderne Inf Sys Mbh Leiterbahnenanordnung mit einer überlappenden Verbindung zwischen einer metallischen Leiterbahn und einer ITO-Schicht-Leiterbahn auf einer Isolierplatte aus Glas
JPH01241597A (ja) * 1988-03-23 1989-09-26 Mitsubishi Electric Corp フラットパネルディスプレイ装置の駆動方法及びフラットパネルディスプレイ装置
DE4113686A1 (de) * 1991-04-26 1992-10-29 Licentia Gmbh Verfahren zum herstellen eines leiterbahnenmusters, insbesondere einer fluessigkristallanzeigevorrichtung
US5501943A (en) * 1995-02-21 1996-03-26 Motorola, Inc. Method of patterning an inorganic overcoat for a liquid crystal display electrode
US6022803A (en) * 1997-02-26 2000-02-08 Nec Corporation Fabrication method for semiconductor apparatus
US5986391A (en) * 1998-03-09 1999-11-16 Feldman Technology Corporation Transparent electrodes
TW200501258A (en) * 2003-06-17 2005-01-01 Chung Shan Inst Of Science Method of polishing semiconductor copper interconnect integrated with extremely low dielectric constant material
JP4106438B2 (ja) * 2003-06-20 2008-06-25 独立行政法人産業技術総合研究所 多層微細配線インターポーザおよびその製造方法
DE102004050269A1 (de) * 2004-10-14 2006-04-20 Institut Für Solarenergieforschung Gmbh Verfahren zur Kontakttrennung elektrisch leitfähiger Schichten auf rückkontaktierten Solarzellen und Solarzelle
US11923135B2 (en) 2019-08-29 2024-03-05 Kosmek Ltd. Magnetic clamp device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1200439B (de) * 1960-12-09 1965-09-09 Western Electric Co Verfahren zum Herstellen eines elektrischen Kontaktes an einem oxydueberzogenen Halbleiterplaettchen
DE1282196B (de) * 1963-12-17 1968-11-07 Western Electric Co Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE1296265B (de) * 1964-01-27 1969-05-29 Ibm Verfahren zum Herstellen von Aluminiumkontakten auf einer Zwischenschicht aus einem Nichtaluminiummetall auf Halbleiterbauelementen
US3523222A (en) * 1966-09-15 1970-08-04 Texas Instruments Inc Semiconductive contacts

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3076727A (en) * 1959-12-24 1963-02-05 Libbey Owens Ford Glass Co Article having electrically conductive coating and process of making
US3210214A (en) * 1962-11-29 1965-10-05 Sylvania Electric Prod Electrical conductive patterns
US3443915A (en) * 1965-03-26 1969-05-13 Westinghouse Electric Corp High resolution patterns for optical masks and methods for their fabrication
US3438121A (en) * 1966-07-21 1969-04-15 Gen Instrument Corp Method of making a phosphorous-protected semiconductor device
US3537925A (en) * 1967-03-14 1970-11-03 Gen Electric Method of forming a fine line apertured film
US3551196A (en) * 1968-01-04 1970-12-29 Corning Glass Works Electrical contact terminations for semiconductors and method of making the same
US3620795A (en) * 1968-04-29 1971-11-16 Signetics Corp Transparent mask and method for making the same
DE1906755A1 (de) * 1969-02-11 1970-09-03 Siemens Ag Verfahren zur Herstellung von Duennschichtstrukturen auf Substraten und nach diesem Verfahren hergestellte Photomaske
DE1954499A1 (de) * 1969-10-29 1971-05-06 Siemens Ag Verfahren zur Herstellung von Halbleiterschaltkreisen mit Leitbahnen
US3702723A (en) * 1971-04-23 1972-11-14 American Micro Syst Segmented master character for electronic display apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1200439B (de) * 1960-12-09 1965-09-09 Western Electric Co Verfahren zum Herstellen eines elektrischen Kontaktes an einem oxydueberzogenen Halbleiterplaettchen
DE1282196B (de) * 1963-12-17 1968-11-07 Western Electric Co Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge
DE1296265B (de) * 1964-01-27 1969-05-29 Ibm Verfahren zum Herstellen von Aluminiumkontakten auf einer Zwischenschicht aus einem Nichtaluminiummetall auf Halbleiterbauelementen
US3523222A (en) * 1966-09-15 1970-08-04 Texas Instruments Inc Semiconductive contacts

Also Published As

Publication number Publication date
NL163370C (nl) 1980-08-15
FR2182208A1 (de) 1973-12-07
SE382283B (sv) 1976-01-19
NL163370B (nl) 1980-03-17
JPS4955278A (de) 1974-05-29
BR7303088D0 (pt) 1974-07-11
ES414113A1 (es) 1976-02-01
AU473179B2 (en) 1976-06-17
FR2182208B1 (de) 1978-06-23
NL7205767A (de) 1973-10-30
US3822467A (en) 1974-07-09
DE2319883B2 (de) 1979-08-23
GB1435320A (en) 1976-05-12
DE2321099A1 (de) 1973-11-08
BE798883A (fr) 1973-10-29
CA984932A (en) 1976-03-02
CH555087A (de) 1974-10-15
GB1435319A (en) 1976-05-12
JPS4949595A (de) 1974-05-14
DE2321099C3 (de) 1982-01-14
FR2182209A1 (de) 1973-12-07
USB354510I5 (de) 1975-01-28
US3928658A (en) 1975-12-23
JPS5636576B2 (de) 1981-08-25
DE2319883A1 (de) 1973-11-08
CA983177A (en) 1976-02-03
DE2321099B2 (de) 1979-11-08
AU5543073A (en) 1974-11-14
JPS531117B2 (de) 1978-01-14

Similar Documents

Publication Publication Date Title
DE2319883C3 (de) Verfahren zum Herstellen von Leitermustern auf einer Halbleiteranordnung
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
DE1965546C3 (de) Halbleiterbauelement
DE2640525C2 (de) Verfahren zur Herstellung einer MIS-Halbleiterschaltungsanordnung
DE1809115A1 (de) Verfahren zur Herstellung von mehrere Schichten umfassenden Leitungsverbindungen fuer Halbleiteranordnungen
DE4337849C2 (de) Signalleitungsstruktur für eine Dünnfilmtransistor-Flüssigkristallanzeige und Verfahren zur Herstellung derselben
DE2554691C2 (de) Verfahren zum Herstellen elektrischer Leiter auf einem isolierenden Substrat und danach hergestellte Dünnschichtschaltung
DE2314731B2 (de) Halbleiteranordnung mit höckerartigen Vorsprüngen auf Kontaktflecken und Verfahren zur Herstellung einer solchen Halbleiteranordnung
DE1614928A1 (de) Verfahren zur Kontaktierung von Halbleiter-Bauelementen
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE3604368A1 (de) Verfahren zur herstellung eines duennfilm-transistors
DE1943519A1 (de) Halbleiterbauelement
DE1614306B2 (de) Verfahren zur Herstellung elektrischer Anschlüsse auf einer Oberfläche eines elektronischen Bauelementes und durch Anwendung dieses Verfahrens hergestelltes Bauelement
DE1589076C3 (de) Verfahren zum Herstellen von Halbleiteranordnungen mit tragfähigen elektrischen Leitern
EP0308816A1 (de) Verfahren zum Herstellen von Anschlusskontakten für Dünnfilm-Magnetköpfe
DE2261337A1 (de) Verfahren zur herstellung eines halbleiterbauelements
DE69215956T2 (de) Verfahren zum Herstellen eines Kontakts auf einem Halbleiterbauelement
EP0567764B1 (de) Halbleiterkörper mit gut haftender Metallisierung
DE2540301C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einem Leitermuster
DE2613759C3 (de) Verfahren zum Herstellen eines mehrschichtigen MetaUanschluBkontaktes für ein Halbleiterbauelement
DE2455963A1 (de) Verfahren zur herstellung einer anordnung, insbesondere einer halbleiteranordnung, mit einem leitermuster auf einem traegerkoerper, (sowie durch dieses verfahren hergestellte anordnung)
DE102007029829A1 (de) Halbleiterbauelement mit einem ohmschen Kontakt
EP1554753B1 (de) Verfahren zur Herstellung eines Stufenprofils aus einer Schichtfolge
DE102015102300A1 (de) Verfahren zum Herstellen eines elektronischen Bauelements
DE1923314A1 (de) Elektrische Verbindungen und Kontakte fuer Halbleitervorrichtungen

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee