DE2945533C2 - Verfahren zur Herstellung eines Verdrahtungssystems - Google Patents
Verfahren zur Herstellung eines VerdrahtungssystemsInfo
- Publication number
- DE2945533C2 DE2945533C2 DE2945533A DE2945533A DE2945533C2 DE 2945533 C2 DE2945533 C2 DE 2945533C2 DE 2945533 A DE2945533 A DE 2945533A DE 2945533 A DE2945533 A DE 2945533A DE 2945533 C2 DE2945533 C2 DE 2945533C2
- Authority
- DE
- Germany
- Prior art keywords
- pattern
- intermediate layer
- layer
- conductive material
- intersection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/071—Manufacture or treatment of dielectric parts thereof
- H10W20/072—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising air gaps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
- H10W20/46—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts comprising air gaps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/945—Special, e.g. metal
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Weting (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Verdrahtungssystems auf einem
Trägerkörper, der an einer Oberfläche mit einem ersten Muster aus elektrisch leitendem Material und mit einem
zweiten Muster aus elektrisch leitendem Material mit mindestens einer das f-rste Muster kreuzenden Bahn
versehen wird, wobei nach u^n Anbringen des ersten
Musters über praktisch die ganze Oberfläche eine Schicht (als Zwischenschicht meze-chnet) aus einem in
bezug auf die Materialien des ersten und des zweiten Musters selektiv ätzbaren Material angebracht wird, die
einer selektiven Ätzbehandlung un'erworfen wird, wobei die Bahnen des zweiten Mustc . eine Ätzmaske
bilden, wobei an der Stelle der genannten Kreuzung die Zwischenschicht über einen wesentlichen Teil ihrer
Dicke entfernt wird und außerhalb der genannten Kreuzung unter dem zweiten Muster Trägerteile aus
der Zwischenschicht gebildet werden, die sich über den ganzen Abstand zwischen dem zweiten Leitermuster
und der Oberfläche des Trägerkörpers oder zwischen dem zweiten und dem ersten Muster von Leiterbahnen
erstrecken.
Mehrschichtenverdrahtungssysteme mit isolierten Kreuzungen sind bekannt und finden allgemein in
integrierten Schaltungen Anwendung. Sie vergrößern die Entwurffreiheit, insbesondere wenn eine sehr große
Anzahl von Schaltungselementen (Transistoren. Widerstände) in einem einzigen Halbleiterkörper integriert
werden.
Eine Kreuzung der oben beschriebenen Art ist im allgemeinen durch Luft (gegebenenfalls Vakuum oder
ein Füllgas, z. B. Stickstoff) isoliert. Dadurch, daß die
Dielektrizitätskonstante von Luft (Vakuum) erheblich kleiner als die von .Siliziumoxid ist. sind die Streukapazitäten
derartiger Kreuzungen im allgemeinen sehr klein im Vergleich zu denen der üblichen Kreuzungen, bei
denen die Leiterbahnen durch Sili/iumoxid isoliert sind.
Außerdem werden Kurzschlüsse über sogenannte
»Feinlunker« (pin-holes) vermieden.
Ein Verfahren der oben beschriebenen Art ist aus der
DE-OS 27 34 176 der Anmelderin bekannt
Bei diesem Verfahren wird eine durch Luft isolierte Kreuzung dadurch erhalten, daß unter dem kreuzenden
Teil des oberen leitenden Musters die Zwischenschicht völlig weggeätzt wird. Dies bedeutet daß die Ätzbehandlung
so lange fortgesetzt werden maß, bis sichergestellt ist daß die Zwischenschicht unter diesem
kreuzenden Teil uurch laterales Ätzen entfernt ist
Wie auch in der vorgenannten Patentanmeldung beschrieben ist dienen verbleibende Teile der Zwischenschicht
als Trägerteile für die zweite leitende Schicht An der Stelle eines derartigen Trägerteiles soll
die Zwischenschicht denn auch nicht völlig während des genannten Ätzschrittes entfernt werden. Um dies zu
vermeiden, werden die Bahnen des zweiten leitenden Musters denn auch an der Stelle des Trägerteiles breiter
als an der Stelle der Kreuzung gewählt so daß die Zwischenschicht unter verbreiterten Teilen außerhalb
der Kreuzung wenigstens teilweise erhalten bleibt und das zweite Muster aus leitendem Material örtlirh
abstützt
Diese Maßnahme führt jedoch zu Raunverlust infolge der Tatsache, daß örtlich mehr Raum für die
Leiterbahnen erforderlich ist Außerdem müssen beim gegenseitigen Ausrichten der Masken, die diese
Verbreiterungen an den Stellen der Kreuzungen definieren, Ausrichttoleranzen berücksichtigt werden.
Der Erfindung liegt die Aufgabe zugrunde, das bekannte Verfahren so weiterzubilden, daß eine
größere Packungsdichte erreicht und die Ätzgeschwindigkeit der Zwischenschicht an den Stellen der
Kreuzungen vergrößert wird.
Ihr liegt die Erkenntnis zugrunde, daß dies dadurch
erreicht werden kann, daß an der Stelle der Kreuzung die Ätzung zweckmäßiger und schneller als anderswo
durchgeführt wird, indem die Zwischenschicht an der Stelle der Kreuzung von mehreren Seiten durch den
Ätzvorgang angegriffen wird.
Ein Verfahren nach der Erfindung ist dadurch gekennzeichnet, daß für diese Ätzbehandlung zwischen
dem ersten Muster und der Zwischenschicht Aussparungen angebracht werden, die sich mindestens bis
unterhalb der Kreuzung erstrecken, wodurch an der Stelle der Kreuzung die Zwischerscnicht über die
Aussparungen auch auf der Unterseite weggeätzt wird, während an den Stellen der Trägerteile das Material der
Zwischenschicht nur lateral angegriffen wird, wobei die Ätzbehandlung wenigstens so lange fortgesetzt wird, bis
das erste Muster an der Stelle der Kreuzung völlig freigelegt ist.
Dadurch, daß nun an der Stelle der Kreuzung das Ätzmittel von verschiedenen Seiten angreift, wird die
Zwischenschicht h'er selektiv schnell verschwinden. Dies bedeutet, daß unter der Kreuzung die Zwischenschicht
derart schnell über einen wesentlichen Teil ihrer Dicke entfernt werden k?nn. daß außerhalb der
Kreuzung durch Unterätzung nur noch ei-i kleiner Teil
der Zwischenschicht unter den Rändern der leitenden Bahnen weggeätzt ist, während mitten unter diesen
Bahnen die Zwischenschicht noch als Trägerteil vorhanden ist.
Es ist grundsätzlich möglich, nur die untere Leiterbahn freizulegen, wobei sich dann an der Stelle
der Kreuzung auf der Unterseite des zweiten Musters aus leitendem Material n.ich wie vor noch Material der
Zwischenschicht befindet. Obgleich dies für eine gute Isolierung genügend ist wird die Zwischenschicht an der
Stelle der Kreuzung doch vorzugsweise über ihre ganze Dicke weggeätzt Dadurch werden an der Stelle der
Kreuzung sowohl die kapazitive Kopplung als auch die Möglichkeit eines Kurzschlusses verringert
Vorzugsweise sind die Leiterbahnen des zweiten Musters kontinuierliche Bahnen mit einer praktisch
gleichmäßigen Breite. Dies ermöglicht es, diesen Bahnen eine minimale Spurbreite, unabhängig von
ίο Ausrichttoleranzen, zu erteilen, was namentlich bei
Anwendung als Verdrahtungssystem integrierter Schaltungen zu hohen Packungsdichten führt
Eine bevorzugte Ausführungsform eines Verfahrens nach der Erfindung ist dadurch gekennzeichnet daß das
Material des zweiten Musters aus leitendem Material mittels eines galvanischen Anwachsvorgangs angebracht
wird.
Dies hat zur Folge, daß das Material des zweiten Musters nur in einer Richtung anwächst In der
Zwischenschicht können sich nämlich, abhängig von dem verwendeten Material und dero -.ufbringungsverfahren,
noch öffnungen (FeinSunker) befinden. Würde das Material des zweiten Musters nun auf der
Zwischenschicht z. B. durch bekannte Techniken, wie Aufdampfen oder Zerstäuben, niedergeschlagen werden,
so besteht die Möglichkeit, daß diese Öffnungen mit diesem Material ausgefüllt werden. Da dieses Material
beim Entfernen der Zwischenschicht ätzbeständig ist, kann dadurch ein Kurzschluß zwischen dem ersten und
dem zweiten Leitermuster gebildet werden. Dadurch, daß beim galvanischen Anwachsen das Material des
zwehen Leitermusters nur in einer Richtung anwächst wird das Ausfüllen der öffnungen und damit die Bildung
von Kurzschlüssen vermieden.
Eine erste wichtige Ausführungsform eines Verfahrens nach der Erfindung ist dadurch gekennzeichnet,
daß das erste Muster aus leitendem Material in Form von Bahnen angebracht wird, deren obere Fläche
größer als die untere Fläche ist, so daß an den Rändern dieser Bahnen Schattenwirkung auftritt wodurch beim
Ablagern der Zwischenschicht unter diesen Rändern kein Material der Zwischenschicht niedergeschlagen
wird und die genannten Aussparungen erhalten werden.
Das Ätzmittel hat entlang des unteren Leitermusters freien Zugang und kann von den Aussparungen her die
über den unteren Leiterbahnen liegenden Teile der Zwischenschicht entfernen. Die Zwischenschicht wird
zu gleicher Zeit von den Rändern des Materials des zweiten Musters aus leitendem Material von oben her
geätzt. In diesem Falle sind die Bahnen des zweiten Musters aus leitendem Material breiter als die des ersten
Musters aus leitendem Material. Dadurch wird, wenn an der Stelle der Kreuzung die Zwischenschicht über dem
untere ■ Leiter völlig weggeätzt wird, die Zwischenschicht an anderen Stellen unter dem zweiten Muster
nur teilweise enife/nt und bleiben dort Teile der
Zwischenschicht als Trägerteile zurück.
Eine zweite wichtige Ausführungsform eines Verfahrens nach der Erfindung ist dadurch gekennzeichnet.
daß Teile des ersten Musters mit einer praktisch gleichmäßigen Hilfsschicht versehen werden, bevor die
Zwischenschicht angebracht wird, und daß nach dem Anbringen des zweiten Musters aus leitendem Material
die Zwischenschicht einer ersten selektiven Ätzbehandlung unterworfen wird, wobei die Zwischenschicht
außerhalb der Bahnen des zweiten Musters über praktisch ihre ganze Dicke entfernt wird, wonach
mittels einer selektiven Ätzbehandlung die Hilfsschicht
auf dem unteren Muster entfernt wird, wodurch die genannten Aussparungen erhalten werden, wonach die
Zwischenschicht einer zweiten selektiven Ätzbehandlung unterworfen wird, wobei an den Stellen der
Kreuzungen das erste Muster freigelegt wird und an anderen Stellen aus der Zwischenschicht die genannten
Trägerteile gebildet werden.
Dabei kann zunächst eine Schicht aus Material, aus dem das erste Muster besteht, und darauf eine Schicht
aus Material, aus dem die Hilfsschicht besteht, angebracht werden, wonach dann in beide Schichten
Bahnen in Form des ersten Musters geätzt werden können.
Für die unterschiedlichen Muster und Schichten können verschiedene Metalle oder Halbleitermaterialien,
wie polykristallines Silizium, gewählt werden.
Für die Zwischenschicht kann in bestimmten Fällen ein Isolator gewählt werden. Vorzugsweise wird dazu
ein in ucZüg 5üi uic materialien ucS CfSiCTi üfiu uCS
zweiten Musters selektiv ätzbares Metall, das außerdem schnell geätzt wird, wie z. B. Aluminium, gewählt.
Ähnliches gilt für die Hilfsschicht, für die ein Isoliermaterial, aber auch ein Metall, wie z. B. Chrom,
verwendet werden kann.
Das Verdrahtungs- oder Elektrodensystem, das mit einem der obenbeschriebenen Verfahren erhalten wird,
kann auf verschiedenen Trägerkörpern angebracht werden, und das Anwendungsgebiet ist also sehr groß.
Zum Beispiel ist an Bildwiedergabevorrichtungen zu denken, wie sie in der DE-OS 26 37 703 der Anmelderin
beschrieben sind.
Die Erfindung ist von besonderern Interesse für integrierte Schaltungen, weil bekanntlich in sogenannten
VLSI-Schaltungen vielfach Mehrschichtenverdrahtungssysteme
verwendet werden.
Einige Ausführungsformen der Erfindung sind in der Zeichnung dargestellt und werden im folgenden näher
beschrieben. Es zeigt
Fig.] eine Draufsicht auf einen Teil eines Halbleiterkörpers
mit einem durch Anwendung eines Verfahrens nach der Erfindung hergestellten Verdrahtungssystem.
Fig. 2 einen Querschnitt durch diese Anordnung längs der Linie H-II in Fig. 1.
F i g. 3 einen Schnitt durch dieselbe Anordnung längs
der Linie Ill-Ill in Fig. 1.
Fig.4 bis 7 Schnitte längs der Linie 11-11 in Fig. 1
durch die Anordnung während einiger Stufen ihrer Herstellung.
Fig.8 einen Schnitt längs der Linie II-II durch ein
Verdrahtungssystem mit einer gleichen Draufsicht wie F i g. 1, das durci. Anwendung eines anderen Verfahrens
nach der Erfindung hergestellt ist.
Fig.9 bis 13 die Anordnung nach Fig.8 während
einiger Stufen ihrer Herstellung,
Fig. 14 einen Querschnitt längs der Linie HI-IiI in
F i g. 1 während einer Stufe der Herstellung,
Fig. 15 eine nähere Erläuterung des Mechanismus
des galvanischen Anwachsens und
Fig. 16 die Weise, in der eine Kreuzungsverbindung
hergestellt werden kann.
Es sei bemerkt, daß die Figuren nur schematisch und
nicht maßstäblich gezeichnet sind. Entsprechende Teile sind in der Regel mit den gleichen Bezugsziffern
bezeichnet
F i g. 1 bis 3 beziehen sich auf eine Halbleiteranordnung mit einem Halbleiterkörper mit einem kreuzenden
Verdrahtungssystem. Die Anordnung enthält einen Trägerkörper 1. im vorliegenden Beispiel einen
Halbleiterkörper, in dem eine Anzahl von Schaltungselementen,
wie z. B. Transistoren. Dioden, Widerstände usw., angebracht sein können. Diese Schaltungselemente,
die weiter keinen Teil der Erfindung bilden, sind in
den Figuren nicht dargestellt und können im I lalbleiterkörper durch allgemein bekannte Techniken zur
Herstellung integrierter Schaltungen angebracht werden. Der Halbleiterkörper 1 ist, wie dies üblicherweise
der Fall ist, aus Silizium hergestellt, obgleich auch andere Halbleitermaterialien Anwendung finden können.
Die Schaltungselemente liefen in der Nähe einer Oberfläche 2, die bekanntlich gewöhnlich mit einer
Isolierschicht aus z. B. Siliziumoxid passiviert ist. Die
Passivierungsschicht ist der Deutlichkeit halber in der Figur auch nicht dargestellt.
Um die Schaltungselemente miteinander und mit äußeren Zufuhrleitern zu verbinden, ist der Halbleiterkörper
1 an seiner Oberfläche 2 mit Leitern versehen. Diese sind irn vorliegenden Beispiel in einer!; ersten
leitenden Muster angeordnet, das direkt auf dem Halbleiterkörper 1 liegt und zu dem die Bahnen 3 bis 5
gehören. Diese Bahnen können bekanntlich über Kontaktfenster in der genannten Passivierungsschicht
mit den unterschiedlichen Zonen der unterliegenden Schaltungselemente verbunden sein.
Über diesem unteren ersten leitenden Muster ist ein zweites leitendes Muster vorhanden, zu dem die Bahnen
6 bis 8 ,:shören, die im vorliegenden Beispiel die Bahnen
3 bis 5 des ersten Musters senkrecht kreuzen.
Zwischen den Kreuzungen 9 wird das zweite Muster aus leitendem Material von Trägerteilen 12, im
vorliegenden Beispiel aus Aluminium, abgestützt. Nötigenfalls können auch diese Trägerteile 12 über
Kontaktlöcher in der Passivierungsschicht mit unterliegenden Zonen der Schaltungselemente verbunden sein.
Obwohl die Trägerteile !2 ir der Draufsicht nach F i g. 1 naturgemäß nicht sichtbar s:nd. ist der Deutlichkeit
halber ihre Lage in Fig. 1 durch die schraffierten Gebiete 12 angedeutet. In der Ebene des Querschnittes
nach Fig. 3 kommen sie nicht vor; daher ist ihre Lage
schematisch durch gestrichelte Linien angedeutet.
Die Herstellung der Anordnung nach den F i g. 1 bis 3 wird an Hand der Fig.4 bis 7 näv :r erläutert, die
Schnitte gleich dem Schnitt nach F i g. 2 längs der Linie
H-II in Fig. 1 während verschiedener Stufen der Herstellung der Anordnung zeigen.
Es wird (Fig.4) von einem Halbleiterkörper 1 ausgegangen, in dem mit Hilfe an sich bekannter
Techniken, z. B. durch maskierte Diffusion oder Implantation der geeigneten Verunreinigungen, die
verschiedenen Zonen der Schaltung angebracht sind und der an seiner Oberfläche 2 mit einer Passivierungsschicht
oder mit Passivierungsschichten versehen ist. in der oder denen Kontaktlöcher gebildet sind. Über diese
Kontaktlöcher können die zu bildenden Bahnen 3 bis 5 mit den verschiedenen Zonen im Halbleiterkörper
kontaktiert werden. Nach dem Anbringen der Bahnen 3 bis 5 wird über praktisch die ganze Oberfläche eine
Zwischenschicht 14 aus in bezug auf das erste Muster und das später anzubringende zweite Muster 6, 7, 8 aus
leitendem Material selektiv ätzbarem Material angebracht (F i g. 7). Mit dem zweiten Muster als Maske wird
dann an den Stellen der Kreuzungen die Zwischenschicht 14 über einen wesentlichen Teil ihrer Dicke
entfernt, während außerhalb der Kreuzungen 9 aus der Zwischenschicht Trägerteile 12 gebildet werden.
Nach der Erfindung wird die Zwischenschicht 14 außerdem an den Stellen der Kreuzungen 9 auch auf der
Unterseite dadurch weggeätzt, daß zwischen dem ersten Muster aus leitendem Material und der
Zwischenschicht 14 Aussparungen 11 zum Zuführen des Ätzmittels angebracht werden, wobei die Ätzbehandlung wenigstens so lange fortgesetzt wird, bis das erste
Muster an der Stelle der Kreuzung völlig freigelegt ist.
Die Aussparungen können auf verschiedene Weise erhalten werden. Im vorliegenden Beispiel weisen die
Bahnen j bis S Ränder mit einer negativen Neigung auf (siehe Fig.2), so daß beim Niederschlagen der
Zwischenschicht 14 Schattenwirkung auftritt, wodurch die genannten Aussparungen U gebildet werden (siehe
Fig. 7).
Um die Bahnen 3 bis 5 zu bilden wird der Halbleiterkörper 1 zunächst über seine ganze Oberfläehe mit einer Schicht 15 (Fig.4), im vorliegenden
Beispiel aus Chrom, überzogen. Diese Schicht weist eine Dicke von etwa 0,05 nm auf und kann durch Zerstäuben
oder Aufdampfen angebracht werden.
Dann wird die Anordnung mit einer Schicht iö aus
einem photoempfindlichen Material überzogen, in der auf allgemein bekannte Weise ein Muster angebracht
wird, das dem Muster der anzubringenden Leiterbahnen 3 bis 5 entspricht (Fig.4). Mit diesem Muster aus
photoempfindlichem Material als Maske wird anschlie-Bend die Chromschicht 15 auf den nicht von der Maske
geschützten Teilen der Oberfläche 2 weggeätzt. Als Ätzmittel wird z. B. eine Lösung von 50 g Cerammoniumnitrat (Ce(NH4)J(NO3W und 100 cm3 Salpetersäure
(HNOs) in einem Liter Wasser verwendet, während für die Pho'omaske ein allgemein bekannter Photolack, wie
AZ 24Oo Shipley, benutzt wird. Versuche haben ergeben, daß diese Kombination durch eine bessere
Haftung des Chroms an dem Photolack als an der Oberfläche 2, die mit Siliziumoxid überzogen ist, beim
Ätzen die gewünschte negative Neigung der Ränder der Bahnen 3 bis 5 bewirkt. Nach Beendigung dieser
Ätzbehandlüng sind also die Bahnen 3 bjs3 erhalten, die
eine obere Fläche aufweisen, die größer als die untere Fläche ist(Fig.5).
Damit ist das erste Muster aus elektrisch leitendem Material angebracht Zur Herstellung einer kreuzenden
Verwindung wird dann über die ganze Oberfläche eine Zwischenschicht 14 aus einem Material angebracht, das
in bezug auf die Materialien des ersten und des zweiten Musters selektiv ätzbar ist, im vorliegenden Beispiel
Aluminium mit einer Dicke von etwa 0,2 bis 1 μπι.
Auf der Zwischenschicht 14 wird dann das zweite Muster aus leitendem Material angebracht Dies erfolgt
z. B. dadurch, daß ein geeignetes leitendes Material so aufgedampft und anschließend in Muster geätzt oder
dieses Material unter Verwendung einer Maskierung niedergeschlagen wird.
Vorzugsweise wird das Material des zweiten Musters
aber durch galvanisches Anwachsen, im vorliegenden Beispiel von Nickel bis zu einer Dicke von 0,05 bis
0,8 μπι, abhängig von der Anwendung, angebracht (F i g. 7). Durch das galvanische Anwachsen werden, wie
nachstehend noch näher auseinandergesetzt werden wird, mögliche Kurzschlüsse zwischen dem ersten und
dem zweiten Muster aus leitendem Material verhindert
Infolge der Tatsache, daß die Ränder 13 der Bahnen 3
bis 5 eine negative Neigung aufweisen, sind beim Niederschlagen der Zwischenschicht 14 durch Schattenwirkung die Aussparungen 11 in der Zwischenschicht
entlang der Ränder des ersten Musters frei von Aluminium geblieben. Diese Aussparungen dienen nach
der Erfindung dazu, in einem nächstfolgenden Herstellungsschritt, bei dem die Zwischenschicht aus Aluminium weggeätzt wird, das Ätzmittel überall entlang des
unteren Musters zu führen, so daß es die Aluminiumschicht sowohl von der Unterseite als auch von der
Oberseite (mit den Bahnen des zweiten Musters als Ätzmaske) angreift. Als Ätzmittel wird z. B. eine 10%ige
NaOH-Lösung verwendet, die zwar das Aluminium schnell wegätzt, aber das Chrom und Nickel nicht oder
nahezu nicht angreift.
Wie in F i g. 7 mit den Pfeilen 18 angegeben ist, muß die Ätzflüssigkeit von den Aussparungen 11 her die
Zwischenschicht 14 über einen Abstand wegätzen, der gleich der halben Breite der Bahnen 3 bis 5 ist. Dies
bedeutet, daß einerseits der Abstand zwischen zwei dieser Bahnen bei diesem Verfahren größer als die
Bandbreite sein muß, um noch Trägerteile 12 übrigzubehalten, während andererseits die Bahnen des zweiten
Musters breiter als die des ersten Musters aus leitendem Material sein müssen.
Nach dem Ätzen ist die Anordnung nach F i g. 2
erhalten.
Ein Muster, das die gewünschte Schattenwirkung ergibt, kann auch dadurch erhalten werden, daß das
erste Muster aus leitendem Material aus einer Doppelschicht hergestellt wird, wobei die untere
Schicht schneller als die obere Schicht gelöst werden kann, wodurch beim Niederschlagen der Zwischenschicht Aussparungen frei bleiben.
Eine Weiterbildung des Verfahrens nach der Erfindung, bei dem die obengenannte Beschränkung in bezug
auf den Abstand zwischen zwei Bahnen nicht zutrifft, ist in den Fig.9 bis 13 dargestellt, in denen verschiedene
Stufen der Herstellung einer Anordnung mit einer gleichen Draufsicht wie F i g. 1 und einem Querschnitt
längs der Linie U-II in Fig. 1 nach Fig.8 gezeigt werden.
Die in Fig.8 gezeigte Anordnung enthält einen
Trägerkörper !, der an seiner Oberfläche 2 mit einem
Verdrahtungssystem mit Kreuzungen 9 versehen ist, das durch Anwendung eines Verfahrens nach der Erfindung
hergestellt ist. Außerhalb dar Stellen 9, an denen sich die
Bahnen des unteren und des oberen Musters kreuzen, wird das obere Muster von Trägerteilen 12 abgestützt.
Die Herstellung der Anordnung nach F i g. 8 wird an Hand der Fig.9 bis 13 näher erläutert, die Schnitte
gleich dem Schnitt nach Fig.9 längs der Linie H-Il in
F i g. 8 während verschiedener Stufen der Herstellung der Anordnung zeigen.
Auf dem Trägerkörper 1 wird eine erste Schicht 15 aus leitendem Material z. B. durch Zerstäuben oder
Aufdampfen angebracht Diese erste leitende Schicht 15 wird dann, auch wieder durch Zerstäuben oder
Aufdampfen, mit einer Hilfsschicht 19 überzogen. Die erste leitende Schicht 15 besteht in diesem Beispiel aus
Titan, während die Hilfsschicht 20 aus Chrom besteht Beide Schichten weisen eine Dicke von 0,05 bis 1 μπι auf.
Anschließend wird über die ganze Oberfläche eine Schicht 16 aus photoempfindlichem Material angebracht in der auf allgemein bekannte Weise eine Maske
definiert wird, die das Chrom in einem folgenden Ätzschritt schützen muß (Fig. 10). Diese Photomaske
weist die gleiche Form wie das zu bildende erste Muster aus leitendem Material auf und enthält im vorliegenden
Beispiel parallele Bahnen mit einer Breite von 5 bis ΙΟμπι und einem gegenseitigen Abstand von 10 bis
20 um
An den nicht von der Photomaske geschützten Stellen wird dann das Chrom weggeätzt wobei als Ätzmittel
eine Lösung von 50 g Cerammoniumnitrat (Ce(NH4J2(NOjW und 100 cm1 Salpetersäure (HNO,) in
1 I Wasser verwendet wird. Die Hilfsschicht 19 aus Chrom erhält auf diese Weise das gleiche Muster wie
das zu bildende erste untere Muster aus leitendem Material (Fig. 10). In einem folgenden Schritt wird das
Titan auf den nicht geschützten Teilen mit z. B. einer 5%igen Fluor'vasserstofflösung weggeätzt.
Die Oberfläche 2 ist nun mit einer Doppelschicht aus Titan-Chrom in Form des ersten Musters (mit in diesem
Beispiel den parallelen Bahnen 3 bis 5) überzogen.
Anschließend wird die Zwischenschicht 14 aus einem Material angebracht, das in bezug auf das Titan und das
für das zweite Muster zu verwendende Nickel selektiv ätzbar ist, z. B. Aluminium. Diese Zwischenschicht 14
weist eine Dicke von etwa 0,15 μιτι auf. Auf dieser
Zwischenschicht wird eine Nickelschicht galvanisch angewachsen, wonach in die Nickelschicht das zweite
obere Muster mit Hilfe einer 10%igen Salnetersänrelösung
nach einer kurzzeitigen Tauchätzung (10 Sekunden in 50%iger Salzsäure), um die Oberfläche chemisch
aktiv zu machen, geätzt wird. Durch diese Ätzbehandlung werden die Bahnen 6 bis 8 erhalten. Dann wird
zwischen den Bahnen 6 bis 8 das Aluminium weggeätzt, wodurch überall außerhalb der Kreuzungen das untere
Muster mit den Bahnen 3 bis 5 mit der Schicht 19 praktisch freigelegt wird (F i g. 11).
Danach wird das Chrom 19 mit der genannten Lösung von Cerammoniumnitrat und Salpetersäure weggeätzt.
Diese Ätzung erfolgt in sehr kurzer Zeit, und zwar in der Größenordnung von einigen Minuten; dadurch
werden in der Anordnung über dem ersten Muster Aussparungen 11 zum Zuführen von Ätzmitteln zum
Ätzen des verbleibenden Aluminiums freigelegt (Fig. 12).
Die Fig. 13 und 14 zeigen eine Zwischenstufe während des Ätzvorgangs im Querschnitt längs der
Linie H-II bzw. längs der Linie III-Ill in der Draufsicht
nach Fig. 1.
Von den Aussparungen 11 her hat das Ätzmittel, im
vorliegenden Beispiel Natronlauge (NaOH), freien Zugang auf der Unters-ite der Zwischenschicht 14, so
daß sich diese Aussparungen 11 schnell erweitern (Fig. 13). Über der Bahn 5 befindet sich eine
Aussparung 11. Von dieser Aussparung 11 her greift das
Ätzmittel die Unterseite der Zwischenschicht 14 an, so daß über diesen Aussparungen 11 öffnungen 21 gebildet
werden, durch die das Ätzmittel noch weiter und leichter vordringen kann (F i g. 14). Endgültig ergibt der
Ätzvorgang den (schematisch gezeigten) Schnitt nach so Fig. 8.
Wie bereits bemerkt wurde, erfolgt das Anbringen der Nickelschicht durch galvanisches Anwachsen, damit
Kurzschlüsse vj/mieden werden. Es hat sich herausgestellt,
daß das Aluminium, das für die Zwischenschicht 14 verwendet wird, in der Regel noch Öffnungen 22
(sogenannte Feinlunker) enthält, die beim Niederschlagen des Nickels durch Zerstäuben mit Nickel ausgefüllt
werden können (Fig. 15a). In den oben beschriebenen
Ätzschritten, in denen die Zwischenschicht entferni wird, wird dieses Nickel nicht angegriffen, so daß sich
dabei die Möglichkeit von Kurzschluß an den Stellen der öffnungen 22 ergibt.
Beim galvanischen Anwachsen tritt bekanntlich durch die Wirkung des verwendeten elektrischen Feldes der
Anwuchs nur in einer Richtung auf, so daß gegebenenfalls vorhandene Öffnungen 22 nicht ausgefüllt, sondern
durch die anwachsende Nickelschicht auf ihrer Obets»ite
verschlossen werden. Damit ist die Möglichkeit von Kurzschluß ausgeschlossen (Fig. 15b).
F i B. 16 7p.'\pt. wie im Ipt'/toren Vorpnnp rino Iriirnrlr
Verbindung (Kreuzungsverbindung) zwischen dem ersten und dem zweiten Muster gebildet weiden kann.
An der Stelle der anzubringenden Kreuzungsverbindung wird die Hilfsschicht 19 aus Chrom entfernt.
Dadurch wird beim Anbringen der Zwischenschicht 14 aus Aluminium an der Steile der Kreuzung diese direkt
auf dem unteren Muster angebracht. Dadurch, daß hier nun die Hilfsschicht fehlt, wird an dieser Stelle auch
keine Aussparung 11 erhalten, so daß das Ätzmittel hier die Zwischenschicht während der zweiten Ätzbehandlung
der Zwischenschicht nur lateral angreift, wodurch hier ein Trägerteil 10 gebildet wird, der zugleich das
erste Muster mit dem zweiten Muster leitend verbindet.
Bei einer besonderen Anwendung können durch die beschriebene Technik erhaltene Kreuzungen als elektrostatisch
gesteuerte Schalter benutzt werden. Eine derartige Anwendung ist z. P in einem programmierbaren
Auslesespeicher (PROM) t..öglich, wobei das untere Leitermuster z. B. in einer Form angebracht wird, bei
der in Zusammenarbeit mit dem oberen Muster eine Matrix von Schaltern gebildet wird, die mit einer in dem
Halbleiterkörper angebrachten Matrix · or. Schaltungselementen
(z. B. Dioden) gekoppel' sind und die während der Programmierung nach v unsch geschlossen
werden können.
Schließlich sind natürlich auch andere als die genannten Ätzmittel (z. B. auch Plasmaätzen) und
andere Materialien für die verschiedenen Muster und Schichten möglich. Gegebenenfalls kann der Raum
zwischen zwei sich kreuzenden Bahnen später wieder mit einem schützenden isolierenden Harz ausgefüllt
werden.
Hierzu 4 Blatt Zeichnungen
Claims (9)
1. Verfahren zur Herstellung eines Verdrahtungssystems auf einem Trägerkörper, der an einer
Oberfläche mit einem ersten Muster aus elektrisch leitendem Material und mit einem zweiten Muster
aus elektrisch leitendem Material mit mindestens einer das erste Muster kreuzenden Bahn versehen
wird, wobei nach dem Anbringen des ersten Musters über praktisch die ganze Oberfläche eine Schicht (als
Zwischenschicht bezeichnet) aus in bezug auf die Materialien des ersten and des zweiten Musters
selektiv ätzbarem Material angebracht wird, die einer selektiven Ätzbehandlung unterworfen wird,
wobei die Bahnen des zweiten Musters eine Ätzmaske bilden, wobei an der Stelle der genannten
Kreuzung die Zwischenschicht über einen wesentlichen Teil ihrer Dicke entfernt wird und außerhalb
der genannten Kreuzung unter dem zweiten Muster Trägerteüf aus der Zwischenschicht gebildet werden,
die sicir über den ganzen Abstand zwischen dem zweiten Leitermuster und der Oberfläche des
Trägerkörpers oder zwischen dem zweiten und dem ersten Muster aus leitendem Material erstrecken,
dadurch gekennzeichnet, daß für diese Ätzbehandlung zwischen dem ersten Muster und der
Zwischenschicht Aussparungen angebracht werden, die sich wenigstens bis unterhalb der Kreuzung
erstrecken, wodurch an der Stelle der Kreuzung die Zwischenschicht über die Aussparungen auch auf
der Unterseite geätzt wird, während an den Stellen der Trägerteile das Material der Zwischenschicht
auf der Unterseite .lur lateral angegriffen wird, wobei die Ätzbehantlung wenigstens so lange
fortgesetzt wird, bis das erste luster an der Stelle der Kreuzung völlig freigelegt ist.
2. Verfahren nach Anspruch 1. dadurch gekennzeichnet,
daß die Zwischenschicht an der Stelle der Kreuzung über ihre ganze Dicke weggeätzt wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet. d?ß die Leiterbahnen des zweiten
Musters kontinuierliche Bahnen mit einer praktisch gleichmäßigen Breite enthalten.
4. Verfahren nach einem der Ansprüche 1 bis 3. dadurch gekennzeichnet, daß das Material des
zweiten Musters aus leitendem Material durch galvanisches Anwachsen angebracht wird.
5. Verfahren nach einem der Ansprüche I bis 4. dadurch gekennzeichnet, daß das erste Muster aus
leitendem Material in Form von Bahnen angebracht wird, de^en obere Fläche größer als die untere
Fläche ist. so daß an den Rändern dieser Bahnen Schattenwirkung auftritt, wodurch bei der Ablagerung
der Zwischenschicht unter diesen Rändern kein Material der Zwischenschicht niedergeschlagen
wird und die genannten Aussparungen erhalten werden.
6. Verfahren nach Anspruch 5. dadurch gekennzeichnet,
daß das erste Muster aus leitendem Material aus einer Doppelschicht hergestellt wird,
deren untere Schicht sich schneller als die obere Schicht löst.
7. Verfahren nach einem der Ansprüche I bis 4. dadurch gekennzeichnet, daß Teile des ersten
Musters mit einer gleichförmigen Hilfsschicht versehen werden, bevor die Zwischenschicht angebracht
wird, und daß nach dem Anbringen des /weilen Musters aus leitendem Material die
Zwischenschicht einer ersten selektiven Ätzbehandlung unterworfen wird, wobei die Zwischenschicht
außerhalb der Bahnen des zweiten Musters über praktisch ihre ganze_ Dicke entfernt wird, wonach
durch eine selektive Ätzbehandlung die Hilfsschicht auf dem unteren Muster entfernt wird, wodurch die
genannten Aussparungen erhalten werden, wonach die Zwischenschicht einer zweiten selektiven Ätzbehandlung
unterworfen wird, wobei an dta Stellen der Kreuzungen das erste Muster freigelegt wird
und an anderen Stellen aus der Zwischenschicht die genannten Trägerteile gebildet werden.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet daß vor dem Anbringen der Zwischenschicht
in Form einer leitenden Schicht die genannte Hilfsschicht über dem ersten Muster örtlich entfernt
wird, wodurch beim Anbringen der Zwischenschicht diese direkt auf der unteren Leiterbahn angebracht
und beim Ätzen der Zwischenschicht auf dieser unteren Leiterbahn ein leitender Trägerteil erhalten
wird, der eine leitende Verbindung zwischen einer Bahn des zweiten Musters und dem genannten
ersten Muster bildet.
9. Verfahren nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, daß der Trägerkörper ein
Halbleiterkörper ist
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NLAANVRAGE7811227,A NL181611C (nl) | 1978-11-14 | 1978-11-14 | Werkwijze ter vervaardiging van een bedradingssysteem, alsmede een halfgeleiderinrichting voorzien van een dergelijk bedradingssysteem. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE2945533A1 DE2945533A1 (de) | 1980-05-29 |
| DE2945533C2 true DE2945533C2 (de) | 1983-11-03 |
Family
ID=19831888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2945533A Expired DE2945533C2 (de) | 1978-11-14 | 1979-11-10 | Verfahren zur Herstellung eines Verdrahtungssystems |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4561173A (de) |
| JP (1) | JPS5847858B2 (de) |
| AU (1) | AU5266079A (de) |
| CA (1) | CA1150851A (de) |
| DE (1) | DE2945533C2 (de) |
| FR (1) | FR2441923A1 (de) |
| GB (1) | GB2036427B (de) |
| IT (1) | IT1125656B (de) |
| NL (1) | NL181611C (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992022994A1 (en) * | 1991-06-14 | 1992-12-23 | Telefonaktiebolaget Lm Ericsson | A device comprising laminated conductive patterns and easily selectable dielectrics |
Families Citing this family (49)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8002634A (nl) * | 1980-05-08 | 1981-12-01 | Philips Nv | Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| NL8002635A (nl) * | 1980-05-08 | 1981-12-01 | Philips Nv | Programmeerbare halfgeleiderinrichting en werkwijze ter vervaardiging daarvan. |
| JPS57190331A (en) * | 1981-05-20 | 1982-11-22 | Toshiba Corp | Semiconductor device and manufacture thereof |
| JPS6143448A (ja) * | 1984-08-08 | 1986-03-03 | Agency Of Ind Science & Technol | 空間配線 |
| JPS6260953U (de) * | 1985-10-04 | 1987-04-15 | ||
| JPS62118249U (de) * | 1986-01-20 | 1987-07-27 | ||
| JPH077757B2 (ja) * | 1987-09-28 | 1995-01-30 | 三菱電機株式会社 | クロム膜のパターニング方法 |
| JPH01189939A (ja) * | 1988-01-26 | 1989-07-31 | Nec Corp | 半導体集積回路 |
| JPH02100341A (ja) * | 1988-10-06 | 1990-04-12 | Toshiba Corp | 半導体装置のパターン形成方法 |
| US5270574A (en) * | 1991-08-01 | 1993-12-14 | Texas Instruments Incorporated | Vacuum micro-chamber for encapsulating a microelectronics device |
| US5199578A (en) * | 1991-12-10 | 1993-04-06 | The Stanley Works | Clip strip for supporting multiple packages and display assembly using same |
| JP3318457B2 (ja) * | 1994-12-26 | 2002-08-26 | アルプス電気株式会社 | カール矯正装置およびこれを備えたプリンタ |
| US6057224A (en) * | 1996-03-29 | 2000-05-02 | Vlsi Technology, Inc. | Methods for making semiconductor devices having air dielectric interconnect structures |
| US6429120B1 (en) | 2000-01-18 | 2002-08-06 | Micron Technology, Inc. | Methods and apparatus for making integrated-circuit wiring from copper, silver, gold, and other metals |
| DE19713173C2 (de) * | 1997-03-27 | 2001-02-15 | Siemens Ag | ROM-Speicher |
| US6333556B1 (en) | 1997-10-09 | 2001-12-25 | Micron Technology, Inc. | Insulating materials |
| US6858526B2 (en) * | 1998-07-14 | 2005-02-22 | Micron Technology, Inc. | Methods of forming materials between conductive electrical components, and insulating materials |
| US6251470B1 (en) | 1997-10-09 | 2001-06-26 | Micron Technology, Inc. | Methods of forming insulating materials, and methods of forming insulating materials around a conductive component |
| US5891797A (en) * | 1997-10-20 | 1999-04-06 | Micron Technology, Inc. | Method of forming a support structure for air bridge wiring of an integrated circuit |
| US6509590B1 (en) * | 1998-07-20 | 2003-01-21 | Micron Technology, Inc. | Aluminum-beryllium alloys for air bridges |
| US6217783B1 (en) * | 1998-12-01 | 2001-04-17 | Visteon Global Technologies, Inc. | Method for strengthening air bridge circuits |
| WO2000035000A1 (en) * | 1998-12-08 | 2000-06-15 | Cvc Products, Inc. | Ultra high-speed semiconductor integrated circuit interconnect structure and fabrication method using free-space dielectric |
| US6111204A (en) * | 1999-02-08 | 2000-08-29 | Ford Motor Company | Bond pads for fine-pitch applications on air bridge circuit boards |
| KR100555479B1 (ko) * | 1999-07-13 | 2006-03-03 | 삼성전자주식회사 | 미세 패턴 사이의 좁은 갭를 갖는 반도체 소자의 층간 절연막형성 방법 |
| US6350679B1 (en) | 1999-08-03 | 2002-02-26 | Micron Technology, Inc. | Methods of providing an interlevel dielectric layer intermediate different elevation conductive metal layers in the fabrication of integrated circuitry |
| US6670719B2 (en) | 1999-08-25 | 2003-12-30 | Micron Technology, Inc. | Microelectronic device package filled with liquid or pressurized gas and associated method of manufacture |
| US7276788B1 (en) * | 1999-08-25 | 2007-10-02 | Micron Technology, Inc. | Hydrophobic foamed insulators for high density circuits |
| US6709968B1 (en) | 2000-08-16 | 2004-03-23 | Micron Technology, Inc. | Microelectronic device with package with conductive elements and associated method of manufacture |
| US7335965B2 (en) | 1999-08-25 | 2008-02-26 | Micron Technology, Inc. | Packaging of electronic chips with air-bridge structures |
| US6420262B1 (en) | 2000-01-18 | 2002-07-16 | Micron Technology, Inc. | Structures and methods to enhance copper metallization |
| US7262130B1 (en) | 2000-01-18 | 2007-08-28 | Micron Technology, Inc. | Methods for making integrated-circuit wiring from copper, silver, gold, and other metals |
| US7211512B1 (en) | 2000-01-18 | 2007-05-01 | Micron Technology, Inc. | Selective electroless-plated copper metallization |
| US6677209B2 (en) | 2000-02-14 | 2004-01-13 | Micron Technology, Inc. | Low dielectric constant STI with SOI devices |
| US6413827B2 (en) | 2000-02-14 | 2002-07-02 | Paul A. Farrar | Low dielectric constant shallow trench isolation |
| US6890847B1 (en) | 2000-02-22 | 2005-05-10 | Micron Technology, Inc. | Polynorbornene foam insulation for integrated circuits |
| US6674167B1 (en) | 2000-05-31 | 2004-01-06 | Micron Technology, Inc. | Multilevel copper interconnect with double passivation |
| US6423629B1 (en) | 2000-05-31 | 2002-07-23 | Kie Y. Ahn | Multilevel copper interconnects with low-k dielectrics and air gaps |
| US6449839B1 (en) * | 2000-09-06 | 2002-09-17 | Visteon Global Tech., Inc. | Electrical circuit board and a method for making the same |
| US6433413B1 (en) | 2001-08-17 | 2002-08-13 | Micron Technology, Inc. | Three-dimensional multichip module |
| US6747347B2 (en) * | 2001-08-30 | 2004-06-08 | Micron Technology, Inc. | Multi-chip electronic package and cooling system |
| US6686654B2 (en) * | 2001-08-31 | 2004-02-03 | Micron Technology, Inc. | Multiple chip stack structure and cooling system |
| US20030183916A1 (en) * | 2002-03-27 | 2003-10-02 | John Heck | Packaging microelectromechanical systems |
| US6620638B1 (en) | 2002-06-05 | 2003-09-16 | Micron Technology, Inc. | Testing of multi-chip electronic modules |
| JP3793143B2 (ja) * | 2002-11-28 | 2006-07-05 | 株式会社シマノ | 自転車用電子制御装置 |
| US20050137882A1 (en) * | 2003-12-17 | 2005-06-23 | Cameron Don T. | Method for authenticating goods |
| US7300821B2 (en) * | 2004-08-31 | 2007-11-27 | Micron Technology, Inc. | Integrated circuit cooling and insulating device and method |
| US7560375B2 (en) * | 2004-09-30 | 2009-07-14 | International Business Machines Corporation | Gas dielectric structure forming methods |
| US7927948B2 (en) | 2005-07-20 | 2011-04-19 | Micron Technology, Inc. | Devices with nanocrystals and methods of formation |
| JP5491077B2 (ja) * | 2009-06-08 | 2014-05-14 | キヤノン株式会社 | 半導体装置、及び半導体装置の製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3461524A (en) * | 1966-11-02 | 1969-08-19 | Bell Telephone Labor Inc | Method for making closely spaced conductive layers |
| US3647585A (en) * | 1969-05-23 | 1972-03-07 | Bell Telephone Labor Inc | Method of eliminating pinhole shorts in an air-isolated crossover |
| US3890177A (en) * | 1971-08-27 | 1975-06-17 | Bell Telephone Labor Inc | Technique for the fabrication of air-isolated crossovers |
| JPS5146904B2 (de) * | 1971-09-30 | 1976-12-11 | ||
| US3769108A (en) * | 1971-12-03 | 1973-10-30 | Bell Telephone Labor Inc | Manufacture of beam-crossovers for integrated circuits |
| US3783056A (en) * | 1972-06-20 | 1974-01-01 | Bell Telephone Labor Inc | Technique for the fabrication of an air isolated crossover |
| US3993515A (en) * | 1975-03-31 | 1976-11-23 | Rca Corporation | Method of forming raised electrical contacts on a semiconductor device |
| NL7510103A (nl) * | 1975-08-27 | 1977-03-01 | Philips Nv | Elektrostatisch bestuurde beeldweergeefinrichting. |
| NL7608901A (nl) * | 1976-08-11 | 1978-02-14 | Philips Nv | Werkwijze ter vervaardiging van een halfge- leiderinrichting en halfgeleiderinrichting vervaardigd door middel van een dergelijke werkwijze. |
-
1978
- 1978-11-14 NL NLAANVRAGE7811227,A patent/NL181611C/xx not_active IP Right Cessation
-
1979
- 1979-11-08 CA CA000339441A patent/CA1150851A/en not_active Expired
- 1979-11-09 AU AU52660/79A patent/AU5266079A/en not_active Abandoned
- 1979-11-09 GB GB7938976A patent/GB2036427B/en not_active Expired
- 1979-11-09 IT IT27193/79A patent/IT1125656B/it active
- 1979-11-10 DE DE2945533A patent/DE2945533C2/de not_active Expired
- 1979-11-14 FR FR7928112A patent/FR2441923A1/fr active Granted
- 1979-11-14 JP JP54146637A patent/JPS5847858B2/ja not_active Expired
-
1983
- 1983-06-07 US US06/500,791 patent/US4561173A/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1992022994A1 (en) * | 1991-06-14 | 1992-12-23 | Telefonaktiebolaget Lm Ericsson | A device comprising laminated conductive patterns and easily selectable dielectrics |
Also Published As
| Publication number | Publication date |
|---|---|
| IT1125656B (it) | 1986-05-14 |
| GB2036427B (en) | 1983-02-09 |
| US4561173A (en) | 1985-12-31 |
| NL181611C (nl) | 1987-09-16 |
| JPS5847858B2 (ja) | 1983-10-25 |
| CA1150851A (en) | 1983-07-26 |
| JPS5568700A (en) | 1980-05-23 |
| FR2441923A1 (fr) | 1980-06-13 |
| GB2036427A (en) | 1980-06-25 |
| NL7811227A (nl) | 1980-05-19 |
| FR2441923B1 (de) | 1983-07-08 |
| NL181611B (nl) | 1987-04-16 |
| IT7927193A0 (it) | 1979-11-09 |
| AU5266079A (en) | 1980-05-22 |
| DE2945533A1 (de) | 1980-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2945533C2 (de) | Verfahren zur Herstellung eines Verdrahtungssystems | |
| DE2430692C2 (de) | Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten | |
| DE2729030C2 (de) | Verfahren zum Herstellen eines mehrschichtigen Leiterzugsmusters für monolithisch integrierte Halbleiterschaltungen | |
| DE2036139A1 (de) | Dunnfümmetallisierungsverfahren fur Mikroschaltungen | |
| DE68914939T2 (de) | Verfahren zum Untereinanderverbinden von elektrischen Dünnschichtkreisen. | |
| EP0002185A1 (de) | Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen | |
| EP0057254B1 (de) | Verfahren zur Erzeugung von extremen Feinstrukturen | |
| DE2313219B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung | |
| DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
| DE3532858A1 (de) | Verfahren zum anbringen von abschluessen an keramikkoerpern | |
| DE2903872C2 (de) | Verfahren zur Ausbildung von Mustern mittels Maskenbedampfungstechnik | |
| DE2734176A1 (de) | Verfahren zur herstellung einer halbleiteranordnung | |
| DE2510757C2 (de) | Verfahren zum Herstellen von Trägersubstraten für hochintegrierte Halbleiterschaltungsplättchen | |
| DE2740757C2 (de) | Halbleiteranordnung und Verfahren zu deren Herstellung | |
| DE3856450T2 (de) | Verfahren zur Herstellung von einer elektrisch programmierbaren integrierten Schaltung mit schmelzbaren Kontaktbrücken | |
| DE2313106A1 (de) | Verfahren zum herstellen eines elektrischen verbindungssystems | |
| DE19639176A1 (de) | Vorrichtung und Verfahren zum Bilden von Elektroden elektronischer Komponenten | |
| DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
| DE2361804C2 (de) | Verfahren zur Herstellung von supraleitenden Kontakten in Tieftemperatur-Schaltkreisen und Anwendung des Verfahrens bei der Herstellung von Tieftemperatur-Schaltkreisen mit Josephson-Elementen | |
| DE2606563A1 (de) | Verfahren zur herstellung von magnetischen einzelwanddomaenen-anordnungen | |
| DE2451486C2 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen | |
| DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE2547447A1 (de) | Verfahren zum anbringen eines leiterschichtmusters mit in geringem gegenseitigen abstand liegenden teilen, insbesondere bei der herstellung von halbleiteranordnungen | |
| DE2703473C2 (de) | ||
| DE1803025B2 (de) | Elektrisches bauelement und verfahren zu seiner herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8110 | Request for examination paragraph 44 | ||
| 8125 | Change of the main classification |
Ipc: H05K 3/46 |
|
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8339 | Ceased/non-payment of the annual fee |