DE2703473C2 - - Google Patents
Info
- Publication number
- DE2703473C2 DE2703473C2 DE19772703473 DE2703473A DE2703473C2 DE 2703473 C2 DE2703473 C2 DE 2703473C2 DE 19772703473 DE19772703473 DE 19772703473 DE 2703473 A DE2703473 A DE 2703473A DE 2703473 C2 DE2703473 C2 DE 2703473C2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- conductive material
- insulating layer
- holes
- conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen einer
Schichtstruktur in einem LSI-Bauteil mit den Merkmalen des
Oberbegriffs des Anspruchs 1.
Ein Verfahren zur Herstellung eines derartigen Bauteils ist
aus der DE-OS 23 51 943 bekannt. Bauteile mit hochintegrier
ten Schaltkreisen haben eine unregelmäßige Oberflächen
topographie, welche es schwierig macht, solche Bauteile
aufeinanderzustapeln und untereinander zu verbinden.
Außerdem ist die Zahl von Leiterzügen, welche in einem
gegebenen Oberflächenbereich auf dem Bauteil gebildet werden
können, durch die unregelmäßige Topographie begrenzt.
Zur Lösung dieses Problems wird in der DE-OS 23 51 943 ein
Verfahren zur Herstellung eines LSI-Bauteils beschrieben,
bei dem eine Maske aus einem Photolack als Ätzmaske beim
Erzeugen von Durchführungslöchern in einer Isolierschicht
verwendet wird und die anschließend nach dem Füllen der
Löcher mittels ganzflächiger Metallbedampfung zum Abheben
des nicht in den Löchern niedergeschlagenen Metalls benutzt
wird. Die Verwendung des Photolacks macht es unvermeidlich,
daß die Abmessungen der Kontaktlöcher an der vom Substrat
abgewandten Oberfläche der Isolierschicht größer sind als an
ihrer gegenüberliegenden Oberfläche. Dies beschränkt
zwangsläufig die Reproduzierbarkeit des Verfahrens innerhalb
enger Toleranzen und damit die erreichbare Packungsdichte
der Leiterzüge und macht dadurch das Verfahren ungeeignet
zum Herstellen von LSI-Bauteilen. Es kommt hinzu, daß die
schrägen Wände der Durchführungslöcher es schwierig machen,
die Kontaktlöcher mittels Metallbedampfung so zu füllen, daß
die Füllung vollständig ist und ihre Oberfläche koplanar mit
der Oberfläche der Isolierschicht ist.
Bei einem anderen, zur Lösung derselben Aufgabe angewandten
Verfahren, welches in der nichtvorveröffentlichten
DE-OS 25 52 430 beschrieben ist, besteht die Ätz- und
Abhebemaske aus Palladium, und das Abheben wird bewirkt,
indem das Palladium durch Zufuhr von Wasserstoff zum Quellen
gebracht wird, wobei es sich vom darunterliegenden Substrat
löst. Dabei tritt zwar das Problem mit den abgeschrägten
Kontaktlochwänden nicht auf, aber das Verfahren ist wegen
der Verwendung des Palladiums teuer und außerdem wegen des
Einsatzes von Wasserstoff auch aus Sicherheitsgründen zum
Einsatz in einer fabrikmäßigen Fertigung ungeeignet.
Ein Verfahren, bei dem die Abhebemaske aus einem löslichen
organischen Polymer und zusätzlich einer darauf aufgebrach
ten Metallschicht besteht, ist aus der DE-OS 24 48 535
bekannt. Dieses Verfahren hat jedoch eine andere Aufgabe: Es
wird auf einem Substrat ein Leiterzugmuster erzeugt, d. h.
keine Schichtstruktur aus leitfähigem und isolierendem
Material mit ebener Oberflächentopographie. Zum Erzeugen der
Abhebemaske wird das Ätzen des Polymers mit der darauf aufge
brachten Metallschicht als Maske so durchgeführt, daß in der
fertigen Abhebemaske die Metallschicht einen Überhang
bildet. Die Bildung dieses Überhangs wird wesentlich er
leichtert, wenn das Polymermaterial nicht photoempfindlich
ist bzw. - wenn es ursprünglich photoempfindlich war - vor
dem Aufbringen des Metalls, z. B. durch Erwärmen, photo
unempfindlich gemacht wird. Die überhängende Metallschicht
ist vorteilhaft, wenn - wie beim Gegenstand der DE-OS
24 48 535 - die Maske nur als Abhebemaske dient.
Es ist deshalb die Aufgabe der Erfindung, ein Verfahren zur
reproduzierbaren Herstellung einer Schichtstruktur aus
leitfähigem und isolierendem Material in einem LSI-Bauteil
anzugeben, das eine ebenere Oberflächentopographie und eine
höhere Integrationsdichte als bekannte Bauteile aufweist.
Diese Aufgabe wird mit einem Verfahren mit den Merkmalen des
Patentanspruchs 1 gelöst.
Die erfindungsgemäß hergestellte Struktur, welche beispiels
weise dazu dient, um in einem LSI-Bauteil die leitenden
Verbindungen zwischen den aktiven und passiven Bauelementen
und zu den Ein- und Ausgängen zu ermöglichen, wobei die mit
leitfähigem Material gefüllten Durchführungslöcher leitende
Verbindungen zwischen leitfähigen Schichten und den im Halb
leitermaterial befindlichen Schaltungsbereichen herstellen,
funktioniert auch dann zuverlässig, wenn in ihr die leit
fähigen Schichten Leiterzugmuster großer Packungsdichte bil
den und wenn sie mehrere durch Isolierschichten mit elektri
schen Durchführungen voneinander getrennte Leiterzugebenen
aufweist.
Das erfindungsgemäße Verfahren läßt sich vollständig unter
Verwendung der in der Halbleiterproduktion üblicherweise
verwendeten Vorrichtungen durchführen. Zwar fordert das
erfindungsgemäße Verfahren gegenüber dem Stand der Technik
einige zusätzliche Prozeßschritte, dafür ist aber das Ver
fahren insgesamt weniger kritisch als das bekannte Verfah
ren, und es lassen sich mit ihm trotz engerer Toleranzen
höhere Ausbeuten als bei dem bekannten Verfahren erzielen.
Im Gegensatz zu dem aus der DE-OS 24 48 535 bekannten Ver
fahren dient die Maskierungsschicht 44 mit der darauf aufge
brachten ersten Schicht 46 nicht nur zum Abheben, sondern
gleichzeitig auch als Ätzmaske.
Soll die Maske auch als Maske beim Ätzen von Durchführungs
löchern festgelegter Abmessungen verwendet werden, ist ein
Überhang nicht tolerierbar. Bei dem Verfahren gemäß der
vorliegenden Anmeldung wird als organisches Material unter
der ersten Metallschicht bewußt ein strahlungsempfindliches
Material verwendet, weil dies die Erzeugung einer
Abhebemaske ohne Überhang begünstigt.
Weitere vorteilhafte Ausgestaltungen des erfindungsgemäßen
Verfahrens ergeben sich aus den Unteransprüchen.
Die Erfindung wird anhand von durch Zeichnungen erläuterten
Ausführungsbeispielen beschrieben.
Es zeigt
Fig. 1 einen Schnitt entlang der Linie 3-3 in der
Fig. 2 durch ein Bauteil gemäß der vor
liegenden Erfindung mit einer hochintegrier
ten Schaltung,
Fig. 2 in Aufsicht das in der Fig. 1 dargestellte
Bauteil mit der hochintegrierten Schaltung,
Fig. 3A-3N eine Folge von Seitenansichten eines Sub
strats, welches gemäß dem erfindungsgemäßen
Verfahren behandelt wird, um ein Bauteil mit
einer hochintegrierten Schaltung welches eine
planarere Oberfläche hat, herzustellen.
In den Fig. 1 und 2 ist ein LSI-Bauteil 20, welches eine
ebene Oberfläche angrenzend an die Durchführungslöcher hat und
welches entsprechend der vorliegenden Erfindung hergestellt
worden ist, gezeigt. Auch kann ein Bauteil 20, welches das
selbe Oberflächengebiet wie ein aus der DE-OS 23 51 943 be
kanntes Bauteil hat, wegen der ebenen Oberfläche größenord
nungsmäßig zweimal soviele Leiterzüge auf dieser Oberfläche
gebildet haben.
Das Bauteil 20 enthält ein Substrat 22, welches aus einem
leitfähigen oder nicht leitfähigen Material bestehen kann.
Beispielsweise kann das Substrat 22 aus Silicium bestehen.
Auf dem Substrat 22 ist eine Isolierschicht 24, beispiels
weise aus SiO2, gebildet. Für den Fall, daß das Substrat 22
nicht leitfähig ist, kann auf die Isolierschicht 24 ver
zichtet werden. Eine leitfähige Schicht, beispielsweise eine
Metallschicht 26, ist über der Isolierschicht 24 gebildet
und auf der Schicht 26 ist eine zweite Isolierschicht 28
aus SiO2 gebildet. Ein Durchführungsloch 30 ist mittels eines
reaktiven Ionenätzverfahrens in die Schicht 28 geätzt und
eine leitfähige Metallmusterschicht 32 ist über der Schicht
28 und in dem Durchführungsloch 30 niedergeschlagen. Ein
photolithographisches Muster kann auf der Schicht 32 ent
wickelt werden, so daß eine Vielzahl von Leiterzügen 34 auf
der oberen Oberfläche des Bauteils 20 mittels konventionel
ler subtraktiver Ätz- oder Abheb (lift-off)-Verfahren ge
bildet werden kann. Man sieht, daß die entsprechenden Lei
terbreiten durch die Breite W2 des Durchführungslochs 30
bestimmt sind. Wenn das Bauteil 20 dasselbe Oberflächen
gebiet hat, wie herkömmliche Bauteile, so können mehr Lei
terzüge darauf gebildet werden, da das Bauteil 20 eine
ebenere Oberfläche hat und die Durchführungslöcher
identische obere und untere laterale Abmessungen haben, was
sich in einer größeren Leiterzugpackungsdichte auf einem ge
gebenen Oberflächenbereich bei verbesserten Verbindungsbe
dingungen auswirkt. Es ist auch ersichtlich, daß wegen der
ebenen Oberfläche des Bauteils 20 mehrere Schichtgruppen,
welche z. B. aus den Schichten 26, 28, 30 und 32 bestehen,
und dieselben Abmessungen und Dicken wie diese haben, zu
einer Struktur mit n Metallniveaus (n = 2, 3, . . .) aufein
andergestapelt werden können. Solche Bauteile, wie z. B.
das Bauteil 20, können leichter aufeinandergestapelt und
untereinander verbunden werden, als dies bei herkömmlichen
Bauteilen der Fall ist, welche eine unregelmäßige Ober
flächentopographie angrenzend an das Durchführungsloch
haben.
Es wird nun auf die Fig. 3A bis 3N verwiesen, welche die
aufeinanderfolgenden Schritte eines Verfahrens zur Her
stellung des LSI-Bauteils 20 zeigen. Die Fig. 3A zeigt ein
Substrat 36, welches leitfähig oder auch nicht leitfähig
ist je nach dem, ob das resultierende LSI-Bauteil als Grund
ebenenschicht oder als eine X-Y-Ebenenschicht benutzt werden
soll. Wenn das Substrat 36 leitfähig sein soll, so kann es
beispielsweise aus Silicium bestehen. Wenn auf der anderen
Seite das Substrat 36 nicht leitfähig sein soll, kann es aus
einem Material wie z. B. Keramik oder Glas bestehen. Wenn das
Substrat 36 aus einem leitfähigen Material besteht, wird eine
isolierende Schicht 38 wie die Fig. 3B zeigt, auf dem Sub
strat 36 durch Kathodenzerstäubung, chemisches Niederschla
gen aus der Dampfphase oder Bedampfung erzeugt. Silicium
oxid (SiO2) wird als Isolierschicht bevorzugt, es können aber
auch andere isolierende Schichten, wie z. B. solche aus Sili
ciumnitrid (Si3N4), benutzt werden. Die Isolierschicht 38 kann
eine Dicke im Bereich zwischen 0,2 und 1 µm haben. Wenn das
Substrat 36 nicht leitfähig ist, kann auf die Isolierschicht
24 verzichtet werden. Als nächstes wird, wie die Fig. 3C zeigt,
eine leitfähige Metallschicht 40 auf der Schicht 38 durch Auf
dampfen oder Kathodenzerstäubung erzeugt. Aluminium (Al) wird
bevorzugt, jedoch können auch andere Metalle, wie z. B.
Kupfer (Cu), benutzt werden. Die Dicke der Schicht 40 liegt
in der Größenordnung von 0,5 bis 2 µm. Als nächstes, wird wie
die Fig. 3D zeigt, eine zweite Isolierschicht 42 aus SiO2
mittels Kathodenzerstäubung auf der Schicht 40 mit einer
Dicke in der Größenordnung zwischen 0,2 und 1 µm aufgebracht.
Wie die Fig. 3E zeigt, wird dann eine Photolackschicht, bei
spielsweise aus dem von der Firma Shipley unter dem Handels
namen AZ vertriebenen Positivlack, auf der Schicht 42 mit
einer Dicke in der Größenordnung von 1 bis 2 µm aufgebracht.
Es kann auch ein anderer geeigneter Lack, beispielsweise ein
gegenüber Elektronenstrahlen empfindlicher Lack, benutzt wer
den. Als nächstes wird, wie die Fig. 3F zeigt, eine erste
Metallschicht (beschützende Metallmaske) 46 auf der
maskierenden Schicht 44 mittels Verdampfung oder Kathodenzer
stäubung mit einer Dicke in der Größenordnung von 0,1 bis
0,5 µm aufgebracht. Die Metallmaske kann aus Aluminium oder
Kupfer bestehen. Dann wird, wie in der Fig. 3G gezeigt ist,
eine Maskierungsschicht 48 aus Photolack auf der maskieren
den ersten Metallschicht 46 mit einer Dicke in der Größen
ordnung von 0,5 bis 1,5 µm aufgebracht.
Wie in der Fig. 3H gezeigt ist, wird die aus einem Photolack
bestehende maskierende Schicht 48 selektiv mit ultraviolet
tem Licht oder einem Elektronenstrahl bestrahlt und an
schließend entwickelt, um ein Gebiet 50 zu definieren, in
dem ein Durchführungsloch entstehen soll. Als nächstes wird,
wie die Fig. 3I zeigt, die Aluminiumschicht 46 in dem defi
nierten Bereich 50 chemisch geätzt, um ein Durchführungsloch
52 zu erzeugen, welches sich bis zu der Oberfläche der Photo
lackschicht 44 erstreckt. Das chemische Ätzmittel kann aus
einer Säuremischung, beispielsweise aus einer Mischung von
Phosphor- und Salpetersäure, bestehen. Dann wird, wie die
Fig. 3J zeigt, das in der Maskierungsschicht 44 definierte
Gebiet und die Maskierungsschicht 48 mit einem Ätzmittel
geätzt, das nicht mit Aluminium reagiert, um ein Durchfüh
rungsloch 54 zu definieren, welches sich bis zu der Ober
fläche der Isolierschicht 42 erstreckt. Typischerweise wird
dazu ein reaktives Ionenätzverfahren beispielsweise in einer
Sauerstoffatmosphäre benutzt.
Als nächstes wird, wie die Fig. 3K zeigt, das definierte Ge
biet in der Isolierschicht 42 mit einem Ätzmittel geätzt,
welches nicht mit Aluminium reagiert. Ein geeignetes Ätzver
fahren ist dabei ein reaktives Ionenätzen beispielsweise in
einer Atmosphäre von Kohlenstoff-Tetrafluorid (CF4). Dann
wird, wie die Fig. 3L zeigt, eine zweite leitfähige Schicht
58 auf der Metallschicht 46 und in dem Durchführungsloch 56
mittels Aufdampfens oder Kathodenzerstäubens niedergeschla
gen, wobei die in dem Durchführungsloch gebildete Metall
schicht 60 und die Schicht 58 im wesentlichen dieselbe Dicke
wie die Isolierschicht 42 haben. Deshalb liegt die Dicke der
Schichten 58 und 60 ebenso wie auch die Dicke der Isolier
schicht 42 im Bereich zwischen 0,2 und 1 µm.
Wie in Fig. 3M gezeigt ist, wird eine doppelte Metallabhebung
(lift-off) der Metallschichten 46 und 58 erreicht, indem die
Photolackschicht 44 durch Anwendung von Aceton oder einem ähnli
chen Stoff abgehoben oder aufgelöst wird. Da die Schichten 46 und
58 über der Schicht 44 gebildet worden sind, werden beim Abheben
der Schicht 44 auch die Schichten 46 und 58 entfernt.
Schließlich wird, wie in der Fig. 3N gezeigt ist, eine dritte
leitfähige Metallschicht 62 aus Aluminium oder einem ähnlichen
Material auf die Isolierschicht 42 und den darin eingelegten
Metallbereich 60 gedampft, wobei das LSI-Bauteil 20, wie es in
der Fig. 1 dargestellt ist, entsteht.
Wie weiter oben anhand der Fig. 2 festgestellt worden ist, kann
Photolack auf die Schicht 62 aufgebracht werden, und dann mittels
eines photolithographischen oder eines ähnlichen Verfahrens ein
Muster durch Belichtung und Entwicklung erzeugt werden, welches
ein Leiterzugmuster definiert, welches ähnlich dem Leiterzug
muster der Leiterzüge 34, wie es in der Fig. 2 dargestellt ist,
sein kann. Als nächstes werden die Gebiete, in welchen Leiter
züge nicht definiert sind, mittels eines chemischen Ätzprozesses
oder durch einen einfachen Abhebeprozeßschritt oder mittels
eines reaktiven Ionenätzverfahrens entfernt, um dadurch das
Leiterzugmuster zu erzeugen.
Claims (9)
1. Verfahren zum Herstellen einer Schichtstruktur aus
isolierendem und leitfähigem Material in einem
LSI-Bauteil, welche aus mindestens einer ganzflächig
auf einem Träger aufgebrachten Isolierschicht mit
Durchführungslöchern, welche im wesentlichen voll
ständig mit leitfähigem Material gefüllt sind, und
einer darauf aufgebrachten Schicht aus leitfähigem
Material besteht,
dadurch gekennzeichnet,
daß auf die ganzflächig aufgebrachte Isolierschicht
(42) eine Maskierungsschicht (44) aus einem strahlungs
empfindlichen Lack und darauf eine erste Schicht aus
leitfähigem Material (46) ganzflächig aufgebracht
werden, daß in der ersten Schicht aus leitfähigem
Material (46) durchgehende Löcher (52) entsprechend dem
gewünschten Muster und den gewünschten Abmessungen der
Durchführungslöcher erzeugt werden, daß anschließend
unter Verwendung der ersten Schicht aus leitfähigem
Material (46) als Maske die freiliegenden Bereiche
der Maskierungsschicht (44) zur Definition von sich bis
zur Oberfläche der Isolierschicht (42) erstreckenden
durchgehenden Löchern (54) und dann die freiliegenden
Bereiche der Isolierschicht (42) mittels reaktiven
Ionenätzens mit einem Ätzmittel, von dem die erste
Schicht aus leitfähigem Material nicht angegriffen wird,
zur Herstellung der senkrechte Wände aufweisenden Durch
führungslöcher selektiv entfernt werden, daß dann eine
zweite Schicht aus leitfähigem Material (58, 60) mit
einer Dicke, die etwa der der Isolierschicht (42)
entspricht, ganzflächig aufgebracht wird, daß dann die
Maskierungsschicht (44) unter Abhebung der auf ihr
liegenden Schichten aus leitfähigem Material (46, 58)
entfernt wird und daß schließlich eine dritte Schicht
aus leitfähigem Material (62) aufgebracht wird.
2. Verfahren nach Anspruch 1,
dadurch gekennzeichnet,
daß die Schichten aus leitfähigem Material (46, 58, 60,
62) aus einem Metall hergestellt werden.
3. Verfahren nach Anspruch 2,
dadurch gekennzeichnet,
daß, wenn als Metall Aluminium verwendet wird, die
Löcher in der ersten Schicht aus leitfähigem Material
(46) mit einer Mischung aus Phosphor- und Salpetersäure
herausgeätzt werden.
4. Verfahren nach einem oder mehreren der Ansprüche
1 bis 3,
dadurch gekennzeichnet,
daß zum selektiven Entfernen der Maskierungsschicht
(44) und der Isolierschicht (42) mittels reaktiven
Ionenätzens bevorzugt in einer O2- bzw. in einer
CF4-Atmosphäre gearbeitet wird.
5. Verfahren nach einem oder mehreren der Ansprüche
1 bis 4,
dadurch gekennzeichnet,
daß die Isolierschicht (42) aus SiO2 hergestellt wird.
6. Verfahren nach einem oder mehreren der Ansprüche
1 bis 5,
dadurch gekennzeichnet,
daß zum vollständigen Entfernen der Maskierungsschicht
(44) Aceton verwendet wird.
7. Verfahren nach einem oder mehreren der Ansprüche
1 bis 6,
dadurch gekennzeichnet,
daß als Träger ein isolierendes Substrat, ein leit
fähiges Substrat, z. B. aus Silicium, oder ein mit
einer Zwischenverbindungen ermöglichenden Isolier
schicht (38) und einer auf dieser aufgebrachten und
an die Isolierschicht (42) angrenzenden leitfähigen
Schicht (40) bedecktes leitfähiges Substrat (36),
z. B. aus Silicium, verwendet wird.
8. Verfahren nach einem oder mehreren der Ansprüche
1 bis 7,
dadurch gekennzeichnet,
daß die Verfahrensschritte ab dem Aufbringen der
Isolierschicht (42) ein- oder mehrfach wiederholt
werden.
9. Verfahren nach einem oder mehreren der Ansprüche
1 bis 8,
dadurch gekennzeichnet,
daß zur Erzeugung eines Leitermusters Teile der dritten
Schicht aus leitfähigem Material (62) selektiv entfernt
werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US65581476A | 1976-02-06 | 1976-02-06 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE2703473A1 DE2703473A1 (de) | 1977-08-11 |
DE2703473C2 true DE2703473C2 (de) | 1991-01-24 |
Family
ID=24630480
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19772703473 Granted DE2703473A1 (de) | 1976-02-06 | 1977-01-28 | Schichtstruktur aus isolierendem und leitfaehigem material und verfahren zu ihrer herstellung |
Country Status (6)
Country | Link |
---|---|
JP (1) | JPS5827664B2 (de) |
CA (1) | CA1088382A (de) |
DE (1) | DE2703473A1 (de) |
FR (1) | FR2340620A1 (de) |
GB (1) | GB1521431A (de) |
IT (1) | IT1079545B (de) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4184909A (en) * | 1978-08-21 | 1980-01-22 | International Business Machines Corporation | Method of forming thin film interconnection systems |
JPS59170692A (ja) * | 1983-03-16 | 1984-09-26 | Ebara Corp | 水封入熱交換器 |
US11129289B2 (en) | 2015-10-27 | 2021-09-21 | Schaeffler Technologies AG & Co. KG | Bearing assembly with incorporated electric line for providing multiple operating voltages |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE1267738B (de) * | 1962-10-29 | 1968-05-09 | Intellux Inc | Verfahren zur Herstellung von elektrischen Verbindungen zwischen den Stromkreisen von mehrlagigen gedruckten elektrischen Schaltungen |
US3464855A (en) * | 1966-09-06 | 1969-09-02 | North American Rockwell | Process for forming interconnections in a multilayer circuit board |
DE1765013A1 (de) * | 1968-03-21 | 1971-07-01 | Telefunken Patent | Verfahren zur Herstellung von Mehrebenenschaltungen |
DE2059425A1 (de) * | 1970-12-02 | 1972-06-22 | Siemens Ag | Partieller Aufbau von gedruckten Mehrlagenschaltungen |
JPS4960870A (de) * | 1972-10-16 | 1974-06-13 | ||
US3873361A (en) * | 1973-11-29 | 1975-03-25 | Ibm | Method of depositing thin film utilizing a lift-off mask |
JPS5120681A (en) * | 1974-07-27 | 1976-02-19 | Oki Electric Ind Co Ltd | Handotaisochino seizohoho |
NL7415841A (nl) * | 1974-12-05 | 1976-06-09 | Philips Nv | Werkwijze voor het vervaardigen van een half- geleiderinrichting en halfgeleiderinrichting, vervaardigd volgens de werkwijze. |
JPS5272571A (en) * | 1975-12-15 | 1977-06-17 | Fujitsu Ltd | Production of semiconductor device |
-
1976
- 1976-12-30 FR FR7639828A patent/FR2340620A1/fr active Granted
-
1977
- 1977-01-19 GB GB205677A patent/GB1521431A/en not_active Expired
- 1977-01-19 JP JP52004049A patent/JPS5827664B2/ja not_active Expired
- 1977-01-28 IT IT1972177A patent/IT1079545B/it active
- 1977-01-28 DE DE19772703473 patent/DE2703473A1/de active Granted
- 1977-02-03 CA CA271,002A patent/CA1088382A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2703473A1 (de) | 1977-08-11 |
FR2340620A1 (fr) | 1977-09-02 |
JPS5295987A (en) | 1977-08-12 |
GB1521431A (en) | 1978-08-16 |
JPS5827664B2 (ja) | 1983-06-10 |
FR2340620B1 (de) | 1979-09-28 |
IT1079545B (it) | 1985-05-13 |
CA1088382A (en) | 1980-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0008359B1 (de) | Verfahren zum Herstellen einer Dünnfilmstruktur | |
EP0002185B1 (de) | Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen | |
DE2945533C2 (de) | Verfahren zur Herstellung eines Verdrahtungssystems | |
EP0286708B1 (de) | Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation | |
DE2723944C2 (de) | Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster | |
DE3203898C2 (de) | ||
DE2709986A1 (de) | Verfahren zum herstellen von koplanaren schichten aus duennen filmen | |
DE2754396A1 (de) | Verfahren zum herstellen von duennfilmmustern | |
DE2636971C2 (de) | Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats | |
DE2655937A1 (de) | Verfahren zum planaren isolieren von leitungsmustern, durch chemischen niederschlag aus der dampfphase | |
DE4102422A1 (de) | Verfahren zur herstellung einer in mehreren ebenen angeordneten leiterstruktur einer halbleitervorrichtung | |
DE2746778A1 (de) | Verfahren zur herstellung von mehrlagen-leitungssystemen fuer integrierte halbleiteranordnungen | |
DE2709933C2 (de) | Verfahren zur Herstellung von leitenden Verbindungen zwischen übereinander angeordneten Metallisierungsschichten | |
EP0002669A1 (de) | Verfahren zum Entfernen von Material von einem Substrat durch selektive Trockemätzung und Anwendung dieses Verfahrens bei der Herstellung von Leitungsmustern | |
DE3544539C2 (de) | Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung | |
DE2432719A1 (de) | Verfahren zum erzeugen von feinen strukturen aus aufdampfbaren materialien auf einer unterlage | |
EP0001038A1 (de) | Herstellung einer Siliciummaske und ihre Verwendung | |
DE2556038A1 (de) | Verfahren zur herstellung von feldeffekttransistoren fuer sehr hohe frequenzen nach der technik integrierter schaltungen | |
EP0013728B1 (de) | Verfahren zur Herstellung von elektrischen Verbindungen zwischen Leiterschichten in Halbleiterstrukturen | |
EP0012863A2 (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit herabgesetzter parasitärer Kapazität | |
EP0105189B1 (de) | Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren | |
DE2629996A1 (de) | Verfahren zur passivierung und planarisierung eines metallisierungsmusters | |
DE2703473C2 (de) | ||
DE2451486C2 (de) | Verfahren zum Herstellen von integrierten Halbleiteranordnungen | |
DE4338778C2 (de) | Mehrschicht-Resistverfahren zum Herstellen eines MLR-Musters |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification | ||
8126 | Change of the secondary classification | ||
8125 | Change of the main classification |
Ipc: H01L 21/90 |
|
D2 | Grant after examination | ||
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |