DE2703473A1 - Schichtstruktur aus isolierendem und leitfaehigem material und verfahren zu ihrer herstellung - Google Patents

Schichtstruktur aus isolierendem und leitfaehigem material und verfahren zu ihrer herstellung

Info

Publication number
DE2703473A1
DE2703473A1 DE19772703473 DE2703473A DE2703473A1 DE 2703473 A1 DE2703473 A1 DE 2703473A1 DE 19772703473 DE19772703473 DE 19772703473 DE 2703473 A DE2703473 A DE 2703473A DE 2703473 A1 DE2703473 A1 DE 2703473A1
Authority
DE
Germany
Prior art keywords
layer
conductive material
insulating
insulating layer
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19772703473
Other languages
English (en)
Other versions
DE2703473C2 (de
Inventor
Ekkehard Fritz Miersch
Hwa Nien Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2703473A1 publication Critical patent/DE2703473A1/de
Application granted granted Critical
Publication of DE2703473C2 publication Critical patent/DE2703473C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/7688—Filling of holes, grooves or trenches, e.g. vias, with conductive material by deposition over sacrificial masking layer, e.g. lift-off

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Description

oe/bm
Anmelderin. International Business Machines
Corporation, Armonk, N.Y. 10504
Amtliches Aktenzeichen: Neuanmeldung Aktenzeichen der Anmelderin: YO 975 034
Schichtstruktur aus isolierendem und leitfähigem Material und Verfahren zu ihrer Herstellung
Die Erfindung betrifft eine Schichtstruktur aus mindestens einer auf einer Isolierschicht aufgebrachten Schicht aus einem leitfähigen Material und mit mit leitfählgera Material gefüllten Durchführungslöchern in der Isolierschicht, welche eine elektrische Verbindung der leitfähigen Schicht nach unten ermöglichen sollen, auf einen Träger und ein Verfahren zur Herstellung einer solchen Struktur.
Bekannte Bauteile mit hochintegrierten Schaltkreisen haben eine unregelmäßige Oberflächentopographie, welche es schwierig macht, solche Bauteile aufeinanderzustapeln und untereinander zu verbinden. Außerdem ist die Zahl von Leiterzügen, welche in einem gegebenen Oberflächenbereich auf dem Bauteil gebildet werden können, durch die unregelmäßige Topographie begrenzt.
Es ist deshalb die Aufgabe der Erfindung, eine Schichtstruktur aus leitfähigem und isolierendem Material, welche Leiterzugmuster großer Packungsdichte aufweisen kann, und zuverlässig funktioniert und die diese Eigenschaften auch dann hat, wenn sie mehrere durch Isolierschichten mit elektrischen Durchführungen voneinander getrennte Lelterzugebenen aufweist und die ein problemloses Aufeinanderstapeln und elektrisches untereinander Verbinden der sie enthaltenden Bauteile zuläßt und ein im fabrikmäßigen Rahmen ein-
709832/0667
setzbares Verfahren zur Herstellung einer solchen Schichtstruktur anzugeben.
Diese Aufgabe wird mit einer Schichtstruktur der eingangs genannten Art mit dem Merkmal des kennzeichnenden Teils des Anspruchs und mit einem Verfahren der eingangs genannten Art mit den Merkmalen des kennzeichnenden Teils des Anspruchs 11 gelöst.
Als weiterer Vorteil kommt hinzu, daß durch die erfindungsgemäße Struktur gewährleistet ist, daß die Leiterzugdicke überall, d.h. auch in der unmittelbaren Umgebung der Durchführungslöcher, mindestens gleich der spezifizierten Dicke der Leiterzüge ist, weshalb sichergestellt ist, daß nicht lokal unkontrolliert hohe Widerstände oder sogar Kontaktprobleme auftreten.
Es ist vorteilhaft, wenn die Wände der Durchführungslöcher senkrecht zu den Schichten verlaufen. Ein solcher Verlauf der Wände erleichtert es, Leiterzüge einheitlicher Dicke herzustellen. Außerdem läßt sich, wenn die Wände der Durchführungslöcher senkrecht verlaufen, die Packungsdichte der Leiterzüge noch weiter erhöhen.
Es ist vorteilhaft, wenn die Schichten aus leitfähigem Material aus einem Metall, bevorzugt aus Aluminium bestehen.
Es ist günstig, wenn die Isolierschicht aus SiO2 besteht. Vorteilhafterweise besteht der Träger aus einem isolierenden Körper mit einer darauf - unter Umständen nur in ausgewählten Bereichen - aufgebrachten, an die Isolierschicht angrenzenden, leitfähigen Schicht.
Die Struktur läßt sich in vorteilhafter Weise auch verwenden, wenn der Träger aus einem nicht isolierenden Substrat oder aus einem nicht isolierenden Substrat mit einer darauf aufgebrachten - unter Umständen Zwischenverbindungen ermöglichenden - Isolierschicht und einer darauf - unter Umständen nur in ausgewählten Bereichen - aufgebrachten, an die zu der Struktur gehörenden Isolierschicht an-
YO 975 034
709832/0667
grenzenden leitfähigen Schicht besteht. Das nicht isolierende Substrat besteht vorzugsweise aus Silicium.
Eine vorteilhafte Anwendung findet die erfindungsgemäße Struktur, wenn das Substrat aktive und passive Halbleiterelemente enthält und die Schichtstruktur dazu passend so ausgebildet ist, daß ein Bauteil mit hochintegrierter Schaltung entsteht.
Das erfindungsgemäße Verfahren läßt sich vollständig unter Verwendung der in der Halbleiterproduktion üblicherweise verwendeten Vorrichtungen durchführen. Zwar fordert das erfindungsgemäße Verfahren gegenüber dem Stand der Technik einige zusätzliche Prozeßschritte, dafür ist aber das Verfahren insgesamt weniger kritisch als das bekannte Verfahren und es lassen sich mit ihm trotz engerer Toleranzen höhere Ausbeuten als bei dem erfindungsgemäßen Verfahren erzielen.
Eine weitere vorteilhafte Erleichterung des erfindungsgemäßen Verfahrens ergibt sich dadurch, daß vor dem Aufbringen der Schicht aus leitfähigem Material eine Maskierungsschicht aufgebracht wird und diese nach dem Einbringen der Löcher in die zunächst aufgebrachte Schicht aus leitfähigem Material teilweise, nämlich dort wo sie dann freiliegt, und nach dem Aufbringen der weiteren Schicht aus IeItfähigem Material unter Abhebung der auf ihr liegenden Schichten aus leitfähigem Material vollständig entfernt wird.
Es ist vorteilhaft, wenn die Maskierungssschicht aus strahlungsempfindlichem Lack, vorzugsweise aus einem positiven Photolack, hergestellt wird.
Wird als leitfähiges Material Aluminium verwendet, so ist es vorteilhaft, wenn die Löcher in die zunächst aufgebrachte Schicht aus leitfähigem Material mit einer Mischung aus Phosphor- und Salpetersäure aus der entsprechend maskierten Schicht herausgeätzt werden.
YO 975 034
709832/0667
Es ist günstig, wenn die selektive Entfernung von Teilen der Maskierungsschicht und der isolierenden Schicht mittels eines reaktiven Ionenätzverfahrens durchgeführt wird, wobei bevorzugt in einer C>2- bzw. in einer CF4-Atmosphäre gearbeitet wird.
Es ist vorteilhaft, wenn zur vollständigen Entfernung der aus dem strahlungsempfindlichen Lack bestehenden maskierenden Schicht Aceton verwendet wird.
Eine vorteilhafte, vielseitig einsetzbare Ausgestaltung der erfindungsgemäßen Struktur mit deren vorteilhaften Eigenschaften wird erhalten, wenn die Verfahrensschritte ab dem Aufbringen der Isolierschicht ein- oder mehrfach wiederholt werden.
Die Erfindung wird anhand von durch Zeichnungen erläuterten Ausführungsbeispielen beschrieben.
Es zeigen:
Fig. 1 einen Schnitt entlang der Linie 1-1 in der
Fig. 2 durch ein Bauteil, wie es aus dem Stand der Technik bekannt ist, mit einer hochintegrierten Schaltung,
Fig. 2 in Aufsicht das in der Fig. 1 dargestellte Bau
teil mit der hochintegrierten Schaltung,
Fig. 3 einen Schnitt entlang der Linie 3-3 in der
Fig. 4 durch ein Bauteil gemäß der vorliegenden Erfindung mit einer hochintegrierten Schaltung,
Fig. 4 in Aufsicht das in der Fig. 3 dargestellte Bau
teil mit der hochintegrierten Schaltung,
Fign. 5A eine Folge von Seitenansichten eines Substrats, bis 5N welches gemäß des erfindungsgemäßen Verfahrens
YO 975 034
709832/0667
behandelt wird, um ein Bauteil mit einer hochintegrierten Schaltung welches eine planarere Oberfläche hat/ herzustellen und
Fig. 6 eine schematische Darstellung, um zu verdeutli
chen, wie monolithische gemäß der vorliegenden Erfindung ausgestattete Bauteile mit hochintegrierten Schaltungen mit anderen monolithischen Bauteilen verbunden werden können.
In den Fign. 1 und 2 sind bekannte Bauteile mit hochintegrierten Schaltungen (LSI) dargestellt, welche eine unregelmäßige Oberflächentopographie in der Nähe der Durchführungslöcher haben. Ein LSI-Bauteil 2 enthält ein Substrat 4, auf welchem eine Isolierschicht 6, beispielsweise aus Siliciumdioxid (SiO2), hergestellt worden ist, auf welcher wiederum eine Metallschicht 8 gebildet worden ist. Eine zweite Isolierschicht 10 aus SiO2 ist über der Schicht 3 aufgebracht und in dieser ist ein Durchführungsloch 9 durch chemisches Ätzen definiert (defined). Die laterale Abmessung des Loches 9 auf der oberen Oberfläche der Isolierschicht hat den Wert W1, welcher sich zu einer lateralen Dimension W2 an der unteren Oberfläche der Isolierschicht verjüngt. Das sich verjüngende Loch ist eine Folge des chemischen Ätzschritts. Eine Metallschicht 12 ist auf der Isolierschicht 10 und in dem darin gebildeten Darchführungsloch 9 niedergeschlagen, wobei die Schicht 12 der Kontur der Schicht 10 folgt. Die Bereiche 14 und 16 der abfallenden Wände des Durchführungslochs verursachen wegen der reduzierten Leiterdicke in diesen Bereichen Kontaktproblerne. D.h., daß wegen der reduzierten Leiterdicke ein größerer als erwünschter Widerstand in diesen Bereichen vorhanden ist, oder die Leiter können sogar gebrochen sein. Das Leitermuster 18 wird auf der oberen Oberfläche des Bauteils 2 gebildet, indem die nicht erwünschten Bereiche des Metalls der Schicht 12 weggeätzt werden. Die Leiter 18 haben eine Abmessung W2 entsprechend der unteren lateralen Abmessung W2 des Durchführungslochs an der
YO 975 034
709832/0667
unteren Oberfläche der Isolierschicht 10. Dies ist so wegen der obenerwähnten Kontaktprobleme an den Bereichen 14 und 16. Entsprechend werden Verbindungen von den Leitern 18 zu diesen Bereichen nicht gemacht. Der relative Abstand zwischen entsprechenden Leitern 18 ist durch die Abmessung W3 zwischen den oberen Rändern von benachbarten Durchführungslöchern begrenzt, weil dort in diesen Bereichen Metall gebildet ist. Entsprechend ist die Anzahl von Leitern, welche in einem gegebenen Gebiet gebildet werden können, in solch einem Bauteil begrenzt durch die oberen lateralen Abmessungen W1 des Durchführungslochs und den Abstand W3 zwischen entsprechenden Durchführungslöchern. Außerdem wird es wegen der unregelmäßigen Oberflächentopographie des Bauteils 2 schwierig, mehrere Schichtgruppen beispielsweise bestehend aus den Schichten 8, 10 und 12 zu einer Struktur mit η Metallniveaus (n=2, 3, ...) aufeinanderzustapeln, ohne die Dimensionen und Dicken zu vergrößern. Folglich reduziert dies die Anzahl von Leitungsmustern in den höheren Metallniveaus drastisch. Zusätzlich wird das Aufeinanderstapeln und untereinander Verbinden von mehreren solchen Bauteilen 2 in einer gewünschten Schaltkreiskonfiguration schwierig.
In den Fign. 3 und 4 ist ein LSI-Bauteil 20, welches eine ebene Oberfläche angrenzend an die Durchführungslöcher hat und welches entsprechend der vorliegenden Erfindung hergestellt worden ist, gezeigt. Auch kann ein Bauteil 20, welches dasselbe Oberflächengebiet wie ein Bauteil 2 (siehe Fig. 1) hat, wegen der ebenen Oberfläche größenordnungsmäßig zweimal soviele Leiterzüge auf dieser Oberfläche gebildet haben.
Das Bauteil 20 enthält ein Substrat 22, welches aus einem leitfähigen oder nicht leitfähigen Material bestehen kann. Beispielsweise kann das Substrat 22 aus Silicium bestehen. Auf dem Substrat 22 ist eine Isolierschicht 24, beispielsweise aus SiO-, gebildet. Für den Fall, daß das Substrat 22 nicht leitfähig ist, kann auf die Isolierschicht 24 verzichtet werden. Eine leitfähige Schicht, beispielsweise eine Metallschicht 26, ist über der Isolierschicht 24 gebildet und auf der Schicht 26 ist eine zweite
YO 975 034
709832/0667
Isolierschicht 28 aus SiO2 gebildet. Ein Durchführungsloch 30 ist beispielsweise mittels eines reaktiven Ionenätzverfahrens in die Schicht 28 geätzt und eine leitfähige Metallmusterschicht 32 ist über der Schicht 28 und in dem Durchführungsloch 30 niedergeschlagen. Ein photolithographisches Muster kann auf der Schicht 32 entwickelt werden, so daß eine Vielzahl von Leiterzügen 34 auf der oberen Oberfläche des Bauteils 20 mittels konventioneller subtraktiver Ätz- oder Abheb (lift-off)- Verfahren gebildet werden kann. Man sieht, daß die entsprechenden Leiterbreiten durch die Breite W2 des Durchführungslochs 30, welche identisch ist mit der unteren lateralen Dimension W2 des Lochs 9 in der Fig. 2, bestimmt sind. Der Abstand zwischen entsprechenden Durchfuhrungslöchern und Leitern hat die Abmessung W3, welche identisch ist mit der Abmessung W3 zwischen den in der Fig. 2 dargestellten Durchfuhrungslöchern. Durch Vergleich zwischen den Fign. 2 und 4 kann man sehen, daß, wenn die Bauteile 22 dasselbe Oberflächengebiet haben, 3 Leiterzüge auf dem Bauteil 20 gebildet werden können, während nur 2 Leiterzüge auf dem Bauteil 2 gebildet werden können. Dies ist so, da das Bauteil 20 eine ebenere Oberfläche hat und die Durchführungslöcher identische obere und untere laterale Abmessungen haben, was sich in einer größeren Leiterzugpackungsdichte auf einem gegebenen Oberflächenbereich bei verbesserten Verbindungsbedingungen auswirkt. Es kann auch gesehen werden, daß wegen der ebenen Oberfläche des Bauteils 20 mehrere Schichtgruppen, welche z.B. aus den Schichten 26, 28, 30 und 32 bestehen, und dieselben Abmessungen und Dicken wie diese haben, zu einer Struktur mit η Metallniveaus (n = 2, 3, ...) aufeinandergestapelt werden können. Solche Bauteile, wie z.B. das Bauteil 20, können leichter aufeinandergestapelt und untereinander verbunden werden, als dies bei den Bauteilen 2 der Fall ist, welche eine unregelmäßige Oberflächentopographie angrenzend an das Durchführungsloch haben.
YO 975 034
709832/0667
Die Metallschicht 26 kann, braucht aber nicht sich zwischen benachbarten Durchführungslöchern erstrecken. Dies hängt vom Verbindungsmuster ab, welches in dieser Ebene gewünscht ist. Für den Fall, daß die Schicht 26 sich nicht zwischen benachbarten Durchführungslöchern erstreckt, ist die Oberflächentopographie zwischen benachbarten Durchführungslöchern in dem Bereich W3 unregelmäßig. Jedoch hat dies - wenn überhaupt - einen kleinen Effekt, wenn Bauteile 20 aufeinandergestapelt und untereinander verbunden werden, da die Zwischenverbindungen in den Oberflächenbereichen entsprechend der Lage der Durchführungslöcher gebildet werden.
Es wird nun auf die Fign. 5A bis 5N verwiesen, welche die aufeinanderfolgenden Schritte eines Verfahrens zur Herstellung des LSI-Bauteils 20 zeigen. Die Fig. 5Λ zeigt ein Substrat 36, welches leitfähig oder auch nicht leitfähig ist je nach dem, ob das resultierende LSI-Bauteil als Grundebenenschicht oder als eine X-Y-Ebenenschicht (X-Y plane) benutzt werden soll. Wenn das Substrat 36 leitfähig sein soll, so kann es beispielsweise aus Silicium bestehen. Wenn auf der anderen Seite das Substrat 36 nicht leitfähig sein soll, kann es aus einem Material wie z.B. Keramik oder Glas bestehen. Wenn das Substrat 36 aus einem leitfähigen Material besteht, wird eine isolierende Schicht 38 wie die Fig. 5B zeigt, über dem Substrat 36 durch Kathodenzerstäubung, chemisches Niederschlagen aus der Dampfphase oder Bedampfung erzeugt. Siliciumoxid (SiO-) wird als Isolierschicht bevorzugt, es können aber auch andere isolierende Schichten, wie z.B. solche aus Siliciumnitrid (Si-N.), benutzt werden. Die Isolierschicht 38 kann eine Dicke im Bereich zwischen 2000 8 und 1 um haben. Wenn das Substrat 36 nicht leitfähig ist, kann auf die Isolierschicht 24 verzichtet werden. Als nächstes wird, wie die Fig. 5C zeigt, eine leitfähige Metallschicht 40 auf der Schicht 38 durch Aufdampfen oder Kathodenzerstäubung erzeugt. Aluminium (Al) wird bevorzugt, jedoch können auch andere Metalle, wie z.B. Kupfer (Cu), benutzt werden. Die Dicke der Schicht 40 liegt in der Größenordnung von 5000 8 bis 2 um. Als nächstes, wird wie die Fig. 5D zeigt, eine zweite Isoller-
YO 975 034
703832/0667
schicht 42 aus SiO2 mittels Kathodenzerstäubung auf der Schicht 40 mit einer Dicke in der Größenordnung zwischen 2000 8 und 1 pin aufgebracht. Wie die Fig. 5E zeigt, wird dann eine Photolackschicht, beispielsweise aus dem von der Firma Shipley unter dem Handelsnamen AZ vertriebenen Positivlack, auf der Schicht 42 mit einer Dicke in der Größenordnung von 1 bis 2 um aufgebracht. Es kann auch ein anderer geeigneter Lack beispielsweise ein gegenüber Elektronenstrahlen empfindlicher Lack benutzt werden. Als nächstes wird, wie die Fig. 5F zeigt,eine beschützende Metallmaskenschicht 46 auf der maskierenden Schicht 44 mittels Verdampfung oder Kathodenzerstäubung mit einer Dicke in der Größenordnung von 100O bis 5000 8 aufgebracht. Die Metallmaskierung kann aus Aluminium oder Kupfer bestehen. Dann wird, wie in der Fig. 5G gezeigt ist, eine Maskierungsschicht 48 aus Photolack auf der maskierenden Schicht 46 mit einer Dicke in der Größenordnung von 50OO 8 bis 1,5 um aufgebracht.
Wie in der Fig. 5H gezeigt ist, wird die aus einem Photolack bestehende maskierende Schicht 48 selektiv mit ultraviolettem Licht oder einem Elektronenstrahl bestrahlt und anschließend entwickelt, um ein Gebiet 50 zu definieren, in dem ein Durchführungsloch entstehen soll. Als nächstes wird, wie die Fig. 51 zeigt, die Alurainiumschicht 46 in dem definierten Bereich 50 chemisch geätzt, um ein Durchführungsloch 52 zu erzeugen, welches sich bis zu der Oberfläche der Photolackschicht 44 erstreckt. Das chemische Ätzmittel kann aus einer Säuremischung, beispielsweise aus einer Mischung von Phosphor- und Salpetersäure, bestehen. Dann wird, wie die Fig. 5J zeigt, das in der Maskierungsschicht 44 definierte Gebiet und die Maskierungsschicht 48 mit einem Ätzmittel geätzt, das nicht mit Aluminium reagiert, um ein Durchführungsloch 54 zu definieren, welches sich bis zu der Oberfläche der Isolierschicht 42 erstreckt. Typischerweise wird dazu ein reaktives Ionenätzverfahren beispielsweise in einer Sauerstoffatmosphäre benutzt.
Als nächstes wird, wie die Fig. 5K zeigt, das definierte Gebiet in der Isolierschicht 42 mit einem Ätzmittel geätzt, welches nicht
YO 975 034
7 0 b H ;j 2 / ü 6 6 7
mit Aluminium reagiert. Ein geeignetes Ätzverfahren ist dabei ein reaktives Ionenätzen beispielsweise in einer Atmosphäre von Kohlenstoff-Tetrafluorid (CF.). Dann wird, wie die Fig. 5L zeigt, eine leitfähige Schicht 58 auf der Metallschicht 46 und in dein Durchführungsloch 56 mittels Aufdampfens oder Kathodenzerstäubens niedergeschlagen, wobei die in dem Durchführungsloch gebildete Metallschicht 6O und die Schicht 58 im wesentlichen dieselbe Dicke wie die Isolierschicht 42 haben. Deshalb liegt die Dicke der Schichten 58 und 60 ebenso wie auch die Dicke der Isolierschicht 42 im Bereich zwischen 2000 8 und 1 um.
Wie in der Fig. 5M gezeigt ist, wird eine doppelte Metallabhebung (lift-off) der Metallschichten 46 und 58 erreicht, indem die Photolackschicht 44 durch Anwendung von Aceton oder einem ähnlichen Stoff abgehoben oder aufgelöst wird. Da die Schichten 46 und 58 über der Schicht 44 gebildet worden sind, werden beim Abheben der Schicht 44 auch die Schichten 46 und 58 entfernt.
Schließlich wird, wie in der Fig. 5N gezeigt ist, eine leitfähige Metallschicht 62 aus Aluminium oder einem ähnlichen Material auf die Isolierschicht 42 und den darin eingelegten Metallbereich 60 gedampft, wobei das LSI-Bauteil 20, wie es in der Fig. 3 dargestellt ist, entsteht.
Wie weiter oben anhand der Fig. 4 festgestellt worden ist, kann Photolack auf die Schicht 62 aufgebracht werden, und dann mittels eines photolithographischen oder eines ähnlichen Verfahrens ein Muster durch Belichtung und Entwicklung erzeugt werden, welches ein Leiterzugmuster darauf definiert( d.h. auf der Schicht 62) welches ähnlich dem Leiterzugmuster der Leiterzüge 34, wie es in der Fig. 4 dargestellt ist, sein kann. Als nächstes werden die Gebiete, in welchen Leiterzüge nicht definiert sind, mittels eines chemischen Ätzprozesses oder durch einen einfachen Abhebprozeß- j schritt oder mittels eines reaktiven Ionenätzverfahr.-?ps entfernt, um dadurch das Leiterzuginuster zu et^eujb'"·
YO {'75 OM
'' ί ι
Die Fig. 6 zeigt, wie Bauteile 20 zusammen mit Plättchen (Chips) mit integrierten Schaltungen oder anderen Hilfsbauteilen verwendet werden können. Ein Bauteil 20 ist mit einem Chip 62 mit integrierten Schaltungen verbunden, während ein anderes Bauteil 20 mit einem Chipverbindungsträger 64 verbunden ist. Die Bauteile und 64 sind über das Bauteil 20 und mittels der Lötverbindungen und 68 miteinander verbunden. Die Verwendung der planaren LSI-Bauteile 20 ist nicht auf die beispielhaft genannten Anwendungen beschränkt.
YO 975 034
7 09832/0667

Claims (17)

  1. PATENTANSPRÜCHE
    Schichtstruktur aus mindestens einer auf einer Isolierschicht aufgebrachten Schicht aus einem leitfähigen Material und mit mit leitfähigem Material gefüllten Durchführungslöchern in der Isolierschicht/ welche eine elektrische Verbindung der leitfähigen Schicht nach unten ermöglichen sollen, auf einem Träger/ dadurch gekennzeichnet, daß die Struktur mindestens im Bereich der Durchführungslöcher (30, 60) und angrenzend an diese eben ist.
  2. 2. Schichtstruktur nach Anspruch 1, dadurch gekennzeichnet/ daß die Wände der Durchfuhrungslöcher (30, 60) senkrecht zu den Schichten (28, 42, 32, 62) verlaufen.
  3. 3. Schichtstruktur nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Schicht bzw. die Schichten aus leitfähigem Material (32, 62) aus einem Metall bestehen.
  4. 4. Schichtstruktur nach Anspruch 3, dadurch gekennzeichnet/ daß das Metall aus Aluminium besteht.
  5. 5. Schichtstruktur nach einem oder mehreren der Ansprüche
    1 bis 4/ dadurch gekennzeichnet/ daß die Isolierschicht (23, 42) aus SiO2 besteht.
  6. 6. Schichtstruktur nach einem oder mehreren der Ansprüche
    1 bis 5/ dadurch gekennzeichnet, daß der Träger aus einem isolierenden Körper mit einer darauf - unter Umständen nur in ausgewählten Bereichen - aufgebrachten an die Isolierschicht (28, 42) angrenzenden leitfähigen Schicht (26, 40) besteht.
    YO 975 034
    709832/0667
    ORIGINAL INSPECTED
  7. 7. Schichtstruktur nach einem oder mehreren der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Träger aus einem nicht isolierenden Substrat besteht.
  8. 8. Schichtstruktur nach Anspruch 7, dadurch gekennzeichnet, daß der Träger aus einem nicht isolierenden Substrat (22, 36) mit einer darauf aufgebrachten - unter Umständen Zwischenverbindungen ermöglichenden - Isolierschicht (24, 38) und einer darauf - unter Umständen nur in ausgewählten Bereichen - aufgebrachten an die Isolierschicht (28, 42) angrenzenden leitfähigen Schicht (26, 40) besteht.
  9. 9. Schichtstruktur nach Anspruch 7 oder 8, dadurch gekennzeichnet, daß das nicht isolierende Substrat aus Silicium besteht.
  10. 10. Schichtstruktur nach Anspruch 8 oder 9, dadurch gekennzeichnet, daß das Substrat aktive und passive Halbleiterelemente enthält und die Schichtstruktur dazu passend so ausgebildet ist, daß ein Bauteil mit hochintegrierter Schaltung entsteht.
  11. 11. Verfahren zum Herstellen einer Struktur nach einem oder mehreren der Ansprüche 1 bis 10, dadurch gekennzeichnet, daß auf dem Träger eine Isolierschicht (42) und auf dieser eine Schicht (46) aus leitfähigem Material aufgebracht werden, daß in diese Schicht (46) aus leitfähigem Material durchgehende Löcher bis zur Isolierschicht
    (42) entsprechend dem gewünschten Muster und den gewünschten Abmessungen der Durchführungslöcher (52) einge-
    YO 975 034
    709832/0667
    bracht werden, daß anschließend mit einem das leitfähige Material nicht angreifenden Verfahren die freiliegenden Bereiche der Isolierschicht (42) entfernt werden, daß dann eine weitere aus leitfähigem Material (58, 60) ganzflächig mit einer Dicke, die etwa der der Schicht aus isolierendem Material (42) entspricht, aufgebracht wird, daß dann die zunächst aufgebrachte und die auf ihr liegende weitere Schicht (46 bzw. 58) aus leitfähigem Material entfernt werden und daß schließlich noch eine Schicht (62) aus leitfähigem Material aufgebracht wird und unter Umständen Teile von ihr selektiv entfernt werden.
  12. 12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, daß vor dem Aufbringen der Schicht (46) aus leitfähigem Material eine Maskierungsschicht (44) aufgebracht wird und diese nach dem Einbringen der Löcher in die zunächst aufgebrachte Schicht (46) aus leitfähigem Material teilweise, nämlich dort wo sie dann freiliegt, und nach dem Aufbringen der weiteren Schicht (58) aus leitfähigem Material unter Abhebung der auf ihr liegenden Schichten aus leitfähigem Material (46 bzw. 58) entfernt wird.
  13. 13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß die Maskierungsschicht aus strahlungsempfindlichem Lack, beispielsweise einem positiven Photolack, hergestellt wird.
  14. 14. Verfahren nach einem oder mehreren der Ansprüche
    11 bis 13, dadurch gekennzeichnet, daß, wenn als leitfähiges Material Aluminium verwendet wird, die Löcher in der zunächst aufgebrachten Schicht (46) aus leitfähigem Material mit einer Mischung aus Phosphor- und Salpetersäure aus der entsprechend maskierten Schicht herausgeätzt werden.
    YO 975 034
    709832/0667
  15. 15. Verfahren nach einem oder mehreren der Ansprüche 12 bis 14, dadurch gekennzeichnet, daß die Maskierungsschicht (44) und die isolierende Schicht (42) mittels eines reaktiven Ionenätzverfahrens selektiv entfernt werden, wobei bevorzugt in einer O„- bzw. in einer CF.-Atmosphäre gearbeitet wird.
  16. 16. Verfahren nach Anspruch 13, dadurch gekennzeichnet, daß zum vollständigen Entfernen der maskierenden Schicht (44) Aceton verwendet wird.
  17. 17. Verfahren nach einem oder mehreren der Ansprüche 11 bis 16, dadurch gekennzeichnet, daß die Verfahrensschritte ab dem Aufbringen der Isolierschicht (42) ein- oder mehrfach wiederholt werden.
    YO 975 034
    709832/0667
DE19772703473 1976-02-06 1977-01-28 Schichtstruktur aus isolierendem und leitfaehigem material und verfahren zu ihrer herstellung Granted DE2703473A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US65581476A 1976-02-06 1976-02-06

Publications (2)

Publication Number Publication Date
DE2703473A1 true DE2703473A1 (de) 1977-08-11
DE2703473C2 DE2703473C2 (de) 1991-01-24

Family

ID=24630480

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19772703473 Granted DE2703473A1 (de) 1976-02-06 1977-01-28 Schichtstruktur aus isolierendem und leitfaehigem material und verfahren zu ihrer herstellung

Country Status (6)

Country Link
JP (1) JPS5827664B2 (de)
CA (1) CA1088382A (de)
DE (1) DE2703473A1 (de)
FR (1) FR2340620A1 (de)
GB (1) GB1521431A (de)
IT (1) IT1079545B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11129289B2 (en) 2015-10-27 2021-09-21 Schaeffler Technologies AG & Co. KG Bearing assembly with incorporated electric line for providing multiple operating voltages

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
JPS59170692A (ja) * 1983-03-16 1984-09-26 Ebara Corp 水封入熱交換器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1267738B (de) * 1962-10-29 1968-05-09 Intellux Inc Verfahren zur Herstellung von elektrischen Verbindungen zwischen den Stromkreisen von mehrlagigen gedruckten elektrischen Schaltungen
DE1665243A1 (de) * 1966-09-06 1970-11-05 North American Aviation Inc Verfahren zur Herstellung elektrischer Verbindungen
DE1765013A1 (de) * 1968-03-21 1971-07-01 Telefunken Patent Verfahren zur Herstellung von Mehrebenenschaltungen
DE2059425A1 (de) * 1970-12-02 1972-06-22 Siemens Ag Partieller Aufbau von gedruckten Mehrlagenschaltungen
DE2351943A1 (de) * 1972-10-16 1974-05-02 Matsushita Electric Ind Co Ltd Verfahren zur herstellung integrierter schaltungen
DE2448535A1 (de) * 1973-11-29 1975-06-05 Ibm Verfahren zum niederschlagen eines duennen filmes unter verwendung einer abloesbaren maske
DE2552430A1 (de) * 1974-12-05 1976-06-10 Philips Nv Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5120681A (en) * 1974-07-27 1976-02-19 Oki Electric Ind Co Ltd Handotaisochino seizohoho
JPS5272571A (en) * 1975-12-15 1977-06-17 Fujitsu Ltd Production of semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1267738B (de) * 1962-10-29 1968-05-09 Intellux Inc Verfahren zur Herstellung von elektrischen Verbindungen zwischen den Stromkreisen von mehrlagigen gedruckten elektrischen Schaltungen
DE1665243A1 (de) * 1966-09-06 1970-11-05 North American Aviation Inc Verfahren zur Herstellung elektrischer Verbindungen
DE1765013A1 (de) * 1968-03-21 1971-07-01 Telefunken Patent Verfahren zur Herstellung von Mehrebenenschaltungen
DE2059425A1 (de) * 1970-12-02 1972-06-22 Siemens Ag Partieller Aufbau von gedruckten Mehrlagenschaltungen
DE2351943A1 (de) * 1972-10-16 1974-05-02 Matsushita Electric Ind Co Ltd Verfahren zur herstellung integrierter schaltungen
DE2448535A1 (de) * 1973-11-29 1975-06-05 Ibm Verfahren zum niederschlagen eines duennen filmes unter verwendung einer abloesbaren maske
DE2552430A1 (de) * 1974-12-05 1976-06-10 Philips Nv Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte halbleiteranordnung

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11129289B2 (en) 2015-10-27 2021-09-21 Schaeffler Technologies AG & Co. KG Bearing assembly with incorporated electric line for providing multiple operating voltages

Also Published As

Publication number Publication date
GB1521431A (en) 1978-08-16
DE2703473C2 (de) 1991-01-24
FR2340620A1 (fr) 1977-09-02
JPS5827664B2 (ja) 1983-06-10
FR2340620B1 (de) 1979-09-28
CA1088382A (en) 1980-10-28
IT1079545B (it) 1985-05-13
JPS5295987A (en) 1977-08-12

Similar Documents

Publication Publication Date Title
DE2945533C2 (de) Verfahren zur Herstellung eines Verdrahtungssystems
EP0002185B1 (de) Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen
DE3021206C2 (de) Verfahren zur Herstellung von Leiterbahnen auf Halbleiterbauelementen
DE3834241C2 (de) Halbleitereinrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE2430692C2 (de) Verfahren zum Herstellen von Verbindungslöchern in Isolierschichten
DE3706127C2 (de)
DE2346565A1 (de) Verfahren zur herstellung von mehrlagen-metallisierungen bei integrierten halbleiteranordnungen
DE4002352A1 (de) Verfahren zum herstellen von luftbruecken-metall-zwischenverbindern
DE2723944C2 (de) Verfahren zum Herstellen einer Anordnung aus einer strukturierten Schicht und einem Muster
DE2637667A1 (de) Halbleiteranordnung
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE60124704T2 (de) Verfahren zur musterbildung
DE2740757C2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung
DE2024608C3 (de) Verfahren zum Ätzen der Oberfläche eines Gegenstandes
DE2351943A1 (de) Verfahren zur herstellung integrierter schaltungen
DE3544539C2 (de) Halbleiteranordnung mit Metallisierungsmuster verschiedener Schichtdicke sowie Verfahren zu deren Herstellung
DE2047799C3 (de) Mehrlagige Leiterschichten auf einem Halbleitersubstrat und Verfahren zum Herstellen derartiger mehrlagiger Leiterschichten
EP0373258A1 (de) Verfahren zur selbstjustierten Herstellung von Kontakten zwischen in übereinander angeordneten Verdrahtungsebenen einer integrierten Schaltung enthaltenen Leiterbahnen
EP0105189B1 (de) Verfahren zum Herstellen von Metallelektroden unterschiedlicher Dicke für Halbleiterbauelemente, insbesondere für Leistungshalbleiterbauelemente wie Thyristoren
DE4212494C2 (de) Verfahren zur Herstellung einer Halbleitereinrichtung mit einer sich nach oben in der Breite verringernden Seitenwandisolierschicht und Halbleitereinrichtung
EP1097616B1 (de) Verfahren zur herstellung von leiterplatten mit groben leiterstrukturen und mindestens einem bereich mit feinen leiterstrukturen
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
DE2703473A1 (de) Schichtstruktur aus isolierendem und leitfaehigem material und verfahren zu ihrer herstellung
DE4437963C2 (de) Mehrschicht-Leiterplatte und Verfahren zu ihrer Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification
8126 Change of the secondary classification
8125 Change of the main classification

Ipc: H01L 21/90

D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee